特許 6923900 希薄窒化物犠牲層を用いた化合物半導体薄膜の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6923900

(24)【登録日】2021年8月3日

(45)【発行日】2021年8月25日

(54)【発明の名称】希薄窒化物犠牲層を用いた化合物半導体薄膜の製造方法

(51)【国際特許分類】

   C30B 29/38 20060101AFI20210812BHJP

   H01L 31/0248 20060101ALI20210812BHJP

   C30B 23/08 20060101ALI20210812BHJP

【ＦＩ】

   C30B29/38 D

   H01L31/08 K

   C30B23/08 M

【請求項の数】6

【全頁数】9

(21)【出願番号】特願2017-33467(P2017-33467)

(22)【出願日】2017年2月24日

(65)【公開番号】特開2018-138501(P2018-138501A)

(43)【公開日】2018年9月6日

【審査請求日】2020年2月19日

(73)【特許権者】

【識別番号】304027349

【氏名又は名称】国立大学法人豊橋技術科学大学

(72)【発明者】

【氏名】山根 啓輔

【審査官】 山本 一郎

(56)【参考文献】

【文献】 特開２００３−０７７８４０（ＪＰ，Ａ）

【文献】 特開平０６−３３４１６８（ＪＰ，Ａ）

【文献】 特開２００８−２５４９６６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｃ３０Ｂ ２９／３８

Ｃ３０Ｂ ２３／０８

Ｈ０１Ｌ ３１／０２４８

(57)【特許請求の範囲】

【請求項1】

半導体基板上に緩衝層を介して、当該半導体基板に格子整合する犠牲層を形成し、当該犠牲層上に当該犠牲層に格子整合する半導体材料からなる受光層を形成する工程と当該犠牲層をエッチングにより除去する工程を含み、前記犠牲層は、N元素を含むIII-V-N混晶からなり、当該III-V-N混晶がN元素を含まない場合の格子定数は当該半導体基板の格子定数よりも大きいものであることを特徴とする積層半導体基板の形成方法。

【請求項2】

前記半導体基板はSi半導体基板であり、前記緩衝層はGaP緩衝層であり、前記犠牲層はAlPN犠牲層であり、前記受光層はGa、P、N元素を含む混晶層からなることを特徴とする請求項１記載の積層半導体基板の形成方法。

【請求項3】

前記AlPN犠牲層のN元素の混晶比が1〜5%であることを特徴とする請求項２記載の積層半導体基板の形成方法。

【請求項4】

半導体基板上に緩衝層を介して、当該半導体基板に格子整合する犠牲層を形成し、当該犠牲層上に当該犠牲層に格子整合する半導体材料からなる受光層を形成する工程と、前記半導体基板と異なる材料から成る支持基板を貼り合わせる工程と、前記犠牲層をエッチングにより除去することにより前記半導体基板と前記受光層を分離する工程を含み、前記犠牲層は、N元素を含むIII-V-N混晶からなり、当該III-V-N混晶がN元素を含まない場合の格子定数が当該半導体基板の格子定数よりも大きいものであることを特徴とする受光素子基板の形成方法。

【請求項5】

前記半導体基板はSi基板であり、前記緩衝層はGaP緩衝層であり、前記犠牲層はAlPN犠牲層であり、前記受光層はGa、P、N元素を含む混晶層からなることを特徴とする請求項４記載の受光素子基板の形成方法。

【請求項6】

前記AlPN犠牲層のN元素の混晶比が1〜5%であることを特徴とする請求項５記載の受光素子基板の形成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はエピタキシャルリフトオフ法を用いて、薄膜受光素子、特に薄膜太陽電池素子を実現するための製造方法に関する。

【背景技術】

【0002】

GaAsPNなどの混晶半導体を用いた太陽電池素子は光電気変換効率が高く、発電用途として期待されている。しかしながら、半導体基板としてGaPやGaAsを用いた場合は、半導体基板が高価であり、大面積を要する大規模発電用途には適さないという課題がある。

【0003】

この課題を解決する太陽電池素子の製造方法として、エピタキシャルリフトオフ法を用いることが提案されている。エピタキシャルリフトオフ法とは、半導体基板上に結晶成長した薄膜半導体層を半導体基板から分離する方法である。GaAsなどの半導体基板上に、例えば、AlAsから成る犠牲層を介して素子層となる半導体素子層を形成する。
次に、半導体基板と異なる材料から成る支持基板を半導体素子層上に貼り付ける。その後、AlAs犠牲層をエッチングし、半導体基板から半導体素子層を分離する。これにより半導体素子層は支持基板に転写される。たとえば、AlAs犠牲層のエッチング液としてはフッ酸水溶液が用いられる。半導体素子層が太陽電池素子層であれば、安価な太陽電池素子が実現できる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2000-58562号公報

【特許文献2】特開2008-53250号公報

【特許文献3】特開2013-149709号公報

【非特許文献】

【0005】

【非特許文献1】K. Momose, H. Yonezu, Y. Fujimoto, K. Ojima, Y. Furukawa, A. Utsumi and K. Aiki, "Hardening effect of GaP1-xNx and GaAs1-xNx alloys by adding nitrogen atoms," Jpn. J. Appl. Phys., vol. 41, pp. 7301-7306, (2002).

【非特許文献2】T. Kawai, K. Yamane, Y. Furukawa, H. Okada and A. Wakahara, "Growth of AlPN by solid source molecular beam epitaxy," Physica Status Solid, vol. C8, pp. 288-290, (2011).

【非特許文献3】Y. Furukawa, H. Yonezu, K. Ojima, K. Samonji, Y. Fujimoto, K. Momose and K. Aiki, "Control of N content of GaPN grown by molecular beam epitaxy and growth of GaPN lattice matched to Si(100) substrate," Jpn. J. Appl. Phys., vol. 41, pp. 528-532, (2002).

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献1には、半絶縁性GaAs基板上にMBE（Molecular Beam Epitaxy）法により半導体素子層を形成する際に、半導体素子層と半絶縁性GaAs基板との間にAlAs犠牲層を形成しておく。その後、AlAs犠牲層をエッチングし、エピタキシャルリフトオフを行うことで、半導体素子層を半絶縁性GaAs基板から分離して、ダイヤモンド基板上に被着することが示されている。ダイヤモンド基板を用いることで放熱効果を向上できる。

【0007】

しかしながら、GaAs基板とAlAs犠牲層は格子定数が異なるために、結晶欠陥の少ない半導体素子層を形成するためにはAlAs犠牲層を薄層とする必要がある。AlAs犠牲層のエピタキシャルリフトオフの際には、フッ酸水溶液でAlAs犠牲層をエッチングするが、AlAs犠牲層が極めて薄いためにフッ酸水溶液が容易に浸透せず、分離させるために長時間かかるという課題があった。

【0008】

特許文献2には、InPまたはGaAs半導体基板上にAlAs犠牲層またはAlAsSb犠牲層、薄膜デバイス層を順次形成し、薄膜デバイス形成後に支持基板を貼り合わせることが示されている。支持基板を貼り合わせる工程の前に犠牲層の一部をエッチングする工程を実施しておく。その後のエピタキシャルリフトオフ工程では、犠牲層に容易にエッチング液が浸透するので、エピタキシャルリフトオフに係る時間が短縮できることが示されている。

【0009】

特許文献3には、半導体基板上に犠牲層、半導体素子層及び裏面電極を順次形成し、裏面電極に支持材料層を付着させる工程が示されている。そして、半導体基板と半導体素子層の分離工程において、エッチング液により犠牲層を除去しながら、支持材料層の反りにより、エッチング液の犠牲層への浸透を容易にすることが示されている。

【0010】

特許文献2、3に示される技術は、エピタキシャルリフトオフ法による犠牲層のエッチング工程が長時間となることを解決しようとするものであるが、製造工程の増加や支持基板に制約を受けるなどの課題があった。

【0011】

特許文献1、2、3では、犠牲層としてAlAs、AlAsSb、またはAl、Ga、Asから成る混晶材料が示されている。これらの犠牲層材料は、半導体基板として利用するSi、GaAs、InPと格子定数が異なることから、結晶性を鑑みて犠牲層膜厚を決定する必要があり、エピタキシャルリフトオフに適した犠牲層膜厚を設定できないという課題があった。

【0012】

本発明は、これらの課題を鑑みて成されたものであり、GaPN/GaAsPN系材料を受光層として用いる場合、犠牲層としてAlP_(1-x)N_x（xはN組成比である。以下、単に「AlPN」と称することがある。）を用いることで、製造工程の増加を招くことなく、エピタキシャルリフトオフ法が容易に適用できる手段を提供する。AlPNなどN元素を含む材料は、III-V-N混晶あるいは希薄窒化物と称される。
本発明は、GaAsP/GaAsPN系材料を用いた太陽電池素子などの受光素子を安価なポリカーボネート基板上などに貼り付ける手段を提供することを目的とする。

【課題を解決するための手段】

【0013】

本発明の第1の局面は、
（a）半導体基板上に緩衝層を介して、当該半導体基板に格子整合する犠牲層を形成する工程と、（b）当該犠牲層上に当該犠牲層に格子整合する半導体材料からなる受光層を形成する工程とを含み、前記犠牲層はN元素を含むIII-V-N混晶からなり、前記緩衝層は前記半導体基板と前記犠牲層との反応生成物の生成を抑制することを特徴とする。

【0014】

本発明の第2の局面は、
第1の局面において望ましい材料の選択を示す。半導体基板はSi半導体基板、緩衝層はGaP緩衝層が望ましい。犠牲層はAlPN犠牲層が望ましく、エピタキシャルリフトオフ法で適切とされる膜厚10nm〜20nmに設定することが望ましい。Si半導体基板の格子定数は0.5431nmであり、AlPN犠牲層の格子定数は、N元素の組成比によって変化し、N組成比（x）が1〜5%の範囲で、0.5456nm〜0.5411nmの範囲をとる。Si半導体基板と等しい格子定数となるN組成比はほぼ3%である。

【0015】

本発明の第3の局面は、
（a）半導体基板上に緩衝層を介して、当該半導体基板に格子整合する犠牲層を形成する工程と、
（b）当該犠牲層上に当該犠牲層に格子整合する半導体材料からなる受光層を形成する工程と、
（c）前記受光層上に前記半導体基板と異なる支持基板を貼り付ける工程と、
（d）前記犠牲層のエッチングにより、前記半導体基板と前記支持基板を分離する工程と
を含み、
前記犠牲層はN元素を含むIII-V-N混晶からなり、前記緩衝層は前記半導体基板と前記犠牲層との反応生成物の生成を抑制することを特徴とする。

【0016】

本発明の第4の局面は、
第3の局面において望ましい材料の選択を示す。半導体基板はSi半導体基板、緩衝層はGaP緩衝層が望ましい。犠牲層はAlPN犠牲層が望ましく、エピタキシャルリフトオフ法で適切とされる膜厚10nm〜20nmに設定することが望ましい。Si半導体基板の格子定数は0.5431nmであり、AlPN層の格子定数は、各元素の組成比によって変化し、N組成比1〜5%の範囲で、0.5456nm〜0.5411nmまでの範囲をとる。Si半導体基板と等しい格子定数となるN組成比は約3%である。

【0017】

本発明の第5の局面は、
AlPN犠牲層の望ましいN組成比を示す。Si半導体基板は格子定数が0.5431nmであり、AlP_(1-x)N_x犠牲層のN組成比（x）の範囲を1〜5%とすると、格子定数は0.5456nm〜0.5411nmの範囲となる。希薄窒化物半導体のN組成比として一般的な範囲である。

【発明の効果】

【0018】

本発明は、前記に示す工程を含むことにより、受光層に結晶欠陥を発生させることなく、犠牲層の膜厚を厚くし、犠牲層をエッチングする際に溶液を充分に浸透させ、犠牲層のエピタキシャルリフトオフを容易に実施でき、簡便かつ安価に大規模用途の太陽電池素子等の受光素子を実現する。

【図面の簡単な説明】

【0019】

【図1】本実施例1によって作製した積層半導体基板の断面図である。

【図2】本実施例2によって作製した受光素子基板の断面図である。

【発明を実施するための形態】

【0020】

（実施形態）
Si半導体基板への緩衝層、犠牲層、受光層のエピタキシャル成長にはMBE法を用いる。MBE法による結晶成長装置の結晶成長室は基板設置台の他、材料元素の発生源となるセルを複数有し、それぞれに温度を設定できる。基板設置台直下の温度は成長温度と称し、重要な結晶成長条件となる。成長で使用される温度範囲は約300℃〜750℃が一般的である。なお、本実施形態ではMBE法を用いたが、MOCVD法（Metal Organic Chemical Vapor Deposition）を用いてもよい。

【0021】

Ga、Al、P、AsおよびNの発生源となるセルには、各元素の性質を鑑みて選択する。Ga、P、Al元素の発生源には、クヌーセンセルを用いる。クヌーセンセルにそれぞれ金属状Ga、多結晶InP、金属状Alを充填し、Ga原子線、P₂分子線、Al原子線を発生させる。クヌーセンセルは、比較的分圧の低いGa、Al、In、Asなどの元素の蒸着源としてMBE法では一般的に利用され、元素の蒸発温度制御が容易であるという特徴がある。

【0022】

N元素はRFラジカルビームセルにより、N₂ガスからNラジカルを発生させる。ここで、RFラジカルビームセルは、N₂ガス等の気体を高周波放電励起により化学的に活性化し、Nラジカルビームを発生するものである。
P及びAs元素の発生源にはバルブドクラッカーセルを用いる。充填する材料は赤リン及び金属状Asであり、P₂分子線とAs₂分子線を発生させる。バルブドクラッカーセルは比較的蒸気圧の高い材料の発生源として用いられ、材料供給量が高精度に制御できるという特徴がある。

【0023】

（実施例1）
図1を参照して、積層半導体基板の製造方法を説明する。結晶方向[110]方位に4度傾斜した面方位（001）のSi半導体基板1にGaP緩衝層2、AlPN犠牲層3、GaAsPN受光層10を結晶成長させた。
Si半導体基板1の前処理として、硝酸、フッ酸、アンモニア＋過酸化水素水の混合液、フッ酸の順に浸液させた。その後、塩酸と過酸化水素水の混合液を用いてSi半導体基板1上に保護酸化膜を形成した。なお、この手順に基づく前処理はIshizaka法と呼ばれている。形成した保護酸化膜は結晶成長の直前に除去するので1nm程度の薄膜が望ましい。

【0024】

結晶成長装置の成長室にSi半導体基板1を導入した後にサーマルクリーニングを行うことで保護酸化膜を除去した。サーマルクリーニングは温度900℃で5分間行うが、成長室内の圧力は10^-7 Pa台に維持した。この時、P₂分子の蒸発を防ぐためにP₂分子線源となるバルブドクラッカーセルの温度は400℃以下に維持している。成長室内に設置した4重極質量分析器で計測したところ、P₂分子の残留圧力は10^-8 Pa以下であった。

【0025】

サーマルクリーニングが終了したら、GaP緩衝層2の成長を開始する。P₂分子線源の加熱方法として、GaPの成長可能温度まで一旦降温してから、昇温を開始した。成長温度440℃でP₂分子線を供給し、膜厚30 nmのGaP緩衝層2を成長温度440℃でMEE（Migration Enhanced Epitaxy）法により成長した。なお、GaP緩衝層2の成長はP層から開始した。ここで、MEE法はMBE法を基本とした成長法であり、結晶成長表面での吸着原子のマイグレーションを促進することが特徴であり、低温でも高品質な結晶成長が可能である。

【0026】

Ga原子線およびP₂分子線の供給量は、それぞれ1原子層相当および2原子層相当が成長できる供給量とした。MEE法による結晶成長時のGa原子線およびP₂分子線の発生源の圧力はそれぞれ、6.56×10^-5 Paおよび1.3×10^-5 Paであった。原子レベルでの平坦性を改善するために、さらに、膜厚5nmのGaP層を成長温度600℃で成長させた。なお、GaP緩衝層2には不純物を添加していない。

【0027】

つづいて、膜厚20 nmのAlP_(1-x)N_x（N組成比x=0.03）犠牲層3を成長温度600℃で成長させた。Al原子線およびP₂分子線の発生源の圧力はそれぞれ4.0×10^-5 Paおよび2.0×10^-4 Paであった。N源はRFプラズマセルであり、RF電力150 W、N₂ガス流量0.1sccmの条件とした。なお、AlPN犠牲層3の結晶成長条件の詳細は非特許文献2に記載されている。

【0028】

次に、膜厚1nmのn型GaPキャップ層4を形成した。n型GaPキャップ層4の形成は、引き続き行うGaAsPN受光層10の成長時にAlPN犠牲層3表面で過剰な窒化を発生させず、GaAsPN受光層10の結晶成長を安定化することが目的である。AlPN犠牲層3とGaAsPN受光層10の間にn型GaPキャップ層4を形成することが望ましい。本実施形態では、GaおよびPの分子線源の圧力は1.81×10^-5 Paおよび7.06×10^-5 Paとした。

【0029】

GaAsPN受光層10は、成長温度を550℃とし、膜厚100 nmのn型GaAsPN層5、膜厚900 nmの無添加GaAsPN層6、膜厚30 nmのp型GaAsPN層7を順次成長して形成した。n型不純物はS（硫黄）であり、p型不純物はMgであり、不純物濃度は4.5×10¹⁷ cm^-3である。
また、Ga原子線、P₂分子線およびAs₂分子線の圧力は各々1.81×10^-5 Pa、7.06×10^-5 Paおよび1.71×10^-5 Paとなるように各セルの温度を制御した。N源はRFプラズマセルであり、RF電力400 W、N₂流量0.3sccmの条件とした。

【0030】

GaAsPN受光層10の成長後、p型オーミック電極を形成する層として膜厚20 nmのp型GaP層8を成長することが望ましい。p型オーミック電極材料としてはAu-Zn合金を用いればよい。

【0031】

以上の工程を経て、Si半導体基板1、GaP緩衝層2、AlPN犠牲層3、GaAsPN受光層10からなる積層半導体基板100を作製した。

【0032】

透過型電子顕微鏡を用いて、Si半導体基板1上に結晶成長したGaP緩衝層2、AlPN犠牲層3、n型GaPキャップ層4、GaAsPN受光層10を観察した結果、転位や積層欠陥に起因する暗線が観察されず、良好な結晶性が得られることを確認した。

【0033】

（Nを添加する効果）
本発明の第1の局面から第5の局面において、Nを含んだIII-V-N混晶からなる犠牲層を用いている。特許文献1、2、3には、例えば、AlP犠牲層が用いられているが、AlP犠牲層より格子定数の小さいSi半導体基板とは格子整合が得られない。AlP_(1-x)N_x犠牲層3はN組成比（x）を変えることによりSi半導体基板1の格子定数と一致させることができる。これにより、AlPN犠牲層3とSi半導体基板1の格子整合を得ることができる。そして、Si半導体基板1とAlPN犠牲層3との間に形成されるGaP緩衝層2は、Si半導体基板1の格子定数を保持する程度の膜厚である。

【0034】

Nと3価のAlの結合エネルギーは、3価のAlと5価のPの結合エネルギーより高いために、Nが添加されることにより結晶の結合が強くなり、結晶が硬化する現象が発生する（非特許文献1に記載）。結晶が硬化すると転位の発生と伝搬が抑制される。したがって、III-V-N混晶材料を用いることでSi半導体基板と格子整合が得られ、かつ転位が発生しにくい犠牲層を実現することができる。転位が発生しにくい犠牲層を用いることで、温度変化による結晶の歪や転位発生による劣化を防ぐことができる。犠牲層の劣化を防ぐことにより、犠牲層成長以降の工程での結晶成長層の品質が維持できる。これらの現象は非特許文献1に示されている。

【0035】

（AlPN犠牲層形成におけるGaP緩衝層の効果）
非特許文献3はSi半導体基板上にGaPN層を形成する場合、Si-N生成物が生成され易いためにGaPN層の結晶成長が阻害されることが示されている。Si半導体基板上にAlPN犠牲層を形成する場合も同等の現象が生じると考えられる。そこで、GaP緩衝層を形成し、その後AlPN犠牲層を形成することで、AlPN犠牲層の結晶成長を可能とした。

【0036】

（実施例2）
図2を参照して、受光素子基板の製造方法を説明する。AlPN犠牲層3をエッチングにより除去することで、支持基板9に貼り付けたGaAsPN受光層10をSi半導体基板1から剥離させて受光素子基板101を作製した。Si半導体基板1上に成長したGaAsPN受光層10をSi半導体基板1と異なる支持基板9に転写する手順を示す。

【0037】

結晶成長を行った積層半導体基板100の寸法は10mm×10mmである。積層半導体基板100の表面にポリカーボネート樹脂から成る支持基板9をArイオン照射による表面活性化処理を用いて貼り付けた。次に、支持基板9の裏面にポリイミド樹脂からなら粘着テープを張り付け、テープの先端に微量の荷重100mgを取り付けておく。更に、支持基板の裏面にマウント用支持棒をエレクトロンワックス（商標登録）で貼り付けて、室温で濃度10%のフッ酸水溶液に浸透させた。剥離した受光素子基板101の裏面はn型GaP層となっているので、n型オーミック電極を形成すればよい。n型オーミック電極材料はAu-Ge合金である。

【0038】

（実施例3）
Si半導体基板1（格子定数0.5431nm）、GaP緩衝層2（格子定数0.5451nm）、AlPN犠牲層3の格子定数の差を利用して受光層の結晶性を改善することができる。例えば、AlP_(1-x)N_x犠牲層3のN組成比（x）を5%とする。すなわち、AlP_0.95N_0.05犠牲層3の格子定数は0.5411nmとなる。

【0039】

Si半導体基板1にGaP緩衝層2を30nm程度形成した場合、GaP緩衝層2の格子定数がSi半導体基板1より大きいことから、横方向に伸長しようとする歪が発生する。その後、GaP緩衝層2に対して格子定数が小さいAlP_0.95N_0.05犠牲層3を形成すると、横方向に圧縮しようとする歪が発生する。両層の歪が逆方向であることからSi半導体基板1に対する歪が補償された状態となる。したがって、Si半導体基板1と格子定数が等しいGaAsPN受光層10の結晶成長には好都合である。

【0040】

本発明はこれらの実施例に限定されるものではない。たとえば、金属電極は受光層上に形成しても良く、支持基板9及び受光層の両方に形成しても良い。
また、本実施形態ではGaAsPN受光層10を用いているが、Si半導体基板1に格子整合する材料として、GaPNまたはInGaPN受光層を用いてもよい。

【0041】

本発明によれば、Si半導体基板1上にGaP緩衝層2を形成するために、AlPN犠牲層3の除去工程により受光素子層が分離した後は、Si半導体基板1及びGaP緩衝層2が再利用でき、半導体材料を有効利用できる。

【0042】

支持基板9には、フッ酸に耐性があり、安価なポリカーボネート（polycarbonate）樹脂を用いた。ポリカーボネート樹脂は軽量で、大規模な太陽電池素子の軽量化が実現できる。尚、支持基板9にはポリカーボネート樹脂を用いたが、フッ酸水溶液に耐性があれば、その他の材質からなる支持基板9も利用することができる。また、柔軟性のある材質を選択すればフレキシブルな受光素子基板101が実現できる。

【符号の説明】

【0043】

1 Si半導体基板
2 GaP緩衝層
3 AlPN犠牲層
4 n型GaPキャップ層
5 n型GaAsPN層
6 無添加GaAsPN層
7 p型GaAsPN層
8 p型GaP層
9 支持基板
10 GaAsPN受光層
100 積層半導体基板
101 受光素子基板

【図1】

【図2】