特許 6931419 ２次元均一グリッドＶＣＳＥＬアレイへの任意パターンの生成

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6931419

(24)【登録日】2021年8月17日

(45)【発行日】2021年9月1日

(54)【発明の名称】２次元均一グリッドＶＣＳＥＬアレイへの任意パターンの生成

(51)【国際特許分類】

   H01S 5/183 20060101AFI20210823BHJP

   H01L 21/205 20060101ALN20210823BHJP

【ＦＩ】

   H01S5/183

   !H01L21/205

【請求項の数】12

【全頁数】11

(21)【出願番号】特願2020-511434(P2020-511434)

(86)(22)【出願日】2018年7月2日

(65)【公表番号】特表2020-532131(P2020-532131A)

(43)【公表日】2020年11月5日

(86)【国際出願番号】US2018040531

(87)【国際公開番号】WO2019045873

(87)【国際公開日】20190307

【審査請求日】2020年2月25日

(31)【優先権主張番号】62/552,406

(32)【優先日】2017年8月31日

(33)【優先権主張国】US

(31)【優先権主張番号】15/844,662

(32)【優先日】2017年12月18日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】503260918

【氏名又は名称】アップル インコーポレイテッド

【氏名又は名称原語表記】Ａｐｐｌｅ Ｉｎｃ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100086771

【弁理士】

【氏名又は名称】西島 孝喜

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須 威夫

(74)【代理人】

【識別番号】100122563

【弁理士】

【氏名又は名称】越柴 絵里

(72)【発明者】

【氏名】リン チン ハン

(72)【発明者】

【氏名】リー ウェイピン

(72)【発明者】

【氏名】ファン シャオフェン

【審査官】 高椋 健司

(56)【参考文献】

【文献】 特開２０１１−００３７４８（ＪＰ，Ａ）

【文献】 特開２００４−１４０３７２（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１５／０２６０８３０（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｓ ５／００−５／５０

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板上に形成された光電子セルの規則的なアレイであって、
下部分布ブラッグ反射器（ＤＢＲ）スタックを画定する第１のエピタキシャル層と、
前記下部ＤＢＲスタックの上に形成され、量子井戸構造を画定する第２のエピタキシャル層と、
前記量子井戸構造の上に形成され、上部ＤＢＲスタックを画定する第３のエピタキシャル層と、
前記上部ＤＢＲスタックの上に形成された電極であって、前記光電子セルのうちの少なくともいくつかの前記量子井戸構造に励起電流を注入するように構成された、電極と、
を含む、光電子セルのアレイと、
を備える、光電子デバイスであって、
前記アレイは、前記励起電流に応じてレーザー光線を放射するように構成された前記光電子セルの第１のセットと、前記第１のセットに介挿された前記光電子セルの第２のセットと、を含み、前記エピタキシャル層及び前記電極の中から選択される前記光電子セルの少なくとも１つの素子は、前記第２のセット内の前記光電子セルが前記レーザー光線を選択的に放射しないように構成されており、
前記光電子セルの前記第１のセットは、前記規則的なアレイ内に無相関パターンで配置され、前記第１のセット内の前記光電子セルの位置を水平方向にシフトするときの自己相関関数は、前記光電子セルのサイズよりも大きいシフトに対しては有意とならない、
光電子デバイス。

【請求項2】

前記光電子セルの前記第２のセットは、前記量子井戸構造に注入される前記励起電流をレーザー光線を放射するために必要とされる閾値を下回るまで低減するのに十分な量だけ、前記上部ＤＢＲスタックの電気抵抗を増大させる、前記上部ＤＢＲスタック内の注入イオンを含む、請求項１に記載の光電子デバイス。

【請求項3】

前記光電子セルの前記第２のセットの前記電極は、前記励起電流を前記量子井戸構造に注入しないように構成されている、請求項１に記載の光電子デバイス。

【請求項4】

前記光電子セルは、前記エピタキシャル層と前記電極との間に絶縁層を含み、前記絶縁層の一部は、前記光電子セルの前記第１のセット内でエッチングされて除去され、かつ前記光電子セルの前記第２のセット内でエッチングされておらず、前記励起電流は、前記光電子セルの前記第２のセットの前記量子井戸構造に注入されないようになっている、請求項３に記載の光電子デバイス。

【請求項5】

電流を前記光電子セルに供給するように構成された導電体と、前記導電体から前記光電子セルの前記第２のセットの前記電極を絶縁する絶縁層と、を備え、前記電流が前記光電子セルの前記第２のセットの前記電極に供給されないようになっている、請求項３に記載の光電子デバイス。

【請求項6】

前記下部ＤＢＲスタックと前記上部ＤＢＲスタックとの間に形成された絶縁層を備え、前記絶縁層は、前記光電子セルの前記第１のセット内の前記量子井戸構造の領域からエッチングされ、かつ前記光電子セルの前記第２のセットからエッチングされていない、請求項１に記載の光電子デバイス。

【請求項7】

光電子デバイスを製造する方法であって、前記方法は、
半導体基板上に第１のエピタキシャル層を堆積させて、下部分布ブラッグ反射器（ＤＢＲ）スタックを画定することと、
前記第１のエピタキシャル層の上に第２のエピタキシャル層を堆積させて、量子井戸構造を画定することと、
前記第２のエピタキシャル層の上に第３のエピタキシャル層を堆積させて、上部ＤＢＲスタックを画定することと、
前記エピタキシャル層をエッチングして、光電子セルの規則的なアレイを画定することと、
励起電流に応じて前記光電子セルの第１のセットにレーザー光線を放射させるように、前記第３のエピタキシャル層の上に、前記励起電流を前記光電子セルのうちの少なくともいくつかの前記量子井戸構造に注入するように構成された電極を堆積させることと、
第２のセット内の前記光電子セルが前記レーザー光線を選択的に放射しないように、前記第１のセットに介挿された前記第２のセットの前記光電子セルの、前記エピタキシャル層及び前記電極の中から選択される、少なくとも１つの素子を構成することと、
を含み、
前記光電子セルの前記第１のセットは、前記規則的なアレイ内に無相関パターンで配置され、前記第１のセット内の前記光電子セルの位置を水平方向にシフトするときの自己相関関数は、前記光電子セルのサイズよりも大きいシフトに対しては有意とならない、
方法。

【請求項8】

前記少なくとも１つの素子を構成することは、前記量子井戸構造に注入される前記励起電流をレーザー光線を放射するために必要とされる閾値を下回るまで低減するのに十分な量だけ、前記上部ＤＢＲスタックの電気抵抗を増大させる、前記上部ＤＢＲスタック内のイオンを注入することを含む、請求項７に記載の方法。

【請求項9】

前記少なくとも１つの素子を構成することは、前記励起電流を前記量子井戸構造に注入しないように、前記第２のセットの前記電極を構成することを含む、請求項７に記載の方法。

【請求項10】

前記電極を構成することは、エピタキシャル層と前記電極との間に絶縁層を形成することと、前記光電子セルの前記第２のセット内の前記絶縁層をエッチングしない一方で、前記光電子セルの前記第１のセット内の前記絶縁層の一部をエッチングして除去して、前記励起電流が前記光電子セルの前記第２のセットの前記量子井戸構造に注入されないようにすることと、を含む、請求項９に記載の方法。

【請求項11】

前記電極を構成することは、前記光電子セルのアレイに電流を供給するように導電体を構成することと、前記導電体から前記光電子セルの前記第２のセットの前記電極を絶縁するように、絶縁層を堆積させパターン化して、前記電流が前記光電子セルの前記第２のセットの前記電極に供給されないようにすることと、を含む、請求項９に記載の方法。

【請求項12】

前記少なくとも１つの素子を構成することは、前記下部ＤＢＲスタックと前記上部ＤＢＲスタックとの間に絶縁層を堆積させることと、前記絶縁層を前記光電子セルの前記第２のセットからエッチングしない一方で、前記絶縁層を前記光電子セルの前記第１のセット内の前記量子井戸構造の領域からエッチングすることとを含む、請求項７に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、概して、光電子デバイスに関し、具体的には、パターン化された照明を放射するように構成可能なデバイスに関する。

【背景技術】

【0002】

既存の消費者アプリケーション及び新興の消費者アプリケーションにおいては、リアルタイムの３次元（three-dimensional、３Ｄ）撮像装置に対する必要性がますます生じている。深度センサ又は深度マッパーとしても一般に知られる、これらの撮像デバイスにより、対象シーンを１つ以上の光ビームで照明し、反射された光信号を分析することによって、対象シーン上の各点の距離（多くの場合、強度）（いわゆる対象シーン深度）を遠隔測定することができる。

【0003】

モノリシック半導体基板上の光放射の複数の発光素子のアレイに基づく光源を生成するための様々な方法が当該技術分野において既知である。

【0004】

その開示が参照により本明細書に組み込まれる、米国特許出願公開第２０１４／０２１１２１５号には、パターンが与えられた光ビームを生成するように構成されたビーム源を含む光学装置が記載されている。一実施形態では、光電子デバイスは、垂直共振器面発光レーザー（vertical-cavity surface-emitting laser、ＶＣＳＥＬ）ダイオードのモノリシックアレイが規則的格子ではない２次元パターンで上に形成された、半導体ダイを備える。用語「規則的格子」は、パターン内の隣接する素子間（例えば、ＶＣＳＥＬアレイ内の隣接する放射体間）の間隔が一定である、２次元パターンを意味し、周期的格子と同義である。パターンは、横方向シフトの関数としてのレーザーダイオードの位置の自己相関が、ダイオードサイズよりも大きい任意のシフトに対して重要ではないという意味で、無相関であり得る。ランダムパターン、疑似ランダムパターン、及び準周期的なパターンは、そのような無相関パターンの例である。

【発明の概要】

【0005】

以下に記載される本発明の実施形態は、パターン化された光源を製造する改善された方法及びそのような方法によって生成することができる光源を提供する。

【0006】

したがって、本発明の一実施形態によれば、半導体基板と、半導体基板上に形成された光電子セルのアレイと、を含む、光電子デバイスが提供される。セルは、下部分布ブラッグ反射器（distributed Bragg-reflector、ＤＢＲ）スタックを画定する第１のエピタキシャル層と、下部ＤＢＲスタックの上に形成され、量子井戸構造を画定する第２のエピタキシャル層と、量子井戸構造の上に形成され、上部ＤＢＲスタックを画定する第３のエピタキシャル層と、上部ＤＢＲスタックの上に形成された電極であって、各光電子セルの量子井戸構造に励起電流を注入するように構成可能な、電極と、を含む。アレイは、励起電流に応じてレーザー光線を放射するように構成された光電子セルの第１のセットと、第１のセットに介挿された光電子セルの第２のセットと、を含み、エピタキシャル層及び電極の中から選択される光電子セルの少なくとも１つの素子は、第２のセット内の光電子セルがレーザー光線を放射しないように構成されている。

【0007】

開示される実施形態では、アレイは、規則的なアレイであり、光電子セルの第１のセットは、アレイ内に無相関パターンで配置されている。

【0008】

一実施形態では、光電子セルの第２のセットは、量子井戸構造に注入される励起電流をレーザー光線を放射するために必要とされる閾値を下回るまで低減するのに十分な量だけ、上部ＤＢＲスタックの電気抵抗を増大させる、上部ＤＢＲスタック内の注入イオンを含む。

【0009】

他の実施形態では、光電子セルの第２のセットの電極は、励起電流を量子井戸構造に注入しないように構成されている。そのような一実施形態では、光電子セルは、エピタキシャル層と電極との間に絶縁層を含み、絶縁層の一部は、光電子セルの第１のセット内でエッチングされて除去され、かつ光電子セルの第２のセット内でエッチングされておらず、励起電流が、光電子セルの第２のセットの量子井戸構造に注入されないようになっている。別の実施形態では、デバイスは、電流を光電子セルに供給するように構成された導電体と、導電体から光電子セルの第２のセットの電極を絶縁する絶縁層と、を備え、電流が光電子セルの第２のセットの電極に供給されないようになっている。

【0010】

加えて又は代わりに、デバイスは、下部ＤＢＲスタックと上部ＤＢＲスタックとの間に形成された絶縁層を備え、絶縁層は、光電子セルの第１のセット内の量子井戸構造の領域からエッチングされ、かつ光電子セルの第２のセットからエッチングされていない。

【0011】

また、本発明の一実施形態によれば、光電子デバイスを製造する方法が提供される。この方法は、半導体基板上に第１のエピタキシャル層を堆積させて、下部分布ブラッグ反射器（ＤＢＲ）スタックを画定することを含む。第１のエピタキシャル層の上に第２のエピタキシャル層を堆積させて、量子井戸構造を画定する。第２のエピタキシャル層の上に第３のエピタキシャル層を堆積させて、上部ＤＢＲスタックを画定する。エピタキシャル層をエッチングして、光電子セルのアレイを画定する。電極は、第３のエピタキシャル層電極の上に堆積され、光電子セルの第１のセットに、励起電流に応じてレーザー光線を放射させるように、励起電流を各光電子セルの量子井戸構造に注入するように構成可能である。第１のセットに介挿された第２のセットの光電子セルの、エピタキシャル層及び電極の中から選択される、少なくとも１つの素子は、第２のセット内の光電子セルがレーザー光線を放射しないように構成される。

【0012】

本発明は、添付の図面を参照する、本発明の実施形態の以下の詳細な説明からより完全に理解されるであろう。

【図面の簡単な説明】

【0013】

【図1】本発明の一実施形態に係る、ＶＣＳＥＬのモノリシックアレイが２次元パターンで上に形成された半導体ダイを備える光電子デバイスの概略上面図である。

【図2A】本発明の一実施形態に係る、有効化されたＶＣＳＥＬ及び無効化されたＶＣＳＥＬの概略断面図である。

【図2B】本発明の一実施形態に係る、有効化されたＶＣＳＥＬ及び無効化されたＶＣＳＥＬの概略断面図である。

【図3A】本発明の別の実施形態に係る、有効化されたＶＣＳＥＬ及び無効化されたＶＣＳＥＬの概略断面図である。

【図3B】本発明の別の実施形態に係る、有効化されたＶＣＳＥＬ及び無効化されたＶＣＳＥＬの概略断面図である。

【図4A】本発明の更に別の実施形態に係る、有効化されたＶＣＳＥＬの領域及び無効化されたＶＣＳＥＬの領域の概略断面図である。

【図4B】本発明の更に別の実施形態に係る、有効化されたＶＣＳＥＬの領域及び無効化されたＶＣＳＥＬの領域の概略断面図である。

【図5A】本発明の更なる実施形態に係る、有効化されたＶＣＳＥＬの領域及び無効化されたＶＣＳＥＬの領域の概略断面図である。

【図5B】本発明の更なる実施形態に係る、有効化されたＶＣＳＥＬの領域及び無効化されたＶＣＳＥＬの領域の概略断面図である。

【図6A】本発明の更に別の実施形態に係る、有効化されたＶＣＳＥＬの領域及び無効化されたＶＣＳＥＬの領域の概略断面図である。

【図6B】本発明の更に別の実施形態に係る、有効化されたＶＣＳＥＬの領域及び無効化されたＶＣＳＥＬの領域の概略断面図である。

【図7A】本発明の代替の実施形態に係る、有効化されたＶＣＳＥＬ及び無効化されたＶＣＳＥＬの概略断面図である。

【図7B】本発明の代替の実施形態に係る、有効化されたＶＣＳＥＬ及び無効化されたＶＣＳＥＬの概略断面図である。

【発明を実施するための形態】

【0014】

概要
複数のビームを放射する光源は、とりわけ、光学三角測量に基づく３Ｄ（３次元）マッピング用途で使用される。上記の米国特許出願公開第２０１４／０２１１２１５号に記載されているように、マッピングされる対象にランダムパターン又は疑似ランダムパターンを投影する光源を用いることが有利である。そのような光源のための望ましい放射体は、低電力消費、高い信頼性、及び良好なビーム品質に起因して、ＶＣＳＥＬ（垂直共振器面発光レーザー）アレイである。ＶＣＳＥＬアレイ内の放射体のランダムパターン又は疑似ランダムパターンは、対応するフォトリソグラフィマスクによって生成することができる。しかしながら、放射体の非周期的分布は、フォトレジストパターンＣＤ（critical dimensions、限界寸法）の制御の低減、並びに不均一なエッチング負荷効果に起因するエッチング均一性の低下につながり得る。

【0015】

本明細書に記載される本発明の実施形態は、均一グリッド上にＶＣＳＥＬアレイを製造し、個々の放射体を無効化することによって、上記の制限に対処する。無効化された放射体は、実質的に任意の所望のパターンで、例えば、擬似ランダムパターン又は他の無相関パターンで、有効化された（動作している）放射体に介挿することができる。開示される実施形態は、ＶＣＳＥＬ製造プロセスにおける修正を使用して、例えば、ＶＣＳＥＬのエピタキシャル層又は電極を修正することによって、放射体を選択的に無効化する。設計は均一グリッドに基づくので、標準的なフォトリソグラフィ法を用いて確実に製造することができる。

【0016】

システムの説明
図１は、本発明の一実施形態に係る、ＶＣＳＥＬなどの有効化された光電子セル１２のモノリシックアレイが無相関２次元パターンで上に形成された半導体ダイ１０を備える光電子デバイスの概略上面図である。アレイは、当該技術分野において既知であるＶＣＳＥＬアレイを生成するために使用されるものと同じ種類のフォトリソグラフィ法によって半導体基板上に形成され、好適な薄膜層構造が、ＶＣＳＥＬを形成し、導電体が、コンタクトパッド１４からアレイ内のＶＣＳＥＬ１２に電力及び接地接続を提供する。

【0017】

この種類の有効化されたＶＣＳＥＬ１２の無相関パターンは、ＶＣＳＥＬ状のセルの規則的なアレイ（すなわち、規則的格子の形態のアレイ）の製造に使用されるものと実質的に同じプロセスを使用して生成される。しかしながら、従来の規則的なアレイとは対照的に、残りのＶＣＳＥＬ状のセルを無効化しながら、ＶＣＳＥＬ１２のみが選択的に有効化される。これらの無効化されたセルは、ＶＣＳＥＬ１２と構造がほぼ同一であるが、製造プロセス中に構成される薄膜層特性に起因してレーザー発光が不可能であるため、本明細書では「ダミーセル１６」と呼ばれる。以下では、用語「無効化する」及び「無効化された」は、「有効化しない」及び「有効化されない」それぞれと同義的に使用される。

【0018】

セルの規則的なアレイに基づく、実質的に任意の所望のパターンで、例えば、疑似ランダムパターン又は他の場合には無相関パターンで、動作している放射体のアレイを生成する能力は、いくつかの利点を有する。
・いわゆるエッチング負荷効果を最小限に抑えることによって、改善されたドライエッチングの均一性が達成される。
・均一グリッドの周期構造によって、フォトレジストＣＤのより厳格な制御が達成される。
・ポリイミドなどの樹脂をセル間のトレンチに充填することにより、ダイ１０のより均一な温度分布を達成することができ、より良好な光パワー均一性をもたらすことができる。

【0019】

図２〜図７は、有効化されたＶＣＳＥＬ及び無効化されたＶＣＳＥＬの概略断面図である。各図は、「Ａ」でラベル付けされた図の有効化されたＶＣＳＥＬ（有効化されたＶＣＳＥＬ１２の基準として使用することができる）を、「Ｂ」でラベル付けされた図の無効化されたＶＣＳＥＬ（ダミーセル１６の可能な基準として）と比較している。有効化されたＶＣＳＥＬ及び無効化されたＶＣＳＥＬが同じ素子の大部分を共有するため、有効化されたＶＣＳＥＬの詳細な説明は、以下の図２Ａを参照してなされる。

【0020】

図２Ａ〜図２Ｂは、本発明の一実施形態に係る、有効化されたＶＣＳＥＬ１７及び無効化されたＶＣＳＥＬ１８の概略断面図である。

【0021】

図２Ａの有効化されたＶＣＳＥＬ１７は、半導体基板１９上に形成される。ＶＣＳＥＬのエピタキシャル半導体層（下部ｎ型分布ブラッグ反射器［ｎ−ＤＢＲ］スタック２０、量子井戸構造２２、及び上部ｐ−ＤＢＲスタック２４）は、半導体基板１９の領域の上に堆積される。ｎ−ＤＢＲスタック２０とｐ−ＤＢＲスタック２４との間に、閉じ込め層３６、典型的には酸化アルミニウムが形成され、パターン化される。ｐ−ＤＢＲスタック２４の堆積に続いて、絶縁層２８が堆積され、パターン化され、１つ以上のｐ電極３０及びｎ電極３２が堆積され、パターン化される。絶縁トレンチ３４がエッチングされて、ＶＣＳＥＬのアレイを画定し、隣接するＶＣＳＥＬを絶縁する。加えて、隣接するＶＣＳＥＬ間の絶縁を高めるために、プロトンインプラントなどの絶縁インプラント３８を、ｐ−ＤＢＲスタック２４及び量子井戸構造２２に隣接して堆積させることができる。

【0022】

図２Ｂの無効化されたＶＣＳＥＬ１８は、無効化されたＶＣＳＥＬでは、絶縁インプラント３８がｐ−ＤＢＲスタック２４内に延び、場合によっては量子井戸構造２２内に延びるという点で、有効化されたＶＣＳＥＬ１７とは異なる。イオン注入によって引き起こされる格子損傷に起因して、注入層の抵抗は、非注入状態から増大し、量子井戸構造２２に注入される励起電流を、レーザー光線を放射するために必要とされる閾値を下回るまで低下させる。結果として、ＶＣＳＥＬは、無効化され、レーザー光線を放射しないことになる。

【0023】

ＶＣＳＥＬ１８の無効化は、注入イオンがｐ−ＤＢＲスタック２４に到達すること、及び場合によっては量子井戸構造２２に到達することを可能にするように、絶縁インプラント３８の堆積の横方向分布を画定することに関与するフォトマスクを修正することによって、製造プロセス中に達成される。

【0024】

図３Ａ〜図３Ｂは、本発明の別の実施形態に係る、有効化されたＶＣＳＥＬ３９及び無効化されたＶＣＳＥＬ４０の概略断面図である。有効化されたＶＣＳＥＬ３９は、本実施形態が隣接するＶＣＳＥＬを絶縁するための絶縁インプラント３８を必ずしも備えていないことを除いて、図２Ａの有効化されたＶＣＳＥＬ１７と実質的に同様である。ＶＣＳＥＬ４０を無効化することは、励起電流のｐ−ＤＢＲスタック２４及び量子井戸構造２２への注入を防止することによって達成される。本発明の３つの代替の実施形態における有効化されたＶＣＳＥＬ３９と無効化されたＶＣＳＥＬ４０との間の差異を図４〜図６に示す。これらの図は、図３Ａ〜図３Ｂを参照して、有効化されたＶＣＳＥＬ３９のための領域４４（点線でマークされた）、及び無効化されたＶＣＳＥＬ４０のための領域４６（点線でマークされた）を示す。

【0025】

図４Ａ〜図４Ｂは、本発明の一実施形態に係る、図３Ａ〜図３Ｂの有効化されたＶＣＳＥＬ３９の領域４４及び無効化されたＶＣＳＥＬ４０の領域４６の概略断面図である。

【0026】

有効化されたＶＣＳＥＬ３９では、ｐ電極として機能する金属層（Ｍ１）の堆積前に、絶縁層２８内の位置４１にビアをエッチングすることによって、ｐ電極３０とｐ−ＤＢＲスタック２４との間の電気的接触が生成され、それにより、ｐ電極からｐ−ＤＢＲスタックへ、更に量子井戸構造２２への励起電流の流れを可能にする。無効化されたＶＣＳＥＬ４０では、位置４２の連続する絶縁層２８によって示されるように、ビアは、エッチングされず、それにより、ｐ電極３０からｐ−ＤＢＲスタック２４へ、更に量子井戸構造２２への励起電流の流れを防止する。

【0027】

ＶＣＳＥＬ４０の無効化は、位置４２にビアをエッチングしないように、絶縁層２８のエッチングを線引きすることに関与するフォトマスクを修正することによって、製造プロセス中に達成される。

【0028】

図５Ａ〜図５Ｂは、本発明の別の実施形態に係る、図３Ａ〜図３Ｂの有効化されたＶＣＳＥＬ３９の領域４４及び無効化されたＶＣＳＥＬ４０の領域４６の概略断面図である。

【0029】

有効化されたＶＣＳＥＬ３９と無効化されたＶＣＳＥＬ４０の両方で、ビアは、絶縁層２８内の位置６２及び６４にそれぞれ、エッチングされる。第２の絶縁層６０は、絶縁層２８の上に堆積され、ビアは、有効化されたＶＣＳＥＬ３９内の位置６２にエッチングされ、一方、ビアは、無効化されたＶＣＳＥＬ４０内の位置６４にエッチングされない。ｐ電極３０は、第２の絶縁層６０の上に堆積され、位置６２にエッチングされたビアは、ｐ電極とｐ−ＤＢＲスタック２４との間の電気的接触を可能にし、したがって、ｐ電極からｐ−ＤＢＲスタックへ、更に量子井戸構造２２への励起電流の流れを可能にする。しかしながら、位置６４の連続する第２の絶縁層６０に起因して、無効化されたＶＣＳＥＬ４０のｐ電極３０とｐ−ＤＢＲスタック２４との間で、電気的接触は確立されず、それにより、ｐ電極からｐ−ＤＢＲスタックへ、更に量子井戸構造２２への励起電流の流れを防止する。

【0030】

ＶＣＳＥＬ４０の無効化は、位置６４のビアのエッチングを防止するように、絶縁層６０のエッチングを線引きすることに関与するフォトマスクを修正することによって、製造プロセス中に達成される。

【0031】

図６Ａ〜図６Ｂは、本発明の更に別の実施形態に係る、図３Ａ〜図３Ｂの有効化されたＶＣＳＥＬ３９の領域４４及び無効化されたＶＣＳＥＬ４０領域４６の概略断面図である。

【0032】

有効化されたＶＣＳＥＬ３９と無効化されたＶＣＳＥＬ４０の両方で、図４Ａの有効化されたＶＣＳＥＬと同様に、絶縁層２８内の位置４１にビアをエッチングすることによって、ｐ電極３０とｐ−ＤＢＲスタック２４との間の電気的接触が生成される。第２の絶縁層６６は、（図５Ａ〜図５Ｂのように、絶縁層２８の上に堆積するのとは対照的に）ｐ電極３０の上に堆積される。ビアは、位置７２に第２の絶縁層６６内でエッチングされるが、ビアは、位置７４にエッチングされない。導電層７６は、光電子セルのアレイに電流を供給するために、第２の絶縁層６６上に堆積される。位置７２にエッチングされたビアにより、導電層７６は、ｐ電極３０と電気的に接触し、それによって、ｐ−ＤＢＲスタック２４とともに、第２の金属層からｐ−ＤＢＲスタックへ、更に量子井戸構造２２への励起電流の流れを可能にする。しかしながら、位置７４の連続する第２の絶縁層６６に起因して、無効化されたＶＣＳＥＬ４０のｐ電極３０は、導電層７６から絶縁され、したがって、ｐ電極への電流の供給を防止する。

【0033】

ＶＣＳＥＬ４０の無効化は、位置７４のビアのエッチングを防止するように、絶縁層６０のエッチングを線引きすることに関与するフォトマスクを修正することによって、製造プロセス中に達成される。

【0034】

図７Ａ〜図７Ｂは、本発明の一実施形態に係る、有効化されたＶＣＳＥＬ８０及び無効化されたＶＣＳＥＬ８２の概略断面図である。有効化されたＶＣＳＥＬ８０は、図３Ａの有効化されたＶＣＳＥＬ３９と実質的に同様である。無効化されたＶＣＳＥＬ８２は、閉じ込め層３６が位置８４でエッチングされておらず、量子井戸構造２２の成長を防止するという点で、有効化されたＶＣＳＥＬ８０とは異なる。

【0035】

ＶＣＳＥＬ８０の無効化は、位置８４の閉じ込め層３６のエッチングを防止するように、フォトマスクを修正することによって、製造プロセス中に達成される。

【0036】

上述の実施形態は例として挙げられており、本発明は、上記において具体的に図示及び説明したものに限定されないことが理解されるであろう。むしろ、本発明の範囲は、上記において説明した様々な特徴の組み合わせと部分的組み合わせの両方、並びに当業者であれば前述の説明を読むことによって想到するであろう、従来技術に開示されていないそれらの変型及び修正を含む。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図7A】

【図7B】