特許第6932611号(P6932611)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社豊田中央研究所の特許一覧 ▶ 株式会社デンソーの特許一覧

<>
  • 特許6932611-半導体装置および半導体装置の製造方法 図000002
  • 特許6932611-半導体装置および半導体装置の製造方法 図000003
  • 特許6932611-半導体装置および半導体装置の製造方法 図000004
  • 特許6932611-半導体装置および半導体装置の製造方法 図000005
  • 特許6932611-半導体装置および半導体装置の製造方法 図000006
  • 特許6932611-半導体装置および半導体装置の製造方法 図000007
  • 特許6932611-半導体装置および半導体装置の製造方法 図000008
  • 特許6932611-半導体装置および半導体装置の製造方法 図000009
  • 特許6932611-半導体装置および半導体装置の製造方法 図000010
  • 特許6932611-半導体装置および半導体装置の製造方法 図000011
  • 特許6932611-半導体装置および半導体装置の製造方法 図000012
  • 特許6932611-半導体装置および半導体装置の製造方法 図000013
  • 特許6932611-半導体装置および半導体装置の製造方法 図000014
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6932611
(24)【登録日】2021年8月20日
(45)【発行日】2021年9月8日
(54)【発明の名称】半導体装置および半導体装置の製造方法
(51)【国際特許分類】
   H01L 29/78 20060101AFI20210826BHJP
   H01L 29/12 20060101ALI20210826BHJP
   H01L 29/41 20060101ALI20210826BHJP
   H01L 29/423 20060101ALI20210826BHJP
   H01L 29/49 20060101ALI20210826BHJP
   H01L 21/8238 20060101ALI20210826BHJP
   H01L 27/092 20060101ALI20210826BHJP
【FI】
   H01L29/78 657A
   H01L29/78 653A
   H01L29/78 652S
   H01L29/78 652K
   H01L29/78 652D
   H01L29/78 652T
   H01L29/44 L
   H01L29/58 G
   H01L27/092 G
【請求項の数】19
【全頁数】17
(21)【出願番号】特願2017-204794(P2017-204794)
(22)【出願日】2017年10月23日
(65)【公開番号】特開2019-79890(P2019-79890A)
(43)【公開日】2019年5月23日
【審査請求日】2020年4月17日
(73)【特許権者】
【識別番号】000003609
【氏名又は名称】株式会社豊田中央研究所
(73)【特許権者】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(74)【代理人】
【識別番号】110000110
【氏名又は名称】特許業務法人快友国際特許事務所
(72)【発明者】
【氏名】山下 侑佑
(72)【発明者】
【氏名】浦上 泰
(72)【発明者】
【氏名】永田 賢昌
【審査官】 杉山 芳弘
(56)【参考文献】
【文献】 特開平10−256550(JP,A)
【文献】 特開2017−174840(JP,A)
【文献】 特開2007−013058(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/78
H01L 29/49
H01L 29/423
(57)【特許請求の範囲】
【請求項1】
第1導電型のドレイン領域と、
前記ドレイン領域の上面に接している第1導電型のドリフト領域と、
前記ドリフト領域の上面に接しているとともに前記ドリフト領域の上面の一部に配置されている第2導電型のボディ領域と、
前記ボディ領域との境界領域を備えた第1導電型のゲート電極領域と、
前記境界領域の一部に配置されているゲート絶縁膜と、
前記ボディ領域の上部に配置されている第1導電型のソース領域と、
を備え、
前記境界領域において、
前記ゲート絶縁膜が配置されている領域では前記ボディ領域と前記ゲート電極領域とが前記ゲート絶縁膜を介して接しており、
前記ゲート絶縁膜が配置されていない特定領域では、前記ボディ領域と前記ゲート電極領域とが直接に接している、半導体装置。
【請求項2】
前記ゲート電極領域は、不純物濃度が高い高濃度ゲート電極領域と、不純物濃度が低い低濃度ゲート電極領域とを備えており、
前記特定領域では、前記低濃度ゲート電極領域が前記ボディ領域と接している、請求項1に記載の半導体装置。
【請求項3】
前記ゲート絶縁膜は、前記ボディ領域との接触面である第1接触面と、前記高濃度ゲート電極領域との接触面である第2接触面と、を備え、
前記低濃度ゲート電極領域の前記ボディ領域との接触面は、前記第1接触面と同一面内に位置しており、
前記低濃度ゲート電極領域の前記高濃度ゲート電極領域との接触面は、前記第2接触面と同一面内に位置している、請求項2に記載の半導体装置。
【請求項4】
前記高濃度ゲート電極領域は、前記ボディ領域の上面から前記ドリフト領域まで到達しており、
前記ゲート絶縁膜は、前記高濃度ゲート電極領域と前記ドリフト領域との境界の全面に配置されており、
前記特定領域は、前記高濃度ゲート電極領域の第1側面に配置されており、
前記ソース領域は、前記高濃度ゲート電極領域の前記第1側面の反対側の第2側面の近傍に配置されている、請求項2または3に記載の半導体装置。
【請求項5】
前記ボディ領域内の位置であって前記特定領域よりも下方側の位置であって前記ゲート絶縁膜と接する位置に、反転層の形成を阻害する阻害領域を備える、請求項4に記載の半導体装置。
【請求項6】
前記ドリフト領域内の位置であって前記高濃度ゲート電極領域の底部の位置であって前記ゲート絶縁膜と接する位置に、反転層の形成を阻害する阻害領域を備える、請求項4に記載の半導体装置。
【請求項7】
前記阻害領域は、前記ボディ領域よりも不純物濃度が高い第2導電型の領域である、請求項5または6に記載の半導体装置。
【請求項8】
前記阻害領域は絶縁体である、請求項5または6に記載の半導体装置。
【請求項9】
前記ボディ領域は、第1ボディ領域と第2ボディ領域とを備え、
前記第1ボディ領域と前記第2ボディ領域との間の開口領域には前記ドリフト領域が配置されており、
前記ソース領域は、前記第1ボディ領域の上面に配置されているとともに、前記開口領域から水平方向へ離れて配置されており、
前記高濃度ゲート電極領域は、前記ソース領域、前記第1ボディ領域、前記開口領域内の前記ドリフト領域、前記第2ボディ領域の上面に、前記ゲート絶縁膜を介して接しており、
前記特定領域は、前記第2ボディ領域と前記高濃度ゲート電極領域との境界領域内であって、前記開口領域から水平方向へ離れた位置に配置されている、請求項2または3に記載の半導体装置。
【請求項10】
前記第2ボディ領域内の位置であって前記特定領域よりも前記開口領域に近い位置であって前記ゲート絶縁膜と接する位置に、反転層の形成を阻害する阻害領域を備える、請求項9に記載の半導体装置。
【請求項11】
前記阻害領域は、不純物濃度が高い第2導電型の領域である、請求項10に記載の半導体装置。
【請求項12】
前記阻害領域は絶縁体である、請求項10に記載の半導体装置。
【請求項13】
前記特定領域の前記ドリフト領域に最も近い位置から前記ドリフト領域までの距離は、前記特定領域に形成されているpn接合から伸びた空乏層が前記ドリフト領域まで到達しない距離である、請求項1〜12の何れか1項に記載の半導体装置。
【請求項14】
前記特定領域の近傍領域における前記ボディ領域の結晶欠陥密度が、他の前記ボディ領域の結晶欠陥密度よりも高い、請求項1〜13の何れか1項に記載の半導体装置。
【請求項15】
複数の前記ソース領域の上面に共通に接しているソース電極領域をさらに備え、
前記ソース電極領域を上方からみたときに、前記ソース電極領域の中央部に前記特定領域が配置されている、請求項1〜14の何れか1項に記載の半導体装置。
【請求項16】
第1導電型のドレイン領域の上面に、第1導電型のドリフト領域を形成する工程と、
前記ドリフト領域の上面に第2導電型のボディ領域を形成する工程と、
前記ボディ領域の上面から前記ドリフト領域まで到達するトレンチを形成する工程と、
前記トレンチの内壁にゲート絶縁膜を形成する工程と、
前記トレンチの内部に第1導電型のゲート電極を形成する工程と、
前記トレンチの一方の側面に配置されている前記ゲート絶縁膜を、前記ボディ領域の上面から前記ボディ領域の下面よりも上側までの領域において除去する工程と、
前記ゲート絶縁膜が除去された領域に、第1導電型であって前記ゲート電極よりも不純物濃度が低い低濃度ゲート電極を埋め込む工程と、
前記ボディ領域の上部に第1導電型のソース領域を形成する工程と、
を備える、半導体装置の製造方法。
【請求項17】
前記ボディ領域の上面から不純物を打ち込むことによって、前記ボディ領域内の位置であって前記低濃度ゲート電極の下端部よりも下方側の位置であって前記ゲート絶縁膜と接する位置に、前記ボディ領域よりも不純物濃度が高い第2導電型の領域を形成する工程をさらに備える、請求項16に記載の製造方法。
【請求項18】
第1導電型のドレイン領域の上面に、第1導電型のドリフト領域を形成する工程と、
第1ボディ領域と第2ボディ領域との間の開口領域に前記ドリフト領域が配置されるように、前記ドリフト領域の上面に第2導電型の前記第1ボディ領域および前記第2ボディ領域を形成する工程と、
前記第1ボディ領域の上面に配置されているとともに、前記開口領域から水平方向へ離れて配置されているソース領域を形成する工程と、
前記ソース領域、前記第1ボディ領域、前記開口領域内の前記ドリフト領域、前記第2ボディ領域の上面に、ゲート絶縁膜を形成する工程と、
前記第2ボディ領域内であって前記開口領域から水平方向へ離れた領域において、前記ゲート絶縁膜を除去する工程と、
前記ゲート絶縁膜が除去された領域に、第1導電型の低濃度ゲート電極を埋め込む工程と、
前記ゲート絶縁膜および前記低濃度ゲート電極の上面に、第1導電型であって前記低濃度ゲート電極よりも不純物濃度が高いゲート電極を形成する工程と、
を備える、半導体装置の製造方法。
【請求項19】
前記第2ボディ領域に不純物を打ち込むことによって、前記第2ボディ領域内の位置であって前記低濃度ゲート電極よりも前記開口領域に近い位置であって前記ゲート絶縁膜と接する位置に、前記第2ボディ領域よりも不純物濃度が高い第2導電型の領域を形成する工程をさらに備える、請求項18に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書で開示する技術は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
高電圧が印加される半導体装置では、短絡に対する保護を行うことが要求されている。特許文献1の技術では、ソース領域内に半導体抵抗領域を設け、ソース抵抗を増加させることで、飽和電流を抑制し、短絡耐量を向上させている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2015−95578号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1の技術では、ソース抵抗の増加がオン抵抗の増加につながってしまう。また、ソース領域の面積が大きくなってしまうため、微細化が困難となってしまう。本明細書は、短絡に対する保護性能を向上させ、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
本明細書で開示する半導体装置の一実施形態は、第1導電型のドレイン領域を備える。ドレイン領域の上面に接している第1導電型のドリフト領域を備える。ドリフト領域の上面に接しているとともにドリフト領域の上面の一部に配置されている第2導電型のボディ領域を備える。ボディ領域との境界領域を備えた第1導電型のゲート電極領域を備える。境界領域の一部に配置されているゲート絶縁膜を備える。ボディ領域の上部に配置されている第1導電型のソース領域を備える。境界領域において、ゲート絶縁膜が配置されている領域ではボディ領域とゲート電極領域とがゲート絶縁膜を介して接している。境界領域において、ゲート絶縁膜が配置されていない特定領域では、ボディ領域とゲート電極領域とが直接に接している。
【0006】
上記実施形態の半導体装置では、ゲート電極領域とボディ領域とが特定領域でpn接合を形成する。従って、通常動作温度の範囲ではゲート電極領域からボディ領域を介してソース領域へ流れるリーク電流は、無視できるほど小さくすることができる。しかし、短絡状態となると、許容範囲を超えて温度が上昇するためリーク電流が指数関数的に増加する。リーク電流による電圧降下によってゲート電極領域とボディ領域との電位差がゲートしきい値電圧より小さくなる結果、半導体装置を自動的にオフとすることができる。短絡に対する保護性能を向上させることが可能になる。
【0007】
ゲート電極領域は、不純物濃度が高い高濃度ゲート電極領域と、不純物濃度が低い低濃度ゲート電極領域とを備えていてもよい。特定領域では、低濃度ゲート電極領域がボディ領域と接していてもよい。効果の詳細は実施例で説明する。
【0008】
ゲート絶縁膜は、ボディ領域との接触面である第1接触面と、ゲート電極領域との接触面である第2接触面と、を備えていてもよい。低濃度ゲート電極領域のボディ領域との接触面は、第1接触面と同一面内に位置していてもよい。低濃度ゲート電極領域のゲート電極領域との接触面は、第2接触面と同一面内に位置していてもよい。効果の詳細は実施例で説明する。
【0009】
ゲート電極領域は、ボディ領域の上面からドリフト領域まで到達していてもよい。ゲート絶縁膜は、ゲート電極領域とドリフト領域との境界の全面に配置されていてもよい。特定領域は、ゲート電極領域の第1側面に配置されていてもよい。ソース領域は、ゲート電極領域の第1側面の反対側の第2側面の近傍に配置されていてもよい。効果の詳細は実施例で説明する。
【0010】
ボディ領域内の位置であって特定領域よりも下方側の位置であってゲート絶縁膜と接する位置に、反転層の形成を阻害する阻害領域を備えていてもよい。効果の詳細は実施例で説明する。
【0011】
ドリフト領域内の位置であってゲート電極領域の底部の位置であってゲート絶縁膜と接する位置に、反転層の形成を阻害する阻害領域を備えていてもよい。効果の詳細は実施例で説明する。
【0012】
阻害領域は、ボディ領域よりも不純物濃度が高い第2導電型の領域であってもよい。効果の詳細は実施例で説明する。
【0013】
阻害領域は絶縁体であってもよい。効果の詳細は実施例で説明する。
【0014】
ボディ領域は、第1ボディ領域と第2ボディ領域とを備えていてもよい。第1ボディ領域と第2ボディ領域との間の開口領域にはドリフト領域が配置されていてもよい。ソース領域は、第1ボディ領域の上面に配置されているとともに、開口領域から水平方向へ離れて配置されていてもよい。ゲート電極領域は、ソース領域、第1ボディ領域、開口領域内のドリフト領域、第2ボディ領域の上面に、ゲート絶縁膜を介して接していてもよい。特定領域は、第2ボディ領域とゲート電極領域との境界領域内であって、開口領域から水平方向へ離れた位置に配置されていてもよい。効果の詳細は実施例で説明する。
【0015】
第2ボディ領域内の位置であって特定領域よりも開口領域に近い位置であってゲート絶縁膜と接する位置に、反転層の形成を阻害する阻害領域を備えていてもよい。効果の詳細は実施例で説明する。
【0016】
特定領域のドリフト領域に最も近い位置からドリフト領域までの距離は、特定領域に形成されているpn接合から伸びた空乏層がドリフト領域まで到達しない距離であってもよい。効果の詳細は実施例で説明する。
【0017】
特定領域の近傍領域におけるボディ領域の結晶欠陥密度が、他のボディ領域の結晶欠陥密度よりも高くてもよい。効果の詳細は実施例で説明する。
【0018】
複数のソース領域の上面に共通に接しているソース電極領域をさらに備えていてもよい。ソース電極領域を上方からみたときに、ソース電極領域の中央部に特定領域が配置されていてもよい。効果の詳細は実施例で説明する。
【0019】
本明細書が開示する半導体装置の製造方法は、第1導電型のドレイン領域の上面に、第1導電型のドリフト領域を形成する工程を備える。ドリフト領域の上面に第2導電型のボディ領域を形成する工程を備える。ボディ領域の上面からドリフト領域まで到達するトレンチを形成する工程を備える。トレンチの内壁にゲート絶縁膜を形成する工程を備える。トレンチの内部に第1導電型のゲート電極を形成する工程を備える。トレンチの一方の側面に配置されているゲート絶縁膜を、ボディ領域の上面からボディ領域の下面よりも上側までの領域において除去する工程を備える。ゲート絶縁膜が除去された領域に、第1導電型であってゲート電極よりも不純物濃度が低い低濃度ゲート電極を埋め込む工程を備える。ボディ領域の上部に第1導電型のソース領域を形成する工程を備える。効果の詳細は実施例で説明する。
【0020】
ボディ領域の上面から不純物を打ち込むことによって、ボディ領域内の位置であって低濃度ゲート電極の下端部よりも下方側の位置であってゲート絶縁膜と接する位置に、ボディ領域よりも不純物濃度が高い第2導電型の領域を形成する工程をさらに備えていてもよい。効果の詳細は実施例で説明する。
【0021】
本明細書が開示する半導体装置の製造方法は、第1導電型のドレイン領域の上面に、第1導電型のドリフト領域を形成する工程を備える。第1ボディ領域と第2ボディ領域との間の開口領域にドリフト領域が配置されるように、ドリフト領域の上面に第2導電型の第1ボディ領域および第2ボディ領域を形成する工程を備える。第1ボディ領域の上面に配置されているとともに、開口領域から水平方向へ離れて配置されているソース領域を形成する工程を備える。ソース領域、第1ボディ領域、開口領域内のドリフト領域、第2ボディ領域の上面に、ゲート絶縁膜を形成する工程を備える。第2ボディ領域内であって開口領域から水平方向へ離れた領域において、ゲート絶縁膜を除去する工程を備える。ゲート絶縁膜が除去された領域に、第1導電型の低濃度ゲート電極を埋め込む工程を備える。ゲート絶縁膜および低濃度ゲート電極の上面に、第1導電型であって低濃度ゲート電極よりも不純物濃度が高いゲート電極を形成する工程を備える。効果の詳細は実施例で説明する。
【0022】
第2ボディ領域に不純物を打ち込むことによって、第2ボディ領域内の位置であって低濃度ゲート電極よりも開口領域に近い位置であってゲート絶縁膜と接する位置に、第2ボディ領域よりも不純物濃度が高い第2導電型の領域を形成する工程をさらに備えていてもよい。効果の詳細は実施例で説明する。
【図面の簡単な説明】
【0023】
図1】実施例1の半導体装置の要部断面図を模式的に示す。
図2】実施例1の半導体装置の上面概略図である。
図3】実施例1の半導体装置の製造方法を示すフローチャートである。
図4】実施例1の半導体装置の製造工程を示す図である。
図5】実施例1の半導体装置の製造工程を示す図である。
図6】実施例1の半導体装置の製造工程を示す図である。
図7】実施例1の半導体装置の等価回路を示す図である。
図8】実施例1の半導体装置の比較例を示す図である。
図9】実施例2の半導体装置の要部断面図を模式的に示す。
図10】実施例2の半導体装置の製造方法を示すフローチャートである。
図11】実施例1の半導体装置の比較例を示す図である。
図12】実施例1の変形例の半導体装置の要部断面図を模式的に示す。
図13】実施例1の変形例の半導体装置の要部断面図を模式的に示す。
【発明を実施するための形態】
【実施例1】
【0024】
図1の要部断面図に示されるように、半導体装置1は、MOSFETと称されるパワー半導体素子である。半導体装置1は、トレンチゲート型である。半導体装置1は、半導体基板10、半導体基板10の裏面を被覆するドレイン電極22、半導体基板10の表面を被覆するソース電極24及び半導体基板10の表層部に設けられているトレンチ型の絶縁ゲート部30を備える。
【0025】
半導体基板10は、炭化珪素(SiC)を材料とする基板である。n+型のドレイン領域11、n-型のドリフト領域12、p型のボディ領域13、n+型のソース領域15およびp+型の阻害領域16を有する。ドレイン領域11とドリフト領域12とボディ領域13とソース領域15は、半導体基板10の厚み方向に沿ってこの順で並んでいる。
【0026】
ドレイン領域11は、半導体基板10の裏層部に配置されており、半導体基板10の裏面に露出する。ドレイン領域11は、ドリフト領域12がエピタキシャル成長するための下地基板でもある。ドレイン領域11は、半導体基板10の裏面を被膜するドレイン電極22にオーミック接触する。一例では、ドレイン領域11は、その厚みが約1〜300μmであり、その不純物濃度が約1×1018〜1×1023cm-3であってもよい。
【0027】
ドリフト領域12は、ドレイン領域11上に設けられている。ドリフト領域12は、絶縁ゲート部30の側面に接する。ドリフト領域12は、エピタキシャル成長技術を利用して、ドレイン領域11の表面から結晶成長して形成される。一例では、ドリフト領域12は、その厚みが約5〜200μmであり、その不純物濃度が約1×1013〜1×1017cm-3であってもよい。
【0028】
ボディ領域13は、ドリフト領域12上に設けられており、半導体基板10の表層部に配置されている。ボディ領域13は、絶縁ゲート部30の側面に接する。ボディ領域13は、エピタキシャル成長技術を利用して、ドリフト領域12の表面から結晶成長して形成される。ボディ領域13は、半導体基板10の表面を被膜するソース電極24に接触する。一例では、ボディ領域13は、その厚みが約1〜5μmであり、その不純物濃度が約1×1016〜1×1018cm-3であってもよい。
【0029】
ソース領域15は、ゲート電極34の左側面の近傍に配置されている。ソース領域15は、ボディ領域13上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面に露出する。ソース領域15は、ボディ領域13によってドリフト領域12から隔てられている。ソース領域15は、絶縁ゲート部30の側面に接する。ソース領域15は、イオン注入技術を利用して、半導体基板10の表層部に窒素又はリンを導入して形成される。ソース領域15は、半導体基板10の表面を被膜するソース電極24にオーミック接触する。
【0030】
絶縁ゲート部30は、半導体基板10の表面から深部に向けて伸びている。絶縁ゲート部30は、ゲート絶縁膜32、ゲート電極34、低濃度ゲート電極35を有する。絶縁ゲート部30は、ソース領域15及びボディ領域13を貫通してドリフト領域12の一部に侵入するトレンチ30T内に設けられている。ゲート絶縁膜32は、酸化シリコンで構成されている。ゲート絶縁膜32は、ゲート電極34とドリフト領域12との境界の全面に配置されている。また、トレンチ30Tの左側側面では、ゲート電極34とボディ領域13との境界、および、ゲート電極34とソース領域15との境界に、ゲート絶縁膜32が配置されている。また、トレンチ30Tの右側側面では、ゲート電極34とボディ領域13との境界領域R1の一部に、ゲート絶縁膜32が配置されている。ゲート電極34および低濃度ゲート電極35の上面には、ソース電極24との絶縁を確保するための絶縁膜36が配置されている。
【0031】
ゲート電極34は、不純物濃度が高いn+型のポリシリコンで構成されている。低濃度ゲート電極35は、不純物濃度が低いn-型のポリシリコンで構成されている。一例では、ゲート電極34は、その不純物濃度が約1×1018〜1×1023cm-3であってもよい。また、低濃度ゲート電極35は、その不純物濃度が約1×1013〜1×1017cm-3であってもよい。低濃度ゲート電極35は、ゲート電極34の右側面に配置されている。すなわち、ゲート電極34を挟んで、ソース領域15とは反対側の側面に配置されている。低濃度ゲート電極35は、境界領域R1内において、ゲート絶縁膜32が配置されていない特定領域に配置されている。すなわち、低濃度ゲート電極35とボディ領域13との接触面は、ゲート絶縁膜32とボディ領域13との接触面である第1接触面C1と同一面内に位置している。低濃度ゲート電極35とゲート電極34との接触面は、ゲート絶縁膜32とゲート電極34との接触面である第2接触面C2と同一面内に位置している。境界領域R1内において、ゲート絶縁膜32が配置されている領域では、阻害領域16とゲート電極34とがゲート絶縁膜32を介して接している。また、ゲート絶縁膜32が配置されていない特定領域では、ボディ領域13と低濃度ゲート電極35とが直接に接している。換言すると、特定領域は、ゲート絶縁膜32に代えて低濃度ゲート電極35が配置されている領域である。
【0032】
ボディ領域13内には、阻害領域16が配置されている。阻害領域16は、低濃度ゲート電極35よりも下方側の位置であってゲート絶縁膜32と接する位置に配置されている。阻害領域16は、ボディ領域13よりも不純物濃度が高いp+型のポリシリコンで構成されている。阻害領域16の不純物濃度は、半導体装置1をオンにするためのゲート電圧が印加された場合に、阻害領域16に反転層が形成されない程度に十分に高くすればよい。一例では、阻害領域16は、その不純物濃度が約1×1019〜1×1023cm-3であってもよい。
【0033】
低濃度ゲート電極35のドリフト領域12に最も近い位置(すなわち下端部)からドリフト領域12までの距離は、距離t1である。この距離t1は、低濃度ゲート電極35とボディ領域13とのpn接合から伸びた空乏層がドリフト領域12まで到達しないように決定される。換言すると、低濃度ゲート電極35とドリフト領域12との間に、空乏層によるリークパスが形成されないように、距離t1が決定される。すなわち距離t1は、下式1を満たすように決定すればよい。
t1>(2εVg/qNid)−d ・・・(式1)
ここで、電界層幅をd、電界層濃度をNi、ゲートオン電圧をVg、電子素量をq、半導体基板の誘電率をεとする。
【0034】
図2に、半導体装置1の上面概略図を示す。図1の要部断面図は、図2におけるI−I部分の断面を示している。半導体基板10の上面には、ソース電極24およびゲート電極パッド37が配置されている。ソース電極24は、複数のソース領域15の上面に共通に接している。ソース電極24の下側には、前述した絶縁ゲート部30が複数並んでいる。図2では、絶縁ゲート部30を点線で示している。ゲート電極パッド37は、不図示の配線により、複数の絶縁ゲート部30に備えられているゲート電極34に共通に接続されている。
【0035】
図2において、ソース電極24の中央部には、中央領域R10が存在する。前述した低濃度ゲート電極35は、この中央領域R10内にのみ配置されている。これは、半導体装置1の動作時には、ソース電極24の中央部が最も温度が高くなるためである。最高温度となる中央領域R10のみに低濃度ゲート電極35を形成することで、後述するサーモスタット的な機能を発揮させることができる。また、低濃度ゲート電極35を配置した領域は電流経路として機能しないため、低濃度ゲート電極35の面積が大きくなるほど半導体装置1のオン抵抗が大きくなってしまう。必要な領域のみに低濃度ゲート電極35を配置することで、オン抵抗の上昇を抑制することと、短絡に対する保護性能を向上させることを、両立できる。
【0036】
半導体装置1の動作を説明する。ドレイン電極22に正電圧が印加され、ソース電極24が接地され、絶縁ゲート部30のゲート電極34が接地されていると、半導体装置1はオフである。ドレイン電極22に正電圧が印加され、ソース電極24が接地され、絶縁ゲート部30のゲート電極34にソース電極24よりも正となる電圧が印加されると、ゲート電極34とボディ領域13の対向部分に反転層R11(図1)が形成される。半導体装置1はオン状態になる。
【0037】
(半導体装置1の製造方法)
図3図6を参照して、半導体装置1の製造方法について説明する。図3のフローチャートのステップS1において、ドレイン領域11上にドリフト領域12およびボディ領域13を積層させた積層構造を形成する。ステップS2において、リソグラフィおよびドライエッチングを用いて、ボディ領域13の上面からドリフト領域12まで到達するトレンチ30Tを加工する。ステップS3において、トレンチ30Tの内壁にゲート絶縁膜32を成膜する。ステップS4において、トレンチ30T内にゲート電極34を埋め込む。これにより、図4に示す構造が形成される。
【0038】
ステップS5において、ゲート絶縁膜32が配置されていない特定領域を形成する。具体的には、図5に示すように、リソグラフィ技術によって特定領域および阻害領域16に対応する領域が開口しているマスク40を形成する。そして、ゲート電極34およびボディ領域13の材料に対して選択比のある条件で、ゲート絶縁膜32をドライエッチングする。これにより、図5に示す構造が形成される。
【0039】
ステップS6において、イオン注入によって阻害領域16を形成する。具体的には、マスク40越しに、半導体基板10の表面からアルミニウム又はボロンをイオン注入する。イオン注入は、低濃度ゲート電極35の下端からよりも下方側であって、ボディ領域13の下面よりも上方側の範囲内に、不純物が注入されるような条件で行われる。これは、加速エネルギーを適宜設定することで可能である。これにより図6に示すように、阻害領域16が形成される。
【0040】
ステップS6のイオン注入では、ゲート絶縁膜32が配置されていない特定領域の近傍に位置している近傍領域R2を通過して、不純物が阻害領域16に注入される。従って、近傍領域R2のボディ領域13の結晶欠陥密度を、他のボディ領域13の結晶欠陥密度よりも高くすることができる。
【0041】
ステップS7において、マスク40を除去した後に、特定領域に低濃度ゲート電極35を埋め込む。ステップS8において、ソース領域15、絶縁膜36、ソース電極24、ドレイン電極22を形成する。これにより、図1に示す半導体装置1が完成する。
【0042】
(効果)
本実施例に係る半導体装置1では、低濃度ゲート電極35とボディ領域13とがpn接合を形成する。従って、図7の等価回路図に示すように、アノードがソースに接続され、カソードがゲートに接続されたダイオードD1が配置された状態となる。通常動作温度の範囲では、ゲート電極34からソース領域15へ流れるリーク電流I1は、無視できるほど小さくすることができる。しかし、何らかの要因によって短絡電流I2が流れる状態となると、許容範囲を超えて半導体装置1の温度が上昇するため、リーク電流I1が指数関数的に増加する。リーク電流I1による電圧降下によってゲートとソースとの電位差がゲートしきい値電圧より小さくなる結果、半導体装置1を自動的にオフとすることができる。これにより、短絡に対する保護性能を向上させることが可能になる。
【0043】
絶縁ゲート部30の一部に、低濃度ゲート電極35とボディ領域13とがpn接合している領域を形成することができる(図1、境界領域R1参照)。従って、ゲート絶縁膜32によって絶縁ゲート部30をボディ領域13から完全に絶縁する場合に比して、入力容量を低下させることができる。スイッチング損失を低減できる。
【0044】
本実施例に係る半導体装置1は、低濃度ゲート電極35を備えている。これにより、pn接合の間に低濃度な電界伸展層を確保することができる。すなわち、高濃度なゲート電極34がボディ領域13とpn接合を形成する場合よりも、低濃度ゲート電極35がボディ領域13とpn接合を形成する場合の方が、空乏層をより広げることができる。空乏層を広げるほど、ゲート電圧印加時にpn接合部でブレークダウンを発生しにくくすることができる。従って、低濃度ゲート電極35の不純物濃度を適切に設定することで、ゲート電極34にゲートしきい値電圧以上の電圧を印加することが可能となる。半導体装置1をスイッチング動作させることが可能となる。
【0045】
低濃度ゲート電極35が、ゲート電極34を挟んで、ソース領域15とは反対側の側面に配置されている。これにより、ゲート電極34の左側面に反転層R11を形成することが可能となるため、左側面を電流経路として用いることが可能となる。また、ゲート電極34の右側面にpn接合を形成することで、短絡に対する保護性能を向上させることが可能となる。
【0046】
比較例として、図8に、阻害領域16を備えない半導体装置101を示す。半導体装置101がオンの状態では、「境界領域R1内のゲート絶縁膜32が配置されている領域」の近傍には、反転層R12が形成される。すると、低濃度ゲート電極35から反転層R12、ドリフト領域12、反転層R11を介してソース領域15へ至る、リークパスL1が形成されてしまう。一方、図1に示す本実施例に係る半導体装置1では、不純物濃度が高いp+型の阻害領域16を備えているため、「境界領域R1内のゲート絶縁膜32が配置されている領域」の近傍に、反転層が形成されてしまうことを阻害することができる。リークパスL1の形成を防止することが可能となる。
【0047】
図6で説明したように、近傍領域R2のボディ領域13の結晶欠陥密度を、他のボディ領域13の結晶欠陥密度よりも高くすることができる。結晶欠陥密度が高くなるほど、図7の等価回路に示したダイオードD1において、温度上昇時のリーク電流I1の増加率を高めることができる。換言すると、結晶欠陥密度が高くなるほど、より低い温度で、ゲートとソースとの電位差がゲートしきい値電圧より小さくなる。これにより、結晶欠陥密度によって、半導体装置1が自動的にオフになる温度を自由に設定することが可能になる。
【実施例2】
【0048】
図9に、実施例2に係る半導体装置1aの要部断面図を示す。半導体装置1aは、プレーナゲート型である。図9において、実施例1の半導体装置1と異なる部分には、a〜cの符号を付している。図1図9で同一の符号が付されている部分は同一内容であるため、説明を省略する。
【0049】
半導体装置1aは、第1ボディ領域13aと第2ボディ領域13bを備えている。第1ボディ領域13aと第2ボディ領域13bとの間の開口領域13cには、ドリフト領域12が配置されている。ソース領域15aは、第1ボディ領域13aの上面に配置されているとともに、開口領域13cから図9の水平方向左側へ離れて配置されている。
【0050】
絶縁ゲート部30aは、ゲート絶縁膜32a、ゲート電極34a、低濃度ゲート電極35aを有する。絶縁ゲート部30aは、ソース領域15a、第1ボディ領域13a、開口領域13c内のドリフト領域、阻害領域16a、第2ボディ領域13bの上面に接している。ゲート電極34aは、不純物濃度が高いn+型のポリシリコンで構成されている。低濃度ゲート電極35aは、不純物濃度が低いn-型のポリシリコンで構成されている。ゲート電極34aの上面および側面には、ソース領域15a、第1ボディ領域13aおよび第2ボディ領域13bとの絶縁を確保するための絶縁膜36aが配置されている。
【0051】
第2ボディ領域13bでは、ゲート電極34aと第2ボディ領域13bとの境界領域R1aの一部に、ゲート絶縁膜32aが配置されている。境界領域R1a内において、ゲート絶縁膜32aが配置されている領域では、第2ボディ領域13bおよび阻害領域16aとゲート電極34aとが、ゲート絶縁膜32aを介して接している。一方、境界領域R1a内において、ゲート絶縁膜32aが配置されていない特定領域では、第2ボディ領域13bと低濃度ゲート電極35aとが直接に接している。特定領域は、境界領域R1a内であって、開口領域13cから水平方向右側へ離れた位置に配置されている。換言すると、特定領域は、ゲート絶縁膜32aに代えて低濃度ゲート電極35aが配置されている領域である。
【0052】
第2ボディ領域13b内には、阻害領域16aが配置されている。阻害領域16aは、特定領域(すなわち低濃度ゲート電極35a)よりも開口領域13cに近い位置であってゲート絶縁膜32aと接する位置に配置されている。阻害領域16aの内容は、実施例1で説明した阻害領域16と同様である。
【0053】
低濃度ゲート電極35aの開口領域13cに最も近い位置からドリフト領域12までの距離は、距離t1aである。この距離t1aの内容は、実施例1で説明した距離t1と同様である。また、半導体装置1aの動作も、実施例1で説明した半導体装置1の動作と同様である。
【0054】
(半導体装置1aの製造方法)
図10のフローチャートを参照して、半導体装置1aの製造方法について説明する。ステップS1aにおいて、ドレイン領域11上にドリフト領域12、第1ボディ領域13aおよび第2ボディ領域13bを積層させた積層構造を形成する。これにより、第1ボディ領域13aと第2ボディ領域13bとの間の開口領域13cに、ドリフト領域12が配置されている構造が形成される。ステップS2aにおいて、イオン注入によってソース領域15aおよび阻害領域16aを形成する。ステップS3aにおいて、ゲート絶縁膜32aを成膜する。ステップS4aにおいて、ゲート絶縁膜32aが配置されていない特定領域を形成する。具体的には、特定領域が開口しているマスク越しに、ゲート絶縁膜32aをドライエッチングする。ステップS5aにおいて、マスクを除去した後に、特定領域に低濃度ゲート電極35aを埋め込む。ステップS6aにおいて、ゲート絶縁膜32a上にゲート電極34aを形成する。また、ゲート電極34a上に絶縁膜36aを形成する。これにより、図9に示す半導体装置1aが完成する。
【0055】
(効果)
実施例2に係る半導体装置1aの効果は、前述した実施例1に係る半導体装置1と同様である。以下、実施例2に係る半導体装置1aに即した説明が必要な効果を説明する。
【0056】
図9に示すように、低濃度ゲート電極35aが、開口領域13cを挟んで、ソース領域15aとは反対側に配置されている。これにより、第1ボディ領域13aに反転層R11aを形成することが可能となるため、第1ボディ領域13aを電流経路として用いることが可能となる。また、第2ボディ領域13bにpn接合を形成することで、短絡に対する保護性能を向上させることが可能となる。
【0057】
比較例として、図11に、阻害領域16aを備えない半導体装置101aを示す。半導体装置101aがオンの状態では、「境界領域R1a内のゲート絶縁膜32が配置されている領域」の近傍には、反転層R12aが形成される。すると、低濃度ゲート電極35aから反転層R12a、開口領域13c内のドリフト領域12、反転層R11aを介してソース領域15aへ至る、リークパスL1aが形成されてしまう。一方、図9に示す本実施例に係る半導体装置1aでは、不純物濃度が高いp+型の阻害領域16aを備えているため、リークパスL1aの形成を防止することが可能となる。
【0058】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【0059】
(変形例)
阻害領域16の位置は、リークパスL1の経路上であれば、何れの位置であってもよい。例えば図12の半導体装置1bに示すように、ドリフト領域12内の絶縁ゲート部30の底部に、ゲート絶縁膜32と接するように、阻害領域16bを配置してもよい。逆バイアス状態のダイオードを、リークパスL1上に挿入することができるため、リーク電流を抑制できる。
【0060】
阻害領域16、16a、16bは、p+型のポリシリコンに限られない。リークパスを遮断する材料であれば、何れの材料であってもよい。例えば、絶縁体であってもよい。これにより、リークパスL1を遮断することができるため、リーク電流を抑制できる。
【0061】
低濃度ゲート電極35は、ゲート絶縁膜32が配置されていない領域に配置すればよく、その配置態様は様々であってよい。例えば、図13の半導体装置1cに示すように、絶縁ゲート部30内の上半分に、不純物濃度が低いn-型の低濃度ゲート電極35cを配置してもよい。
【0062】
図3のフローチャートにおいて、特定領域を形成するステップS5と、阻害領域16を形成するステップS6の順番は逆であってもよい。
【0063】
実施例1に係る半導体装置1において、阻害領域16や低濃度ゲート電極35は、省略することができる。以上より、一般的に言うと、半導体装置1は、ドレイン領域11、ドリフト領域12、ボディ領域13、ソース領域15、ゲート絶縁膜32、ゲート電極34を、少なくとも備えていれば良い。そして、ゲート絶縁膜32が配置されていない特定領域では、ボディ領域13とゲート電極34とが接していればよい。実施例2に係る半導体装置1aにおいても同様である。
【0064】
半導体基板10の材料は、SiCに限られない。Si、GaN、GaAsなどの材料であってもよい。
【0065】
トレンチ30Tの右側側面は、第1側面の一例である。トレンチ30Tの左側側面は、第2側面の一例である。
【符号の説明】
【0066】
1および1a:半導体装置、10および10a:半導体基板、11:ドレイン領域、12:ドリフト領域、13:ボディ領域、13a:第1ボディ領域、13b:第2ボディ領域、15および15a:ソース領域、16および16a:阻害領域、22:ドレイン電極、24:ソース電極、30および30a:絶縁ゲート部、30T:トレンチ、32および32a:ゲート絶縁膜、34および34a:ゲート電極、35および35a:低濃度ゲート電極
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13