特許 6933881 セラミック電子部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6933881

(24)【登録日】2021年8月24日

(45)【発行日】2021年9月8日

(54)【発明の名称】セラミック電子部品の製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20210826BHJP

【ＦＩ】

   H01G4/30 517

   H01G4/30 201J

   H01G4/30 311E

   H01G4/30 512

   H01G4/30 515

【請求項の数】4

【全頁数】12

(21)【出願番号】特願2015-173824(P2015-173824)

(22)【出願日】2015年9月3日

(65)【公開番号】特開2017-50453(P2017-50453A)

(43)【公開日】2017年3月9日

【審査請求日】2018年6月5日

【審判番号】不服2020-15920(P2020-15920/J1)

【審判請求日】2020年11月18日

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110000914

【氏名又は名称】特許業務法人 安富国際特許事務所

(72)【発明者】

【氏名】清水 孝太郎

【合議体】

【審判長】 清水 稔

【審判官】 畑中 博幸

【審判官】 山本 章裕

(56)【参考文献】

【文献】 特開２０１５−５３４９５（ＪＰ，Ａ）

【文献】 特開２０１４−１９７６６６（ＪＰ，Ａ）

【文献】 特開２０１３−１６５１７８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01G4/30

(57)【特許請求の範囲】

【請求項1】

６面を有する直方体形状であり、高さ方向に互いに相対する第１主面及び第２主面、長さ方向に互いに相対する第１端面及び第２端面、幅方向に互いに相対する第１側面及び第２側面を有し、その前記高さ方向の寸法をＤＨ、前記長さ方向の寸法をＤＬ、前記幅方向の寸法をＤＷとしたときに、ＤＨ＜ＤＷ＜ＤＬ、（１／７）ＤＷ≦ＤＨ≦（１／３）ＤＷ、又は、ＤＨ＜０．２５ｍｍである本体を備えるセラミック電子部品を製造する方法であって、
前記セラミック電子部品の本体と同じ６面を有する直方体形状であり、セラミック及び有機物を含むチップの表面に改質材を付与する工程と、
前記改質材が付与された前記チップの前記第１端面に設けられ、かつ、前記第１端面から前記第１主面、前記第２主面、前記第１側面及び前記第２側面のそれぞれの一部に延びるように、さらに、前記改質材が付与された前記チップの前記第２端面に設けられ、かつ、前記第２端面から前記第１主面、前記第２主面、前記第１側面及び前記第２側面のそれぞれの一部に延びるように、前記チップの表面に導電性ペーストを塗布する工程と、
前記チップ及び前記チップに塗布された前記導電性ペーストをともに焼成する工程と、
を備え、
前記改質材を付与する工程では、前記改質材を含む溶液に前記チップを浸漬することを特徴とするセラミック電子部品の製造方法。

【請求項2】

前記改質材は、ケイ素化合物である、請求項１に記載のセラミック電子部品の製造方法。

【請求項3】

前記改質材は、フッ素化合物である、請求項１に記載のセラミック電子部品の製造方法。

【請求項4】

前記チップは、
前記チップに埋設され、かつ前記端面に露出する内部電極層を含み、
前記導電性ペーストを塗布する工程は、
前記第１主面及び前記第２主面上の前記導電性ペーストの長さ方向の寸法が前記チップの高さ方向の寸法よりも大きくなるように、前記チップの前記第１端面及び前記第２端面の一部と前記第１主面及び前記第２主面の一部に前記導電性ペーストを塗布する、請求項１〜３のいずれかに記載のセラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、セラミック電子部品の製造方法に関する。

【背景技術】

【0002】

本体と本体の表面に設けられた少なくとも２つの外部電極とを備える電子部品は、本体に外部電極となる導電性ペーストが塗布されて製造される。本体に外部電極となる導電性ペーストが塗布される際、導電性ペーストは、本体の表面の一部に広がる。本体の表面の一部に広がった導電性ペーストの縁端は、表面張力や粘度等の影響を受け、丸くなる。これによって得られる外部電極の縁端は丸くなる。そのため、２つの外部電極の間隔を確保することと、外部電極の表面積を充分に大きく確保することの両立が難しくなる。

【0003】

特許文献１には、本体に導電性ペーストが塗布される前に、本体の表面と導電性ペーストに含まれる溶剤との親和性を低くするために、本体の表面を改質（表面改質）する方法が開示されている。この方法を用いた場合、本体の表面上における導電性ペーストの広がりを抑制し、外部電極の縁端の丸みを抑制することができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１４−１９７６６６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１では、積層セラミックコンデンサの本体に対して表面改質が行われる。特許文献１における表面改質の対象物である「本体」は高温で焼成されたセラミックからなるので、表面改質の対象となる表面は焼成されたセラミックからなる面である。

【0006】

しかし、特許文献１において表面改質に使用する材料は、セラミックとの親和性があまり高くないので、特許文献１に記載された方法では、短時間の表面改質処理では、表面改質の効果はそれほど得られない。そのため、外部電極の縁端の丸みを抑制することができる他の方法が求められていた。

【0007】

本発明は上記の課題を解決するためになされたものであり、セラミック本体と、セラミック本体の表面に設けられた外部電極とを備える電子部品の製造方法であって、特に、外部電極の縁端の丸みを抑制することのできる、セラミック電子部品の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

すなわち、上記目的を達成するための、本発明のセラミック電子部品の製造方法は、セラミック及び有機物を含むチップの表面に改質材を付与する工程と、上記改質材が付与された上記チップの上記表面に導電性ペーストを塗布する工程と、上記チップ及び上記チップに塗布された上記導電性ペーストをともに焼成する工程と、を備えることを特徴とする。

【0009】

本発明のセラミック電子部品の製造方法において、上記改質材を付与する工程では、上記改質材を含む溶液に上記チップを浸漬することが好ましい。

【0010】

本発明のセラミック電子部品の製造方法において、上記改質材を付与する工程では、上記改質材を、上記チップに含まれる上記有機物にラジカル反応で化学吸着させることが好ましい。

【0011】

本発明のセラミック電子部品の製造方法において、上記改質材は、ケイ素化合物であることが好ましい。また、本発明のセラミック電子部品の製造方法において、上記改質材は、フッ素化合物であることが好ましい。

【0012】

本発明のセラミック電子部品の製造方法において、上記チップは、主面と、該主面と交差し、かつ長さ方向と直交する端面を有する略直方体形状であり、上記チップに埋設され、かつ上記端面に露出する内部電極層を含み、上記導電性ペーストを塗布する工程は、上記主面上の上記導電性ペーストの長さ方向の寸法が上記チップの高さ方向の寸法よりも大きくなるように、上記チップの上記端面と上記主面の一部に上記導電性ペーストを塗布することが好ましい。

【発明の効果】

【0013】

本発明のセラミック電子部品の製造方法では、有機物を含むチップに対して改質材を付与する。無機物であるセラミックよりも有機物のほうが改質材を吸着しやすいので、セラミック及び有機物を含むチップの表面に改質材を付与することにより、チップ表面の改質をより確実に行うことができる。その結果、得られる外部電極の縁端の丸みを抑制することができる。

【図面の簡単な説明】

【0014】

【図1】図１は、本発明のセラミック電子部品の製造方法により製造される積層セラミックコンデンサの一例を模式的に示す斜視図である。

【図2】図２は、図１に示す積層セラミックコンデンサのＬＨ断面図である。

【図3】図３は、図１に示す積層セラミックコンデンサの上面図である。

【図4】図４は、外部電極の縁端が丸みを帯びている積層セラミックコンデンサの一例を模式的に示す上面図である。

【図5】図５は、改質材を含む溶液にチップを浸漬する方法の一例を示す模式図である。

【図6】図６は、浸漬法によりチップに導電性ペーストを塗布する工程の一例を示す模式図である。

【発明を実施するための形態】

【0015】

以下、図面を参照して、本発明のセラミック電子部品の製造方法について説明する。しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。

【0016】

本発明のセラミック電子部品の製造方法で製造することのできるセラミック電子部品としては、コンデンサ、インダクタ、圧電部品、サーミスタ等が挙げられる。以下、本発明のセラミック電子部品の製造方法で製造することのできるセラミック電子部品の例として、コンデンサ、特に積層セラミックコンデンサについて説明する。

【0017】

積層セラミックコンデンサは、直方体形状の本体と、本体の表面の一部に設けられた複数の外部電極とを備える。図１は、本発明のセラミック電子部品の製造方法により製造される積層セラミックコンデンサの一例を模式的に示す斜視図である。積層セラミックコンデンサ１は、本体１０の表面の一部に外部電極１００を設けてなる。

【0018】

図２は、図１に示す積層セラミックコンデンサのＬＨ断面図である。

【0019】

本発明のセラミック電子部品を構成する本体は、直方体形状であり、直方体の長さ方向、幅方向、高さ方向を図１に示す積層セラミックコンデンサ１において両矢印Ｌ、Ｗ、Ｈで定める方向とする。ここで、長さ方向と幅方向と高さ方向とは互いに直交する。高さ方向は、本体１０を構成する複数のセラミック層２０と複数の内部導体層３０が積み上げられていく方向である。また、長さ方向は、本体の両端に外部電極を設けた際に外部電極が向かい合う方向（その方向に複数個の異なる外部電極が存在する方向）である。

【0020】

本体１０は、６面を有する直方体形状であり、高さ方向に互いに相対する第１主面１１及び第２主面１２、幅方向に互いに相対する第１側面１３及び第２側面１４、長さ方向に互いに相対する第１端面１５及び第２端面１６を有する。なお、本体の直方体形状は、直方体の角の部分や稜線となる部分が丸められて曲面となるように形成された形状を含み、また、表面に凹凸が形成された形状も含む。

【0021】

積層セラミックコンデンサ１又は本体１０の第１端面１５又は第２端面１６に交差し、かつ、高さ方向に沿う、セラミック電子部品(積層セラミックコンデンサ）又は本体の断面をＬＨ断面という。図２は図１に示す積層セラミックコンデンサのＬＨ断面図である。

【0022】

第１側面１３、第２側面１４、第１端面１５、第２端面１６は、内部導体層３０が露出していてもよい面であり、これらの面のうち内部導体層３０が露出している面のいずれかを任意に「本体の表面」と定めてこの表面の一部に外部電極１００を設けることができる。

【0023】

本体１０は、積層された複数のセラミック層２０と複数の内部導体層３０を有し、複数の内部導体層３０は、少なくとも本体１０の第１端面１５に露出し、第１端面１５に設けられた第１外部電極１１０と接続する複数の第１内部電極層３５と、少なくとも本体１０の第２端面１６に露出し、第２端面１６に設けられた第２外部電極１２０と接続する複数の第２内部電極層３６とを備えている。このような構成であると積層セラミックコンデンサとして良好な性能を発揮することができる。

【0024】

複数のセラミック層２０の平均厚みは、例えば、０．５μｍ以上４μｍ以下であることが好ましい。各セラミック層は、例えばチタン酸バリウム（ＢａＴｉＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、またはジルコン酸カルシウム（ＣａＺｒＯ_３）等を主成分とするセラミック材料を含む。また、各セラミック層２０は、主成分よりも含有量の少ない副成分として、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｏ、Ｎｉ、または希土類等を含んでいてもよい。

【0025】

複数の内部導体層３０は、高さ方向に交互に配置された第１内部電極層３５および第２内部電極層３６を含む。第１内部電極層３５は、セラミック層２０を挟んで第２内部電極層３６と対向する対向部と、対向部から第１端面１５に引き出されて第１端面１５に露出する引出部とを有する。第２内部電極層３６は、セラミック層２０を挟んで第１内部電極層３５の対向部と対向する対向部と、対向部から第２端面１６に引き出されて第２端面１６に露出する引出部とを有する。第１内部電極層３５、第２内部電極層３６及びそれらに挟まれるセラミック層２０によって静電容量が発生する。なお、複数の内部導体層３０は、第１内部電極層３５及び第２内部電極層３６以外の、静電容量を発生に実質的に寄与しない内部導電体層を含んでいても良い。各内部導体層３０は、高さ方向から平面視されて、略矩形状である。複数の内部導体層３０の平均厚さは、例えば、０．２μｍ以上２μｍ以下であることが好ましい。複数の内部導体層３０は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕ等の金属材料を含む。

【0026】

複数の内部導体層３０及び複数のセラミック層２０の各々の平均厚さは、以下のように測定される。まず、研磨により露出させた本体の長さ方向に直交する断面を走査型電子顕微鏡にて観察する。次に、本体の断面の中心を通る高さ方向に沿った中心線、およびこの中心線から両側に等間隔に２本ずつ引いた線の合計５本の線上における厚さを測定する。平均厚さは、この５つの測定値の平均値とする。より正確な平均厚さを求めるには、高さ方向における上部、中央部、下部のそれぞれについて上記５つの測定値を求め、これら測定値の平均値を平均厚さとする。

【0027】

本体１０の寸法は、本体１０の高さ方向の寸法をＤＨ、長さ方向の寸法をＤＬ、幅方向の寸法をＤＷとしたときに、ＤＨ＜ＤＷ＜ＤＬ、（１／７）ＤＷ≦ＤＨ≦（１／３）ＤＷ、又は、ＤＨ＜０．２５ｍｍが満たされるような薄型のものであることが好ましく、このような本体の寸法を有するセラミック電子部品であると本発明の効果がより好適に発揮される。具体的には、０．０５ｍｍ≦ＤＨ＜０．２５ｍｍ、０．４ｍｍ≦ＤＬ≦１ｍｍ、０．３ｍｍ≦ＤＷ≦０．５ｍｍである場合に本発明の効果がさらに好適に発揮される。また、本体の長さ方向の長さＤＬが本体の幅方向の寸法ＤＷより大きいことが好ましい。

【0028】

また、高さ方向から見た場合の外部電極の長さ方向の寸法は、本体の幅方向の寸法ＤＷよりも大きいことが好ましい。これにより、実装されるセラミック電子部品が薄型であっても実装基板との固着力を増やすことができる。あるいは、基板に埋め込まれるセラミック電子部品へのビア接続が容易になる。

【0029】

図２には本体１０の表面に設けた第１外部電極１１０、第２外部電極１２０も示している。これらの外部電極の好ましい構成について以下に説明する。第１外部電極１１０は、本体１０の第１端面１５に設けられ、かつ、第１端面１５から第１主面１１、第２主面１２、第１側面１３及び第２側面１４のそれぞれの一部に延び、それぞれの面を被覆している。第１外部電極１１０は、第１端面１５で各第１内部電極層３５と接続されている。第２外部電極１２０は、本体１０の第２端面１６に設けられ、かつ、第２端面１６から第１主面１１、第２主面１２、第１側面１３及び第２側面１４のそれぞれの一部に延び、それぞれの面を被覆している。第２外部電極１２０は、第２端面１６で各第２内部電極層３６と接続されている。

【0030】

図２に示す形態の第１外部電極１１０、第２外部電極１２０は、ガラスとＮｉとを含む下地層６０を有し、めっき層として、下地層６０を直接覆うＣｕめっき層６１を有する。Ｃｕめっき層６１が第１外部電極１１０、第２外部電極１２０の最外層である。下地層６０を構成するガラスとしては、ＢａＯ−ＳｒＯ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラスフリットを用いることが好ましい。Ｃｕめっき層６１の平均厚みは、１μｍ以上１５μｍ以下であることが好ましい。また、めっき層として、Ｎｉ、Ｓｎ、Ｐｄ、Ａｕ、Ａｇ、Ｐｔ、ＢｉおよびＺｎなどから選ばれる少なくとも１種の金属を含むめっき層を用いてもよい。

【0031】

なお、めっき層は複数あってもよい。例えば、めっき層は、第１Ｃｕめっき層と第１Ｃｕめっき層を直接覆う第２Ｃｕめっき層とを有してもよい。この場合、好ましくは、第２Ｃｕめっき層のＣｕ粒子の平均粒径は、第１Ｃｕめっき層のＣｕ粒子の平均粒径よりも小さい。また、複数のめっき層としては、第１Ｃｕめっき層及び第２Ｃｕめっき層に変えて、下地層から外側に向かって順に、Ｃｕめっき層、Ｎｉめっき層及びＳｎめっき層が設けられていても良い。この場合、Ｓｎめっき層が、各外部電極の最外層である。また、外部電極１００は、第１外部電極１１０と第２外部電極１２０との間に、第１外部電極１１０及び第２外部電極１２０とは別の外部電極を含んでいても良い。また、下地層６０は、Ｎｉに代えて、Ｃｕを含んでいてもよい。

【0032】

本発明のセラミック電子部品の製造方法により製造されるセラミック電子部品は、外部電極の縁端の丸みが抑制されたものであり、例えば図３に示すような外部電極形状を有する。図３は、図１に示す積層セラミックコンデンサの上面図である。

【0033】

積層セラミックコンデンサ１において、外部電極１００は、その縁端１４０が丸みを帯びでおらずおおよそ直線になっている。好ましくは、その直下に本体がある部分（すなわち、本体の幅方向の全ての部分）において外部電極の縁端が丸みを帯びておらずおおよそ直線となっていることが好ましい。このような形状になっていると、２つの外部電極間の間隔（図３において両矢印ｄで示す距離）が確保され、かつ、外部電極の表面積が小さくなり過ぎることなく、充分に大きく確保される。

【0034】

図４は、外部電極の縁端が丸みを帯びている積層セラミックコンデンサの一例を模式的に示す上面図である。図４に示すように外部電極の縁端が丸みを帯びていると、２つの外部電極間の間隔を図３において両矢印ｄで示す距離と同じ程度確保しようとした場合に外部電極の表面積が小さくなってしまう。図４においては外部電極の縁端を参照符号１４０´で示しており、外部電極の縁端１４０´は丸みを帯びていて直線になっていない。

【0035】

本発明のセラミック電子部品の製造方法により製造されるセラミック電子部品は、基板に内蔵される電子部品として使用でき、また、基板の表面に実装される電子部品としても使用することができる。基板の表面に実装される電子部品の場合、その外部電極の表面は、例えば、Ｓｎめっき層である。基板の表面に実装される電子部品の場合であっても、上述の各特徴を備えることにより、外部電極の形状ばらつきが抑制され、ツームストーンを防止するという効果を奏する。

【0036】

以下に、本発明のセラミック電子部品の製造方法の一例として、積層セラミックコンデンサの製造方法について説明する。セラミックと有機物および溶媒等が混合されたセラミックスラリーを、キャリアフィルム上に印刷、スプレーコーティング又はダイコーティング等によってシート状に塗布することによって、セラミックシートを得る。セラミックシートには、セラミック、有機物、および残留溶媒が含まれている。セラミックシート上に、スクリーン印刷またはグラビア印刷等によって内部導体層となる導電膜を形成する。導電膜が形成されたセラミックシートを複数枚積層して、積層シートを得る。セラミックシートに含まれる有機物としては、バインダとしてのポリビニルブチラール系バインダ、フタ
ル酸エステル系バインダ等が挙げられる。

【0037】

積層シートを剛体プレス又は静水圧プレス等により加圧することで成形し、積層ブロックを得る。そして、積層ブロックが押し切り又はダイシング等により分割され、複数のチップが得られる。なお、チップはセラミック及び有機物を含んでいれば良く、他の方法によって得られても良い。

【0038】

このようにして得られるチップは、主面と、主面と交差し、かつ長さ方向と直交する端面を有する略直方体形状であり、チップに埋設され、かつ端面に露出する内部電極層を含んでいることが好ましい。具体的には、図１に示す積層セラミックコンデンサの本体と形状としては同様であるものが挙げられる。

【0039】

続いて、チップの表面に改質材を付与する工程を行う。改質材を付与する表面は、後に導電性ペーストを塗布する予定となる部位であればよく、この部位を含むチップの表面の全体であってもよい。チップの表面に改質材を付与する工程は、改質材を含む溶液にチップを浸漬する方法、又は、改質材をチップに含まれる有機物にラジカル反応で化学吸着させる方法であることが好ましい。以下、それぞれの方法について説明する。

【0040】

図５は、改質材を含む溶液にチップを浸漬する方法の一例を示す模式図である。改質材を含む溶液２００を槽２２０に入れて、槽２２０に網かご（チップが通過しない網）２１０を設けて、網かご２１０内で改質材を含む溶液にチップ３００を浸漬する。図５に示す方法であるとチップ３００の表面全体に改質材が付与される。

【0041】

改質材を含む溶液には、フッ素化合物又はケイ素化合物が含まれることが好ましい。フッ素化合物としては、炭素とフッ素を含む化合物がより好ましく、ＣＦ_４、Ｃ_２Ｆ_６、Ｃ_３Ｆ_８等のフルオロカーボンがさらに好ましい。さらに水素が結合したハイドロフルオロカーボンを用いてもよい。ケイ素化合物としては、ＳｉＯ、ＳｉＨ_４、Ｓｉ（ＣＨ_３）_４等が好ましい。また、フッ素化合物及びケイ素化合物を併用してもよく、フッ素化合物を２種以上、ケイ素化合物を２種以上それぞれ併用してもよい。また、溶液を構成する溶媒としては、有機溶剤（イソプロピルアルコール、エタノール等）が好ましい。溶液中における改質材の濃度は１重量％以上５重量％以下とすることが好ましく、また、改質材の溶液への浸漬は、浸漬時間を３分以上とすることが好ましく、１０分以下とすることが好ましい。チップを改質材を含む溶液に浸漬した後に溶液を撹拌又は振盪することによりチップの表面に溶液がよく接触するようにしてもよい。

【0042】

改質材を含む溶液にチップを浸漬した後、チップを溶液から取り出して、風乾又は乾燥機内での乾燥を行い、付着した溶液中の溶媒を除去することが好ましい。乾燥温度は溶媒の種類により任意に設定することができるが５０℃以上２００℃以下であることが好ましい。改質材を含む溶液にチップを浸漬する方法によりチップの表面に改質材を付与する方法であると、チップの表面に改質材を付与するために特別な装置を用いる必要が無い点で好ましい。

【0043】

改質材をチップに含まれる有機物にラジカル反応で化学吸着させる方法の場合、プラズマを用いたラジカル反応を利用することが好ましい。有機物を含むチップと改質材にプラズマ処理をすると、ラジカル反応により、有機物表面が反応し、改質材としてのガスも反応し、それぞれが化学吸着する。プラズマを用いた処理の場合、改質材となるガスを減圧下に投入しながらガスに高周波の電圧を加えることにより電子をガスの分子に衝突させる。そして、ガスに由来するモノマーを生成させ、このモノマーをチップの表面に付与する。
プラズマ処理を行う場合、例えば、プラズマパワーは３０Ｗ以上２５０Ｗ以下、ガス流量は１０ｓｃｃｍ以上２５０ｓｃｃｍ以下、処理時間は１０秒間以上１０分間以下にそれぞれ設定されることが好ましい。

【0044】

チップを焼成して得られた本体のように、有機物を含んでいないセラミックに対してプラズマによる処理を行ったとしても、化学吸着が生じず、モノマーが物理吸着するのみである。化学吸着の方が物理吸着よりもフッ素化合物又はケイ素化合物が残留しやすく、チップの表面をより確実に改質できる。また、短時間で改質することができる。そのため、改質材をチップに含まれる有機物にラジカル反応で化学吸着させる方法を採用することが好ましい。

【0045】

改質材となるガスとしては、フッ素化合物又はケイ素化合物であることが好ましい。フッ素化合物としては、炭素とフッ素を含む化合物がより好ましく、ＣＦ_４、Ｃ_２Ｆ_６、Ｃ_３Ｆ_８等のフルオロカーボンがさらに好ましい。さらに水素が結合したハイドロフルオロカーボンを用いてもよい。ケイ素化合物としては、ＳｉＯ、ＳｉＨ_４、Ｓｉ（ＣＨ_３）_４等が好ましい。フッ素化合物及びケイ素化合物を併用してもよく、フッ素化合物を２種以上、ケイ素化合物を２種以上それぞれ併用してもよい。

【0046】

改質材が付与されたチップの表面は、表面の改質により、純水に対する接触角が１００°以上２００°以下になっていることが好ましい。また、有機溶剤（ターピネオール）に対する接触角が３０°以上１００°以下になっている事が好ましい。表面改質していないチップでの純水に対する接触角は通常は５０°以上１００°以下である。有機溶剤（ターピネオール）に対する接触角は通常５°以上３０°以下である。

【0047】

なお、チップの表面に吸着された改質材のほとんどは、チップの焼成時に揮発等により脱着させられるので、得られたセラミック電子部品の実装信頼性に影響を与えない。

【0048】

次に、改質材が付与されたチップの表面に導電性ペーストを塗布する。導電性ペーストは外部電極となるためのペーストであり、例えば浸漬法を用いて塗布することができる。図６は、浸漬法によりチップに導電性ペーストを塗布する工程の一例を示す模式図である。

【0049】

図６に示す工程では、ベース４１０に導電性ペースト４００を塗っておくとともに、保持プレート４２０でチップ３００をチップ３００の向きを揃えて保持する。そして、保持プレート４２０をベース４１０に近づけることによりチップ３００を導電性ペースト４００に接触させる。これによりチップ３００の所定の位置に導電性ペースト４００を塗布する。保持プレート４２０でチップ３００を保持する際には、チップ３００の端面が導電性ペースト４００に接触する向きにチップの向きを揃えて保持する。

【0050】

導電性ペーストを塗布する工程においては、主面上の外部電極の長さ方向の寸法がチップの高さ方向の寸法よりも大きくなるように、チップの端面から主面の一部にかけて導電性ペーストを塗布することが好ましい。すなわち、チップを導電性ペーストに浸漬する深さを調整して、主面上の外部電極の長さ方向の寸法がチップの高さ方向の寸法よりも大きくなるように浸漬することが好ましい。本発明のセラミック電子部品の製造方法では外部電極の縁端の丸みが抑制されるので上記条件を満たすようにすることによって主面における外部電極の表面積が充分に確保され、かつ、外部電極間の距離も充分に確保される。

【0051】

導電性ペースト４００に接触するチップ３００の表面は改質材が付与された表面である。そのため、チップ３００の表面における導電性ペーストの広がりが抑制される。

【0052】

導電性ペーストとしては、有機溶媒に金属粉末及びセラミックスを添加したペーストを好ましく用いることができる。有機溶媒としてはエトセル樹脂（エチルセルロース）、ブチラール樹脂、有機溶剤（ターピネオール、ジヒドロターピネオール）等が用いられる。金属粉末としてはＣｕ粉末又はＮｉ粉末が好ましく用いられる。また、セラミックスとしてはガラスを用いることができ、ガラスとしてはＢａＯ−ＳｒＯ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラスフリットを好ましく用いることができる。

【0053】

導電性ペースト中の有機溶媒、金属粉末及びセラミックスの好ましい割合は、有機溶媒が３０重量％以上５０重量％以下、金属粉末が３０重量％以上５０重量％以下、セラミックスが１０重量％以上３０重量％以下である。また、導電性ペーストの粘度（Ｅ型粘度計を用いて回転数１ｒｐｍで測定した粘度、測定温度２５℃）は、１０Ｐａ・ｓ以上８０Ｐａ・ｓ以下であることが好ましい。

【0054】

また、チップの両端面に対して同様の操作を行うことにより、チップの両端面に導電性ペーストが塗布される。

【0055】

そして、導電性ペーストが塗布されたチップを焼成することにより、チップはセラミック電子部品を構成する本体となり、導電性ペーストが外部電極の一部である下地層となる。また、焼成により、チップを構成していた導電膜は内部導体層となりセラミックシートはセラミック層となる。焼成によりチップに含まれていた有機物は揮発、炭化又は消失する。

【0056】

そして、下地層の上にめっき処理によりめっき層を形成することによって外部電極を形成する。これらの工程を経て、セラミック電子部品である積層セラミックコンデンサを製造することができる。

【実施例】

【0057】

以下、本発明のセラミック電子部品の例としての積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。

【0058】

（実施例１）
１）積層ブロックの作製
セラミック原料としてのＢａＴｉＯ_３に、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックシートを得た。次に、上記セラミックシート上に、Ｎｉを含有する導電性ペーストをスクリーン印刷し、Ｎｉを主成分とする内部導体層となるべき導電膜を形成した。次に、導電膜が形成されたセラミックシートを、導電膜の引き出されている側が互い違いになるように複数枚積層し、積層シートを得た。次に、この積層シートを、加圧成形し、ダイシングにより分割してチップを得た。得られたチップの寸法は長さ方向（ＤＬ）が１．２ｍｍ、幅方向（ＤＷ）が０．７ｍｍ、高さ方向（ＤＨ）が０．３ｍｍであった。

【0059】

２）改質材の付与
改質材としてフッ素化合物をチップ表面に付与した。

【0060】

３）導電性ペーストの塗布
導電性ペーストとして、以下の組成のペーストを準備した。導電性ペーストの粘度（Ｅ型粘度計を用いて回転数１ｒｐｍで測定した粘度、測定温度２５℃）は、３０Ｐａ・ｓであった。
有機溶媒：エトセル樹脂と、ターピネオール系の有機溶剤を合わせて４０ｗｔ％
金属粉末：Ｎｉ４０ｗｔ％
共材：セラミックス２０ｗｔ％
そして、上記導電性ペーストを浸漬法によりチップの表面に塗布した。

【0061】

４）チップの焼成
導電性ペーストを塗布したチップをＮ_２雰囲気中にて加熱して、バインダを燃焼させた後、Ｈ_２、Ｎ_２及びＨ_２Ｏガスを含む還元性雰囲気中において焼成して、導電性ペーストが塗布されて焼成された本体を得た。

【0062】

（比較例１）
実施例１において、「２）改質材の付与」工程を行わずにチップに導電性ペーストを塗布し、チップを焼成して、導電性ペーストが塗布されて焼成された本体を得た。

【0063】

（比較例２）
実施例１において、「２）改質材の付与」工程及び「３）導電性ペーストの塗布」工程を行わずにチップを焼成して本体を得た。その後、「２）改質材の付与」工程と同様にして焼成された本体の表面に改質材を付与し、「３）導電性ペーストの塗布」工程と同様にして導電性ペーストを本体の表面に塗布した。その後、「４）チップの焼成」と同条件で再度焼成を行い、導電性ペーストが塗布されて焼成された本体を得た。

【0064】

＜外部電極の縁端の観察＞
実施例１では外部電極の縁端が丸みを帯びておらず直線になった。一方、比較例１では外部電極の縁端が丸みを帯びた。比較例２では、外部電極の縁端の形状がばらついた。比較例２では、チップの表面が十分改質されなかったものと考えられる。すなわち、有機物を含むチップに対して改質材を付与する実施例１の方法を採用すると、チップ表面の改質を確実に行うことができ、その結果、得られる外部電極の縁端の丸みを抑制することができる。

【符号の説明】

【0065】

１ 積層セラミックコンデンサ(セラミック電子部品）
１０ 本体
１１ 第１主面
１２ 第２主面
１３ 第１側面
１４ 第２側面
１５ 第１端面
１６ 第２端面
２０ セラミック層
３０ 内部導体層
３５ 第１内部電極層
３６ 第２内部電極層
６０ 下地層
６１ Ｃｕめっき層
１００ 外部電極
１１０ 第１外部電極
１２０ 第２外部電極
１４０、１４０´ 外部電極の縁端
２００ 改質材を含む溶液
２１０ 網かご
２２０ 槽
３００ チップ
４００ 導電性ペースト
４１０ ベース
４２０ 保持プレート

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】