特許 6937496 交流電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6937496

(24)【登録日】2021年9月2日

(45)【発行日】2021年9月22日

(54)【発明の名称】交流電源装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20210909BHJP

【ＦＩ】

   H02M7/48 FZNM

【請求項の数】13

【全頁数】23

(21)【出願番号】特願2018-25816(P2018-25816)

(22)【出願日】2018年2月16日

(65)【公開番号】特開2019-146296(P2019-146296A)

(43)【公開日】2019年8月29日

【審査請求日】2020年10月20日

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(73)【特許権者】

【識別番号】511237298

【氏名又は名称】パワーアシストテクノロジー株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】特許業務法人 佐野特許事務所

(72)【発明者】

【氏名】大嶽 浩隆

(72)【発明者】

【氏名】宮▲崎▼ 達也

(72)【発明者】

【氏名】鶴谷 守

【審査官】 麻生 哲朗

(56)【参考文献】

【文献】 特開２０１６−５４０４７５（ＪＰ，Ａ）

【文献】 特開昭６３−５９７７１（ＪＰ，Ａ）

【文献】 特開平４−３５５９０６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

第１電源ノードと第２電源ノードとの間に直列接続され、相互間の接続ノードを３相出力の中性点とするように直列接続された少なくとも２つの入力コンデンサと、
前記第１電源ノードと前記第２電源ノードとの間に直列接続され、それぞれ２つのスイッチ素子を含む第１及び第２のＰＷＭ制御用ブリッジから構成された３相のトランジスタブリッジと、
前記３相のトランジスタブリッジそれぞれの出力端に接続された３相のトランスと、
前記３相のトランスそれぞれに接続された３相のリアクトルと、
前記３相のリアクトルそれぞれに接続された３相の平滑コンデンサと、
を有する交流電源装置であって、
前記３相のトランスは、同一巻き線の単巻変圧器であって、それぞれ、コアと、各一端が前記第１及び第２のＰＷＭ制御ブリッジそれぞれの出力端に接続され前記コアを介して相互に結合され、各他端が前記リアクトルの前記平滑コンデンサとは逆側に接続された第１及び第２の巻線を含み、
前記第１及び第２の巻線は、前記コア内に発生させる磁束を互いに打ち消す向きにそれぞれ巻かれていることを特徴とする、交流電源装置。

【請求項2】

前記第１及び第２のＰＷＭ制御用ブリッジは、互いに１／２周期分の位相差を持って各スイッチ素子をオン／オフさせることを特徴とする、請求項１に記載の交流電源装置。

【請求項3】

前記３相のトランス及び前記３相のリアクトルが、その両者の機能を有する３相のトランス結合されたリアクトルとして形成されていることを特徴とする、請求項１または請求項２に記載の交流電源装置。

【請求項4】

前記コアは、第１のコア部と第２のコア部を少なくとも組み合わせて成り、
前記第１及び第２の巻線は、前記第１のコア部に対して前記第１のコア部内に発生される磁束を互いに打ち消す向きにそれぞれ巻かれていることを特徴とする、請求項３に記載の交流電源装置。

【請求項5】

前記第１のコア部は、高周波磁界による損失に異方性を持つ材料から成り、
前記第２のコア部は、前記第１のコア部の側面の少なくとも一部を覆い、これを通る磁束によって前記トランス結合されたリアクトルの漏れインダクタンスが生じるように配置されており、
前記コアは、前記第１のコア部と前記第２のコア部の相互間を通る磁束の経路を、前記第１のコア部の側面方向に制限するための磁気遮蔽部をさらに有することを特徴とする、請求項４に記載の交流電源装置。

【請求項6】

前記コアは第３のコア部をさらに有し、
前記第１及び第２のコア部は、高周波磁界による損失に異方性を持つ材料から成り、かつそれを通る磁束の方向に沿ってその高周波磁界による損失が変わらないように成型されており、
前記第２のコア部は、これを通る磁束によって前記トランス結合されたリアクトルの漏れインダクタンスが生じるように配置されており、
前記第３のコア部は、前記第１及び第２のコア部双方の側面の少なくとも一部を覆い、これを通る磁束によって前記第１及び第２のコア部に発生する磁束が互いに行き来できるように配置されていることを特徴とする、請求項４に記載の交流電源装置。

【請求項7】

出力電力に応じて、前記第１及び第２のＰＷＭ制御用ブリッジの一方の動作を停止し、かつ、前記スイッチ素子の駆動周波数が変化されることを特徴とする、請求項１〜請求項６のいずれか一項に記載の交流電源装置。

【請求項8】

出力電圧に応じて、前記スイッチ素子のオンデューティに制限が掛けられることを特徴とする、請求項１〜請求項７のいずれか一項に記載の交流電源装置。

【請求項9】

前記スイッチ素子がワイドバンドギャップ半導体から成ることを特徴とする、請求項１〜請求項８のいずれか一項に記載の交流電源装置。

【請求項10】

第１電源ノードと第２電源ノードとの間に直列接続された２つの入力コンデンサと、
前記第１電源ノードと前記第２電源ノードとの間に直列接続され、それぞれ２つのスイッチ素子を含む第１及び第２のＰＷＭ制御用ブリッジと、
前記第１及び前記第２のＰＷＭ制御用ブリッジそれぞれの出力端に一端が接続され、他端が負荷の一端に接続されるトランスと、
を有する交流電源装置であって、
前記負荷の他端を前記２つの入力コンデンサの相互間の接続ノードに接続したことを特徴とする、交流電源装置。

【請求項11】

前記負荷に並列接続された平滑コンデンサを有することを特徴とする、請求項１０に記載の交流電源装置。

【請求項12】

前記３相のリアクトルの他端にそれぞれ接続される中性点を有する３相の負荷回路を有し、前記中性点を前記２つの入力コンデンサの接続点に接続することを特徴とする、請求項１に記載の交流電源装置。

【請求項13】

電源装置に用いるトランス結合されたリアクトルであって、
前記トランス結合されたリアクトルは、環状に形成された第１コア部と、
前記第１コア部の環状内に一部が密着するように配置され、前記第１コア部とともに第１巻線に巻かれる第２コア部と、
前記第１コア部の環状内に一部が密着するように配置され、前記第１コア部とともに第２巻線に巻かれる第３コア部と、
前記第１コア部と前記第２コア部の側面の少なくとも一部を覆い、これを通る磁束によって前記第１コア部及び前記第２コア部に発生する磁束が互いに行き来できるように配置された第４コアと、
前記第１コア部と前記第３コア部の側面の少なくとも一部を覆い、これを通る磁束によって前記第１コア部及び前記第３コア部に発生する磁束が互いに行き来できるように配置された第５コアと、
を有する事を特徴とするトランス結合されたリアクトル。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、交流電源装置に関する。

【背景技術】

【0002】

スイッチ素子とフィルタを有するＤＣ／ＤＣコンバータやＤＣ／ＡＣコンバータなどのスイッチング電源装置は、現在、民生機器や産業機器だけでなく車載機器などの非常に幅広い分野に適用されている。これらのスイッチング電源装置は、小型・軽量・高効率が重視されており、大電力装置であるほどその要望は大きい。

【0003】

その中でも、入力電圧が高い高電圧インバータについては、ブリッジ部のスイッチング出力レベルがＨ／Ｌの２値（＋Ｅと−Ｅ）ではなく、より多くの値を取り得るマルチレベルインバータ（例えば３レベルインバータ（＋Ｅ、０、−Ｅ）、５レベルインバータ（＋Ｅ、＋Ｅ／２、０、−Ｅ／２、−Ｅ）など）が用いられることが多い。

【0004】

これは、出力フィルタリアクトルに印加される電圧を少なくして出力フィルタリアクトルの小型化や低損失化、低ノイズ化を行ったり、スイッチ素子毎の印加電圧を低減して市場流通の多い低耐圧素子の採用やスイッチング損失の低減を行ったりするものである。

【0005】

このようなマルチレベルインバータとしては、例えば、ダイオードクランプインバータ（特許文献１〜２や非特許文献１）や、フライングキャパシタインバータ（特許文献３〜４や非特許文献２）といったＮＰＣ［Neutral-Point-Crumped］方式が用いられる。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平１−４７２７７号公報

【特許文献2】特開平５−１４６１６０号公報

【特許文献3】特開２００８−９２６５１号公報

【特許文献4】特開２０１６−５９１３２号公報

【特許文献5】特開平１０−３０８５１０号公報

【特許文献6】特開２０１４−３０５１号公報

【非特許文献】

【0007】

【非特許文献1】A. Nabae et. al., IEEE Trans. Ind. Appl., vol.17, No.5, pp.518-523, 1981.

【非特許文献2】T. A. Meynard et. al., in Conf. Rec. IEEE PESC, vol. 1, pp. 397-403, Jun. 1992.

【発明の概要】

【発明が解決しようとする課題】

【0008】

ところで、上記したマルチレベルインバータのスイッチ素子には、基本的に、Ｓｉ−ＩＧＢＴ［Silicon Isolated Gate Bipolar Transistor］が用いられており、回路定数や駆動周波数などの動作条件はＳｉ−ＩＧＢＴ用に調整されている。

【0009】

なお、マルチレベルインバータの基本的構想は、スイッチ素子を多段化することにより出力フィルタ側の負担を低減することにあると考えてもよい。しかしながら、これらの方式では、電流経路に２つのスイッチ素子が直列に接続されるため、スイッチ素子の導通損失が出やすい。

【0010】

一方、最近では、ワイドバンドギャップ半導体で高絶縁破壊強度を持つＳｉＣ−ＭＯＳＦＥＴ［Silicon Carbide Metal-Oxide-Semiconductor Field Effect Transistor］の研究及び市販が進んでおり、高耐圧化と低オン抵抗化もさらに進んでいる（例えば、特許文献５〜６を参照）。

【0011】

この高耐圧トランジスタの登場により、Ｓｉ−ＩＧＢＴには難しかった高周波動作が可能になり、高電圧インバータを形成する回路方式にも改めて検討の機会が生まれている。

【0012】

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、スイッチング損失及び全体損失を低減することのできる交流電源装置（例えば、３相４線（Ｕ相，Ｖ相，Ｗ相＋中性点Ｘ）でＡＣ４００Ｖを出力する高電圧インバータ）を提供することを目的とする。

【課題を解決するための手段】

【0013】

本明細書中に開示されている交流電源装置は、第１電源ノードと第２電源ノードとの間に直列接続され、相互間の接続ノードを３相出力の中性点とするように直列接続された少なくとも２つの入力コンデンサと、前記第１電源ノードと前記第２電源ノードとの間に直列接続され、それぞれ２つのスイッチ素子を含む第１及び第２のＰＷＭ制御用ブリッジから構成された３相のトランジスタブリッジと、前記３相のトランジスタブリッジそれぞれの出力端に接続された３相のトランスと、前記３相のトランスそれぞれに接続された３相のリアクトルと、前記３相のリアクトルそれぞれに接続された３相の平滑コンデンサと、を有するものであって、前記３相のトランスは、同一巻き数の単巻変圧器であって、それぞれ、コアと、各一端が前記第１及び第２のＰＷＭ制御ブリッジそれぞれの出力端に接続され前記コアを介して相互に結合され、各他端が前記平滑リアクトルの前記平滑コンデンサとは逆側に接続された第１及び第２の巻線を含み、前記第１及び第２の巻線は、前記コア内に発生させる磁束を互いに打ち消す向きにそれぞれ巻かれている構成（第１の構成）とされている。

【0014】

なお、上記第１の構成から成る交流電源装置において、前記第１及び第２のＰＷＭ制御用ブリッジは、互いに１／２周期分の位相差を持って各スイッチ素子をオン／オフさせる構成（第２の構成）となっている。

【0015】

また、上記第１または第２の構成から成る交流電源装置において、前記３相のトランス及び前記３相の平滑リアクトルが、その両者の機能を有する３相のトランス結合されたリアクトルとして形成されている構成（第３の構成）にするとよい。

【0016】

また、上記第３の構成から成る交流電源装置において、前記コアは、第１のコア部と第２のコア部を少なくとも組み合わせて成り、前記第１及び第２の巻線は、前記第１のコア部に対して前記第１のコア部内に発生される磁束を互いに打ち消す向きにそれぞれ巻かれている構成（第４の構成）にするとよい。

【0017】

また、上記第４の構成から成る交流電源装置において、前記第１のコア部は、高周波磁界による損失に異方性を持つ材料から成り、前記第２のコア部は、前記第１のコア部の側面の少なくとも一部を覆い、これを通る磁束によって前記トランス結合されたリアクトルの漏れインダクタンスが生じるように配置されており、前記コアは、前記第１のコア部と前記第２のコア部の相互間を通る磁束の経路を、前記第１のコア部の側面方向に制限するための磁気遮蔽部をさらに有する構成（第５の構成）にするとよい。

【0018】

また、上記第３の構成から成る交流電源装置において、前記コアは第３のコア部をさらに有し、前記第１及び第２のコア部は、高周波磁界による損失に異方性を持つ材料から成り、かつそれを通る磁束の方向に沿ってその高周波磁界による損失が変わらないように成型されており、前記第２のコア部は、これを通る磁束によって前記トランス結合されたリアクトルの漏れインダクタンスが生じるように配置されており、前記第３のコア部は、前記第１及び第２のコア部双方の側面の少なくとも一部を覆い、これを通る磁束によって前記第１及び第２のコア部に発生する磁束が互いに行き来できるように配置されている構成（第６の構成）にしてもよい。

【0019】

また、上記第１〜第６いずれかの構成から成る交流電源装置は、出力電力に応じて、前記第１及び第２のＰＷＭ制御用ブリッジの一方の動作を停止し、かつ、前記スイッチ素子の駆動周波数が変化される構成（第７の構成）にするとよい。

【0020】

また、上記第１〜第７いずれかの構成から成る交流電源装置は、出力電圧に応じて、前記スイッチ素子のオンデューティに制限が掛けられる構成（第８の構成）にするとよい。

【0021】

また、上記第１〜第８いずれかの構成から成る交流電源装置は、前記スイッチ素子がワイドバンドギャップ半導体から成る構成（第９の構成）にするとよい。

【0022】

また、本明細書中に開示されている交流電源装置は、第１電源ノードと第２電源ノードとの間に直列接続された２つの入力コンデンサと、前記第１電源ノードと前記第２電源ノードとの間に直列接続され、それぞれ２つのスイッチ素子を含む第１及び第２のＰＷＭ制御用ブリッジと、前記第１及び前記第２のＰＷＭ制御用ブリッジそれぞれの出力端に一端が接続され、他端が負荷の一端に接続されるトランスとを有する交流電源装置であって、前記負荷の他端を前記２つの入力コンデンサの相互間の接続ノードに接続した構成（第１０の構成）とされている。

【0023】

なお、上記第１０の構成から成る交流電源装置は、前記負荷に並列接続された平滑コンデンサを有する構成（第１１の構成）にするとよい。

【0024】

また、上記第１の構成から成る交流電源装置は、前記３相のリアクトルの他端にそれぞれ接続される中性点を有する３相の負荷回路を有し、前記中性点を前記２つの入力コンデンサの接続点に接続する構成（第１２の構成）にするとよい。

【0025】

また、本明細書中に開示されているトランス結合されたリアクトルは、電源装置に用いられるものであって、前記トランス結合されたリアクトルは、環状に形成された第１コア部と、前記第１コア部の環状内に一部が密着するように配置され、前記第１コア部とともに第１巻線に巻かれる第２コア部と、前記第１コア部の環状内に一部が密着するように配置され、前記第１コア部とともに第２巻線に巻かれる第３コア部と、前記第１コア部と前記第２コア部の側面の少なくとも一部を覆い、これを通る磁束によって前記第１コア部及び前記第２コア部に発生する磁束が互いに行き来できるように配置された第４コアと、前記第１コア部と前記第３コア部の側面の少なくとも一部を覆い、これを通る磁束によって前記第１コア部及び前記第３コア部に発生する磁束が互いに行き来できるように配置された第５コアと、を有する構成（第１３の構成）とされている。

【発明の効果】

【0026】

本明細書中に開示されている発明によれば、スイッチング損失及び全体損失を低減することのできる交流電源装置（例えば高電圧インバータ）を提供することが可能となる。

【図面の簡単な説明】

【0027】

【図1】交流電源装置の全体構成を示す回路図

【図2A】図１の交流電源装置の単相分を表示した回路図

【図2B】図１のトランス及びリアクトルをトランス結合したリアクトルで形成した回路図

【図3】０≦ＤＵＴＹ＜０．５における交流電源装置の基本動作を説明するためのタイミングチャート

【図4】０≦ＤＵＴＹ＜０．５における交流電源装置の主電流経路を示す等価回路図

【図5】ＤＵＴＹ＝０．５における交流電源装置の基本動作を説明するためのタイミングチャート

【図6】ＤＵＴＹ＝０．５における交流電源装置の主電流経路を示す等価回路図

【図7】０．５＜ＤＵＴＹ≦１における交流電源装置の基本動作を説明するためのタイミングチャート

【図8】０．５＜ＤＵＴＹ≦１における交流電源装置の主電流経路を示す等価回路図

【図9】本構成例における磁束密度の挙動を示す図

【図10】トランス結合されたリアクトルの第１実施形態を示す模式図

【図11】Ｘ１−Ｘ２断面図

【図12】高周波磁界による損失に異方性を持つコア材料の一例を示す模式図

【図13】トランス結合されたリアクトルの第２実施形態を示す模式図

【図14】Ｙ１−Ｙ２断面方向から見た側面図

【図15】オンデューティ制限の一例を示す図

【発明を実施するための形態】

【0028】

＜交流電源装置（全体構成）＞
図１は、交流電源装置の全体構成を示す回路図である。本構成例の交流電源装置１は、直流電源Ｅ１から供給される直流入力電圧Ｖｉｎ（Ｖｉｎの低電位側を接地点としているが、本図からは省略）を３相の交流出力電圧Ｖｏｕｔ＊（ただし、＊＝Ｕ，Ｖ，Ｗ、以下同様）に変換して負荷ＲＬ＊に供給するＤＣ／ＡＣコンバータ（いわゆる高電圧インバータ）であり、入力コンデンサ１１及び１２と、トランジスタブリッジ２０＊と、単巻変圧器Ｔ＊と、平滑リアクトルＬｓ＊と、平滑コンデンサ４０＊と、を有する。

【0029】

入力コンデンサ１１及び１２は、相互間の接続ノードを３相の交流出力電圧Ｖｏｕｔ＊の中性点Ｘ（＝中性点電圧ＶＸの印加端）とするように、直流電源Ｅ１の正極端（＝直流入力電圧Ｖｉの印加端）と負極端（＝接地端）との間に直列接続されており、コンデンサブリッジとして機能する。なお、入力コンデンサ１１及び１２それぞれの容量値が等しい場合には、ＶＸ＝Ｖｉｎ／２となる。このように構成し動作させた場合、単巻変圧器Ｔ＊の中点ＶＮ＊と中性点Ｘの間の電圧は、中性点Ｘでクランプされ、スイッチ素子２１＊〜２４＊の駆動周波数ｆｘの２倍の周波数で変動するため、平滑リアクトルＬｓ＊に必要なインダクタンス値をＮＰＣ方式のインバータと比較して１／２にすることができるので、小型化・低損失化が可能になる。

【0030】

トランジスタブリッジ２０＊は、２つのＰＷＭ［pulse width modulation］制御用ブリッジ２０＊１及び２０＊２から構成されている。ＰＷＭ制御用ブリッジ２０＊１及び２０＊２は、それぞれ、直流電源Ｅ１の正極端と負極端との間に直列接続されたスイッチ素子２１＊及び２２＊、並びに、スイッチ素子２３＊及び２４＊（本図の例では、いずれもＮチャネル型ＭＯＳＦＥＴ）を含み、互いに所定の位相差（例えば１／２周期分の位相差）を持って各スイッチ素子を、所定のデッドタイムを設けて相補的にオン／オフさせることにより、インターリーブ動作を行う。なお、ＰＷＭ制御用ブリッジ２０＊１及び２０＊２のＤＵＴＹ（＝Ｔｏｎ／Ｔ、ただし、Ｔはスイッチング周期（＝１／ｆｘ）、Ｔｏｎはスイッチ素子２１＊及び２３＊それぞれのオン期間）は、所望の交流波形が生成されるように適切にＰＷＭ制御される。

【0031】

単巻変圧器Ｔ＊は、ＰＷＭ制御用ブリッジ２０＊１及び２０＊２それぞれの出力端と平滑リアクトルＬｓ＊との間に接続されており、単巻変圧器Ｔ＊の励磁インダクタンスＬｍ１＊、Ｌｍ２＊が平滑リアクトルＬｓ＊に対して十分に大きければ、図２Ｂのように単巻変圧器Ｔの中点ＶＮを切断し、２つの平滑リアクトルＬｓ１、Ｌｓ２に分割しても動作は同一となる。図１に戻り、単巻変圧器Ｔ＊の説明を続ける。単巻変圧器Ｔ＊は、第１巻線３１＊及び第２巻線３２＊と、コア３３＊を含む。より具体的に述べると、第１巻線３１＊の第１端（＝巻始端）は、ＰＷＭ制御用ブリッジ２０＊１の出力端（＝スイッチ素子２１＊及び２２＊相互間の接続ノード）に接続されている。第２巻線３２＊の第１端（＝巻終端）は、ＰＷＭ制御用ブリッジ２０＊２の出力端（＝スイッチ素子２３＊及び２４＊相互間の接続ノード）に接続されている。第１巻線３１＊の第２端（＝巻終端）と第２巻線３２＊の第２端（＝巻始端）は、平滑リアクトルＬｓ＊の第１端に共通接続されている。また、第１巻線３１＊と第２巻線３２＊とは、コア３３＊を介して相互に磁気結合されている。特に、第１巻線３１＊と第２巻線３２＊は、コア３３＊の内部に発生させる磁束を互いに打ち消す向きにそれぞれ巻かれている（詳細は後述）。

【0032】

平滑リアクトルＬｓ＊の第２端は負荷ＲＬ＊の第１端（＝交流出力電圧Ｖｏｕｔ＊の出力端）に接続されており、平滑コンデンサ４０＊の第１端は、負荷ＲＬ＊の第１端に接続されている。平滑コンデンサ４０＊の第２端は、３相共通接続されている。このように接続された平滑コンデンサ４０＊は、平滑リアクトルＬｓ＊と共にＬＣフィルタを形成しており、交流出力電圧Ｖｏｕｔ＊を平滑化する。

【0033】

なお、負荷ＲＬ＊の第２端は、中性点Ｘに接続されている。このように、中性点Ｘは、３相の交流出力電圧Ｖｏｕｔ＊全てに対する共通の基準電位点になる。従って、ヨーロッパなどで主流の３相４線方式（Ｕ相，Ｖ相，Ｗ相＋中性点Ｘ）に対応することができる。

【0034】

＜基本動作＞
以下では、交流電源装置１の基本動作について説明する。なお、基本動作の理解には、３相回路ではなく、単相分の回路を用いれば十分である。

【0035】

図２Ａは、図１の交流電源装置１の単相分を表示した回路図（＝Ｕ相、Ｖ相、Ｗ相の一つを抽出した回路図）である。なお、単相表示に伴い、各構成要素の符号末尾に付されていた相番号＊（＝Ｕ，Ｖ，Ｗ）が割愛されている。一方、本図では、スイッチ素子２１〜２４それぞれのドレイン電流をＩｄ２１〜Ｉｄ２４とし、第１巻線３１及び第２巻線３２それぞれのインダクタ電流をＩＬ１及びＩＬ２とし、負荷ＲＬに流れるインダクタ電流をＩＬとして、それぞれ明示しており、以下の図面でも、これらの符号が用いられている。また、ドレイン電流Ｉｄ２１〜Ｉｄ２４、インダクタ電流ＩＬ１及びＩＬ２、並びに、インダクタ電流ＩＬは、矢印の向きが正方向として定義されている。また、２つのトランジスタブリッジそれぞれの出力端のノード電圧をＶＬ１及びＶＬ２とし、単巻変圧器Ｔの励磁インダクタンスＬｍ１及びＬｍ２と、平滑リアクトルＬｓの接続点のノード電圧をＶＮとしている。

【0036】

なお、単巻変圧器Ｔの励磁インダクタンスＬｍ１、Ｌｍ２が平滑リアクトルＬｓに対して十分に大きければ、図２Ｂのように、単巻変圧器Ｔ及び平滑リアクトルＬｓを１つの回路素子であるトランス結合したリアクトル３０で構成することが可能である。この場合、平滑リアクトルＬｓは単巻変圧器Ｔの２つの巻線３１及び３２の漏れインダクタンスＬｓ１、Ｌｓ２で形成されており、インダクタ電流ＩＬは２つの漏れインダクタンスＬｓ１、Ｌｓ２にそれぞれ流れるインダクタ電流ＩＬ１及びＩＬ２の和によって表される。また、結合部と漏れインダクタンスＬｓ１、Ｌｓ２の間のノード電圧ＶＮ１及びＶＮ２は、上記条件下では実質的に同電位となる。

【0037】

交流電源装置１の動作状態は、（１）０≦ＤＵＴＹ＜０．５、Ｖｏｕｔ＜０Ｖ、（２）ＤＵＴＹ＝０．５、Ｖｏｕｔ＝０Ｖ、及び、（３）０．５＜ＤＵＴＹ≦１、Ｖｏｕｔ＞０Ｖの３つに大別することができる。そこで、以下では、図２Ａに対して、上記３つの動作状態それぞれについて、場合を分けながら詳細に説明する。

【0038】

図３は、０≦ＤＵＴＹ＜０．５における交流電源装置１の基本動作を説明するためのタイミングチャートであり、上から順に、スイッチ素子２１〜２４それぞれのゲート・ソース間電圧Ｖｇｓ２１〜Ｖｇｓ２４、スイッチ素子２１〜２４それぞれのドレイン電流Ｉｄ２１〜Ｉｄ２４、並びに、インダクタ電流ＩＬ（＝ＩＬ１＋ＩＬ２）が描写されている。

【0039】

本図で示したように、スイッチ素子２１及び２２とスイッチ素子２３及び２４は、それぞれ所定のスイッチング周期Ｔ（＝１／ｆｘ）で相補的にオン／オフされている。また、スイッチ素子２１及び２２の駆動位相と、スイッチ素子２３及び２４の駆動位相との間には、１／２周期分の位相差が設けられている。

【0040】

ここで、単巻変圧器Ｔの第１巻線３１と第２巻線３２とは、互いに磁気結合されているので、その一方に電流が流れれば、他方にも同じ方向に電流が流れる。その結果、第１巻線３１と第２巻線３２のそれぞれに流れるインダクタ電流ＩＬ１及びＩＬ２は、いずれも同等の挙動を示すことになる。すなわち、第１巻線３１と第２巻線３２には、それぞれ、駆動周波数の２倍で変調されたインダクタ電流ＩＬ１及びＩＬ２（延いてはこれらを合算したインダクタ電流ＩＬ）が流れる。

【0041】

なお、０≦ＤＵＴＹ＜０．５であるときには、スイッチ素子２２及び２４の同時オン期間（時刻ｔ１１〜ｔ１２、時刻ｔ１３〜ｔ１４、時刻ｔ１５〜ｔ１６、及び、時刻ｔ１７〜ｔ１８を参照）が生じるので、負のインダクタ電流ＩＬが流れる。以下、この点について詳述する。

【0042】

図４は、０≦ＤＵＴＹ＜０．５における交流電源装置１の主電流経路（＝スイッチ素子２２及び２４の同時オン期間に電流が流れる経路）を示す等価回路図である。なお、本図では、Ｖｉｎ＝２Ｅ、ＶＸ＝Ｅ（＝Ｖｉｎ／２）である場合を例に挙げて説明を行う。また、これ以降の説明では、特に断らない限り、交流出力電圧Ｖｏｕｔの電圧値は、中性点電圧ＶＸ（＝Ｅ）を基準電位とする電圧値として説明する。

【0043】

本図の破線矢印で示すように、スイッチ素子２２及び２４の同時オン期間には、入力コンデンサ１２が直流電源として振る舞うことにより、入力コンデンサ１２→負荷ＲＬ→漏れインダクタンスＬｓ→励磁インダクタンスＬｍ１及びＬｍ２→スイッチ素子２２及び２４→入力コンデンサ１２という経路に電流が流れる。従って、インダクタ電流ＩＬは、負値となる（図３も参照）。

【0044】

また、このとき、励磁インダクタンスＬｍ１及びＬｍ２それぞれの第１端に現れるノード電圧ＶＬ１及びＶＬ２は、スイッチ素子２２及び２４がともにオンしていることから、いずれも０となる。一方、励磁インダクタンスＬｍ１及びＬｍ２共通の第２端に現れるノード電圧ＶＮは、ＤＵＴＹ＝０．５のときにＥとなり、ＤＵＴＹ＝０のときに０となる。

【0045】

従って、０≦ＤＵＴＹ＜０．５であるときには、交流出力電圧Ｖｏｕｔが中性点電圧ＶＸに対して負値（＜０）となり、その絶対値はＤＵＴＹが下がるほど大きくなる。具体的に述べると、ＤＵＴＹ＝０．５のときにはＶｏｕｔ＝０となり、ＤＵＴＹ＝０のときにはＶｏｕｔ＝−Ｅとなる。

【0046】

図５は、ＤＵＴＹ＝０．５における交流電源装置１の基本動作を説明するためのタイミングチャートであり、先出の図３と同じく、上から順に、スイッチ素子２１〜２４それぞれのゲート・ソース間電圧Ｖｇｓ２１〜Ｖｇｓ２４、スイッチ素子２１〜２４それぞれのドレイン電流Ｉｄ２１〜Ｉｄ２４、並びに、インダクタ電流ＩＬ（＝ＩＬ１＋ＩＬ２）が描写されている。

【0047】

本図で示したように、ＤＵＴＹ＝０．５であるときには、スイッチ素子２１及び２３の同時オン期間もスイッチ素子２２及び２４の同時オン期間も生じないので、励磁インダクタンスＬｍ１及びＬｍ２以外には電流が全く流れない。以下、この点について詳述する。

【0048】

図６は、ＤＵＴＹ＝０．５における交流電源装置１の主電流経路（＝励磁インダクタＬｍ１及びＬｍ２以外に電流が流れない様子）を示す等価回路図である。なお、本図では、先出の図４と同じく、Ｖｉｎ＝２Ｅ、ＶＸ＝Ｅ（＝Ｖｉｎ／２）である場合を例に挙げて説明を行う。また、本図では、スイッチ素子２１及び２４の同時オン期間（＝図５の時刻ｔ２０〜ｔ２１、及び、時刻ｔ２２〜ｔ２３）を例に挙げて説明を行う。

【0049】

スイッチ素子２１及び２４の同時オン期間において、励磁インダクタンスＬｍ１の第１端に現れるノード電圧ＶＬ１は、スイッチ素子２１がオンしていることから２Ｅとなる。一方、励磁インダクタンスＬｍ２の第１端に現れるノード電圧ＶＬ２は、スイッチ素子２４がオンしていることから０となる。従って、励磁インダクタンスＬｍ１及びＬｍ２共通の第２端に現れるノード電圧ＶＮは、Ｌｍ１＝Ｌｍ２であるときにＥとなり、中性点電圧ＶＸ（＝Ｅ）と同電位になる。その結果、漏れインダクタンスＬｓにはインダクタ電流ＩＬが流れず、負荷ＲＬへの印加電圧もＥ（＝ＶＸ）となるので、Ｖｏｕｔ＝０となる。

【0050】

なお、本図では、スイッチ素子２１及び２４の同時オン期間を例に挙げたが、スイッチ素子２２及び２３の同時オン期間（＝図５の時刻ｔ２１〜ｔ２２、及び、時刻ｔ２３〜ｔ２４）においても、ノード電圧ＶＬ１及びＶＬ２が上記とは逆（ＶＬ１＝０、ＶＬ２＝２Ｅ）になるだけであり、励磁インダクタンスＬｍ１及びＬｍ２以外には電流が流れず、Ｖｏｕｔ＝０となる。

【0051】

図７は、０．５＜ＤＵＴＹ≦１における交流電源装置１の基本動作を説明するためのタイミングチャートであり、先出の図３や図５と同じく、上から順に、スイッチ素子２１〜２４それぞれのゲート・ソース間電圧Ｖｇｓ２１〜Ｖｇｓ２４、スイッチ素子２１〜２４それぞれのドレイン電流Ｉｄ２１〜Ｉｄ２４、並びに、インダクタ電流ＩＬ（＝ＩＬ１＋ＩＬ２）が描写されている。

【0052】

本図で示したように、０．５＜ＤＵＴＹ≦１であるときには、スイッチ素子２１及び２３の同時オン期間（時刻ｔ３０〜ｔ３１、時刻ｔ３２〜ｔ３３、時刻ｔ３４〜ｔ３５、時刻ｔ３６〜ｔ３７、及び、時刻ｔ３８〜ｔ３９を参照）が生じるので、正のインダクタ電流ＩＬが流れる。以下、この点について詳述する。

【0053】

図８は、０．５＜ＤＵＴＹ≦１における交流電源装置１の主電流経路（＝スイッチ素子２１及び２３の同時オン期間に電流が流れる経路）を示す等価回路図である。なお、本図では、先出の図４や図６と同じく、Ｖｉｎ＝２Ｅ、ＶＸ＝Ｅ（＝Ｖｉｎ／２）である場合を例に挙げて説明を行う。

【0054】

本図の破線矢印で示すように、スイッチ素子２１及び２３の同時オン期間には、入力コンデンサ１１が直流電源として振る舞うことにより、入力コンデンサ１１→スイッチ素子２１及び２３→励磁インダクタンスＬｍ１及びＬｍ２→漏れインダクタンスＬｓ→負荷ＲＬ→入力コンデンサ１１という経路に電流が流れる。従って、インダクタ電流ＩＬは、正値となる（図７も参照）。

【0055】

また、このとき、励磁インダクタンスＬｍ１及びＬｍ２それぞれの第１端に現れるノード電圧ＶＬ１及びＶＬ２は、スイッチ素子２１及び２３がオンしていることから、いずれも２Ｅとなる。一方、励磁インダクタンスＬｍ１及びＬｍ２共通の第２端に現れるノード電圧ＶＮは、ＤＵＴＹ＝０．５のときにＥとなり、ＤＵＴＹ＝１のときに２Ｅとなる。

【0056】

従って、０．５＜ＤＵＴＹ≦１であるときには、交流出力電圧Ｖｏｕｔが中性点電圧ＶＸに対して正値（＞０）となり、その絶対値はＤＵＴＹが上がるほど大きくなる。具体的に述べると、ＤＵＴＹ＝０．５のときにはＶｏｕｔ＝０となり、ＤＵＴＹ＝１のときにはＶｏｕｔ＝＋Ｅとなる。なお、ＤＵＴＹの最大値を１未満、最小値を０より大きく設定することで、出力電圧の振幅を±Ｅ以下の範囲で調整することができる。

【0057】

このように、本願のインバータ方式は、Ｖｉｎ＝２Ｅで最大Ｖｏｕｔ＝±Ｅまで出力することのできるものとなり、これを３相として出力する。ＮＰＣ方式のインバータと比較すると、単巻変圧器Ｔを使用した周波数２倍の３相３レベルインバータと本願インバータで、フィルタ回路のリアクトル（本願では図２Ａでの平滑リアクトルＬｓ）に掛かる電圧波形が等しくなる。このため、本願インバータの平滑リアクトルＬｓに必要なインダクタンス値は、３レベルインバータと比較して１／２となり、単巻変圧器Ｔを付加したとしてもなお小型化のメリットが得られる。また、３レベルインバータのようにスイッチ素子が直列で接続されている回路と比較して、本願インバータはスイッチ素子が並列に接続されているため、電流低減による導通損失の低減が可能であり、またその特長を活用して出力容量を増やすことも可能である。

【0058】

＜単巻変圧器及び平滑リアクトルの磁束密度に関する考察＞
図９は、Ｖｏｕｔ及びＤＵＴＹ（横軸）と、単巻変圧器Ｔ及び平滑リアクトルＬｓの磁束密度Ｂ（縦軸）との相関図である。なお、実線Ｂ１は、平滑リアクトルＬｓの直流成分（＝平滑リアクトルＬｓに流れる直流電流成分により生じる磁束の密度）を示しており、小破線Ｂ２は、リアクトルＬｓの交流成分（＝平滑リアクトルＬｓに流れる交流電流成分により生じる磁束の密度）を示している。一方、大破線Ｂ３は、単巻変圧器Ｔの励磁成分（＝励磁インダクタンスＬｍ１及びＬｍ２に流れるインダクタ電流ＩＬ１及びＩＬ２によりコア３３に生じる磁束の密度）を示している。

【0059】

先にも述べたように、本構成例の交流電源装置１では、０≦ＤＵＴＹ＜０．５であるときに−Ｅ≦Ｖｏｕｔ＜０となり、ＤＵＴＹ＝０．５のときにＶｏｕｔ＝０となり、０．５＜ＤＵＴＹ≦１であるときに０＜Ｖｏｕｔ≦＋Ｅとなる。

【0060】

また、平滑リアクトルＬｓに着目すると、｜Ｖｏｕｔ｜＞Ｅ／２において、磁束密度が高くなる（実線Ｂ１を参照）。一方、単巻変圧器Ｔの励磁成分に着目すると、|Ｖｏｕｔ|＜Ｅ／２において、コア３３の磁束密度が高くなる（大破線Ｂ３を参照）。より端的に述べると、Ｖｏｕｔ＝０のときには、Ｂ１が最小でＢ３が最大となり、Ｖｏｕｔ＝±Ｅのときには、Ｂ１が最大でＢ３が最小となる。すなわち、本構成例の交流電源装置１では、単巻変圧器Ｔと平滑リアクトルＬｓにおける負担の大きい領域が明確に分かれている。

【0061】

なお、本構成例の交流電源装置１では、これに用いられる単巻変圧器Ｔと平滑リアクトルＬｓとして、クレストファクタの大きい出力に対しても磁気飽和を生じにくく、かつ、広駆動範囲で連続動作するのに必要な平滑用インダクタンスを有することが望まれる。以下では、このような要求を満足することのできる一手段として、新規のトランス結合されたリアクトル３０（特にコア３３の新規構造）を提案する。

【0062】

＜トランス結合されたリアクトル（第１実施形態）＞
図１０は、トランス結合されたリアクトル３０の第１実施形態を示す模式図であり、図１１は、トランス結合されたリアクトル３０の縦断面図（図１０のＸ１−Ｘ２断面図）である。本実施形態のトランス結合されたリアクトル３０は、先にも述べたように、第１巻線３１及び第２巻線３２と、コア３３を含む。特に、コア３３は、第１コア部３３ａと、これとは別体である第２コア部３３ｂとを組み合わせて成る。

【0063】

第１コア部３３ａは、第１巻線３１及び第２巻線３２がそれぞれ捲回される環状部材であり、磁脚部として機能する。なお、第１巻線３１及び第２巻線３２は、第１コア部３３ａに対して、第１コア部３３ａ内に発生させる磁束ＭＦ１及びＭＦ２を互いに打ち消す向きにそれぞれ巻かれている。

【0064】

このような構成を採用することにより、第１コア部３３ａ内には、第１巻線３１に流れるインダクタ電流ＩＬ１と、第２巻線３２に流れるインダクタ電流ＩＬ２との差分に起因する磁束ΔＭＦ（＝ＭＦ１−ＭＦ２）しか発生しないので、磁気飽和し難くなる。

【0065】

一方、第２コア部３３ｂは、第１巻線３１及び第２巻線３２がいずれも捲回されない例えば棒状の部材であり、いわゆるパスコアとして機能する。なお、第２コア部３３ｂは、これを通る磁束ＭＦ１及びＭＦ２によってトランス結合されたリアクトル３０の漏れインダクタンスが生じるように配置されている。例えば、第２コア部３３ｂは、本図で示したように、第１コア部３３ａの連結部位α１及びβ１の相互間を繋ぐように配置するとよい。

【0066】

なお、連結部位α１は、第１コア部３３ａから第２コア部３３ｂに対して磁束ＭＦ１及びＭＦ２が分流される部位であり、本図の例では、第１コア部３３ａの上側梁部側面がこれに相当している。一方、連結部位β１は、第２コア部３３ｂから第１コア部３３ａに対して磁束ＭＦ１及びＭＦ２が合流される部位であり、本図の例では、第１コア部３３ａの下側梁部側面がこれに相当している。

【0067】

先出の図２Ｂで示したように、トランス結合されたリアクトル３０には、互いに磁気結合された励磁インダクタンスＬｍ１及びＬｍ２のほか、第１コア部３３ａから第２コア部３３ｂに分流された磁束に起因する漏れインダクタンスＬｓ１及びＬｓ２が生じる。

【0068】

これらの漏れインダクタンスＬｓ１及びＬｓ２は、平滑コンデンサ４０と共にＬＣフィルタを形成するための平滑リアクトルとして利用することができる。従って、第１コア部３３ａと第２コア部３３ｂとが別体であれば、第１コア部３３ａの物性及び第２コア部３３ｂの物性や形状を適宜設計することにより、平滑リアクトルとしての特性を任意に調整することが可能となる。その結果、所望の漏れインダクタンスＬｓ１及びＬｓ２を有する小型のトランス結合されたリアクトル３０を実現することができるので、交流電源装置１全体の小型化に貢献することが可能となる。

【0069】

このように、本実施形態のトランス結合されたリアクトル３０は、第１コア部３３ａと第２コア部３３ｂが別体として設けられていることを特徴の一つとする。ただし、第１コア部３３ａと第２コア部３３ｂは、必ずしも異なる材料で形成されている必要はない。例えば、第１コア部３３ａと第２コア部３３ｂがいずれも同一の材料で形成されている場合であっても、これらを別体として設けておけば、両者が一体成型されている場合と比べて第２コア部３３ｂの形状や断面積（＝第２コア部３３ｂを貫く磁束の方向に対して垂直な断面の面積）などを変更しやすいので、平滑リアクトルとしての特性を任意に調整することができる。

【0070】

なお、磁脚部とパスコアが一体成型された従来のコア（いわゆるＥ型コア）を用いて、上記と同等の漏れインダクタンスを得ようとすると、パスコアに大きなギャップを設ける必要があるので、空気中への放出磁束が大きくなってしまう。

【0071】

一方、本実施形態のトランス結合されたリアクトル３０であれば、第２コア部３３ｂに必ずしもギャップを設ける必要がないので、空気中への放出磁束を大幅に抑えることができる。従って、トランス結合されたリアクトル３０の周囲に設けられた制御回路素子の誤動作や回路パターンでの渦電流損失も低減することができるので、誤動作や電力損失の少ない交流電源装置１を実現することが可能となる。

【0072】

また、第１コア部３３ａについては、上記の漏れインダクタンス生成と切り離して設計することができる。従って、その設計自由度が向上するので、例えば、材質選択におけるコスト削減を実現することが可能になる。

【0073】

図１０及び図１１に戻り、トランス結合されたリアクトル３０の説明を続ける。本実施形態のトランス結合されたリアクトル３０において、トランジスタブリッジ２０を構成する２つのＰＷＭ制御用ブリッジを互いに１／２周期分の位相差で駆動した場合、漏れインダクタンスの生成を担う第２コア部３３ｂは、これを通過する磁束の変化周波数ｆｙがＰＷＭ制御用ブリッジの駆動周波数ｆｘ（例えば２０ｋＨｚ）よりも高い周波数（例えば４０ｋＨｚ（＝２×ｆｘ））となるように配置されている。

【0074】

このような構成とすることにより、ＬＣフィルタの形成に必要な漏れインダクタンスＬｓ１及びＬｓ２のインダクタンス値が小さくなる。具体的には、駆動周波数ｆｘの２倍周波数の電流振動に起因する必要漏れインダクタンス値の低減、及び、それぞれの漏れインダクタンスに印加される電圧（入出力電圧の差分からリアクトル結合部３０に掛かる電圧を引いた値）の低減に起因する必要漏れインダクタンスの低減によって、同じ出力電流を得るために必要なインダクタンス値を、単一のＰＷＭ制御用ブリッジ及び平滑リアクトルを使用した場合（コンデンサブリッジを使用する構成）と比較して、約１／２に低減できる。従って、第２コア部３３ｂの断面積縮小による小型化及びコスト削減、並びに、入力コンデンサ１１及び１２及び平滑コンデンサ４０の小型化などを実現することが可能となり、逆に、単一のＰＷＭ制御用ブリッジを使用した場合と同じコア断面積を使用すれば、約２倍の電流を許容することができる。クレストファクタの大きい交流電源装置１においては、上記した小型化の効果が特に大きいと言える。

【0075】

また、本実施形態のトランス結合されたリアクトル３０では、第１巻線３１による磁束ＭＦ１と、第２巻線３２による磁束ＭＦ２とを足し合わせた合計磁束が第２コア部３３ｂを貫く。すなわち、第２コア部３３ｂには、第１コア部３３ａよりも高密度な磁束が結果的に発生する。これを鑑みると、第２コア部３３ｂの飽和磁束密度は、第１コア部３３ａの飽和磁束密度以上であることが望ましい。このようなコア設計によれば、より小さい断面積の第２コア部３３ｂを採用することができるので、トランス結合されたリアクトル３０の小型化（延いては交流電源装置１の小型化）を実現することが可能となる。

【0076】

ただし、第１コア部３３ａから第２コア部３３ｂに漏れる磁束の量が大き過ぎると、励磁インダクタンスＬｍ１及びＬｍ２が小さくなり、トランス結合されたリアクトル３０を設けた意味がなくなる。そのため、第２コア部３３ｂの比透磁率が大きい場合には、第２コア部３３ｂに必要最小限（＝空気中への放出磁束が許容される範囲内）のギャップを設けて、飽和磁束密度と比透磁率とのバランス調整を行えばよい。

【0077】

以上で説明したように、本実施形態のトランス結合されたリアクトル３０であれば、クレストファクタの大きい出力に対して磁気飽和を抑制しつつ、広駆動範囲で連続動作するのに十分な大きさの漏れインダクタンスＬｓ１及びＬｓ２を持つ小型の平滑リアクトルを実現することができる。従って、小型・高効率で誤動作の少ない交流電源装置を提供することができる。

【0078】

また、本実施形態のトランス結合されたリアクトル３０では、高周波磁界による損失に異方性を持つ材料を用いて第１コア部３３ａが形成されており、これに伴い第２コア部３３ｂの形状や配置に工夫を凝らすとともに、磁気遮蔽部３３ｃが設けられている。以下では、この点について詳述する。

【0079】

図１２は、高周波磁界による損失に異方性を持つコア材料の一例を示す模式図である。本図で示した第１コア部３３ａは、磁性体ａ１１（例えば、高電圧・大電力向きの鋼板材料）と絶縁体ａ１２とを積層して成る薄帯部材ａ１０を金型に何周も巻き付けて作製される。従って、第１コア部３３ａを断面視または側面視すると、その上下方向に磁性体ａ１１と絶縁体ａ１２が何層にも重なった状態となる。なお、実際にトランス結合されたリアクトル３０を形成する際は、第１コア部３３ａを図１１中の上下方向に２つに分離してＵ字状に成型し、それを組み合わせて使用する。

【0080】

この第１コア部３３ａをＡ１方向又はＡ２方向（＝断面または側面の法線方向）から見た場合には、磁性体ａ１１の断面積が小さいので、高周波磁界による損失が小さくなる。一方、第１コア部３３ａをＢ方向（＝上面の法線方向）から見た場合には、磁性体ａ１１の断面積が大きいので、渦電流が流れやすく損失が大きくなる。このように、薄帯部材ａ１０は、高周波磁界による損失に異方性を持つ材料（＝Ａ１方向及びＡ２方向の損失とＢ方向の損失が異なる材料）である。従って、これを用いて形成された第１コア部３３ａでは、これに生じる渦電流が磁束方向の依存性を持つことになる。

【0081】

図１０及び図１１に戻り、トランス結合されたリアクトル３０の説明を続ける。本実施形態のトランス結合されたリアクトル３０において、第２コア部３３ｂは、伸長部３３ｂ１と主胴体部３３ｂ２を持つ。伸長部３３ｂ１は、第１コア部３３ａの上側梁部と下側梁部について、それぞれの側面の少なくとも一部（＝連結部位α１及びβ１に相当）を覆うように主胴体部３３ｂから上下方向に張り出している。

【0082】

磁気遮蔽部３３ｃは、上記の連結部位α１及びβ１において、第１コア部３３ａと第２コア部３３ｂの相互間を通る磁束の経路を第１コア部３３ａの側面方向（＝図１２のＡ２方向に相当）に制限するための部材である。見方を変えると、磁気遮蔽部３３ｃは、図１３のＡ１方向とＡ２方向との間でその向きを変えようとする磁束については、これを遮蔽することなく通過させる一方、Ａ１方向とＢ方向との間でその向きを変えようとする磁束については、これを遮蔽するための部材であるということもできる。なお、磁気遮蔽部３３ｃは、本図で示すように、第１コア部３３ａと主胴体３３ｂ２との間に設ければよい。

【0083】

このような構成とすることにより、第１コア部３３ａから第２コア部３３ｂに分流される磁束、並びに、第２コア部３３ｂから第１コア部３３ａに合流される磁束は、いずれも磁気抵抗の変化しない経路（＝図１２のＡ１方向からＡ２方向に至る経路、または、Ａ２方向からＡ１方向に至る経路）を通ってその向きを変えることになる。従って、第１コア部３３ａを形成する材料として、渦電流による損失に異方性を持つ材料を用いた場合であっても渦電流の発生を抑制することができるので、局所的な発熱を最小限に抑えることが可能となる。なお、磁気遮蔽部３３ｃとしては、銅板などを好適に用いることができる。

【0084】

また、主胴体部３３ｂ２は、伸長部３３ｂ１よりも大きい断面積（＝第２コア部３３ｂを貫く磁束に対して垂直な断面の面積）を持つように形成されている。より具体的に述べると、伸長部３３ｂ１と主胴体部３３ｂ２は、それぞれの外側面が面一となるように形成されており、主胴体部３３ｂ２は、第１コア部３３ａの空洞部を埋めるように、第１コア部３３ａの内側に向けて突出している。このような構成とすることにより、トランス結合されたリアクトル３０のサイズアップを最小限に抑えつつ、第２コア部３３ｂの断面積を増大することができるので、第２コア部３３ｂでの磁気飽和を生じ難くなる。

【0085】

なお、本実施形態では、一対の第２コア部３３ｂが第１コア部３３ａをその両側面方向から挟み込むように設けられている。ただし、必ずしも第２コア部３３ｂを一対設ける必要はなく、少なくとも一方が設けられていれば上記の機能を発揮することが可能である。

【0086】

また、本実施形態では、一対の主胴体部３３ｂ２が空隙を隔てて対向しているが、空隙の大きさは不問である。また、そもそも、上記の空隙自体が必須の構成要素ではなく、双方の主胴体部３３ｂ２が互いに当接するようにそれぞれの厚さを調整しても構わない。

【0087】

また、本実施形態では、伸長部３３ｂ１が第１コア部３３ａの側面を上下方向に見て部分的に覆っている形状にはなっているが、全体を覆う形状になっていても構わない。

【0088】

なお、第１コア部３３ａの材質としては、ファインメット（登録商標）やＮＡＮＯＭＥＴ（登録商標）などのナノ結晶軟磁性材料を用いることが望ましく、第２コア部３３ｂの材質としては、リカロイ（登録商標）などの磁性材料を用いることが望ましい。

【0089】

＜トランス結合されたリアクトル（第２実施形態）＞
図１３は、トランス結合されたリアクトル３０の第２実施形態を示す模式図であり、図１４は、トランス結合されたリアクトル３０の縦断面図（図１３のＹ１−Ｙ２断面方向から見た側面図）である。本実施形態のトランス結合されたリアクトル３０において、コア３３は、第１環状部材３３ｄと、第２環状部材３３ｅと、第３環状部材３３ｆとを組み合わせて成る。なお、第１環状部材３３ｄ、第２環状部材３３ｅ、及び、第３環状部材３３ｆは、いずれも、渦電流による損失に異方性を持つ同一の材料（例えば、図１２を参照）から成る。

【0090】

第１環状部材３３ｄと第２環状部材３３ｅは、互いの一部分同士が隣接するように配置されている。また、第３環状部材３３ｆは、第１環状部材３３ｄと第２環状部材３３ｅの外周に沿って双方を取り囲むように配置されている。

【0091】

このようなコア３３の作製手順としては、最初に、図１２の薄帯部材ａ１０を金型に何周も巻き付けることにより、第１環状部材３３ｄと第２環状部材３３ｅをそれぞれ個別に作製し、これらを隣り合わせて並べた後、両者を捲芯として、図１２の薄帯部材ａ１０をさらに何周も巻き付けることにより、第３環状部材３３ｆを作製すればよい。なお、実際にトランス結合されたリアクトル３０を形成する際は、コア部３３を図１３中の上下方向に２つに分離してＷ字状に成型し、それを組み合わせて使用する。

【0092】

上記構成から成るコア３３において、第３環状部材３３ｆは、先述の第１コア部３３ａとして機能する。また、第１環状部材３３ｄと第２環状部材３３ｅは、先述の第２コア部３３ｂとして機能する。

【0093】

なお、第１環状部材３３ｄと第３環状部材３３ｆの重畳部分には、第１巻線３１が巻かれている。また、第２環状部材３３ｅと第３環状部材３３ｆの重畳部分には、第２巻線３２が巻かれている。すなわち、第１コア部３３ａには、その内部に発生させる磁束を互いに打ち消す向きに第１巻線３１と第２巻線３２が巻かれている。また、第２コア部３３ｂは、これを通る磁束によってトランス結合されたリアクトル３０の漏れインダクタンスが生じるように配置されている。これらの点については、先述の第１実施形態（図１０）と同様である。

【0094】

ここで、第１環状部材３３ｄ及び第２環状部材３３ｅのうち、第２コア部３３ｂの両端部に相当する屈曲部位は、第１コア部３３ａから第２コア部３３ｂに磁束が分流される連結部位α２、及び、第２コア部３３ｂから第１コア部３３ａに磁束が合流される連結部位β２として理解することができる。

【0095】

上記の連結部位α２及びβ２において、第１コア部３３ａから第２コア部３３ｂに分流される磁束、並びに、第２コア部３３ｂから第１コア部３３ａに合流される磁束は、いずれも第１環状部材３３ｄ及び第２環状部材３３ｅの屈曲方向に沿ってその向きを変えるだけであり、これが貫く方向の磁気抵抗（＝磁性体の断面積）には何ら変化が生じない。

【0096】

図１２に即して述べると、第１コア部３３ａと第２コア部３３ｂを貫く磁束は、あくまで渦電流による損失の少ないＡ１方向に沿って進み、連結部位α２及びβ２では、第１環状部材３３ｄ及び第２環状部材３３ｅの屈曲方向に沿ってＡ１方向自体がその向きを変える。従って、磁束の分流や合流が生じるときでも、渦電流による損失の大きいＢ方向の磁束が生じることはない。

【0097】

このように、本実施形態のトランス結合されたリアクトル３０において、第１コア部３３ａと第２コア部３３ｂは、それを通る磁束の方向に沿って渦電流による損失が変わらない（＝損失が常に低い値に維持される）ように成型されている。従って、第１環状部材３３ｄ、第２環状部材３３ｅ、及び、第３環状部材３３ｆを形成する材料（延いては、第１コア部３３ａ及び第２コア部３３ｂを形成する材料）として、渦電流による損失に異方性を持つ材料を用いた場合であっても、渦電流の発生を抑制することができるので、局所的な発熱を最小限に抑えることが可能となる。

【0098】

なお、漏れインダクタンスを調整する必要がある場合には、第１環状部材３３ｄと第２環状部材３３ｅの双方において、断面積を低減するか、もしくは、互いに対向する位置にギャップ部３３ｄ１及び３３ｅ１を形成し、第２コア部３３ｂに適切なギャップを設けてやればよい。

【0099】

また、本実施形態のトランス結合されたリアクトル３０において、コア３３は、第３コア部３３ｇをさらに有する。なお、第３コア部３３ｇは、第１コア部３３ａ及び第２コア部３３ｂ双方の側面の少なくとも一部を覆い、これを通る磁束によって第１コア部３３ａ及び第２コア部３３ｂに発生する磁束が互いに行き来できるように配置されている。

【0100】

図１３に即してより具体的に述べると、第３コア部３３ｇは、第１環状部材３３ｄと第３環状部材３３ｆの重畳部分、及び、第２環状部材３３ｅと第３環状部材３３ｆの重畳部分（例えば上側梁部及び下側梁部）において、それぞれの側面の少なくとも一部を覆うように接着剤などで貼付されている。図１３では第１環状部材３３ｄ用と、第２環状部材ようで第３コア部３３ｇが分離されているが、ちょうど図中で両方の第３コア部３３ｇを繋ぐ形、すなわち第１環状部材３３ｄ、第２環状部材３３ｅ及び第３環状部材３３ｆの３つの少なくとも一部を覆うような構成でもよい。

【0101】

なお、第１環状部材３３ｄ、第２環状部材３３ｅ及び第３環状部材３３ｆの材質としてはファインメット（登録商標）やＮＡＮＯＭＥＴ（登録商標）などのナノ結晶軟磁性材料を用いることが望ましく、第３コア部３３ｇの材質としては、フェライトなどの磁性材料を用いることが望ましい。

【0102】

先出の図９でも示したように、本構成例の交流電源装置１では、トランス結合されたリアクトル３０における負担（コア損）の大きい領域が明確に分かれており、第１コア部３３ａと第２コア部３３ｂのそれぞれでコア損を生じるタイミングがずれている。

【0103】

より具体的に述べると、ＤＵＴＹ＝０．５（Ｖｏｕｔ＝０）では、トランス結合されたリアクトル３０の励磁成分（図９の大破線Ｂ３）が最大となるので、基本的には、第１コア部３３ａ（＝第３環状部材３３ｆ）にコア損が生じて発熱する。一方、ＤＵＴＹ＝０または１（Ｖｏｕｔ＝±Ｅ）では、トランス結合されたリアクトル３０の漏れ成分（図９の実線Ｂ１）が最大となるので、基本的には、第２コア部３３ｂ（＝第１環状部材３３ｄと第２環状部材３３ｅ）にコア損が生じて発熱する。

【0104】

特に、第１環状部材３３ｄ、第２環状部材３３ｅ、及び、第３環状部材３３ｆをそれぞれ形成する磁性体ａ１１が鋼板材料である場合、各部材を通る磁束が明確に分離されて、第１コア部３３ａと第２コア部３３ｂそれぞれの内部に磁束が閉じ込められる、という特徴がある。

【0105】

そこで、第３コア部３３ｇを設けて第１コア部３３ａと第２コア部３３ｂとの相互間で磁束を行き来させることにより、一方の負担（コア損）が少ないときには、他方から磁束の一部を受け取って、実質的には磁束を貫くコア断面積を増大させることによってその負担（コア損）を分担することができる。このような負担（コア損）のバランス化により、トータル的なコア損を低減し、磁気飽和の抑制を実現することが可能となる。

【0106】

＜トランジスタブリッジ制御＞
なお、これまでに説明してきた交流電源装置１において、出力電力が小さい領域では、導通損失がほぼ無くなり、スイッチング損失が主となる。そのため、出力電力が小さい領域では、トランジスタブリッジ２０の駆動周波数ｆｘを引き下げることにより、スイッチング損失を低減することが望ましい。

【0107】

その際、出力電力が所定の閾値よりも低くなったときには、トランジスタブリッジ２０を構成する２つのＰＷＭ制御用ブリッジのうち、いずれか一方の動作を停止するとよい。このような停止制御を行うことにより、トランス結合されたリアクトル３０において、通常時には励磁インダクタンスとして機能する部分も平滑リアクトルとして活用することができるので、スイッチング損失を低減するために、トランジスタブリッジ２０の駆動周波数ｆｘを引き下げても、磁気飽和を抑制することが可能になる。

【0108】

＜オンデューティ制限＞
また、交流電源装置１は、交流出力電圧Ｖｏｕｔと所定の閾値（±Ｖｌｉｍｉｔ）との比較結果などに応じて、スイッチ素子２１〜２４のオンデューティＤＵＴＹに制限が掛けられる構成にするとよい。図１５に即してより具体的に述べると、交流出力電圧Ｖｏｕｔの出力波形において、特に、交流出力電圧Ｖｏｕｔが最大値または最小値（±Ｅ）に近い領域（｜Ｖｏｕｔ｜＞Ｖｌｉｍｉｔ）では、オンデューティＤＵＴＹの上限値または下限値を制限するとよい。このようなオンデューティ制限を行うことにより、交流出力波形の歪みや中性点電圧ＶＸの脈動が生じるものの、これと引き換えにスイッチング損失を低減させることができるので、交流電源装置１全体の効率を向上させることが可能となる。

【0109】

＜ワイドバンドギャップ半導体（ＳｉＣ、ＧａＮ）の適用＞
また、トランジスタブリッジ２０を形成するスイッチ素子２１〜２４については、少なくともその一つがワイドバンドギャップ半導体（ＳｉＣ系半導体またはＧａＮ系半導体など）から成ることが望ましい。

【0110】

このように、ＳｉＣ系半導体（ＭＯＳＦＥＴなど）またはＧａＮ系半導体（高電子移動度トランジスタやＭＯＳＦＥＴなど）から成るスイッチ素子であれば、Ｓｉ系半導体から成るスイッチ素子と比べて、その出力容量や帰還容量といった寄生容量を低減することができるので、高周波駆動時におけるスイッチング損失の増大を抑制することができる。

【0111】

また、トランス結合されたリアクトル３０については、先の実施形態を採用することにより、電流が大きく（すなわち電力が大きく）、通常のチョークコイルを使用した場合には磁気飽和が生じやすい場合においても、これを小型に作り込むことができる。従って、小型・高効率で大電力の交流電源装置１を実現することが可能となる。

【0112】

また、上記のスイッチ素子としてＳｉＣ−ＭＯＳＦＥＴを用いれば、低オン抵抗と縦型構造による高い熱伝導率が得られる。従って、大電流・大電力の交流電源装置１を実現することが可能となる。

【0113】

また、ＳｉＣ−ＭＯＳＦＥＴは、ボディダイオードの逆回復電流が小さく、かつ、寄生容量が小さいので、電流の実効値を低く抑えることができ、スイッチ素子やパターンの導通損失、並びに、トランス結合されたリアクトル３０の銅損を低減することが可能となる。

【0114】

このように、ワイドバンドギャップ半導体から成るスイッチ素子は、高耐圧でありながらも、低オン抵抗・低スイッチング損失であり、かつ、高温時にもその傾向が比較的保持される。そのため、これまでに説明してきたインバータ方式のように、入力電圧及びスイッチ素子への直接印加電圧が高い場合でも、十分に熱的に許容される動作が可能になる。

【0115】

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【産業上の利用可能性】

【0116】

本明細書中に開示されている交流電源装置は、民生機器や産業機器だけでなく車載機器などの非常に幅広い分野で利用することが可能である。

【符号の説明】

【0117】

１ 交流電源装置
１１、１２ 入力コンデンサ
２０＊、２０ トランジスタブリッジ
２０＊１、２０＊２ ＰＷＭ制御用ブリッジ
２１＊、２２＊、２３＊、２４＊、２１〜２４ スイッチ素子
３０＊、３０ トランス結合されたリアクトル
３１＊、３１ 第１巻線
３２＊、３２ 第２巻線
３３＊、３３ コア
３３ａ 第１コア部
３３ｂ 第２コア部
３３ｂ１ 伸長部（連結部位に相当）
３３ｂ２ 主胴体部
３３ｃ 磁気遮蔽部
３３ｄ 第１環状部材
３３ｄ１ ギャップ部
３３ｅ 第２環状部材
３３ｅ１ ギャップ部
３３ｆ 第３環状部材
３３ｇ 第３コア部
４０＊、４０ 平滑コンデンサ
Ｅ１ 直流電源
ＲＬ＊、ＲＬ 負荷
Ｌｍ１、Ｌｍ２ 励磁インダクタンス
Ｌｓ＊、Ｌｓ１、Ｌｓ２、Ｌｓ 平滑リアクトル
Ｔ＊ 単巻変圧器
ａ１０ 薄帯部材
ａ１１ 磁性体
ａ１２ 絶縁体

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】