特許 6937981 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6937981

(24)【登録日】2021年9月3日

(45)【発行日】2021年9月22日

(54)【発明の名称】積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法

(51)【国際特許分類】

   H01G 4/224 20060101AFI20210909BHJP

   H01G 4/30 20060101ALI20210909BHJP

   H01G 13/00 20130101ALI20210909BHJP

【ＦＩ】

   H01G4/224 100

   H01G4/30 201K

   H01G4/30 201L

   H01G4/30 512

   H01G4/30 515

   H01G13/00 321D

   H01G13/00 311Z

【請求項の数】7

【全頁数】15

(21)【出願番号】特願2017-17947(P2017-17947)

(22)【出願日】2017年2月2日

(65)【公開番号】特開2018-125467(P2018-125467A)

(43)【公開日】2018年8月9日

【審査請求日】2020年1月22日

【前置審査】

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】110003339

【氏名又は名称】特許業務法人南青山国際特許事務所

(74)【代理人】

【識別番号】100104215

【弁理士】

【氏名又は名称】大森 純一

(74)【代理人】

【識別番号】100160989

【弁理士】

【氏名又は名称】関根 正好

(72)【発明者】

【氏名】須賀 康友

(72)【発明者】

【氏名】渡部 正剛

【審査官】 鈴木 駿平

(56)【参考文献】

【文献】 特開２０１０−１５３７６７（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１７／００１８３６２（ＵＳ，Ａ１）

【文献】 特開２０１４−１４６６９０（ＪＰ，Ａ）

【文献】 特開２０１４−０７２５１５（ＪＰ，Ａ）

【文献】 国際公開第２０１６／１２１７４５（ＷＯ，Ａ１）

【文献】 特開２０１３−１３５１７８（ＪＰ，Ａ）

【文献】 特開２０１５−０２６８３７（ＪＰ，Ａ）

【文献】 特開２０１４−１３０９９９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｇ ４／００−４／２２４

Ｈ０１Ｇ ４／２５５−４／４０

Ｈ０１Ｇ １３／００−１３／０６

(57)【特許請求の範囲】

【請求項1】

長手方向に沿って凸状に反った第１主面を有し、絶縁性セラミックスからなる第１カバー部と、前記長手方向に沿って凹状に反った第２主面を有し、絶縁性セラミックスからなる第２カバー部と、を含み、前記第１主面と前記第２主面との間の距離が３０μｍ以下であり、かつ前記長手方向の寸法に対する前記距離の割合が０．２以下である素体を有する積層セラミック電子部品と、
取り出し口を備え、前記第１主面が前記取り出し口側を向いた状態で前記積層セラミック電子部品を収容する凹部が複数設けられている収容部と、
前記凹部の前記取り出し口を覆う封止部と、
を具備する積層セラミック電子部品包装体。

【請求項2】

請求項１に記載の積層セラミック電子部品包装体であって、
前記第１主面の前記長手方向の端部に接する接線同士が交わる角度が、１７０°以上１７６°以下である
積層セラミック電子部品包装体。

【請求項3】

請求項１又は２に記載の積層セラミック電子部品包装体であって、
前記第１及び第２カバー部の絶縁性セラミックスの粒子の粒子径が互いに異なる
積層セラミック電子部品包装体。

【請求項4】

請求項１又は２に記載の積層セラミック電子部品包装体であって、
前記第１及び第２カバー部に含まれる添加元素の含有量が互いに異なる
積層セラミック電子部品包装体。

【請求項5】

請求項４に記載の積層セラミック電子部品包装体であって、
前記添加元素は、マグネシウム、マンガン、アルミニウム、カルシウム、バナジウム、クロム、ジルコニウム、モリブデン、タングステン、タンタル、ニオブ、ケイ素、ホウ素、イットリウム、ユーロピウム、ガドリニウム、ジスプロシウム、ホルミウム、エルビウム、イッテルビウム、リチウム、カリウム及びナトリウムから少なくとも１種以上選択された元素である
積層セラミック電子部品包装体。

【請求項6】

請求項１から５のいずれか１つに記載の積層セラミック電子部品包装体であって、
前記収容部は、キャリアテープであり、
前記封止部は、カバーテープである
積層セラミック電子部品包装体。

【請求項7】

取り出し口を有する複数の凹部が設けられている収容部を準備し、
長手方向に沿って凸状に反った第１主面と、前記長手方向に沿って凹状に反った第２主面と、を含み、前記第１主面と前記第２主面との間の距離が３０μｍ以下であり、かつ前記長手方向の寸法に対する前記距離の割合が０．２以下である素体を有する複数の積層セラミック電子部品を準備し、
前記第１主面が前記取り出し口側を向くように、前記複数の積層セラミック電子部品を前記複数の凹部に個々に収容する
積層セラミック電子部品の収容方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品包装体、及び包装体に積層セラミック電子部品を収容する方法に関する。

【背景技術】

【0002】

近年、電子機器の小型化に伴い、電子機器に用いられる積層セラミック電子部品を低背化する要求が高まっている。一方、このような積層セラミック電子部品は、低背化に伴い強度が弱くなる課題がある。

【0003】

そこで、例えば特許文献１には、低背化された積層セラミックコンデンサの強度を確保するために、外部電極の厚みを薄くして、その分素体を厚くする技術が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１４−１３０９９９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１に記載の積層セラミックコンデンサは、セラミック本体の厚みが薄くなるにつれて、外部電極の厚みを薄くしても素体の強度を確保することが難しい。

【0006】

これにより、特許文献１に記載の積層セラミックコンデンサは、回路基板等の組立工程において、チップマウンター等により包装体からとりだされ、基板等にマウントされる際に損傷するおそれがある。

【0007】

以上のような事情に鑑み、本発明の目的は、低背化と強度の確保が両立した積層セラミック電子部品を収容する包装体、及びこの積層セラミック電子部品を包装体に収容する方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品包装体は、積層セラミック電子部品と、収容部と、封止部と、を具備する。
上記積層セラミック電子部品は、長手方向に沿って凸状に反った第１主面を有し、絶縁性セラミックスからなる第１カバー部と、上記長手方向に沿って凹状に反った第２主面を有し、絶縁性セラミックスからなる第２カバー部と、を含み、上記第１主面と上記第２主面との間の距離が５０μｍ以下である素体を有する。
上記収容部は、取り出し口を備え、上記第１主面が上記取り出し口側を向いた状態で上記積層セラミック電子部品を収容する凹部が複数設けられている。
上記封止部は、上記凹部の上記取り出し口を覆う。

【0009】

この構成によれば、凹部に収容されている積層セラミック電子部品が凸状に反った第１主面を取り出し口に向けた状態となっている。これにより、この積層セラミック電子部品は、低背化された構成でありながら、第１主面側から掛けられる応力に対する抗折強度が向上する。
従って、本発明により、低背化と強度の確保が両立した積層セラミック電子部品を収容する積層セラミック電子部品包装体を提供することができる。

【0010】

上記第１主面の上記長手方向の端部に接する接線同士が交わる角度が、１７０°以上１７６°以下であってもよい。

【0011】

上記第１及び第２カバー部の絶縁性セラミックスの粒子の密度が互いに異なっていてもよい。

【0012】

上記第１及び第２カバー部の絶縁性セラミックスの粒子の粒子径が互いに異なっていてもよい。

【0013】

上記第１及び第２カバー部に含まれる添加元素の含有量が互いに異なっていてもよい。

【0014】

上記添加元素は、マグネシウム、マンガン、アルミニウム、カルシウム、バナジウム、クロム、ジルコニウム、モリブデン、タングステン、タンタル、ニオブ、ケイ素、ホウ素、イットリウム、ユーロピウム、ガドリニウム、ジスプロシウム、ホルミウム、エルビウム、イッテルビウム、リチウム、カリウム及びナトリウムから少なくとも１種以上選択された元素であってもよい。

【0015】

上記収容部は、キャリアテープであり、
上記封止部は、カバーテープであってもよい。

【0016】

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の収容方法は、取り出し口を有する複数の凹部が設けられている収容部が準備される。
長手方向に沿って凸状に反った第１主面と、上記長手方向に沿って凹状に反った第２主面と、を含み、上記第１主面と上記第２主面との間の距離が５０μｍ以下である素体を有する複数の積層セラミック電子部品が準備される。
上記第１主面が上記取り出し口側を向くように、上記複数の積層セラミック電子部品が上記複数の凹部に個々に収容される。

【0017】

上記収容方法によれば、凹部に収容された積層セラミック電子部品が、凸状に反った第１主面を取り出し口側に向けた状態となる。これにより、この積層セラミック電子部品の第１主面側から掛けられる応力に対する抗折強度が向上する。
従って、本発明によれば、低背化された素体を有する積層セラミック電子部品を上記収容方法で凹部に収容することによって、積層セラミック電子部品包装体が、低背化と抗折強度の確保が両立した積層セラミック電子部品を収容する構成となる。

【発明の効果】

【0018】

低背化と強度の確保が両立した積層セラミック電子部品を収容する包装体、及びこの積層セラミック電子部品を包装体に収容する方法を提供することができる。

【図面の簡単な説明】

【0019】

【図1】本発明の一実施形態に係る積層セラミックコンデンサ包装体の平面図である。

【図2】上記積層セラミックコンデンサ包装体の図１のＡ−Ａ'線に沿った断面図である。

【図3】上記実施形態に係る積層セラミックコンデンサの斜視図である。

【図4】上記積層セラミックコンデンサの図３のＢ−Ｂ'線に沿った断面図である。

【図5】上記積層セラミックコンデンサの図３のＣ−Ｃ'線に沿った断面図である。

【図6】上記積層セラミックコンデンサ包装体の図２の領域Ｅを拡大して示す模式図である。

【図7】上記積層セラミックコンデンサの製造方法を示すフローチャートである。

【図8】上記積層セラミックコンデンサの製造過程を示す分解斜視図である。

【図9】上記積層セラミックコンデンサの製造過程を示す断面図である。

【図10】本発明の実施例に係るサンプルの抗折強度を算出するための測定装置の模式図である。

【図11】上記サンプルの抗折強度をまとめたグラフである。

【発明を実施するための形態】

【0020】

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

【0021】

＜積層セラミックコンデンサ包装体１００の構成＞
図１は、本発明の一形態に係る積層セラミックコンデンサ包装体１００の平面図である。図２は、積層セラミックコンデンサ包装体１００の図１のＡ−Ａ'線に沿った断面図である。なお、本実施形態に係る積層セラミックコンデンサ包装体１００の構成は、図１及び図２に示す構成に限定されない。

【0022】

積層セラミックコンデンサ包装体１００は、図１に示すように、長尺状に構成される。

【0023】

積層セラミックコンデンサ包装体１００は、図２に示すように、収容部１１０と、封止部１２０と、積層セラミックコンデンサ１０と、を有する。収容部１１０には、図１に示すように、凹部１００ｂがＹ軸方向に所定の間隔を空けて複数設けられている。

【0024】

凹部１００ｂは図１及び図２に示すように、積層セラミックコンデンサ１０を収容し、積層セラミックコンデンサ１０が収容部１１０から取り出される際の取り出し口１００ａを有する。

【0025】

本実施形態に係る収容部１１０は、典型的にはキャリアテープであるがこれに限られず、積層セラミックコンデンサ１０を収容する凹部１００ｂが格子状に配列されたチップトレイ等であってもよい。また、収容部１１０を構成する材料も特に限定されず、例えば合成樹脂や紙等であってもよい。

【0026】

封止部１２０は、図２に示すように収容部１１０に積層され、凹部１００ｂの取り出し口１００ａをＺ軸方向から覆っている。これにより、封止部１２０は、積層セラミックコンデンサ１０を収容している凹部１００ｂを封止する。また、本実施形態に係る封止部１２０は収容部１１０からＺ軸方向に剥離可能に構成されている。

【0027】

本実施形態に係る封止部１２０は、典型的にはカバーテープであるがこれに限られない。封止部１２０は、収容部１１０から剥離可能に積層され、凹部１００ｂを封止する機能を有する部材であれば、特に限定されるものではない。

【0028】

また、封止部１２０を構成する材料も特に限定されず、例えば合成樹脂や紙等である。さらに、封止部１２０は、収容部１１０と同種の材料からなるものであってもよく、異なる材料からなるものであってもよい。

【0029】

積層セラミックコンデンサ１０は、収容部１１０に設けられた複数の凹部１００ｂ各々に１つずつ収容されている。ここで、本実施形態に係る積層セラミックコンデンサ包装体１００においては、図２に示すように、積層セラミックコンデンサ１０が凸状に反った面を取り出し口１００ａに向けている。積層セラミックコンデンサ１０については後述する。
なお、図２に示す積層セラミックコンデンサ１０は、説明の便宜上、反っている形状が強調して示されているが、実際には図２に示すほど極度に反っているわけではない。以降の図４、図６、図９及び図１０についても同様である。

【0030】

＜積層セラミックコンデンサ１０の構成＞
図３〜図５は、本発明の一形態に係る積層セラミックコンデンサ１０を示す図である。図３は、積層セラミックコンデンサ１０の斜視図である。図４は、積層セラミックコンデンサ１０の図３のＢ−Ｂ'線に沿った断面図である。図５は、積層セラミックコンデンサ１０の図３のＣ−Ｃ'線に沿った断面図である。

【0031】

積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。

【0032】

素体１１は、典型的には、Ｚ軸方向を向いた主面Ｓ１，Ｓ２と、Ｙ軸方向を向いた２つの側面Ｓ３，Ｓ４と、を有する。素体１１の各面を接続する稜部は面取りされている。なお、素体１１の形状はこのような形状に限定されない。
第１及び第２外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面に延出している。これにより、第１及び第２外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。

【0033】

積層セラミックコンデンサ１０の総厚みＤ１（素体１１の主面Ｓ１，Ｓ２と外部電極１４，１５のＺ軸方向主面との間の距離と、素体１１のＺ軸方向の寸法Ｄ２との合計）は、例えば数十μｍ程度であり、４０μｍ以下とするのが好ましい。また、本実施形態では、素体１１のＺ軸方向の寸法Ｄ２は５０μｍ以下であり、３０μｍ以下とするのが好ましい。
この場合、素体１１のアスペクト比（素体１１のＸ軸方向の寸法に対する寸法Ｄ２の割合）を０．２以下とするのが好ましい。

【0034】

素体１１は、容量形成部１８と、第１カバー部１９ａと、第２カバー部１９ｂと、を有する。
素体１１は、複数のセラミック層がＺ軸方向に積層された構成を有する。

【0035】

容量形成部１８は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。第１及び第２内部電極１２，１３は、複数のセラミック層の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から絶縁されている。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から絶縁されている。

【0036】

第１及び第２内部電極１２，１３は、それぞれ導電性材料からなり、積層セラミックコンデンサ１０の内部電極として機能する。当該導電性材料としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料を用いることができ、典型的にはニッケル（Ｎｉ）を主成分とする金属材料が採用される。

【0037】

容量形成部１８は、セラミックスによって形成されている。容量形成部１８では、第１内部電極１２と第２内部電極１３との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部１８では、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いることができる。

【0038】

また、容量形成部１８は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系又は酸化チタン（ＴｉＯ_２）系材料等の多結晶体であってもよい。

【0039】

第１及び第２カバー部１９ａ，１９ｂは、容量形成部１８のＺ軸方向上下面をそれぞれ覆っている。また、第１カバー部１９ａは主面Ｓ１を有し、第２カバー部１９ｂは主面Ｓ２を有する。カバー部１９ａ，１９ｂには、第１及び第２内部電極１２，１３が設けられていない。

【0040】

カバー部１９ａ，１９ｂは、セラミックスによって形成されている。カバー部１９ａ，１９ｂを構成する材料は絶縁性セラミックスであり、容量形成部１８と共通の組成系のセラミックスを用いることにより素体１１における内部応力が抑制される。

【0041】

容量形成部１８及びカバー部１９ａ，１９ｂは、例えば、バリウム（Ｂａ）及びチタン（Ｔｉ）以外に、例えば、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）又はナトリウム（Ｎａ）等の金属元素を一種又は複数種更に含有してもよい。

【0042】

上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。

【0043】

なお、本実施形態に係る積層セラミックコンデンサ１０は、容量形成部１８及びカバー部１９ａ，１９ｂを備えていればよく、その他の構成について適宜変更可能である。例えば、第１及び第２内部電極１２，１３の枚数は、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
また、図４，図５では、第１及び第２内部電極１２，１３の対向状態を見やすくするために、第１及び第２内部電極１２，１３の枚数をそれぞれ４枚に留めている。しかし、実際には、積層セラミックコンデンサ１０の容量を確保するために、より多くの第１及び第２内部電極１２，１３が設けられている。

【0044】

図６は、図２に示す領域Ｅを拡大して示す模式図である。なお、図６では、封止部１２０の図示を省略する。

【0045】

積層セラミックコンデンサ包装体１００の収容部１１０に収容されている積層セラミックコンデンサ１０は、図６に示すように、Ｘ軸方向（長手方向）に沿ってＺ軸方向上方に凸となるように反った形状を有する。即ち、積層セラミックコンデンサ１０は、同図に示すように、Ｚ軸方向を向いた主面Ｓ１がＸ軸方向に沿って凸状に反っており、主面Ｓ１と反対側の主面Ｓ２がＸ軸方向に沿って凹状に反っている。

【0046】

特に、本実施形態に係る積層セラミックコンデンサ１０では、主面Ｓ１のＸ軸方向の端部に接する接線Ｌ１同士が交わる角度Ａ１を、１７０°以上１７６°以下とするのが好ましい。換言すると、積層セラミックコンデンサ１０のＸ軸方向に平行な仮想線Ｌ２と接線Ｌ１がなす角度Ａ２を、２°以上５°以下とするのが好ましい。

【0047】

ここで、本実施形態に係る積層セラミックコンデンサ包装体１００においては、図６に示すように、凹部１００ｂに収容されている積層セラミックコンデンサ１０が凸状に反った主面Ｓ１を取り出し口１００ａに向けた状態となっている。
これにより、積層セラミックコンデンサ１０は、素体１１のＺ軸方向の寸法Ｄ２が５０μｍ以下の低背化された構成でありながら、主面Ｓ１側から掛けられる応力に対する抗折強度が向上する。
具体的には、積層セラミックコンデンサ１０は、素体１１が反っていない通常の構成を有する積層セラミックコンデンサと比較して、上記抗折強度が２０％程度向上する。

【0048】

従って、例えば、回路基板等の組立工程において、積層セラミックコンデンサ１０がチップマウンター等により取り出し口１００ａからとりだされ基板等にマウントされる際に、積層セラミックコンデンサ１０に主面Ｓ１側から強い応力が掛けられたとしても、積層セラミックコンデンサ１０の損傷が抑制される。

【0049】

即ち、本実施形態に係る積層セラミックコンデンサ包装体１００は、凸状に反っている主面Ｓ１が取り出し口１００ａ側を向くように積層セラミックコンデンサ１０を収容することによって、低背化と上記抗折強度の確保が両立した積層セラミックコンデンサ１０を収容する構成となる。

【0050】

＜積層セラミックコンデンサ１０の製造方法＞
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８及び図９は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８及び図９を適宜参照しながら説明する。

【0051】

［ステップＳ０１：未焼成の素体準備］
ステップＳ０１では、素体１１の基となる未焼成の素体１１１を準備する。図８は、素体１１１の分解斜視図である。図８では、説明の便宜上、第１及び第２セラミック層１０１，１０２と、第１カバー部１１９ａと、第２カバー部１１９ｂを分解して示している。しかし、実際の素体１１１では、第１及び第２セラミック層１０１，１０２とカバー部１１９ａ，１１９ｂが一体化されている。

【0052】

素体１１１は、図８に示すように、容量形成部１８に対応する未焼成の容量形成部１１８と、カバー部１９ａに対応する未焼成の第１カバー部１１９ａと、カバー部１９ｂに対応する未焼成の第２カバー部１１９ｂと、を有する。容量形成部１１８は、同図に示すように、第１セラミック層１０１と第２セラミック層１０２とがＺ軸方向に交互に積層された構成である。
カバー部１１９ａ，１１９ｂは、容量形成部１１８のＺ軸方向上下面に積層される。第１及び第２セラミック層１０１，１０２及びカバー部１１９ａ，１１９ｂの厚みは、特に限定されないが、０．５μｍ以上３．０μｍ以下とするのが好ましい。

【0053】

ここで、本実施形態では、容量形成部１１８のＺ軸方向上下面を覆うカバー部１１９ａ，１１９ｂのうち、一方のカバー部が他方のカバー部よりも絶縁性セラミックスの粒子が高密度に凝集している。
なお、図８に示す例では、容量形成部１１８が４枚の第１及び第２セラミック層１０１，１０２から構成され、カバー部１１９ａ，１１９ｂがそれぞれ３枚のセラミック層から構成されているが、これに限られない。第１及び第２セラミック層１０１，１０２と、カバー部１１９ａ，１１９ｂを構成するセラミック層の枚数は適宜変更可能である。

【0054】

また、第１及び第２セラミック層１０１，１０２には、それぞれ、第１内部電極１２に対応する未焼成の第１内部電極１１２と、第２内部電極１３に対応する未焼成の第２内部電極１１３が形成される。なお、カバー部１１９ａ，１１９ｂには未焼成の内部電極は形成されない。素体１１１では、Ｘ軸方向両端面のうち、一方の端面に第１内部電極１１２が露出し、他方の端面に第２内部電極１１３が露出する。
第１及び第２内部電極１１２，１１３は、例えば、ニッケル（Ｎｉ）を含む導電性ペーストを用いて形成することができる。導電性ペーストによる第１及び第２内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。

【0055】

［ステップＳ０２：焼成工程］
ステップＳ０２では、ステップＳ０１で得られた未焼成の素体１１１を焼成することにより、図３〜図５に示す積層セラミックコンデンサ１０の素体１１を作製する。
つまり、ステップＳ０２により、第１及び第２内部電極１１２，１１３が第１及び第２内部電極１２，１３になり、容量形成部１１８が容量形成部１８になり、カバー部１１９ａ，１１９ｂがそれぞれカバー部１９ａ，１９ｂになる。

【0056】

ステップＳ０２における素体１１１の焼成温度は、容量形成部１１８及びカバー部１１９ａ，１１９ｂの焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム（ＢａＴｉＯ_３）系材料を用いる場合には、素体１１１の焼成温度は１０００〜１４００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

【0057】

ここで、先のステップＳ０１において得られる素体１１１では、容量形成部１１８をＺ軸方向から覆うカバー部１１９ａ，１１９ｂうち、一方のカバー部が他方のカバー部よりも絶縁性セラミックスの粒子が高密度に凝集している。

【0058】

これにより、未焼成の素体１１１の焼成時において、カバー部１１９ａ，１１９ｂの収縮率が互いに異なるものとなり、カバー部１１９ａ，１１９ｂのうちセラミック粒子の密度が低いカバー部のほうが、セラミック粒子の密度が高いカバー部よりも収縮する。
従って、ステップＳ０２では、未焼成の素体１１１を焼成することにより、Ｘ軸方向（長手方向）に沿って反った形状を有する素体１１が得られる。

【0059】

図９は、焼成後の素体１１の断面図である。本実施形態に係る素体１１１を焼成することにより得られる素体１１は、図９に示すように、主面Ｓ１がＸ軸方向に沿って凸状に反っており、主面Ｓ１と反対側の主面Ｓ２がＸ軸方向に沿って凹状に反っている。

【0060】

［ステップＳ０３：外部電極形成工程］
ステップＳ０３では、ステップＳ０２で得られた素体１１に第１及び第２外部電極１４，１５を形成することにより、図３〜図５に示す積層セラミックコンデンサ１０を作製する。

【0061】

ステップＳ０３では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、第１及び第２外部電極１４，１５が完成する。
素体１１に下地膜を形成する方法は、素体１１に薄膜を形成可能な方法であれば特に限定されず、例えば、スパッタ法、スプレーコート法、印刷法等を採用可能である。

【0062】

なお、上記のステップＳ０３における処理の一部を、ステップＳ０２の前に行ってもよい。例えば、ステップＳ０２の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０２において、未焼成の素体１１１を焼結させると同時に、未焼成の電極材料を焼き付けて第１及び第２外部電極１４，１５の下地膜を形成してもよい。

【0063】

［変形例］
積層セラミックコンデンサ１０の製造方法は、上述の製造方法に限定されず、製造工程の変更や追加等が適宜行われてもよい。

【0064】

例えば、上記の製造方法では、未焼成の素体１１１におけるカバー部１１９ａ，１１９ｂの絶縁性セラミックスの密度を互いに異なるものとすることにより、素体１１１の焼成時に反りを生じさせるが、これに限られない。

【0065】

具体的には、素体１１１の焼成時に、第１及び第２カバー部１１９ａ，１１９ｂに伝わる熱量を互いに異なるようにすることで、素体１１に反りを生じさせてもよい。
あるいは、素体１１１のカバー部１１９ａ，１１９ｂに含まれる例えばマグネシウム（Ｍｇ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）又はナトリウム（Ｎａ）等の添加元素の含有量や、セラミック粒子の粒子径等を互いに異なるものとし、カバー部１１９ａ，１１９ｂの焼結性が互いに異なるようにすることで、素体１１に反りを生じさせてもよい。なお、本実施形態では、上記添加元素として上記で列挙した金属元素が少なくとも１種以上選択される。

【0066】

＜積層セラミックコンデンサ包装体１００の製造方法＞
次に、本実施形態に係る積層セラミックコンデンサ包装体１００の製造方法について説明する。

【0067】

先ず、取り出し口１００ａを有する凹部１００ｂが複数設けられている収容部１１０を準備する。凹部１００ｂは、所定の基材に圧空成形、プレス成形又は真空成形等を施すことにより形成可能である。

【0068】

次に、上記製造方法により製造した積層セラミックコンデンサ１０を複数準備する。次いで、これら複数の積層セラミックコンデンサ１０を、凸状に反っている主面Ｓ１が取り出し口１００ａ側を向くように、複数の凹部１００ｂに個々に収容する。

【0069】

ところで、焼成後の素体１１は、図９に示すように、長手方向に沿って反った形状を有する。このような形状となる一因としては、未焼成の素体１１１のカバー部１１９ａ，１１９ｂの焼結性が互いに異なることが挙げられる。
従って、焼成後の素体１１では、主面Ｓ１側と主面Ｓ２側とで色味が異なることがある。ここで、本実施形態では、素体１１における色味の違いを主面Ｓ１と主面Ｓ２とを識別する指標としてもよい。これにより、積層セラミックコンデンサ１０における凸状に反った主面Ｓ１と凹状に反った主面Ｓ２とを容易に識別することが可能となる。

【0070】

続いて、収容部１１０に封止部１２０を貼り付けて、複数の積層セラミックコンデンサ１０を個々に収容する複数の凹部１００ｂを封止する。これにより、図１及び図２に示すような積層セラミックコンデンサ包装体１００が得られる。

【0071】

本実施形態では、上記製造方法によって積層セラミックコンデンサ包装体１００が製造されることにより、この包装体１００に収容されている積層セラミックコンデンサ１０は、凸状の主面Ｓ１を取り出し口１００ａ側に向ける。これにより、上記作用効果を得ることが可能となる。

【0072】

＜実施例＞
以下、本発明の実施例について説明する。

【0073】

［積層セラミックコンデンサの準備］
実施例１及び比較例２に係る積層セラミックコンデンサのサンプルを、上記製造方法に従って作製した。また、比較例１に係る積層セラミックコンデンサのサンプルを準備した。
実施例１と比較例２に係るサンプルは、素体１１が長手方向に沿って反った形状を有する（図９参照）。比較例１に係るサンプルは素体が反っていない通常の構成の積層セラミックコンデンサであり、素体が反っていないことを除き、実施例１及び比較例２に係るサンプルの構成と共通する。

【0074】

［抗折強度の算出］
次に、実施例１及び比較例１，２に係る積層セラミックコンデンサのサンプルの抗折強度を算出した。図１０は、実施例１及び比較例１，２に係るサンプルの抗折強度を算出するための測定装置２００の模式図である。
測定装置２００は、図１０に示すように、架台Ｄと、押圧子Ｊとを有する。架台Ｄには凹部Ｃが設けられている。凹部ＣのＸ軸方向の寸法Ｄ３は、サンプルのＸ軸方向の寸法Ｄ４の０．６倍である。また、押圧子Ｊの支点半径Ｒは、５００μｍである。

【0075】

（実施例１）
先ず、図１０に示すように、凹部Ｃが積層セラミックコンデンサ１０のＸ軸方向中央に配置されるように、架台Ｄに積層セラミックコンデンサ１０を載置した。この際、実施例１では、同図に示すように、凸状に反った主面Ｓ１がＺ軸方向に沿って押圧子Ｊと対向し、凹状に反った主面Ｓ２がＺ軸方向に沿って凹部Ｃと対向するようにした。
次いで、押圧子ＪをＺ軸方向に移動させ、主面Ｓ１に当接させた。続いて、１０ｍｍ／ｍｉｎの負荷速度で押圧子Ｊに積層セラミックコンデンサ１０を押圧させて、積層セラミックコンデンサ１０が破壊に至るまでの最大荷重を測定した。そして、この最大荷重に基づき実施例１に係る積層セラミックコンデンサ１０の抗折強度を算出した。

【0076】

（比較例１）
実施例１と同様の手法により、比較例１に係る積層セラミックコンデンサの抗折強度を算出した。

【0077】

（比較例２）
比較例２では、以下の点を除き、実施例１と同様の手法により比較例２に係る積層セラミックコンデンサの抗折強度を算出した。
実施例１と異なる点としては、比較例２では、凸状に反った主面Ｓ１がＺ軸方向に沿って凹部Ｃと対向し、凹状に反った主面Ｓ２がＺ軸方向に沿って押圧子Ｊと対向するように、積層セラミックコンデンサを架台Ｄに載置した。

【0078】

［算出結果］
図１１は、実施例１及び比較例１，２に係る積層セラミックコンデンサのサンプルの抗折強度をまとめたグラフである。なお、図１１に示す「抗折強度比」とは、比較例１に係る積層セラミックコンデンサの抗折強度を１として規格化した値である。

【0079】

図１１を参照すると、実施例１に係るサンプルの抗折強度が、比較例１及び２に係るサンプルの抗折強度と比較して、最も大きいことが確認された。

【0080】

この結果から、上記実施形態に係る積層セラミックコンデンサ包装体１００は、凸状に反った主面Ｓ１が取り出し口１００ａ側を向くように積層セラミックコンデンサ１０を収容することにより、この積層セラミックコンデンサ１０の主面Ｓ１側から掛けられる応力に対する抗折強度が向上することが実験的に確認された。

【0081】

＜その他の実施形態＞
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

【0082】

例えば、積層セラミックコンデンサ１０では、容量形成部１８がＺ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部１８において第１及び第２内部電極１２，１３がＺ軸方向に沿って交互に配置されていればよく、容量形成部１８が切り替わる部分において第１内部電極１２又は第２内部電極１３が連続して配置されていてもよい。

【0083】

また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、チップバリスタ、チップサーミスタ又は積層インダクタ等にも適用可能である。

【符号の説明】

【0084】

１００…積層セラミックコンデンサ包装体
１１０…収容部
１２０…封止部
１０…積層セラミックコンデンサ
１１…素体
１２…第１内部電極
１３…第２内部電極
１４…第１外部電極
１５…第２外部電極
Ｓ１，Ｓ２…主面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】