特許 6939087 集積回路装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6939087

(24)【登録日】2021年9月6日

(45)【発行日】2021年9月22日

(54)【発明の名称】集積回路装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20210909BHJP

   H03K 17/695 20060101ALI20210909BHJP

【ＦＩ】

   H02M1/08 A

   H03K17/695

【請求項の数】7

【全頁数】18

(21)【出願番号】特願2017-102620(P2017-102620)

(22)【出願日】2017年5月24日

(65)【公開番号】特開2018-198504(P2018-198504A)

(43)【公開日】2018年12月13日

【審査請求日】2020年4月17日

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000567

【氏名又は名称】特許業務法人 サトー国際特許事務所

(72)【発明者】

【氏名】山本 昌弘

【審査官】 東 昌秋

(56)【参考文献】

【文献】 特開２００７−１４３２２９（ＪＰ，Ａ）

【文献】 特開２０１７−５９７４（ＪＰ，Ａ）

【文献】 国際公開第２０１５／０１５６２３（ＷＯ，Ａ１）

【文献】 国際公開第２０１４／１７１１９０（ＷＯ，Ａ１）

【文献】 特開２０１３−６３００１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ １／００− ７／９８

Ｈ０３Ｋ １７／００−１７／７０

(57)【特許請求の範囲】

【請求項1】

還流ダイオード（２ａ）が接続されたハイサイド素子（２）および還流ダイオード（３ａ）が接続されたローサイド素子（３）により、中点から誘導性負荷（１）に給電すると共に放電させる給電回路を駆動制御する集積回路装置であって、
前記ハイサイド素子に駆動信号を与えるハイサイド駆動回路（１１）と、
前記ローサイド素子に駆動信号を与えるローサイド駆動回路（１３）と、
レベルシフト出力抵抗（１９、２０）、スイッチング素子（１７、１８）および電流制限抵抗（２１、２２）を直列接続したレベルシフト部を一対備えたレベルシフト回路（１６）と、
前記ハイサイド素子および前記ローサイド素子が共にオフになる期間中に前記レベルシフト回路の一対のスイッチング素子に流れる変位電流であって前記ハイサイド素子と前記ローサイド素子の中点の電位の変化に起因して前記スイッチング素子の寄生容量を充放電する電流を検出して前記ローサイド素子あるいは前記ハイサイド素子のうち、前記還流ダイオードに電流が流れているものを逆導通させる制御回路（１２、２３、３１）とを備え、
前記レベルシフト回路は、前記一対のレベルシフト部の一方のスイッチング素子に前記ハイサイド素子を制御する制御信号が入力され、他方のスイッチング素子に前記制御信号の反転信号が入力され、前記一対のレベルシフト部のそれぞれの前記レベルシフト出力抵抗と前記スイッチング素子との共通接続点から前記ハイサイド素子の駆動信号を生成するための信号を出力するように構成された集積回路装置。

【請求項2】

中点から誘導性負荷（１）に給電するように設けられ、還流ダイオード（２ａ）が接続されたハイサイド素子（２）および還流ダイオード（３ａ）が接続されたローサイド素子（３）と、
前記ハイサイド素子に駆動信号を与えるハイサイド駆動回路（１１）と、
前記ローサイド素子に駆動信号を与えるローサイド駆動回路（１３）と、
レベルシフト出力抵抗（１９、２０）、スイッチング素子（１７、１８）および電流制限抵抗（２１、２２）を直列接続したレベルシフト部を一対備えたレベルシフト回路（１６）と、
前記ハイサイド素子および前記ローサイド素子が共にオフになる期間中に前記レベルシフト回路の一対のスイッチング素子に流れる変位電流であって前記ハイサイド素子と前記ローサイド素子の中点の電位の変化に起因して前記スイッチング素子の寄生容量を充放電する電流を検出して前記ローサイド素子あるいは前記ハイサイド素子のうち、前記還流ダイオードに電流が流れているものを逆導通させる制御回路（１２、２３、３１）とを備え、
前記レベルシフト回路は、前記一対のレベルシフト部の一方のスイッチング素子に前記ハイサイド素子を制御する制御信号が入力され、他方のスイッチング素子に前記制御信号の反転信号が入力され、前記一対のレベルシフト部のそれぞれの前記レベルシフト出力抵抗と前記スイッチング素子との共通接続点から前記ハイサイド素子の駆動信号を生成するための信号を出力するように構成された集積回路装置。

【請求項3】

前記制御回路（１２、２３）は、前記レベルシフト回路（１６）の電流制限抵抗（２１、２２）の電位を検出することにより前記一対のスイッチング素子（１７、１８）に流れる変位電流を検出する請求項１または２に記載の集積回路装置。

【請求項4】

前記制御回路（１２）は、前記電流制限抵抗（２１、２２）の電位を検出することにより前記一対のスイッチング素子（１７、１８）に流れる変位電流を検出したときに、前記ローサイド駆動回路（１３）の駆動信号をオフからオンに切り替えて、前記ローサイド素子（３）を逆導通させるように制御する請求項３に記載の集積回路装置。

【請求項5】

前記制御回路（２３）は、前記電流制限抵抗（２１、２２）の電位を検出することにより前記一対のスイッチング素子（１７、１８）に流れる変位電流を検出したときに、前記レベルシフト回路（１６）を、前記スイッチング素子の制御端子に入力される制御信号を反転させるように切換動作させることで、前記ハイサイド駆動回路（１１）の駆動信号をオフからオンに切り替えて、前記ハイサイド素子（２）を逆導通させるように制御する請求項３に記載の集積回路装置。

【請求項6】

前記制御回路（３１）は、前記レベルシフト回路（１６）のレベルシフト出力抵抗（１９、２０）の電位を検出することにより前記一対のスイッチング素子（１７、１８）に流れる変位電流を検出する請求項１または２に記載の集積回路装置。

【請求項7】

前記制御回路（３１）は、前記レベルシフト出力抵抗（１９、２０）の電位を検出することにより前記一対のスイッチング素子（１７、１８）に流れる変位電流を検出したときに、前記ハイサイド素子（２）への駆動信号をオフからオンに切り替えて、前記ハイサイド素子（２）を逆導通させるように制御する請求項６に記載の集積回路装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、同期整流用の高耐圧素子を備えた集積回路装置に関する。

【背景技術】

【0002】

モータなどの誘導性負荷に高電圧で給電する回路では、誘導性負荷の端子を電源とグランドとのそれぞれに双方向に導通可能な半導体素子を介して接続している。この構成では、半導体素子が同時にオンすることを避けるためのデッドタイムを短くするために、外付けのダイオードにより転流タイミングを検出している。

【0003】

このため、上下アームに半導体素子を設ける構成では、それぞれの半導体素子に対応して外付けの高耐圧ダイオードを設ける必要があるので、部品点数が増加することでコスト増加となり、ひいては回路規模が大型化する問題がある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００４−２０８４０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、上記事情を考慮してなされたもので、その目的は、転流検出用の外付けダイオードを用いることなく転流タイミングを検出することができ、部品点数の増加を抑制できる集積回路装置を提供することにある。

【課題を解決するための手段】

【0006】

請求項１に記載の集積回路装置は、還流ダイオード（２ａ）が接続されたハイサイド素子（２）および還流ダイオード（３ａ）が接続されたローサイド素子（３）により、中点から誘導性負荷（１）に給電すると共に放電させる給電回路を駆動制御する集積回路装置であって、前記ハイサイド素子に駆動信号を与えるハイサイド駆動回路（１１）と、前記ローサイド素子に駆動信号を与えるローサイド駆動回路（１３）と、レベルシフト出力抵抗（１９、２０）、スイッチング素子（１７、１８）および電流制限抵抗（２１、２２）を直列接続したレベルシフト部を一対備えたレベルシフト回路（１６）と、前記ハイサイド素子および前記ローサイド素子が共にオフになる期間中に前記レベルシフト回路の一対のスイッチング素子に流れる変位電流であって前記ハイサイド素子と前記ローサイド素子の中点の電位の変化に起因して前記スイッチング素子の寄生容量を充放電する電流を検出して前記ローサイド素子あるいは前記ハイサイド素子のうち、前記還流ダイオードに電流が流れているものを逆導通させる制御回路（１２、２３、３１）とを備え、前記レベルシフト回路は、前記一対のレベルシフト部の一方のスイッチング素子に前記ハイサイド素子を制御する制御信号が入力され、他方のスイッチング素子に前記制御信号の反転信号が入力され、前記一対のレベルシフト部のそれぞれの前記レベルシフト出力抵抗と前記スイッチング素子との共通接続点から前記ハイサイド素子の駆動信号を生成するための信号を出力するように構成されている。

【0007】

上記構成を採用することにより次のように動作する。誘導性負荷に電源からハイサイド素子を介して電流が流れている状態でハイサイド素子がオフすると、ローサイド素子に接続された還流ダイオードに転流してグランド側から電流が流れるようになる。このとき、ハイサイド素子とローサイド素子との接続点である中点は電位が低下することで、レベルシフト回路のスイッチング素子のドレイン・ソース間の寄生容量に変位電流が流れる。制御回路はこの変位電流をレベルシフト回路のレベルシフト出力抵抗あるいは電流制限抵抗の端子電圧から検出してローサイド素子をオンさせる。

【0008】

同様に、誘導性負荷からローサイド素子に電流が流れ込む状態でローサイド素子がオフすると、ハイサイド素子に接続された還流ダイオードに転流して電源側に電流が流れるようになる。このとき、ハイサイド素子とローサイド素子との接続点である中点は電位が上昇することで、レベルシフト回路のスイッチング素子のドレイン・ソース間の寄生容量に変位電流が流れる。制御回路はこの変位電流をレベルシフト回路のレベルシフト出力抵抗あるいは電流制限抵抗の端子電圧から検出してハイサイド素子をオンさせる。

【0009】

これにより、誘導性負荷に流れる電流が還流ダイオードに流れるように変化したときに、ダイオード転流タイミングを検出してハイサイド素子あるいはローサイド素子をオンさせて電流を流すことで、還流ダイオードによる損失を低減することができる。この結果、転流検出用の高耐圧の外付けダイオードを設ける必要がなくなり、部品点数の増加を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】第１実施形態を示す電気的構成図

【図2】各部の電流、電圧および信号状態を示すタイムチャート

【図3】第２実施形態を示す電気的構成図

【図4】各部の電流、電圧および信号状態を示すタイムチャート

【図5】第３実施形態を示す電気的構成図

【発明を実施するための形態】

【0011】

（第１実施形態）
以下、本発明の第１実施形態について、図１および図２を参照して説明する。
図１において、誘導性負荷であるコイル１に給電する回路は、Ｎチャンネル型のＭＯＳＦＥＴ２および３を直列に接続して高圧直流電源４の両端子間に接続した構成である。ＭＯＳＦＥＴ２はハイサイド素子であり、ＭＯＳＦＥＴ３はローサイド素子である。ＭＯＳＦＥＴ２および３の共通接続点を中点ＮＰとしてコイル１の一端が接続されている。ＭＯＳＦＥＴ２および３には、それぞれ逆並列に還流ダイオード２ａ、３ａが接続されている。還流ダイオード２ａ、３ａは、ＭＯＳＦＥＴ２、３に内蔵されるものを用いても良い。

【0012】

集積回路装置としての高耐圧ＩＣ５は、ＭＯＳＦＥＴ２および３にゲート信号を与えてオンオフの駆動制御を行う。高耐圧ＩＣ５は、９個の端子Ａ〜Ｅ、Ｐ〜Ｓを備えている。ここで、端子Ｅは高圧直流電源４の負極端子とともにグランドに接続される。

【0013】

高耐圧ＩＣ５は、直流電源６から端子ＰおよびＳを介して給電され、内部電源ＶＤを生成する。昇圧用のコンデンサ７は、高耐圧ＩＣ５の端子Ａ−Ｃ間に接続されている。直流電源６は、高耐圧ＩＣ５の端子Ｐを介して給電する。また、直流電源６の正極端子はダイオード８および抵抗９を直列に介して端子Ａに接続される。高耐圧ＩＣ５の端子Ｃは、中点ＮＰに接続される。高耐圧ＩＣ５の端子ＱにはＰＷＭ信号源ＰＰからハイサイドの入力信号ＩＮＨが入力され、端子ＲにはＰＷＭ信号源ＰＮからローサイドの入力信号ＩＮＬが入力される。ＰＷＭ信号源ＰＰ、ＰＮは、外部ＥＣＵなどの回路から高耐圧ＩＣ５に対してハイ／ローが反転したＰＷＭ制御信号として入力される。

【0014】

次に、高耐圧ＩＣ５の内部構成について説明する。ハイサイドロジック回路１０は、外部から入力される駆動信号に基づいて、駆動回路１１を介して端子ＢからＭＯＳＦＥＴ２のゲートにゲート電圧ＶＧＨを与える。ハイサイドロジック回路１０は、２つの電源端子が端子Ａ−Ｃ間に接続され、コンデンサ７の端子電圧が駆動電源として与えられる。

【0015】

ハイサイドロジック回路１０は、２つの入力端子に信号ＯＬＳＰおよびＯＬＳＮが与えられ、信号ＯＬＳＰがローレベル、信号ＯＬＳＮがハイレベルのときに、駆動回路１１を介してハイレベルのゲート電圧ＶＧＨをＭＯＳＦＥＴ２のゲートに与える。また、ハイサイドロジック回路１０は、信号ＯＬＳＰがハイレベル、信号ＯＬＳＮがローレベルのときに、駆動回路１１を介してローレベルのゲート電圧ＶＧＨをＭＯＳＦＥＴ２のゲートに与える。

【0016】

制御回路としても機能するローサイドロジック回路１２は、外部から入力される駆動信号に基づいて、駆動回路１３を介して端子ＤからＭＯＳＦＥＴ３のゲートにゲート電圧ＶＧＬを与える。ローサイドロジック回路１２は、ＮＡＮＤ回路１２ａ、ワンショットパルス回路１２ｂおよびＯＲ回路１２ｃを備えており、内部電源ＶＤから動作電源が供給される。

【0017】

ワンショットパルス回路１２ｂは、トリガ入力端子ＴｒがＮＡＮＤ回路１２ａの出力端子に接続され、出力端子ＯがＯＲ回路１２ｃの一方の入力端子に接続される。ＯＲ回路１２ｃの出力端子は駆動回路１３を介して端子Ｄに接続されている。ワンショットパルス回路１２ｂのリセット端子ＲｅおよびＯＲ回路１２ｃの他方の入力端子は、端子Ｒがインバータ回路１４および１５を直列に介して接続され、ローサイド側の入力信号ＩＮＬが入力される。

【0018】

ワンショットパルス回路１２ｂは、リセット端子Ｒｅの入力信号ＩＮＬがローレベルの状態で、トリガ入力端子Ｔｒに入力される信号がハイレベルになると、出力端子Ｏから一定時間ハイレベルの信号を出力する。また、ワンショットパルス回路１２ｂは、リセット端子Ｒｅにハイレベルの信号が入力されると、出力端子Ｏの出力信号をローレベルにリセットする。ＯＲ回路１２ｃは、ワンショットパルス回路１２ｂの出力信号あるいはローサイドの入力信号ＩＮＬのいずれかがハイレベルであるときに駆動回路１３を介してＭＯＳＦＥＴ３のゲートにハイレベルのゲート信号ＶＧＬを出力する。

【0019】

レベルシフト回路１６は、ハイサイドロジック回路１０のＭＯＳＦＥＴ２の動作を切り替えるために、ハイサイドの信号ＩＮＨに応じて動作レベルを切り替える動作を行うものである。レベルシフト回路１６には、２個のスイッチング素子として、Ｎチャンネル型の高耐圧ＭＯＳＦＥＴ１７および１８を備えると共に、レベルシフト出力抵抗１９、２０および電流制限抵抗２１、２２を備えている。レベルシフト出力抵抗１９、ＭＯＳＦＥＴ１７および電流制限抵抗２１の直列回路が端子Ａと端子Ｅとの間に接続されている。同じく、レベルシフト出力抵抗２０、ＭＯＳＦＥＴ１８および電流制限抵抗２２の直列回路が端子Ａと端子Ｅとの間に接続されている。

【0020】

レベルシフト回路１６のＭＯＳＦＥＴ１７のソースと電流制限抵抗２１との共通接続点は、ＭＯＳＦＥＴ１７の動作状態に応じて発生する電圧を信号ＶＳＰとして出力する。同じく、ＭＯＳＦＥＴ１８のソースと電流制限抵抗２２との共通接続点は、ＭＯＳＦＥＴ１８の動作状態に応じて発生する電圧を信号ＶＳＮとして出力する。ＭＯＳＦＥＴ１７、１８がオンすると、電流制限抵抗２１、２２に電流が流れて発生する電圧で信号ＶＳＰ、ＶＳＮはハイレベルとなる。ＭＯＳＦＥＴ１７、１８は、それぞれゲートに信号ＩＬＳＰ、信号ＩＬＳＮが与えられる。

【0021】

レベルシフト回路１６のＭＯＳＦＥＴ１７のドレインとレベルシフト出力抵抗１９との共通接続点は、ＭＯＳＦＥＴ１７の動作状態に応じて発生する電圧を信号ＯＬＳＰとして出力する。同じく、ＭＯＳＦＥＴ１８のドレインとレベルシフト出力抵抗２０の共通接続点は、ＭＯＳＦＥＴ１８の動作状態に応じて発生する電圧を信号ＯＬＳＮとして出力する。これらの信号ＯＬＳＰおよび信号ＯＬＳＮは、ハイサイドロジック回路１０に入力される。ＭＯＳＦＥＴ１７、１８がオンすると、レベルシフト抵抗１９、２０に電流が流れて発生する電圧で信号ＯＬＳＰ、ＯＬＳＮはローレベルとなる。

【0022】

制御回路として機能するレベルシフト制御回路２３は、外部から入力される駆動信号に基づいて、レベルシフト回路１６を駆動制御する。レベルシフト制御回路２３は、ＡＮＤ回路２３ａ、ワンショットパルス回路２３ｂおよびＯＲ回路２３ｃを備えており、内部電源ＶＤから動作電源が供給される。

【0023】

ＡＮＤ回路２３ａの２つの入力端子には、それぞれレベルシフト回路１６から信号ＶＳＰおよび信号ＶＳＮが入力される。信号ＶＳＰおよび信号ＶＳＮは、前述のローサイドロジック回路１２のＮＡＮＤ回路１２ａの２つの入力端子にも入力される。ワンショットパルス回路２３ｂは、トリガ入力端子ＴｒがＡＮＤ回路２３ａの出力端子に接続され、出力端子ＯがＯＲ回路２３ｃの一方の入力端子に接続される。ワンショットパルス回路２３ｂのリセット端子ＲｅおよびＯＲ回路２３ｃの他方の入力端子には、端子Ｑから入力信号ＩＮＨが入力される。

【0024】

ＯＲ回路２３ｃの出力端子は、インバータ回路２４を介してＭＯＳＦＥＴ１８のゲートに接続されると共に、インバータ回路２４および２５を介してＭＯＳＦＥＴ１７のゲートに接続されている。インバータ回路２４の出力は信号ＩＬＳＰとしてＭＯＳＦＥＴ１７のゲートに与えられ、インバータ回路２５の出力は信号ＩＬＳＮとしてＭＯＳＦＥＴ１８のゲートに与えられる。

【0025】

ワンショットパルス回路２３ｂは、リセット端子Ｒｅの入力信号ＩＮＨがローレベルの状態で、トリガ入力端子Ｔｒに入力される信号がハイレベルになると、出力端子Ｏから一定時間ハイレベルの信号を出力する。また、ワンショットパルス回路２３ｂは、リセット端子Ｒｅにハイレベルの信号が入力されると、出力端子Ｏの出力信号をローレベルにリセットする。

【0026】

ＯＲ回路２３ｃは、ワンショットパルス回路２３ｂの出力信号あるいはハイサイドの入力信号ＩＮＨのいずれかがハイレベルであるときに、信号ＩＬＳＰはローレベルとなってＭＯＳＦＥＴ１７をオフさせ、信号ＩＬＳＮはハイレベルとなってＭＯＳＦＥＴ１８をオンさせる。また、ＯＲ回路２３ｃは、ワンショットパルス回路２３ｂの出力信号およびハイサイドの入力信号ＩＮＨのいずれもローレベルであるときに、信号ＩＬＳＰはハイレベルとなってＭＯＳＦＥＴ１７をオンさせ、信号ＩＬＳＮはローレベルとなってＭＯＳＦＥＴ１８をオフさせる。

【0027】

次に、上記構成の作用について、図２のタイムチャートも参照して説明する。モータなどの誘導性負荷を構成するコイル１には、ＭＯＳＦＥＴ２および３のオンオフ制御によって正方向および逆方向のいずれかに電流が流れる。ここで、中点ＮＰ側からコイル１側に電流が流れる図中矢印で示す方向を正方向とし、コイル１側から中点ＮＰ側に電流が流れる方向を逆方向とする。

【0028】

図２中（Ａ）はコイル１の電流の方向を示している。時刻ｔ０〜ｔ７を含む前半はコイル１の電流が正方向の場合で、ＭＯＳＦＥＴ２がオン状態のときには高圧直流電源４側からコイル１に電流が流れ、ＭＯＳＦＥＴ２がオフ状態のときにはＭＯＳＦＥＴ３の還流ダイオード３ａを介してグランド側から流れるか、ＭＯＳＦＥＴ３がオンして逆導通状態となってグランド側から流すかのいずれかの状態となる。

【0029】

一方、時刻ｔ８〜ｔ１７を含む図２（Ａ）の後半では、コイル１の電流が逆方向に流れる状態の場合で、ＭＯＳＦＥＴ３がオン状態のときにコイル１からグランド側に電流が流れ、ＭＯＳＦＥＴ３がオフ状態ではＭＯＳＦＥＴ２の還流ダイオード２ａを介して高圧直流電源４側に流れるか、ＭＯＳＦＥＴ２がオンして逆導通状態となって高圧直流電源４側に流すかのいずれかの状態となる。

【0030】

図２中（Ｂ）はＰＷＭ信号によるローサイドのＭＯＳＦＥＴ３をオンさせるための入力信号ＩＮＬを示している。一方、図２中（Ｃ）はＰＷＭ信号によるハイサイドのＭＯＳＦＥＴ２をオンさせるための入力信号ＩＮＨを示している。入力信号ＩＮＬとＩＮＨとは、互いにデッドタイムを挟んで交互にローサイドのＭＯＳＦＥＴ３とハイサイドのＭＯＳＦＥＴ２とをオンさせる信号である。

【0031】

次に、コイル１の電流ＩＬの電流方向に対して、入力信号ＩＮＬ、ＩＮＨの変化に伴う各部の信号変化と動作について説明する。まず、図２中、時刻ｔ０の直前においては、図２（Ｂ）、（Ｃ）に示すように、入力信号ＩＮＬおよびＩＮＨは共にローレベルとなるデッドタイムとなっている。デッドタイム以前のＭＯＳＦＥＴ３がオンしている状態では、コイル電流ＩＬはＭＯＳＦＥＴ３を介してコイル１側に流れており、デッドタイム期間中ではＭＯＳＦＥＴ３がオフしていることで、コイル電流ＩＬは還流ダイオード３ａを介して流れている状態となる。

【0032】

また、このようにコイル電流ＩＬがＭＯＳＦＥＴ３あるいは還流ダイオード３ａを介してコイル１側に流れている状態では、中点ＮＰの電位は、グランドレベルから還流ダイオード３ａの順方向電圧だけ下がった電圧であるから、ほぼグランドレベルとなっている。したがって、この状態では、直流電源６からダイオード８、抵抗９を介してコンデンサ７に充電されている状態であり、端子Ａには直流電源６の電圧が印加されている。

【0033】

そして、デッドタイムが終了して、時刻ｔ０で入力信号ＩＮＨがハイレベルに変化すると、レベルシフト制御回路２３のＯＲ回路２３ｃによりハイレベルの信号が出力される。これにより、図２（Ｄ）に示すように、インバータ回路２４、２５を介して出力される信号ＩＬＳＰはハイレベルとなり、ＭＯＳＦＥＴ１７はオン状態に移行する。一方、図２（Ｅ）に示すように、インバータ回路２４を介して出力される信号ＩＬＳＮはローレベルとなり、ＭＯＳＦＥＴ１８はオフ状態に移行する。

【0034】

時刻ｔ０でＭＯＳＦＥＴ１７がオン状態になることで、図２（Ｆ）に示すように、電流制限抵抗２１の端子電圧ＶＳＰはハイレベルに変化し、図２（Ｈ）に示すように、レベルシフト出力抵抗１９の端子電圧ＯＬＳＰはローレベルに変化する。また、時刻ｔ０でＭＯＳＦＥＴ１８がオフ状態になることで、図２（Ｇ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはローレベルに変化し、図２（Ｉ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはハイレベルに変化する。

【0035】

この結果、時刻ｔ１で、図２（Ｌ）に示すように、ハイサイドロジック回路１０においては、ＭＯＳＦＥＴ２のゲートにハイレベルのゲート信号ＶＧＨを出力してオンさせる。ＭＯＳＦＥＴ２がオン状態に移行することで、図２（Ｊ）に示すように、時刻ｔ１から時刻ｔ２にかけて、中点ＮＰの電位は高圧直流電源４の電圧ＶＨまで上昇するようになる。

【0036】

すると、時刻ｔ１の時点から中点ＮＰの電位が上昇することで、コンデンサ７、端子Ａ、レベルシフト出力抵抗１９、２０を介してＭＯＳＦＥＴ１７、１８に変位電流が流れるようになる。ＭＯＳＦＥＴ１７、１８は、ドレイン・ソース間の寄生容量を充電するための変位電流が流れることで、時刻ｔ１でレベルシフト出力抵抗２０の電圧降下が生じ、図２（Ｉ）に示すように端子電圧ＯＬＳＮがローレベルに変化し、図２（Ｇ）に示すように電流制限抵抗２２の端子電圧ＶＳＮがハイレベルに変化する。

【0037】

この結果、電流制限抵抗２１および２２の端子電圧ＶＳＰおよびＶＳＮが共にハイレベルになるので、レベルシフト制御回路２３においては、ＡＮＤ回路２３ａがハイレベルの信号を出力するようになる。しかし、ワンショットパルス回路２３ｂにおいては、この時点でリセット端子Ｒｅにハイレベルの入力信号ＩＮＨが入力されていることで、出力端子Ｏはローレベルの信号を出力した状態である。

【0038】

また、中点ＮＰが高圧直流電源４の電圧ＶＨ近傍まで上昇すると、端子Ｃも電圧ＶＨ近傍まで上昇している。このとき端子Ａには電圧ＶＨにコンデンサ７の端子間電圧すなわち直流電源６の電圧が加算された昇圧電圧が印加されるようになる。この結果、端子Ａ−Ｃ間には直流電源６の電圧に近い電圧が印加された状態が保持されている。

【0039】

そして、この後、ＭＯＳＦＥＴ１７、１８のドレイン・ソース間の寄生容量の充電が終了すると変位電流がゼロになる。このとき、ＭＯＳＦＥＴ１８がオフ状態であることから、時刻ｔ２では、図２（Ｇ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはローレベルに変化し、図２（Ｉ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはハイレベルに変化する。

【0040】

したがって、コイル電流ＩＬが正方向に流れている場合には、還流ダイオード３ａを介して流れていたものが、時刻ｔ０で入力信号ＩＮＨがハイレベルに変化したことで、時刻ｔ１でＭＯＳＦＥＴ２がオンして導通状態となって高圧直流電源４側からコイル電流ＩＬが流れるように変化する。

【0041】

次に、時刻ｔ３で入力信号ＩＮＨがハイレベルからローレベルに変化する場合の動作について説明する。図２（Ｃ）に示すように、時刻ｔ３で入力信号ＩＮＨがハイレベルからローレベルに変化すると、レベルシフト制御回路２３のＯＲ回路２３ｃは、ワンショットパルス回路２３ｂからの入力信号もローレベルであるからローレベルの信号を出力する。これにより、図２（Ｄ）に示すように、インバータ回路２４、２５を介して出力される信号ＩＬＳＰはローレベルとなり、ＭＯＳＦＥＴ１７はオフ状態に移行する。一方、図２（Ｅ）に示すように、インバータ回路２４を介して出力される信号ＩＬＳＮはハイレベルとなり、ＭＯＳＦＥＴ１８はオン状態に移行する。

【0042】

時刻ｔ３でＭＯＳＦＥＴ１７がオフ状態になることで、図２（Ｆ）に示すように、電流制限抵抗２１の端子電圧ＶＳＰはローレベルに変化し、図２（Ｈ）に示すように、レベルシフト出力抵抗１９の端子電圧ＯＬＳＰはハイレベルに変化する。また、時刻ｔ３でＭＯＳＦＥＴ１８がオン状態になることで、図２（Ｇ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはハイレベルに変化し、図２（Ｉ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはローレベルに変化する。

【0043】

この結果、図２（Ｌ）に示すように、ハイサイドロジック回路１０においては、時刻ｔ４にＭＯＳＦＥＴ２のゲートにローレベルのゲート信号ＶＧＨを出力してオフさせる。ＭＯＳＦＥＴ２がオフすることで、コイル電流ＩＬが流れ続けるために還流ダイオード３ａへの転流が発生し、還流ダイオード３ａを通じて流れるようになる。そして、ＭＯＳＦＥＴ２がオフ状態に移行することで、図２（Ｊ）に示すように、時刻ｔ４から時刻ｔ５にかけて、中点ＮＰの電位は高圧直流電源４の電圧ＶＨから還流ダイオード３ａの順方向電圧Ｖｆ分だけ負の電位まで下降するようになる。

【0044】

すると、時刻ｔ４の時点から中点ＮＰの電位が下降することで、ＭＯＳＦＥＴ１７、１８のドレイン・ソース間の寄生容量の電荷が、レベルシフト出力抵抗１９、２０、端子Ａ、コンデンサ７を介して変位電流が流れるようになる。これにより、時刻ｔ４でレベルシフト出力抵抗２０の電圧降下が生じ、図２（Ｉ）に示すように端子電圧ＯＬＳＮがハイレベルに変化し、図２（Ｇ）に示すように電流制限抵抗２２の端子電圧ＶＳＮがローレベルに変化する。

【0045】

電流制限抵抗２１および２２の端子電圧ＶＳＰおよびＶＳＮが共にローレベルになることで、ローサイドロジック回路１２においては、ＮＡＮＤ回路１２ａがハイレベルの信号を出力するようになる。このとき、ワンショットパルス回路１２ｂにおいては、リセット端子Ｒｅにローレベルの入力信号ＩＮＬが入力されていることで、出力端子Ｏはハイレベルの信号を出力するようになる。

【0046】

これにより、ＯＲ回路１２ｃからハイレベルの信号が出力され、図２（Ｋ）に示すように、時刻ｔ５で駆動回路１３を介してＭＯＳＦＥＴ３のゲートにハイレベルのゲート信号ＶＧＬが出力される。この結果、時刻ｔ５でＭＯＳＦＥＴ３がオン動作され、還流ダイオード３ａに流れていたコイル電流ＩＬは、オン状態のＭＯＳＦＥＴ３を流れるようになり、ダイオード損失が解消される。

【0047】

また、時刻ｔ５でＭＯＳＦＥＴ１７、１８の変位電流がなくなって中点ＮＰの電位がグランドレベルからダイオードの順方向電圧分だけ下がった電圧−Ｖｆに達すると、ＭＯＳＦＥＴ１８がオン状態であることから、時刻ｔ５では、図２（Ｇ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはローレベルに変化し、図２（Ｉ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはハイレベルに変化する。

【0048】

この後、図２（Ｂ）に示すように、時刻ｔ６でデッドタイムが終了して入力信号ＩＮＬがハイレベルに変化して時刻ｔ７でローサイドロジック回路１２においてＯＲ回路１２ｃにハイレベルの信号が入力される。しかし、この時点に達するまでの間、ワンショットパルス回路１２ｂは、入力端子Ｔｒからの入力信号がローレベルに変化しても、一定時間ハイレベルの信号を出力している。この結果、図２（Ｋ）に示すように、ＭＯＳＦＥＴ３のゲートには継続的にハイレベルのゲート信号ＶＧＬが与えられた状態となっているので、ＭＯＳＦＥＴ３はオン状態が保持されている。

【0049】

したがって、コイル電流ＩＬが正方向に流れている状態で、時刻ｔ４でＭＯＳＦＥＴ２がオン状態からオフ状態に変化した場合には、ＭＯＳＦＥＴ１７、１８のドレイン・ソース間の寄生容量に充電されている電荷の放電による変位電流によって時刻ｔ５でＭＯＳＦＥＴ３をオン動作させることができる。これにより、還流ダイオード３ａへの転流タイミングを検出することができ、時刻ｔ５から時刻ｔ７までの間（図２（Ｋ）の斜線領域）のデッドタイム中に還流ダイオード３ａに流れるのを回避して、オン状態のＭＯＳＦＥＴ３により逆方向に流すことでダイオード損失を低減することができるようになる。

【0050】

次に、時刻ｔ７までの期間と異なり、時刻ｔ８以降の状態における動作について説明する。時刻ｔ８の直前および以降では、コイル１の電流ＩＬの電流方向が上記の場合と反対の逆方向すなわちコイル１側から中点ＮＰ側に流れている状態である。ここで、時刻ｔ８の直前時点では、ＭＯＳＦＥＴ３がオン状態となっており、コイル電流ＩＬがコイル１からＭＯＳＦＥＴ３を通じてグランド側に向かって流れている状態である。

【0051】

時刻ｔ８で入力信号ＩＮＬがハイレベルからローレベルに変化する場合の動作について説明する。図２（Ｂ）に示すように、時刻ｔ８で入力信号ＩＮＬがハイレベルからローレベルに変化すると、ローサイドロジック回路１２のＯＲ回路１２ｃはローレベルの信号を出力する。これにより、図２（Ｋ）に示すように、時刻ｔ９で駆動回路１３からＭＯＳＦＥＴ３のゲートにローレベルのゲート信号ＶＧＬが与えられ、ＭＯＳＦＥＴ３はオフ状態に移行する。

【0052】

ＭＯＳＦＥＴ３がオフすることで、コイル電流ＩＬが流れ続けるために還流ダイオード２ａへの転流が発生し、コイル電流ＩＬは還流ダイオード２ａを通じて高圧直流電源４側に流れるようになる。そして、ＭＯＳＦＥＴ３がオフ状態に移行することで、図２（Ｊ）に示すように、時刻ｔ９から時刻ｔ１０にかけて、中点ＮＰの電位はグランドレベル近傍から高圧直流電源４の電圧ＶＨまで上昇するようになる。

【0053】

すると、時刻ｔ９の時点から中点ＮＰの電位が上昇することで、コンデンサ７、端子Ａ、レベルシフト出力抵抗１９、２０を介してＭＯＳＦＥＴ１７、１８に変位電流が流れるようになる。ＭＯＳＦＥＴ１７、１８は、ドレイン・ソース間の寄生容量を充電するための変位電流が流れることで、時刻ｔ９でレベルシフト出力抵抗１９の電圧降下が生じ、図２（Ｈ）に示すように端子電圧ＯＬＳＰがローレベルに変化し、図２（Ｆ）に示すように電流制限抵抗２１の端子電圧ＶＳＰがハイレベルに変化する。

【0054】

この結果、電流制限抵抗２１および２２の端子電圧ＶＳＰおよびＶＳＮが共にハイレベルになるので、レベルシフト制御回路２３においては、ＡＮＤ回路２３ａがハイレベルの信号を出力するようになる。ワンショットパルス回路２３ｂにおいては、リセット端子Ｒｅにローレベルの入力信号ＩＮＨが入力されていることで、出力端子Ｏから一定期間ハイレベルの信号を出力するようになる。

【0055】

これによって、レベルシフト回路１６は、図２（Ｄ）に示すように、時刻ｔ９でＭＯＳＦＥＴ１７のゲートにハイレベルのゲート信号ＩＬＳＰが与えられてオン動作し、図２（Ｅ）に示すように、ＭＯＳＦＥＴ１８のゲートにローレベルのゲート信号ＩＬＳＮが与えられてオフ動作する。これによって、図２（Ｈ）に示すように、時刻ｔ９でレベルシフト出力抵抗１９の出力信号ＯＬＳＰはローレベルとなり、図２（Ｉ）に示すように、レベルシフト出力抵抗２０の出力信号ＯＬＳＮはローレベルが保持された状態となる。ハイサイドロジック回路１０においては、ハイレベルの出力信号ＯＬＳＰおよびローレベルの出力信号ＯＬＳＮにより、図２（Ｌ）に示すように、時刻ｔ１０でハイレベルのゲート信号ＶＧＨを出力するようになる。この結果、ＭＯＳＦＥＴ２はオン状態に動作され、還流ダイオード２ａに流れていたコイル電流ＩＬはＭＯＳＦＥＴ２を通じて高圧直流電源４側に流れるようになる。

【0056】

また、時刻ｔ１０でＭＯＳＦＥＴ１７、１８の変位電流がなくなって中点ＮＰの電位が電圧ＶＨに達すると、ＭＯＳＦＥＴ１８がオフ状態であることから、時刻ｔ１０では、図２（Ｆ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはローレベルに変化し、図２（Ｈ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはハイレベルに変化する。

【0057】

この後、図２（Ｂ）に示すように、時刻ｔ１１でデッドタイムが終了して入力信号ＩＮＨがハイレベルに変化して時刻ｔ１２でレベルシフト制御回路２３においてＯＲ回路２３ｃにハイレベルの信号が入力される。しかし、この時点に達するまでの間、ワンショットパルス回路２３ｂは、入力端子Ｔｒからの入力信号がローレベルに変化しても、一定時間ハイレベルの信号を出力している。この結果、図２（Ｌ）に示すように、ＭＯＳＦＥＴ２のゲートには継続的にハイレベルのゲート信号ＶＧＨが与えられた状態となっているので、ＭＯＳＦＥＴ２はオン状態が保持されている。

【0058】

したがって、コイル電流ＩＬがコイル１から逆方向に流れている状態で、時刻ｔ８でＭＯＳＦＥＴ３がオン状態からオフ状態に変化した場合には、ＭＯＳＦＥＴ１７、１８のドレイン・ソース間の寄生容量への充電による変位電流によって時刻ｔ１０でＭＯＳＦＥＴ２をオン動作させることができる。これにより、還流ダイオード２ａへの転流タイミングを検出することができ、時刻ｔ１０から時刻ｔ１２までの間のデッドタイム中に還流ダイオード２ａに流れるのを回避してＭＯＳＦＥＴ２により流すことでダイオード損失を低減することができるようになる。

【0059】

この後、図２（Ｃ）に示すように、時刻ｔ１３で入力信号ＩＮＨがハイレベルからローレベルに変化すると、図２（Ｄ）に示すように、インバータ回路２４、２５を介して出力される信号ＩＬＳＰはローレベルとなり、ＭＯＳＦＥＴ１７はオフ状態に移行する。また、図２（Ｅ）に示すように、インバータ回路２４を介して出力される信号ＩＬＳＮはハイレベルとなり、ＭＯＳＦＥＴ１８はオン状態に移行する。

【0060】

時刻ｔ１３でＭＯＳＦＥＴ１７がオフ状態になることで、図２（Ｆ）に示すように、電流制限抵抗２１の端子電圧ＶＳＰはローレベルに変化し、図２（Ｈ）に示すように、レベルシフト出力抵抗１９の端子電圧ＯＬＳＰはハイレベルに変化する。また、時刻ｔ１３でＭＯＳＦＥＴ１８がオン状態になることで、図２（Ｇ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはハイレベルに変化し、図２（Ｉ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはローレベルに変化する。

【0061】

この結果、時刻ｔ１４で、図２（Ｌ）に示すように、ハイサイドロジック回路１０においては、ＭＯＳＦＥＴ２のゲートにローレベルのゲート信号ＶＧＨを出力してオフさせる。ＭＯＳＦＥＴ２がオフすることで、デッドタイム期間中となり、ＭＯＳＦＥＴ２を逆方向に流れていたコイル電流ＩＬは、還流ダイオード２ａを通じて流れるようになる。ここでは、中点ＮＰの電位は、コイル電流ＩＬが還流ダイオード２ａを通じて流れることで若干低下するが、ほぼ変化なしで電圧ＶＨに近い電位を保持しているので変位電流は発生しない。

【0062】

この後、デッドタイムが終了して、時刻ｔ１５で入力信号ＩＮＬがハイレベルに変化すると、ローサイドロジック回路１２のＯＲ回路１２ｃによりハイレベルの信号が出力される。これにより、時刻ｔ１６で、ローサイドロジック回路１２からＭＯＳＦＥＴ３のゲートにハイレベルのゲート信号ＶＧＬを出力してオンさせる。ＭＯＳＦＥＴ３がオン状態に移行することで、図２（Ｊ）に示すように、時刻ｔ１６から時刻ｔ１７にかけて、中点ＮＰの電位は電圧ＶＨからグランドレベルまで下降するようになる。

【0063】

すると、時刻ｔ１６時点から中点ＮＰの電位が下降することで、レベルシフト出力抵抗１９、２０、端子Ａ、コンデンサ７を介してＭＯＳＦＥＴ１７、１８のドレイン・ソース間の寄生容量に充電されている電荷を放電する変位電流が流れるようになる。これにより、時刻ｔ１７でレベルシフト出力抵抗２０の電圧降下が生じ、図２（Ｉ）に示すように端子電圧ＯＬＳＮがハイレベルに変化し、図２（Ｇ）に示すように電流制限抵抗２２の端子電圧ＶＳＮがローレベルに変化する。

【0064】

この後、ＭＯＳＦＥＴ１７、１８のドレイン・ソース間の寄生容量に充電されている電荷の放電が終了すると変位電流がゼロになる。このとき、ＭＯＳＦＥＴ１８がオン状態であることから、時刻ｔ１７では、図２（Ｇ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはハイレベルに変化し、図２（Ｉ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはローレベルに変化する。

【0065】

したがって、コイル電流ＩＬが逆方向に流れている場合には、還流ダイオード２ａを介して流れていたものが、時刻ｔ１５で入力信号ＩＮＬがハイレベルに変化したことで、時刻ｔ１６でＭＯＳＦＥＴ３がオンして流れるように変化する。

【0066】

このような本実施形態によれば、ＭＯＳＦＥＴ２および３の切換動作時に、コイル１が接続される中点ＮＰの電位が変化することを利用して、レベルシフト回路１６の高耐圧ＭＯＳＦＥＴ１７、１８に変位電流が流れる状態を検出するようにした。これにより、コイル１の通電方向のそれぞれに対して高耐圧用のダイオードを設けることなく、ダイオード転流タイミングを検出することができ、ＭＯＳＦＥＴ２および３の上下短絡を防止しつつ、デッドタイム期間中に還流ダイオード２ａ、３ａに流れる期間を短縮して損失を低減することができる。

【0067】

また、上記実施形態によれば、レベルシフト回路１６の高耐圧ＭＯＳＦＥＴ１７、１８に接続される電流制限抵抗２１、２２の端子電圧ＶＳＰ、ＶＳＮをモニタすることでローサイドのＭＯＳＦＥＴ３と還流ダイオード３ａのダイオード転流タイミングを検出するので、簡単な構成で実現することができる。

【0068】

さらに、上記実施形態によれば、レベルシフト回路１６の高耐圧ＭＯＳＦＥＴ１７、１８に接続される電流制限抵抗２１、２２の端子電圧ＶＳＰ、ＶＳＮをモニタして、レベルシフト制御回路２３によりレベルシフト回路１６を駆動させることでハイサイドのＭＯＳＦＥＴ２と還流ダイオード２ａのダイオード転流タイミングを検出するので、簡単な構成で迅速に動作させることができる。

【0069】

（第２実施形態）
図３および図４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、高耐圧ＩＣ３０として、ハイサイドロジック回路１０およびレベルシフト制御回路２３に代えて、制御回路としても機能するハイサイドロジック回路３１を設ける構成としている。

【0070】

すなわち、図３において、レベルシフト回路１６のＭＯＳＦＥＴ１７のゲートには、入力信号ＩＮＨが端子Ｑ、インバータ回路２４、２５を介して信号ＩＬＳＰとして与えられる。ＭＯＳＦＥＴ１８のゲートには、入力信号ＩＮＨが端子Ｑ、インバータ回路２４を介して信号ＩＬＳＮとして与えられる。

【0071】

また、ハイサイドロジック回路３１は、外部から入力される駆動信号に基づいて、駆動回路１１を介して端子ＢからＭＯＳＦＥＴ２のゲートにゲート電圧ＶＧＨを与える。ハイサイドロジック回路３１は、ＮＡＮＤ回路３１ａ、ワンショットパルス回路３１ｂおよびＯＲ回路３１ｃを備えており、コンデンサ７の端子間電圧により動作電源が供給される。

【0072】

ＮＡＮＤ回路３１ａの２つの入力端子には、レベルシフト回路１６のレベルシフト出力抵抗１９、２０の端子電圧である信号ＯＬＳＰおよび信号ＯＬＳＮが入力される。ワンショットパルス回路３１ｂは、トリガ入力端子ＴｒがＮＡＮＤ回路３１ａの出力端子が接続され、出力端子ＯがＯＲ回路３１ｃの一方の入力端子に接続される。ＯＲ回路３１ｃの出力端子は駆動回路１１を介して端子Ｂに接続されている。ワンショットパルス回路３１ｂのリセット端子ＲｅおよびＯＲ回路３１ｃの他方の入力端子には、端子Ｑからインバータ回路２４および２５を直列に介してハイサイドの入力信号ＩＮＨが入力される。

【0073】

ワンショットパルス回路３１ｂは、リセット端子Ｒｅの入力信号ＩＮＨがローレベルの状態で、トリガ入力端子Ｔｒに入力される信号がハイレベルになると、出力端子Ｏから一定時間ハイレベルの信号を出力する。また、ワンショットパルス回路３１ｂは、リセット端子Ｒｅにハイレベルの信号が入力されると、出力端子Ｏの出力信号をローレベルにリセットする。ＯＲ回路３１ｃは、ワンショットパルス回路３１ｂの出力信号あるいはハイサイドの入力信号ＩＮＨのいずれかがハイレベルであるときに駆動回路１１を介してＭＯＳＦＥＴ２のゲートにハイレベルのゲート信号ＶＧＨを出力する。

【0074】

次に、上記構成の作用について図４も参照して説明する。なお、この実施形態においては、時刻ｔ０から時刻ｔ７までの動作は、第１実施形態と同じである。
すなわち、時刻ｔ０から時刻ｔ２までの期間では、コイル電流ＩＬが正方向に流れている場合で、還流ダイオード３ａを介して流れていたものが、時刻ｔ０で入力信号ＩＮＨがハイレベルに変化したことで、時刻ｔ１でＭＯＳＦＥＴ２がオンして流れるように変化する動作である。

【0075】

また、時刻ｔ３から時刻ｔ７の期間では、コイル電流ＩＬが正方向に流れている状態で、時刻ｔ４でＭＯＳＦＥＴ２がオン状態からオフ状態に変化した場合には、ＭＯＳＦＥＴ１７、１８のドレイン・ソース間の寄生容量に充電されている電荷の放電による変位電流によって時刻ｔ５でＭＯＳＦＥＴ３をオン動作させることができる。これにより、還流ダイオード３ａへの転流タイミングを検出することができ、時刻ｔ５から時刻ｔ７までの間（図４（Ｋ）の斜線領域）のデッドタイム中に還流ダイオード３ａに流れるのを回避してＭＯＳＦＥＴ３により流すことで損失を低減することができるようになる。

【0076】

次に、時刻ｔ７までの期間と異なり、時刻ｔ８以降の状態における動作について説明する。時刻ｔ８の直前および以降では、コイル１の電流ＩＬの電流方向が上記の場合と反対の逆方向すなわちコイル１側から中点ＮＰ側に流れている状態である。ここで、時刻ｔ８の直前時点では、ＭＯＳＦＥＴ３がオン状態となっており、コイル電流ＩＬがコイル１からＭＯＳＦＥＴ３を通じてグランド側に向かって流れている状態である。

【0077】

時刻ｔ８で入力信号ＩＮＬがハイレベルからローレベルに変化する場合の動作について説明する。入力信号ＩＮＬがハイレベルからローレベルに変化すると、ローサイドロジック回路１２のＯＲ回路１２ｃはローレベルの信号を出力する。これにより、図４（Ｋ）に示すように、時刻ｔ９で駆動回路１３からＭＯＳＦＥＴ３のゲートにローレベルのゲート信号ＶＧＬが与えられ、ＭＯＳＦＥＴ３はオフ状態に移行する。

【0078】

これにより、還流ダイオード２ａへの転流が発生し、コイル電流ＩＬはコイル１から還流ダイオード２ａを介して高圧直流電源４側に流れるようになる。このため、中点ＮＰの電位は時刻ｔ９から時刻１０にかけてグランドレベルから高圧直流電源４の電圧ＶＨに上昇するようになる。

【0079】

すると、時刻ｔ９の時点から中点ＮＰの電位が上昇することで、コンデンサ７、端子Ａ、レベルシフト出力抵抗１９、２０を介してＭＯＳＦＥＴ１７、１８に変位電流が流れるようになる。ＭＯＳＦＥＴ１７、１８は、ドレイン・ソース間の寄生容量を充電するための変位電流が流れることで、時刻ｔ９でレベルシフト出力抵抗１９の電圧降下が生じ、図４（Ｈ）に示すように端子電圧ＯＬＳＰがローレベルに変化し、図４（Ｆ）に示すように電流制限抵抗２１の端子電圧ＶＳＰがハイレベルに変化する。

【0080】

この結果、レベルシフト出力抵抗１９、２０の端子電圧ＯＬＳＰ、ＯＬＳＮが共にローレベルになるので、ＮＡＮＤ回路３１ａはハイレベルの信号を出力するようになる。ワンショットパルス回路３１ｂにおいては、リセット端子Ｒｅにローレベルの入力信号ＩＮＨが入力されていることで、出力端子Ｏから一定期間ハイレベルの信号を出力するようになる。

【0081】

これによって、ハイサイドロジック回路３１は、時刻ｔ１０でハイレベルのゲート信号ＶＧＨを出力するようになる。この結果、ＭＯＳＦＥＴ２はオン状態に動作され、還流ダイオード２ａに流れていたコイル電流ＩＬはＭＯＳＦＥＴ２を流れるようになる。

【0082】

なお、時刻ｔ１０では、電流制限抵抗２１および２２の端子電圧ＶＳＰおよびＶＳＮが共にハイレベルになるので、ローサイドロジック回路１２においては、ＮＡＮＤ回路１２ａがローレベルの信号を出力するようになる。ワンショットパルス回路１２ｂにおいては、リセット端子Ｒｅにローレベルの入力信号ＩＮＬが入力されていることで、出力端子Ｏの出力信号はローレベルとなる。しかし、既に、時刻ｔ１０で、ＭＯＳＦＥＴ３は、入力信号ＩＮＬによりゲートにローレベルのゲート信号ＶＧＬが与えられ、オフ状態に移行しているので、動作に変化は生じない。

【0083】

また、時刻ｔ１０でＭＯＳＦＥＴ１７、１８の変位電流がなくなって中点ＮＰの電位が電圧ＶＨに達すると、ＭＯＳＦＥＴ１８がオフ状態であることから、時刻ｔ１０では、図４（Ｆ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはローレベルに変化し、図４（Ｈ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはハイレベルに変化する。

【0084】

この後、図４（Ｂ）に示すように、時刻ｔ１１でデッドタイムが終了して入力信号ＩＮＨがハイレベルに変化して時刻ｔ１２でハイサイドロジック回路３１においてＯＲ回路３１ｃにハイレベルの信号が入力される。しかし、この時点に達するまでの間、ワンショットパルス回路３１ｂは、入力端子Ｔｒからの入力信号がローレベルに変化しても、一定時間ハイレベルの信号を出力している。この結果、図４（Ｌ）に示すように、ＭＯＳＦＥＴ２のゲートには継続的にハイレベルのゲート信号ＶＧＨが与えられた状態となっているので、ＭＯＳＦＥＴ２はオン状態が保持されている。

【0085】

したがって、コイル電流ＩＬがコイル１から逆方向に流れている状態で、時刻ｔ８でＭＯＳＦＥＴ３がオン状態からオフ状態に変化した場合には、ＭＯＳＦＥＴ１７、１８のドレイン・ソース間の寄生容量への充電による変位電流によって時刻ｔ１０でＭＯＳＦＥＴ２をオン動作させることができる。これにより、時刻ｔ１０から時刻ｔ１２までの間のデッドタイム中に還流ダイオード２ａに流れるのを回避してＭＯＳＦＥＴ２により流すことで損失を低減することができるようになる。

【0086】

この後、時刻ｔ１３で入力信号ＩＮＨがハイレベルからローレベルに変化すると、図４（Ｄ）に示すように、インバータ回路２４、２５を介して出力される信号ＩＬＳＰはローレベルとなり、ＭＯＳＦＥＴ１７はオフ状態に移行する。また、図４（Ｅ）に示すように、インバータ回路２４を介して出力される信号ＩＬＳＮはハイレベルとなり、ＭＯＳＦＥＴ１８はオン状態に移行する。

【0087】

時刻ｔ１３でＭＯＳＦＥＴ１７がオフ状態になることで、図４（Ｆ）に示すように、電流制限抵抗２１の端子電圧ＶＳＰはローレベルに変化し、図４（Ｈ）に示すように、レベルシフト出力抵抗１９の端子電圧ＯＬＳＰはハイレベルに変化する。また、時刻ｔ１３でＭＯＳＦＥＴ１８がオン状態になることで、図４（Ｇ）に示すように、電流制限抵抗２２の端子電圧ＶＳＮはハイレベルに変化し、図４（Ｉ）に示すように、レベルシフト出力抵抗２０の端子電圧ＯＬＳＮはローレベルに変化する。

【0088】

この結果、時刻ｔ１４で、図４（Ｌ）に示すように、ハイサイドロジック回路３１においては、ＭＯＳＦＥＴ２のゲートにローレベルのゲート信号ＶＧＨを出力してオフさせる。ＭＯＳＦＥＴ２がオフすることで、デッドタイム期間中となり、ＭＯＳＦＥＴ２を逆方向に流れていたコイル電流ＩＬは、還流ダイオード２ａを通じて流れるようになる。ここでは、中点ＮＰの電位は、コイル電流ＩＬが還流ダイオード２ａを通じて流れることで若干低下するが、ほぼ変化なしで電圧ＶＨに近い電位を保持している。

【0089】

この後、デッドタイムが終了して、時刻ｔ１５で入力信号ＩＮＬがハイレベルに変化した場合には、第１実施形態と同様の動作をすることで、コイル電流ＩＬが逆方向に流れている場合には、還流ダイオード２ａを介して流れていたものが、時刻ｔ１５で入力信号ＩＮＬがハイレベルに変化したことで、時刻ｔ１６でＭＯＳＦＥＴ３がオンして流れるように変化する。

【0090】

したがって、このような第２実施形態によっても、第１実施形態と同様の効果を得ることができる。
また、第２実施形態によれば、レベルシフト回路１６の高耐圧ＭＯＳＦＥＴ１７、１８に変位電流が流れる状態をハイサイドロジック回路３１により検出してハイサイドのＭＯＳＦＥＴ２をオン動作させるようにした。これにより、第１実施形態におけるように、レベルシフト回路１６の動作を待って検出する場合に比べて、還流ダイオード２ａの導通時間をさらに低減することができる。

【0091】

（第３実施形態）
図５は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、高耐圧ＩＣ４０の構成として、高耐圧ＩＣ５の構成中に、ハイサイド素子であるＭＯＳＦＥＴ２およびローサイド素子であるＭＯＳＦＥＴ３を取り込んだ構成としている。

【0092】

すなわち、図５において、集積回路装置としての高耐圧ＩＣ４０は、８個の端子Ａ〜Ｄ、Ｐ〜Ｓを備えている。ここで、端子Ｄは高圧直流電源４の負極端子とともにグランドに接続される。誘導性負荷であるコイル１の一端子は、高耐圧ＩＣ４０の端子Ｃに接続される。昇圧用のコンデンサ７は、高耐圧ＩＣ４０の端子Ａ−Ｃ間に接続され、直流電源６の正極端子はダイオード８および抵抗９を直列に介して端子Ａに接続される。

【0093】

高耐圧ＩＣ４０は、内部にコイル１に給電するためのＮチャンネル型のＭＯＳＦＥＴ２および３が作り込まれた構成である。ＭＯＳＦＥＴ２および３の共通接続点を中点ＮＰとして端子Ｃに接続されている。高耐圧ＩＣ４０の他の内部構成については、第１実施形態と同じである。

【0094】

したがって、このような第３実施形態によっても第１実施形態と同様の作用効果を得ることができる。
なお、この実施形態では、第１実施形態の構成を適用する場合で説明したが、これに限らず、第２実施形態の構成を適用することもできる。

【0095】

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

【0096】

ハイサイド素子およびローサイド素子は、ＭＯＳＦＥＴ２および３の場合を示したが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）や、バイポーラトランジスタなどの場合でも適用することができる。

【0097】

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0098】

図面中、１はコイル（誘導性負荷）、２はＮチャンネル型のＭＯＳＦＥＴ（ハイサイド素子）、３はＮチャンネル型のＭＯＳＦＥＴ（ローサイド素子）、２ａ、３ａは還流ダイオード、４は高圧直流電源、５、３０、４０は高耐圧ＩＣ（集積回路装置）、７は昇圧用のコンデンサ、１０ハイサイドロジック回路、１２はローサイドロジック回路（制御回路）、１２ｂ、２３ｂ、３１ｂはワンショットタイマ回路、１６はレベルシフト回路、１７、１８はＮチャンネル型の高耐圧ＭＯＳＦＥＴ（スイッチング素子）、１９、２０はレベルシフト出力抵抗、２１、２２は電流制限抵抗、２３はレベルシフト制御回路（制御回路）、３１はハイサイドロジック回路（制御回路）である。

【図1】

【図2】

【図3】

【図4】

【図5】