特許第6939568号(P6939568)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソニーグループ株式会社の特許一覧
<>
  • 特許6939568-半導体装置および撮像装置 図000002
  • 特許6939568-半導体装置および撮像装置 図000003
  • 特許6939568-半導体装置および撮像装置 図000004
  • 特許6939568-半導体装置および撮像装置 図000005
  • 特許6939568-半導体装置および撮像装置 図000006
  • 特許6939568-半導体装置および撮像装置 図000007
  • 特許6939568-半導体装置および撮像装置 図000008
  • 特許6939568-半導体装置および撮像装置 図000009
  • 特許6939568-半導体装置および撮像装置 図000010
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6939568
(24)【登録日】2021年9月6日
(45)【発行日】2021年9月22日
(54)【発明の名称】半導体装置および撮像装置
(51)【国際特許分類】
   H01L 25/10 20060101AFI20210909BHJP
   H01L 25/11 20060101ALI20210909BHJP
   H01L 25/18 20060101ALI20210909BHJP
   H01L 25/065 20060101ALI20210909BHJP
   H01L 25/07 20060101ALI20210909BHJP
   H01L 27/146 20060101ALI20210909BHJP
   H04N 5/335 20110101ALI20210909BHJP
【FI】
   H01L25/14 Z
   H01L25/08 H
   H01L27/146 D
   H04N5/335
【請求項の数】8
【全頁数】16
(21)【出願番号】特願2017-561538(P2017-561538)
(86)(22)【出願日】2016年11月30日
(86)【国際出願番号】JP2016085576
(87)【国際公開番号】WO2017122449
(87)【国際公開日】20170720
【審査請求日】2019年10月7日
(31)【優先権主張番号】特願2016-6517(P2016-6517)
(32)【優先日】2016年1月15日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000002185
【氏名又は名称】ソニーグループ株式会社
(74)【代理人】
【識別番号】100112955
【弁理士】
【氏名又は名称】丸島 敏一
(72)【発明者】
【氏名】村井 誠
【審査官】 豊島 洋介
(56)【参考文献】
【文献】 国際公開第2014/175133(WO,A1)
【文献】 特開2004−356138(JP,A)
【文献】 特開2002−016182(JP,A)
【文献】 特開2005−079408(JP,A)
【文献】 特開2001−274324(JP,A)
【文献】 特開2014−138119(JP,A)
【文献】 特開2009−070882(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L21/339
25/00 −25/07
25/10 −25/11
25/16 −25/18
27/14 −27/148
27/30
29/762
H04N 5/30 − 5/378
(57)【特許請求の範囲】
【請求項1】
照射された光に応じた信号を出力する撮像素子と当該撮像素子に電気的に接続される第1の配線とが配置される第1の基板を備える第1のパッケージと、
前記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第2の配線と前記処理回路を封止する封止材とが配置される第2の基板を備えて前記撮像素子と前記封止材とが対向して非接触に配置される第2のパッケージと、
前記第1の配線および前記第2の配線を電気的に接続する接続部と
を具備する撮像装置。
【請求項2】
前記第1のパッケージは、ガラスにより構成される前記第1の基板を備える請求項記載の撮像装置。
【請求項3】
前記第1のパッケージは、前記第1の基板を透過して照射された光に応じた信号を出力する前記撮像素子が配置される前記第1の基板を備える請求項記載の撮像装置。
【請求項4】
前記第1の基板を介して光学画像を前記撮像素子に結像するレンズモジュールをさらに具備する請求項記載の撮像装置。
【請求項5】
前記接続部は、半田により構成される請求項1記載の撮像装置。
【請求項6】
前記接続部は、前記第1の基板および前記第2の基板の間隔を規定するためのスペーサを備える請求項5記載の撮像装置。
【請求項7】
前記第2の配線と電気的に接続されて前記半田とは異なる温度により半田付けが行われる第2の半田により構成される第2の接続部をさらに具備する請求項5または6に記載の撮像装置。
【請求項8】
前記第2のパッケージは、前記第2の配線に電気的に接続される導電性部材が前記封止材に形成された開口部にさらに配置される前記第2の基板を備え、
前記接続部は、前記導電性部材を介して前記第1の配線および前記第2の配線を電気的に接続する
請求項1記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、半導体装置および撮像装置に関する。詳しくは、半導体チップが実装された半導体装置および撮像装置に関する。
【背景技術】
【0002】
従来、複数の半導体チップを接合して積層し、小型化を図った半導体装置が使用されている。具体的には、撮像装置において、光電変換素子を有する画素が2次元格子状に配置されて構成された撮像素子チップと、この撮像素子チップから出力された画像信号を処理する画像処理チップとが、ぞれぞれの製造プロセスに基づいて個別に製造される。その後、これらを接合して積層することにより、小型化された撮像装置が使用されている。例えば、これらの半導体チップ同士を接着剤により接合して積層するシステムが提案されている(例えば、特許文献1参照。)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2010−245506号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上述の従来技術では、半導体チップ同士を接合するためこれらが熱的に結合し、半導体チップへの熱伝導の影響を受けやすいという問題がある。すなわち、発熱量の大きな半導体チップで発生した熱により、他方の半導体チップの温度が上昇し、性能の劣化を招くという問題がある。上述の撮像装置においては、高速に動作するとともに集積度が比較的高い画像処理チップは、発熱量が大きい。一方、光電変換素子を有する撮像素子チップは、温度の上昇に伴って熱雑音が増加するという性質がある。このように、上述の撮像装置においては、これらの半導体チップが接合されているため、画像処理チップからの熱伝導により撮像素子チップの温度が上昇し、熱雑音が増加して信号対ノイズ比(S/N比)が低下することとなる。
【0005】
本技術はこのような状況に鑑みて生み出されたものであり、半導体チップが実装された半導体装置において、半導体チップへの熱伝導の影響を軽減しながら半導体装置を小型化することを目的とする。
【課題を解決するための手段】
【0006】
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、信号を出力する半導体チップと当該半導体チップに電気的に接続される第1の配線とが配置される第1の基板を備える第1のパッケージと、上記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第2の配線と上記処理回路を封止する封止材とが配置される第2の基板を備えて上記半導体チップと上記封止材とが対向して非接触に配置される第2のパッケージと、上記第1の配線および上記第2の配線を電気的に接続する接続部とを具備する半導体装置である。これにより、半導体チップと封止材とが対向して非接触に配置されるという作用をもたらす。処理回路と半導体チップとの間における熱伝導の阻害が想定される。
【0007】
また、この第1の側面において、上記接続部は、半田により構成されてもよい。これにより、第1の配線および第2の配線が半田により接続されるという作用をもたらす。
【0008】
また、この第1の側面において、上記接続部は、上記第1の基板および上記第2の基板の間隔を規定するためのスペーサを備えてもよい。これにより、第1の基板および第2の基板の間隔が規定されるという作用をもたらす。
【0009】
また、この第1の側面において、上記第2の配線と電気的に接続されて上記半田とは異なる温度により半田付けが行われる第2の半田により構成される第2の接続部をさらに具備してもよい。これにより、接続部および第2の接続部は、半田付け温度が異なる半田によりそれぞれ構成されるという作用をもたらす。
【0010】
また、この第1の側面において、上記第2のパッケージは、上記第2の配線に電気的に接続される導電性部材が上記封止材に形成された開口部にさらに配置される上記第2の基板を備え、上記接続部は、上記導電性部材を介して上記第1の配線および上記第2の配線を電気的に接続してもよい。これにより、封止材の開口部に配置された導電性部材を介して第1の配線および第2の配線が接続されるという作用をもたらす。
【0011】
また、本技術の第2の側面は、照射された光に応じた信号を出力する撮像素子と当該撮像素子に電気的に接続される第1の配線とが配置される第1の基板を備える第1のパッケージと、上記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第2の配線と上記処理回路を封止する封止材とが配置される第2の基板を備えて上記撮像素子と上記封止材とが対向して非接触に配置される第2のパッケージと、上記第1の配線および上記第2の配線を電気的に接続する接続部とを具備する撮像装置である。これにより、撮像素子と封止材とが対向して非接触に配置されるという作用をもたらす。
【0012】
また、この第2の側面において、上記第1のパッケージは、ガラスにより構成される上記第1の基板を備えてもよい。これにより、第1の基板がガラスにより構成されるという作用をもたらす。
【0013】
また、この第2の側面において、上記第1のパッケージは、上記第1の基板を透過して照射された光に応じた信号を出力する上記撮像素子が配置される上記第1の基板を備えてもよい。これにより、第1の基板を介して撮像素子に光が照射されるという作用をもたらす。
【0014】
また、この第2の側面において、上記第1の基板を介して光学画像を上記撮像素子に結像するレンズモジュールをさらに具備してもよい。これにより、レンズモジュールが撮像素子に配置されるという作用をもたらす。
【発明の効果】
【0015】
本技術によれば、半導体チップが実装された半導体装置において、半導体チップへの熱伝導の影響を軽減しながら半導体装置を小型化するという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【0016】
図1】本技術の第1の実施の形態における撮像装置10の構成例を示す図である。
図2】本技術の第1の実施の形態における撮像素子パッケージ100の製造工程の一例を示す図である。
図3】本技術の第1の実施の形態における画像処理パッケージ200の製造工程の一例を示す図である。
図4】本技術の第1の実施の形態における画像処理パッケージ200の製造工程の一例を示す図である。
図5】本技術の第1の実施の形態における撮像装置10の製造工程の一例を示す図である。
図6】本技術の第2の実施の形態における撮像装置10の構成例を示す図である。
図7】本技術の第3の実施の形態における撮像装置10の構成例を示す図である。
図8】本技術の第4の実施の形態における撮像装置10の構成例を示す図である。
図9】本技術の第5の実施の形態における撮像装置10の構成例を示す図である。
【発明を実施するための形態】
【0017】
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(ビアプラグを使用する場合の例)
2.第2の実施の形態(ビアプラグを省略した場合の例)
3.第3の実施の形態(スペーサを有する第1の接続部を使用する場合の例)
4.第4の実施の形態(撮像素子基板に設けた凹部に撮像素子を配置する場合の例)
5.第5の実施の形態(レンズモジュールを搭載した撮像装置の例)
【0018】
<1.第1の実施の形態>
[半導体装置の構成]
図1は、本技術の第1の実施の形態における撮像装置10の構成例を示す図である。同図は、カメラ等に使用する撮像装置の構成を表した断面図である。この撮像装置10は、撮像素子パッケージ100と、画像処理パッケージ200と、第1の接続部300と、第2の接続部400とを備える。
【0019】
撮像素子パッケージ100は、撮像素子を有するパッケージである。この撮像素子パッケージ100は、撮像素子基板110と、第1の配線120と、バンプ130と、撮像素子140と、接着剤150と、保護膜160とを備える。なお、撮像素子パッケージ100は、請求の範囲に記載の第1のパッケージの一例である。
【0020】
撮像素子140は、照射された光を電気信号に変換する光電変換素子を有する画素が2次元格子状に配置されて構成された半導体チップである。この撮像素子140は、照射された光に応じた信号である画像信号を出力する。また、同図の撮像素子140には、撮像素子基板110を介して光が照射される。このため、撮像素子140は画素が配置された面である受光面を撮像素子基板110に向けて配置され、撮像素子基板110には透過性を有する基板が使用される。
【0021】
バンプ130は、撮像素子140および第1の配線120を電気的に接続するものである。このバンプ130は、例えば、撮像素子140上に柱状に形成された銅(Cu)等の金属や半田により構成することができる。具体的には、めっきにより形成された柱状の銅(Cu)およびニッケル(Ni)等の表面に半田の皮膜を形成したバンプまたは金ワイヤーにより形成されたスタッドバンプを使用することができる。
【0022】
撮像素子基板110は、撮像素子140等が実装される基板である。この撮像素子基板110は、透明な基材、例えば、ガラスにより構成される。また、この撮像素子基板110として撮像素子140と熱膨張係数が略等しいガラス、例えば、パイレックス(登録商標)を使用することにより、温度変化に伴って発生する応力を軽減すことができる。なお、撮像素子基板110は、請求の範囲に記載の第1の基板の一例である。
【0023】
第1の配線120は、撮像素子140と電気的に接続されて撮像素子140からの電気信号を伝達する配線である。同図における第1の配線120は、バンプ130を介して撮像素子140と電気的に接続される。この第1の配線120は、銅(Cu)等の金属の膜により構成することができる。また、第1の配線120には、後述する保護膜160の開口部に半田付け性の向上および半田付け面における過剰な合金層の形成の防止を目的とする皮膜を形成することができる。この皮膜は、例えば、順に積層されたニッケル(Ni)および金(Au)により構成することができる。なお、ストレス緩和層(不図示)を第1の配線120と撮像素子基板110との間に配置することもできる。第1の配線120および撮像素子基板110の熱膨張係数の違いに起因する第1の配線120の剥離や撮像素子基板110におけるクラックの発生を防止するためである。
【0024】
接着剤150は、撮像素子140を撮像素子基板110に固着するものである。この接着剤150は、撮像素子140の周縁部に配置され、撮像素子140を固定することにより、バンプ130による撮像素子140および第1の配線120の接続を補強する。また、撮像素子基板110とともに撮像素子140の受光面を気密封止する。この接着剤150には、例えば、エポキシ接着剤を使用することができる。
【0025】
保護膜160は、第1の配線120を保護する膜である。この保護膜160には、例えば、ソルダーレジストにより構成された膜を使用することができる。また、上述のストレス緩和層を配置する場合には、ストレス緩和層と同じ材料の保護膜160を使用する。両者の熱膨張係数の違いによる保護膜160等の剥離を防止するためである。なお、保護膜160には、後述する第1の接続部300と第1の配線120とが接続される部分に開口部が形成される。
【0026】
画像処理パッケージ200は、撮像素子140から出力された画像信号を処理する処理回路を有するパッケージである。この画像処理パッケージ200は、画像処理基板210と、第2の配線220と、バンプ230と、画像処理チップ240と、保護膜260と、封止材270と、ビアプラグ280とを備える。なお、画像処理パッケージ200は、請求の範囲に記載の第2のパッケージの一例である。
【0027】
画像処理チップ240は、撮像素子140が出力した画像信号を処理するものである。この画像処理チップ240は、撮像素子140を制御するための制御信号の出力と、撮像素子140から出力された画像信号の処理とを行う。画像信号の処理には、例えば、撮像素子140により出力されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。なお、画像処理チップ240は、請求の範囲に記載の処理回路の一例である。
【0028】
バンプ230は、画像処理チップ240および第2の配線220を電気的に接続するものである。このバンプ230は、バンプ130と同様の構成にすることができる。なお、同図の画像処理パッケージ200は、画像処理チップ240をフリップチップ実装した場合の例を表したものであるが、画像処理チップ240をワイヤボンディングにより実装することもできる。この場合には、バンプ230の代わりにボンディングワイヤを使用して画像処理チップ240と第2の配線220とを接続する。
【0029】
画像処理基板210は、撮像素子140を駆動するための画像処理チップ240等の電子回路が実装される基板である。この電子回路は、画像処理チップ240と抵抗およびキャパシタ等の受動部品(不図示)とにより構成される電子回路である。画像処理基板210は、例えば、ガラス含有エポキシ樹脂により形成された基板を使用することができる。この際、撮像素子基板110の熱膨張係数と略等しい熱膨張係数の基板を使用すると好適である。後述する第1の接続部300への応力の集中を防止し、接続の信頼性を向上させることができるためである。また、この画像処理基板210として撮像素子基板110と同じ基材であるガラスを使用することもできる。なお、同図の画像処理基板210は、両面に第2の配線220が配置された構成であるが、これに限定されるものではなく、絶縁層と配線層が積層された多層板を使用することもできる。なお、画像処理基板210は、請求の範囲に記載の第2の基板の一例である。
【0030】
第2の配線220は、画像処理チップ240と電気的に接続されて画像処理チップ240に電気信号を伝達する配線である。この第2の配線220には、第1の配線120と同様に銅(Cu)等の金属の膜により構成された配線を使用することができる。また、この第2の配線220は、画像処理基板210の両面に形成される。なお、画像処理基板210の表面および裏面に配置された第2の配線220は、スルーホール(不図示)等により相互に接続することができる。
【0031】
保護膜260は、第2の配線220を保護する膜である。この保護膜260には、保護膜160と同様に、ソルダーレジストにより構成された膜を使用することができる。また、保護膜260は、画像処理基板210の両面に配置される。さらに、この保護膜260は、後述するビアプラグ280が配置される部分と第2の接続部400が配置される部分とに開口部が形成されている。
【0032】
封止材270は、画像処理チップ240等の画像処理基板210に実装された電子部品を封止するものである。この封止材270には、例えば、フィラーを含有するエポキシ樹脂をモールド成型することにより形成された封止材を使用することができる。また、封止材270には、後述するビアプラグ280が配置される部分に開口部が形成されている。
【0033】
ビアプラグ280は、封止材270に形成された開口部に配置されて第2の配線220に電気的に接続されるものである。このビアプラグ280は、例えば、封止材270に形成された開口部に充填された半田により構成することができる。同図のビアプラグ280は、保護膜260および封止材270に形成された開口部に配置される。なお、ビアプラグ280は、請求の範囲に記載の導電性部材の一例である。
【0034】
第1の接続部300は、第1の配線120および第2の配線220を電気的に接続するものである。同図の第1の接続部300は、ビアプラグ280を介して第1の配線120および第2の配線220を電気的に接続する。この第1の接続部300により、撮像素子パッケージ100が画像処理パッケージ200に固定される。この際、撮像素子140と封止材270とが対向し、互いに非接触となるように配置されて、両者が固定される。第1の接続部300として、例えば、球状に形成された半田を使用することができる。この第1の接続部300は、撮像素子パッケージ100および画像処理パッケージ200の間に複数配置される。なお、第1の接続部300は、請求の範囲に記載の接続部の一例である。
【0035】
第2の接続部400は、第2の配線220に電気的に接続されて撮像装置10の外部の回路、例えば、カメラにおけるメイン基板に実装された電気回路との間で電気信号のやり取りを行うものである。この第2の接続部400は、画像処理チップ240により処理された画像信号の外部回路への出力や撮像装置10において消費される電源の外部回路からの供給等に使用される。第1の接続部300と同様に、この第2の接続部400として、球状に形成された半田を使用することができる。また、この第2の接続部400は、保護膜260に形成された開口部において第2の配線220と接続される。
【0036】
撮像素子140により出力された画像信号は、バンプ130、第1の配線120、第1の接続部300、ビアプラグ280、第2の配線220およびバンプ230を順に経由して画像処理チップ240に入力される。また、画像処理チップ240により処理された画像信号は、バンプ230、第2の配線220および第2の接続部400を順に経由して撮像装置10の外部に出力される。
【0037】
近年における4K画像等の高解像度化に伴い、撮像素子140が有する画素数が増加し、画像処理チップ240における処理時間の短縮が必要になっている。このため、高速に動作する画像処理チップ240を使用して、撮像装置10における単位時間当たりの画像信号の処理能力の向上が図られている。このような画像処理チップ240は、消費電力が大きく、温度上昇も大きい。一方、撮像素子140の光電変換素子は、高温環境下において信号対ノイズ比(S/N比)が低下する等性能が劣化するという性質がある。画像処理チップ240において発生した熱の影響による撮像素子140の性能の低下を防止するため、熱の伝導を低減する必要がある。このため、同図の撮像装置10では、撮像素子140と封止材270とを非接触に配置し、撮像素子140と封止材270との間に空隙600を設ける。これにより、熱伝導の経路を第1の接続部300のみに限定して撮像素子140と画像処理チップ240との間の熱の伝導を阻害する。また、空隙600に発生する対流による撮像素子140等の冷却が可能となり、撮像素子140の温度の上昇を低減することができる。また、撮像素子基板110に熱伝導率が低いガラス基板を使用することにより、撮像素子140に伝導する熱をさらに低減することができる。これらにより、画像処理チップ240において発生した熱の影響による撮像素子140の性能の低下を防止することができる。
【0038】
また、撮像素子140と画像処理チップ240とが対向する位置に近接して配置され、これらの近傍に配置された第1の接続部300により信号の伝達が行われるため、撮像装置10を小型化することができる。例えば、撮像素子140の厚みおよびバンプ130の高さをそれぞれ0.12mmおよび0.03mmと想定した場合、これらの合計は、0.15mmになる。これに対し、直径が0.2mmの第1の接続部300を配置することにより、撮像素子140および封止材270の間隔は、約0.05mmの幅にすることができる。この場合、第1の接続部300の配置のピッチは、0.4mmにすることができる。さらに、同図に表したように、第1の接続部300を撮像素子140および画像処理チップ240の近傍に隣接して配置する。これらにより、撮像素子140および画像処理チップ240を平面に配置して1つのパッケージに実装する場合と比較して、撮像装置10を小型化することができる。また、撮像素子140と画像処理チップ240との間における信号の伝達経路を短くすることができ、高い周波数の信号の伝達が可能になる。このため、画像処理チップの処理速度を向上させることができる。
【0039】
また、同図の撮像装置10は、撮像素子パッケージ100および画像処理パッケージ200を第1の接続部300により接続する前に、これらのパッケージにおいて電気的および光学的な試験を行うことができる。これにより、撮像装置10の歩留まりを向上させることができる。
【0040】
撮像素子140および画像処理チップ240を異なるプロセスにより製造することが可能なため、それぞれの半導体チップに最適なプロセスを選択することができる。例えば、画像処理チップ240は、主にデジタル回路により構成され、回路規模が大きいとともに高速動作が要求される。このため、微細化されたCMOS(Complementary Metal Oxide Semiconductor)技術が適用されて、製造される。一方、撮像素子140は、光電変換された電気信号を増幅して出力するアナログ回路が主体になるため、画像処理チップ240のような高速CMOS技術の必要はなく、低コストの技術により製造が可能である。このように、撮像素子140および画像処理チップ240をそれぞれ最適なプロセスにより製造することができる。このため、両者を1つの半導体チップに形成する場合と比較して、必要な性能を維持しながら全体の製造コストを低下させることができる。
【0041】
なお、第1の接続部300と第2の接続部400とは、半田付け温度が異なる半田を使用すると好適である。具体的には、撮像装置10の製造工程において第1の接続部300および第2の接続部400のうち先に半田付けが行われる接続部に比較的半田付け温度が高い半田を使用する。後述する撮像装置10の製造工程においては、第1の接続部300の方が第2の接続部400より先に半田付けが行われるため、第1の接続部300に比較的半田付け温度が高い半田、例えば、錫(Sn)−銀(Ag)−銅(Cu)半田を使用することができる。また、第2の接続部400には、比較的半田付け温度が低い半田、例えば、錫(Sn)−亜鉛(Zn)−ビスマス(Bi)半田を使用することができる。これにより、第2の接続部400の半田付けを行う際の第1の接続部300の再溶解を防止することができ、撮像素子パッケージ100の位置ずれ等の不具合の発生を防止することができる。
【0042】
[半導体装置の製造方法]
図2は、本技術の第1の実施の形態における撮像素子パッケージ100の製造工程の一例を示す図である。まず、撮像素子基板110に第1の配線120および保護膜160を順に形成する(同図におけるa)。次に、撮像素子140を実装する(同図におけるb)。これは、撮像素子140を第1の配線120上に位置合わせして搭載し、リフロー炉に投入して半田付けすることにより行うことができる。次に、撮像素子140の周縁部に接着剤150を塗布し、硬化させる(同図におけるc)。これにより、撮像素子パッケージ100を製造することができる。その後、保護膜160の開口部に第1の接続部300を配置して半田付けを行う(同図におけるd)。
【0043】
図3は、本技術の第1の実施の形態における画像処理パッケージ200の製造工程の一例を示す図である。まず、画像処理基板210に第2の配線220および保護膜260を順に形成する(同図におけるa)。次に、画像処理チップ240を実装する(同図におけるb)。これは、撮像素子140の実装と同様に行うことができる。次に、封止材270をモールド成型により形成する(同図におけるc)。
【0044】
図4は、本技術の第1の実施の形態における画像処理パッケージ200の製造工程の一例を示す図である。封止材270が形成された画像処理パッケージ200において、封止材270に開口部271を形成する(同図におけるd)。これは、例えば、封止材270に炭酸ガスレーザを照射してアブレーションを生じさせ、照射された部分の封止材270を除去することにより行うことができる。次に、開口部271にビアプラグ280を配置する(同図におけるe)。これは、例えば、球状に形成された半田およびフラックスを開口部271に配置し、リフロー炉によりこの半田を溶解させることにより形成すことができる。これにより、画像処理パッケージ200を製造することができる。
【0045】
図5は、本技術の第1の実施の形態における撮像装置10の製造工程の一例を示す図である。まず、第1の接続部300が配置された撮像素子パッケージ100を画像処理パッケージ200の上に配置する。この際、画像処理パッケージ200のビアプラグ280と第1の接続部300とを位置合わせして配置する。これにより、撮像素子パッケージ100の撮像素子140と画像処理パッケージ200の画像処理チップ240とが対向して配置される。この際、撮像素子140と封止材270とは非接触の状態に保持される。その後、リフロー炉により第1の接続部300と第2の配線220との間の半田付けを行う(同図におけるa)。次に、画像処理パッケージ200の保護膜260の開口部に第2の接続部400を配置する(同図におけるb)。これは、半田付けにより行うことができる。以上の工程により、撮像装置10を製造することができる。
【0046】
なお撮像装置10の製造工程は、上述の例に限定されるものではない。例えば、カメラ等のメイン基板に第2の接続部400を介して画像処理パッケージ200を配置する。次に、第1の接続部300を介して撮像素子パッケージ100を画像処理パッケージ200に配置する製造工程にすることもできる。この場合には、第1の接続部300に比較的半田付け温度が低い半田を使用し、第2の接続部400に比較的半田付け温度が高い半田を使用することができる。また、撮像装置10を例に挙げて、本技術の実施の形態について説明したが、これ以外の半導体装置に対して本技術を適用することも可能である。
【0047】
このように、本技術の第1の実施の形態では、撮像素子140と画像処理チップ240とが対向する位置に近接して配置されるとともに撮像素子140と画像処理チップ240の周囲の封止材270とが非接触に配置される。これにより、撮像素子140への熱伝導の影響を軽減しながら撮像装置10を小型化することができる。
【0048】
<2.第2の実施の形態>
上述の実施の形態では、封止材270に形成したビアプラグ280を介して第1の配線120および第2の配線220を電気的に接続していた。これに対し、本技術の第2の実施の形態では、第1の接続部300が第1の配線120および第2の配線220の間を直接接続する。これにより、ビアプラグ280を省略し、撮像装置10の構成を簡略化することができる。
【0049】
[半導体装置の構成]
図6は、本技術の第2の実施の形態における撮像装置10の構成例を示す図である。同図の撮像装置10は、以下の点で図1において説明した撮像装置10と異なる。まず、封止材270が画像処理チップ240の周辺部のみに限定して配置され、第1の接続部300はビアプラグ280を介さず、直接第1の配線120および第2の配線220を接続する。このため、同図における撮像装置10は、ビアプラグ280を備える必要がない。
【0050】
これ以外の撮像装置10の構成は図1において説明した撮像装置10と同様であるため、説明を省略する。
【0051】
このように、本技術の第2の実施の形態によれば、第1の接続部300により第1の配線120および第2の配線220を直接接続することによりビアプラグ280を省略し、撮像装置10の構成を簡略化することができる。
【0052】
<3.第3の実施の形態>
上述の第2の実施の形態では、半田により構成された第1の接続部300を使用していた。これに対し、本技術の第3の実施の形態では、スペーサを有する第1の接続部300を使用して接続を行う。これにより、第1の基板110および第2の基板210の間隔を規定することができ、撮像素子140および封止材270の接触を防止することができる。
【0053】
[半導体装置の構成]
図7は、本技術の第3の実施の形態における撮像装置10の構成例を示す図である。同図の撮像装置10は、第1の接続部300の内部にスペーサ310を有する点で、図6において説明した撮像装置10と異なる。
【0054】
スペーサ310は、第1の基板110および第2の基板210の間隔を規定するものである。このスペーサ310として、球状のエポキシ樹脂を使用することができる。このように、本技術の第3の実施の形態における第1の接続部300は、スペーサ310を内部に有する半田により構成される。
【0055】
スペーサ310を使用することにより、第1の基板110および第2の基板210の間隔が規定される。これにより、第1の接続部300による半田付けを行う際、撮像素子140および封止材270の接触を防止することができる。また、画像処理基板210に対する撮像素子基板110の傾きの精度を向上させることができる。
【0056】
これ以外の撮像装置10の構成は図6において説明した撮像装置10と同様であるため、説明を省略する。
【0057】
このように、本技術の第3の実施の形態によれば、第1の基板110および第2の基板210の間隔がスペーサ310により規定されるため、半田付けの際の撮像素子140および封止材270の接触を防止することができる。
【0058】
<4.第4の実施の形態>
上述の第1の実施の形態では、平板の撮像素子基板110を使用していた。これに対し、本技術の第4の実施の形態では、凹部を有する撮像素子基板110を使用し、この凹部に撮像素子140を配置する。これにより、撮像素子140および封止材270の間隔を広くすることができ、撮像素子140の温度の上昇を低減することができる。
【0059】
[半導体装置の構成]
図8は、本技術の第4の実施の形態における撮像装置10の構成例を示す図である。同図の撮像装置10は、凹部を有する撮像素子基板110を使用し、この凹部に撮像素子140を配置する点で、図1において説明した撮像装置10と異なる。
【0060】
同図に表したように、本技術の第4の実施の形態における撮像素子パッケージ100は、撮像素子基板110に設けられた凹部に第1の配線120を延展し、撮像素子140をこの凹部に埋め込んで実装する。これにより、撮像素子140および封止材270の間隔を広くすることができ、撮像素子140の温度の上昇をより低減することができる。また、図1において説明した撮像装置10と同等の間隔にする場合には、第1の接続部300をより小型化して狭ピッチに配置することが可能となる。これにより、撮像素子パッケージ100のサイズを小さくすることができる。
【0061】
これ以外の撮像装置10の構成は図1において説明した撮像装置10と同様であるため、説明を省略する。
【0062】
このように、本技術の第4の実施の形態によれば、撮像素子140および封止材270の間隔を広くすることができ、撮像素子140の温度の上昇を低減することができる。
【0063】
<5.第5の実施の形態>
上述の実施の形態では、撮像素子パッケージ100および画像処理パッケージ200により構成された撮像装置を想定していた。これに対し、本技術の第5の実施の形態では、レンズモジュールを配置した撮像装置を想定する。これにより、レンズモジュールが配置された撮像装置において、撮像素子140への熱伝導の影響を軽減しながら撮像装置10を小型化することができる。
【0064】
[撮像装置の構成]
図9は、本技術の第5の実施の形態における撮像装置10の構成例を示す図である。この撮像装置10は、レンズモジュール500をさらに備える点で、図1において説明した撮像装置10と異なる。
【0065】
レンズモジュール500は、撮像素子140に対して光学画像を結像するものである。このレンズモジュール500は、レンズ510と、レンズ保持部520とを備える。
【0066】
レンズ510は、光を収束するものである。レンズ保持部520は、レンズ510を保持するものである。なお、レンズ保持部520には、レンズ510の位置を変更して焦点位置を調整するレンズ駆動機構を配置することもできる。
【0067】
レンズモジュール500は、撮像素子基板110上に配置される。このように、撮像素子基板110にレンズモジュール500を配置すると、撮像素子基板110にたわみを生じて撮像素子140が変形し、撮像素子140の性能に影響を及ぼす場合がある。しかし、ガラスにより構成された撮像素子基板110を使用することにより、撮像素子基板110のたわみを削減することができ、撮像素子140への影響を軽減することができる。ガラスは高い剛性を有する基材であり、たわみを生じ難いためである。また、ガラスにより構成された撮像素子基板110に赤外光カットフィルタを配置することにより、レンズモジュール500の赤外光カットフィルタを省略することができ、レンズモジュール500を低コスト化することも可能である。
【0068】
これ以外の撮像装置10の構成は図1において説明した撮像装置10と同様であるため、説明を省略する。
【0069】
このように、本技術の第5の実施の形態によれば、レンズモジュール500を備えた撮像装置10において、撮像素子140への熱伝導の影響を軽減しながら撮像装置10を小型化することができる。
【0070】
以上説明したように、本技術の実施の形態によれば、撮像素子140と画像処理チップ240の周囲の封止材270とが非接触に配置されるため、撮像装置10を小型化しながら撮像素子140への熱伝導の影響を軽減することができる。これにより、撮像素子140の性能の低下を防止することができる。
【0071】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【0072】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、CD(Compact Disc)、MD(MiniDisc)、DVD(Digital Versatile Disc)、メモリカード、ブルーレイディスク(Blu-ray(登録商標)Disc)等を用いることができる。
【0073】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【0074】
なお、本技術は以下のような構成もとることができる。
(1)信号を出力する半導体チップと当該半導体チップに電気的に接続される第1の配線とが配置される第1の基板を備える第1のパッケージと、
前記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第2の配線と前記処理回路を封止する封止材とが配置される第2の基板を備えて前記半導体チップと前記封止材とが対向して非接触に配置される第2のパッケージと、
前記第1の配線および前記第2の配線を電気的に接続する接続部と
を具備する半導体装置。
(2)前記接続部は、半田により構成される前記(1)に記載の半導体装置。
(3)前記接続部は、前記第1の基板および前記第2の基板の間隔を規定するためのスペーサを備える前記(2)に記載の半導体装置。
(4)前記第2の配線と電気的に接続されて前記半田とは異なる温度により半田付けが行われる第2の半田により構成される第2の接続部をさらに具備する前記(2)または(3)に記載の半導体装置。
(5)前記第2のパッケージは、前記第2の配線に電気的に接続される導電性部材が前記封止材に形成された開口部にさらに配置される前記第2の基板を備え、
前記接続部は、前記導電性部材を介して前記第1の配線および前記第2の配線を電気的に接続する
前記(1)に記載の半導体装置。
(6)照射された光に応じた信号を出力する撮像素子と当該撮像素子に電気的に接続される第1の配線とが配置される第1の基板を備える第1のパッケージと、
前記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第2の配線と前記処理回路を封止する封止材とが配置される第2の基板を備えて前記撮像素子と前記封止材とが対向して非接触に配置される第2のパッケージと、
前記第1の配線および前記第2の配線を電気的に接続する接続部と
を具備する撮像装置。
(7)前記第1のパッケージは、ガラスにより構成される前記第1の基板を備える前記(6)に記載の撮像装置。
(8)前記第1のパッケージは、前記第1の基板を透過して照射された光に応じた信号を出力する前記撮像素子が配置される前記第1の基板を備える前記(7)に記載の撮像装置。
(9)前記第1の基板を介して光学画像を前記撮像素子に結像するレンズモジュールをさらに具備する前記(8)に記載の撮像装置。
【符号の説明】
【0075】
10 撮像装置
100 撮像素子パッケージ
110 撮像素子基板
120 第1の配線
130、230 バンプ
140 撮像素子
150 接着剤
160、260 保護膜
200 画像処理パッケージ
210 画像処理基板
220 第2の配線
240 画像処理チップ
270 封止材
271 開口部
280 ビアプラグ
300 第1の接続部
310 スペーサ
400 第2の接続部
500 レンズモジュール
510 レンズ
520 レンズ保持部
600 空隙
図1
図2
図3
図4
図5
図6
図7
図8
図9