(58)【調査した分野】(Int.Cl.,DB名)
前記出力論理選択情報の設定値に基づいて、前記フラグ情報の値を論理反転するか否かを選択する論理反転選択回路をさらに備える、請求項3に記載のリアルタイムクロックモジュール。
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、リアルタイムクロックモジュール(リアルタイムクロック装置)が搭載される電子機器やシステムにおいて、制御装置(MPU)は汎用入出力(GPIO:General Purpose Input/Output)端子を介して他の装置(デバイス)を制御する場合がある。しかしながら、制御装置が多くの装置を制御する必要がある電子機器やシステムを想定した場合、使用可能な汎用入出力端子の数が不足するおそれがあった。
【0005】
本発明のいくつかの態様によれば、装置の制御に利用可能なリアルタイムクロックモジュールを提供することができる。また、本発明のいくつかの態様によれば、当該リアルタイムクロックモジュールを用いた電子機器、移動体及び情報処理システムを提供することができる。
【課題を解決するための手段】
【0006】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【0007】
[適用例1]
本適用例に係るリアルタイムクロックモジュールは、クロック信号に基づいて計時データを生成する計時回路と、出力端子と、前記出力端子からの信号の出力を制御するための出力制御情報と、前記出力端子から出力される信号の値が設定される出力値情報と、を記憶する記憶部と、前記出力制御情報の設定値と前記出力値情報の設定値とを受信するためのインターフェース回路と、を備え、前記出力制御情報の設定値が第1の設定値であるときに、前記出力端子から前記出力値情報の設定値に基づく第1の信号を出力する。
【0008】
本適用例に係るリアルタイムクロックモジュールは、インターフェース回路を介して出力制御情報の設定値と出力値情報の設定値とを受信し、出力制御情報の設定値が第1の設定値であるときに、出力端子から出力値情報の設定値に基づく第1の信号を出力する。従って、外部装置は、本適用例に係るリアルタイムクロックモジュールに対して、インターフェース回路を介して、出力制御情報の設定値を第1の設定値にすると共に出力値情報を
所望の設定値にすることで、出力端子から出力される第1の信号の値を自在に制御することができるので、当該出力端子に接続される他の装置の制御を行うことができる。このように、本適用例に係るリアルタイムクロックモジュールは、装置の制御に利用可能である。
【0009】
[適用例2]
上記適用例に係るリアルタイムクロックモジュールにおいて、前記記憶部は、前記リアルタイムクロックモジュールの動作状態を示すフラグ情報をさらに記憶し、前記出力制御情報の設定値が第2の設定値であるときに、前記出力端子から前記フラグ情報に基づく第2の信号を出力してもよい。
【0010】
本適用例に係るリアルタイムクロックモジュールは、インターフェース回路を介して出力制御情報の設定値と出力値情報の設定値とを受信し、出力制御情報の設定値が第2の設定値であるときに、出力端子からリアルタイムクロックモジュールの動作状態を示すフラグ情報に基づく第2の信号を出力する。従って、外部装置は、本適用例に係るリアルタイムクロックモジュールに対して、インターフェース回路を介して、出力制御情報の設定値を第2の設定値にすることで、出力端子から出力される第2の信号に基づいて、リアルタイムクロックモジュールの動作状態を認識することができる。
【0011】
[適用例3]
上記適用例に係るリアルタイムクロックモジュールにおいて、前記記憶部は、前記フラグ情報が所定の値であるときに前記第2の信号がハイレベルになるかローレベルになるかを選択するための出力論理選択情報をさらに記憶し、前記インターフェース回路は、前記出力論理選択情報の設定値を受信してもよい。
【0012】
本適用例に係るリアルタイムクロックモジュールによれば、第2の信号が供給される装置の仕様に合わせて、フラグ情報の値と第2の信号の極性との関係を選択することができる。
【0013】
[適用例4]
上記適用例に係るリアルタイムクロックモジュールは、前記出力論理選択情報の設定値に基づいて、前記フラグ情報の値を論理反転するか否かを選択する論理反転選択回路をさらに備えてもよい。
【0014】
本適用例に係るリアルタイムクロックモジュールによれば、簡単な設定及び簡単な回路構成により、フラグ情報の値と第2の信号の極性との関係を選択することができる。
【0015】
[適用例5]
本適用例に係る電子機器は、上記のいずれかのリアルタイムクロックモジュールと、前記リアルタイムクロックモジュールに前記出力制御情報の設定値と前記出力値情報の設定値とを送信する制御装置と、前記リアルタイムクロックモジュールの前記出力端子から出力される前記第1の信号に基づいて制御される制御対象装置と、を備えている。
【0016】
本適用例に係る電子機器によれば、制御装置は、リアルタイムクロックモジュールに対して、インターフェース回路を介して、出力制御情報の設定値を第1の設定値にすると共に出力値情報を所望の設定値にすることで、リアルタイムクロックモジュールの出力端子から出力される第1の信号に基づいて制御対象装置を自在に制御することができる。このように、本適用例によれば、制御装置は、計時動作を行うリアルタイムクロックモジュールを利用して制御対象装置の制御を行うことが可能であるので、例えば、信頼性の高い電子機器をより低コストで実現することも可能である。
【0017】
[適用例6]
本適用例に係る移動体は、上記のいずれかのリアルタイムクロックモジュールを備えている。
【0018】
本適用例によれば、計時動作を行うリアルタイムクロックモジュールを利用して装置の制御を行うことが可能であるので、例えば、信頼性の高い移動体をより低コストで実現することも可能である。
【0019】
[適用例7]
本適用例に係る情報処理システムは、リアルタイムクロックモジュールと、制御装置と、を備え、前記リアルタイムクロックモジュールは、クロック信号に基づいて計時データを生成する計時回路と、出力端子と、前記出力端子からの信号の出力を制御するための出力制御情報と、前記出力端子から出力される信号の値が設定される出力値情報と、を記憶する記憶部と、前記制御装置から前記出力制御情報の設定値と前記出力値情報の設定値とを受信するためのインターフェース回路と、を備え、前記出力制御情報の設定値が第1の設定値であるときに、前記出力端子から前記出力値情報の設定値に基づく第1の信号を出力し、前記制御装置は、前記リアルタイムクロックモジュールに前記出力制御情報の設定値を送信する。
【0020】
本適用例に係る情報処理システムによれば、制御装置は、リアルタイムクロックモジュールに対して、インターフェース回路を介して、出力制御情報の設定値を第1の設定値にすると共に出力値情報を所望の設定値にすることで、リアルタイムクロックモジュールの出力端子から出力される第1の信号の値を自在に制御することができるので、当該出力端子に接続される他の装置の制御を行うことができる。
【0021】
[適用例8]
上記適用例に係る情報処理システムにおいて、前記記憶部は、前記リアルタイムクロックモジュールの動作状態を示すフラグ情報をさらに記憶し、前記出力制御情報が第2の設定値であるときに、前記出力端子から前記フラグ情報に基づく第2の信号を出力し、前記制御装置は、第1の動作モードと、前記第1の動作モードよりも低消費電力である第2の動作モードとを有し、前記第1の動作モードから前記第2の動作モードに移行する前に、前記リアルタイムクロックモジュールに前記出力制御情報の設定値として前記第2の設定値を送信し、前記第2の動作モードから前記第1の動作モードに移行した後に、前記リアルタイムクロックモジュールに前記出力制御情報の設定値として前記第1の設定値を送信してもよい。
【0022】
本適用例に係る情報処理システムによれば、制御装置は、第1の動作モードであるときにリアルタイムクロックモジュールの出力端子から第1の信号を出力させ、第2の動作モードであるときにリアルタイムクロックモジュールの出力端子から第2の信号を出力させることができる。従って、本適用例に係る情報処理システムによれば、制御装置は、第1の動作モードのときは第1の信号に基づいて他の装置の制御を行うことができると共に、第2の動作モードのときは第2の信号に基づいてリアルタイムクロックモジュールの動作状態を認識することができる。
【発明を実施するための形態】
【0024】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【0025】
1.リアルタイムクロックモジュール
図1は、本実施形態のリアルタイムクロックモジュール1の機能ブロック図である。
図1に示すように、リアルタイムクロックモジュール1は、発振回路10、分周回路20、計時回路30、記憶部40、タイムスタンプ回路50、電圧低下検出回路60、発振異常検出回路70、アラーム回路80、時刻更新検出回路90、タイマー回路100、インターフェース回路110、電源切替回路120、レギュレーター130、フラグ選択回路140、論理反転選択回路150及び出力制御回路160を含んで構成されている。ただし、リアルタイムクロックモジュール1は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【0026】
電源切替回路120は、リアルタイムクロックモジュール1の各部の電源電圧(動作電圧)として、電源端子VDDから所定の電圧値以上の電源電圧が供給されている時は当該電源電圧を出力し、当該電源電圧が所定の電圧値未満になると、電源端子VDD2から供給され電源電圧を出力するように切り替える。そして、電源切替回路120が出力する電源電圧は、リアルタイムクロックモジュール1の各部に供給され、各部が動作する。すなわち、リアルタイムクロックモジュール1は、電源切替回路120により、電源端子VDDから所望の電源電圧が供給されない状態でも電源端子VDD2から供給される電源電圧によって計時動作を継続することができる。
【0027】
レギュレーター130は、電源切替回路120が出力する電源電圧から所定の電圧値の安定化された定電圧を生成する。レギュレーター130が生成する定電圧は、電源電圧として発振回路10に供給される。
【0028】
発振回路10は、レギュレーター130から供給される定電圧を電源電圧として発振動作を行うことによりクロック信号CLK0を生成する。
【0029】
例えば、発振回路10は、振動子と、振動子の出力信号を増幅して振動子にフィードバックする増幅回路とを含んで構成される。発振回路10は、振動子として音叉型水晶振動子、ATカット水晶振動子、SCカット水晶振動子等を用いた水晶発振回路であってもよいし、振動子としてSAW(Surface Acoustic Wave)共振子や水晶振動子以外の圧電振動子を用いた発振回路であってもよい。また、発振回路10は、振動子としてシリコン半導体を材料とするMEMS(Micro Electro Mechanical Systems)振動子を用いた発振回路であってもよい。振動子は、圧電効果によって励振されてもよいし、クーロン力(静電気力)によって駆動されてもよい。
【0030】
発振回路10から出力されるクロック信号CLK0は、分周回路20に供給される。ただし、リアルタイムクロックモジュール1は、発振回路10を省略して、外部から分周回路20にクロック信号CLK0が供給されるようにしても良い。分周回路20は、クロック信号CLK0を分周することにより、所望の周波数を有するクロック信号CLK1を生成する。分周回路20は、分周比を2のN乗として、N数のT型フリップフロップが直列に接続される構成であってもよい。
【0031】
クロック信号CLK1は、計時回路30に供給されると共に、タイマー回路100に供給される。計時回路30は、クロック信号CLK1に基づいて計時動作を行うことにより、例えば、秒単位の時刻を表す計時データ〜年単位の時刻を表す計時データを生成する。例えば、計時回路30は、クロック信号CLK1の周波数が1Hzであり、クロック信号CLK1のパルス数を60回カウントする毎に桁上げ信号を出力すると共に、リセットされるカウンター(秒カウンター)のカウント値に基づき秒単位の時刻を表す計時データを生成してもよい。また、計時回路30は、秒カウンターからの桁上げ信号の数を60回カウントする毎に桁上げ信号を出力すると共に、リセットされるカウンター(分カウンター)のカウント値に基づき分単位の時刻を表す計時データを生成してもよい。計時回路30は、時単位、日単位、曜日単位、月単位、年単位の各時刻データについても、それぞれ、前段からの桁上げ信号の数を所定数カウントする毎に後段への桁上げ信号を出力すると共に、リセットされるカウンターのカウント値に基づいて生成してもよい。なお、計時回路30は、1秒未満の単位(例えば、1/100秒単位や1/1000秒単位)の時刻データを生成してもよい。この場合、クロック信号CLK1の周波数は1Hzよりも高い周波数(例えば、4096Hz)とすればよい。
【0032】
また、計時回路30は、高精度な計時を実現するために発振回路10の周波数温度特性を補償する温度補償回路を有していてもよい。
【0033】
記憶部40は、例えば、イベント時刻レジスター41、アラーム設定レジスター42、時刻更新設定レジスター43、タイマー設定レジスター44、フラグレジスター45及び出力設定レジスター46を含むレジスター群と、発振回路10の周波数調整データ等の制御用の各種データを記憶する不揮発性メモリー(不図示)とを含んで構成される。不揮発性メモリーに記憶されている各データは、リアルタイムクロックモジュール1の起動時に、不揮発性メモリーから各レジスター(不図示)に転送されて保持され、各レジスターに保持されたデータに従って、リアルタイムクロックモジュール1の各部が制御される。不揮発性メモリーは、例えば、EEPROM(Electrically Erasable Programmable Read-Only Memory)やフラッシュメモリーなどの書き換え可能な種々の不揮発性メモリーであってもよいし、ワンタイムPROM(One Time Programmable Read Only Memory)のような書き換え不可能な種々の不揮発性メモリーであってもよい。
【0034】
インターフェース回路110は、リアルタイムクロックモジュール1と外部装置(不図示)との間の通信のためのインターフェース回路であり、外部装置から各種のコマンドを受信し、受信したコマンドに従って、記憶部40に対する各種のデータの書き込みや読み出し、計時回路30からの計時データの読み出し等を行う。本実施形態では、インターフェース回路110は、I
2C(Inter-Integrated Circuit)バス対応のインターフェース回路であり、外部装置から入力端子SCLにシリアルクロック信号が入力され、外部装置に対して入出力端子SDAを介してシリアルデータが入出力される。ただし、インターフェース回路110は、例えば、SPI(Serial Peripheral Interface)バス等のI
2Cバス以外の各種のシリアルバス対応のインターフェース回路であってもよいし、パラレルバス対応のインターフェース回路であってもよい。
【0035】
本実施形態では、インターフェース回路110は、アドレスが指定された計時データ読
み出しコマンドを受信すると、受信したコマンドにおいて指定されたアドレスに従い、計時回路30が生成した秒単位の時刻を表す計時データ〜年単位の時刻を表す計時データの少なくとも一部を取得して外部装置に送信する。また、インターフェース回路110は、アドレスと設定値が指定されたレジスター書き込みコマンドを受信すると、受信したコマンドにおいて指定されたアドレスが割り当てられたレジスター(アラーム設定レジスター42、時刻更新設定レジスター43、タイマー設定レジスター44、出力設定レジスター46等)に指定された設定値を書き込む。また、インターフェース回路110は、アドレスが指定されたレジスター読み出しコマンドを受信すると、受信したコマンドにおいて指定されたアドレスが割り当てられたレジスター(イベント時刻レジスター41、フラグレジスター45等)から記憶されている値を読み出す。
【0036】
タイムスタンプ回路50は、リアルタイムクロックモジュール1の外部にあるイベント検出装置(不図示)から入力端子EVINに供給されるイベント検出信号に応答して、計時回路30が生成する計時データ内の必要なものをイベント時刻レジスター41に格納する。これにより、リアルタイムクロックモジュール1は、イベント検出装置によりイベントが検出された時刻を記録することができる。また、タイムスタンプ回路50は、入力端子EVINにイベント検出信号が供給されると、フラグレジスター45の所定のビット(フラグビットEVF)をアクティブ(例えば、ハイレベル)に設定する。すなわち、フラグビットEVFがアクティブ(ハイレベル)であることは、イベント検出装置によってイベントが検出されたことを示す。
【0037】
電圧低下検出回路60は、電源切替回路120が出力する電源電圧が低下したことを検出し、フラグレジスター45の所定のビット(フラグビットVDET)をアクティブ(例えば、ハイレベル)に設定する。例えば、電圧低下検出回路60は、電源切替回路120が出力する電源電圧が所定の電圧値未満であるときに電源電圧が低下したことを検出してもよい。ここで、所定の電圧値は、例えば、リアルタイムクロックモジュール1の動作保証電圧の下限値よりも高く、かつ、計時回路30による高精度な計時を維持することが保証される電圧の下限値(例えば、温度補償回路の動作保証電圧の下限値)以下である。すなわち、フラグビットVDETがアクティブ(ハイレベル)であることは、計時データの信頼性がやや低いことを示す。
【0038】
発振異常検出回路70は、レギュレーター130が出力する定電圧(発振回路10の電源電圧)が低下したこと及び発振回路10の発振が停止したことを検出し、フラグレジスター45の所定のビット(フラグビットVLF)をアクティブ(例えば、ハイレベル)に設定する。例えば、発振異常検出回路70は、レギュレーター130が出力する定電圧が所定の電圧値未満であるときに電源電圧が低下したことを検出し、所定時間中のクロック信号CLK0のパルス数がゼロであるときに発振が停止したことを検出してもよい。ここで、所定の電圧値は、例えば、発振回路10の動作保証電圧の下限値である。すなわち、フラグビットVLFがアクティブ(ハイレベル)であることは、計時データの信頼性が極めて低い(使用不可である)ことを示す。
【0039】
アラーム回路80は、計時回路30の計時データがアラーム設定レジスター42に設定されている計時データと一致したことを検出し、フラグレジスター45の所定のビット(フラグビットAF)をアクティブ(例えば、ハイレベル)に設定する。すなわち、アラーム回路80は、アラーム設定レジスター42の設定に基づく時刻でフラグビットAFをアクティブ(ハイレベル)に設定する。
【0040】
時刻更新検出回路90は、時刻更新設定レジスター43によって指定される計時データが更新されるタイミングを検出し、フラグレジスター45の所定のビット(フラグビットUF)をアクティブ(例えば、ハイレベル)に設定する。時刻更新設定レジスター43に
よって指定される計時データは、例えば、秒単位を表す計時データであってもよいし、分単位の時刻を表す計時データであってもよい。時刻更新検出回路90は、前者の場合は1秒毎にフラグビットUFをアクティブ(ハイレベル)に設定し、後者の場合は1分毎にフラグビットUFをアクティブ(ハイレベル)に設定する。
【0041】
タイマー回路100は、計時回路30の計時データに基づいて、タイマー設定レジスター44に設定されている時間が経過する毎に、フラグレジスター45の所定のビット(フラグビットTF)をアクティブ(例えば、ハイレベル)に設定する。すなわち、タイマー回路100は、タイマー設定レジスター44の設定に基づく所定の周期でフラグビットTFを繰り返しアクティブ(ハイレベル)に設定する。
【0042】
フラグ選択回路140は、フラグレジスター45に記憶されている各種のフラグビットから1つを選択し、選択したフラグビットの値(ローレベル又はハイレベル)を出力する。
【0043】
論理反転選択回路150は、フラグ選択回路140の出力信号を論理反転せずに、あるいは論理反転して出力する。
【0044】
出力制御回路160は、論理反転選択回路150の出力信号又はあらかじめ設定された値を出力する。
【0045】
本実施形態では、フラグ選択回路140、論理反転選択回路150及び出力制御回路160は、出力設定レジスター46の設定値に従って動作する。
【0046】
図2は、出力設定レジスター46の構成例を示す図である。
図2に示すように、出力設定レジスター46は8ビット(実質的には6ビット)のレジスターであり、ビット7(最上位ビット)はDCEビットであり、ビット6はDCビットである。ビット5及びビット4は使用されないビットであり、ビット3はSRVビットである。また、ビット2、ビット1及びビット0はそれぞれFS2ビット、FS1ビット及びFS0ビットである。
【0047】
フラグ選択回路140は、FS2ビット、FS1ビット及びFS0ビットがすべて0(ローレベル)のときはフラグレジスター45のフラグビットTFを選択して出力する。また、フラグ選択回路140は、FS2及びFS1ビットが0であり、かつ、FS0ビットが1(ハイレベル)のときは、フラグレジスター45のフラグビットAFを選択して出力する。また、フラグ選択回路140は、FS2及びFS0ビットが0であり、かつ、FS1ビットが1のときは、フラグレジスター45のフラグビットUFを選択して出力する。また、フラグ選択回路140は、FS2が0であり、かつ、FS1ビット及びFS0ビットが1のときは、フラグレジスター45のフラグビットEVFを選択して出力する。また、フラグ選択回路140は、FS2が1であり、かつ、FS1ビット及びFS0ビットが0のときは、フラグレジスター45のフラグビットVDETを選択して出力する。また、フラグ選択回路140は、FS2及びFS0ビットが1であり、かつ、FS1ビットが0のときは、フラグレジスター45のフラグビットVLFを選択して出力する。また、フラグ選択回路140は、FS2及びFS1ビットが1のときは、いずれのフラグビットも選択しないでローレベルを出力する。
【0048】
論理反転選択回路150は、SRVビットの設定値に基づいて、フラグレジスター45の各種のフラグビット(それぞれ「フラグ情報」の一例)からフラグ選択回路140によって選択されたフラグビットの値を論理反転するか否かを選択する回路である。具体的には、論理反転選択回路150は、SRVビットが0のときはフラグ選択回路140の出力信号を論理反転せずに出力し、SRVビットが1のときはフラグ選択回路140の出力信
号を論理反転して出力する。
【0049】
出力制御回路160は、DCEビットが0のとき論理反転選択回路150の出力信号を出力し、DCEビット(「出力制御情報」の一例)が1のときはDCビットを選択して出力する。すなわち、DCEビットは、出力端子SOUTからの信号の出力を制御するための情報であり、DCビット(「出力値情報」の一例)は出力端子SOUTからの信号の値が設定される情報である。そして、出力制御回路160の出力信号は出力端子SOUTを介してリアルタイムクロックモジュール1の外部に出力される。
【0050】
このように、本実施形態のリアルタイムクロックモジュール1は、DCEビットの設定値が1(「第1の設定値」の一例)であるときに、SOUT出力端子からDCビットの設定値「0」又は「1」に基づくローレベル又はハイレベルの信号(「第1の信号」の一例)を出力する。
図3に、DCEビットの設定値が1であるときに出力端子SOUTから出力される信号が伝搬する経路を破線で示す。従って、外部装置は、インターフェース回路110を介して、DCEビットを1に設定し、かつ、DCビットを0又は1に設定することで、出力端子SOUTから出力される信号をローレベル又はハイレベルに自在に制御することが可能である。
【0051】
また、リアルタイムクロックモジュール1は、DCEビットの設定値が0(「第2の設定値」の一例)であるときに、SOUT出力端子からフラグレジスター45の各種のフラグビットに基づく信号(FS2ビット、FS1ビット及びFS0ビットに応じて選択されたフラグビットの値に基づくローレベル又はハイレベルの信号)(「第2の信号」の一例)を出力する。
図4に、DCEビットの設定値が0であるときに出力端子SOUTから出力される信号が伝搬する経路を破線で示す。このとき、出力端子SOUTには、SRVビットの設定値に従い、選択されたフラグビットの値0又は1に応じたローレベル又はハイレベルの信号が論理反転されずに、あるいは論理反転されて出力される。換言すれば、SRVビット(「出力論理選択情報」の一例)は、選択されたフラグビットの値が1(「所定の値」の一例)、すなわちアクティブであるときに、出力端子SOUTから出力される信号がハイレベルになるかローレベルになるかを選択するための情報である。
【0052】
ここで、フラグビットEVF,VDET,VLF,AF,UF,TFは、リアルタイムクロックモジュール1の動作状態を示すフラグ情報である。従って、外部装置は、インターフェース回路110を介して、DCEビットを0に設定し、かつ、FS2ビット、FS1ビット及びFS0ビットを所望の値に設定することで、所望のフラグビットを出力端子SOUTから出力させてリアルタイムクロックモジュール1の動作状態を認識することができる。特に、フラグビットVDET,VLFはリアルタイムクロックモジュール1の異常状態を示すフラグ情報であるから、外部装置は、フラグビットVDET又はフラグビットVLFが出力端子SOUTから出力されるように設定しておけば、リアルタイムクロックモジュール1に異常が発生したときに速やかに適切な処理を行うことが可能となる。
【0053】
以上に説明したように、本実施形態のリアルタイムクロックモジュール1は、インターフェース回路110を介して、DCEビットの設定値とDCビットの設定値とを受信し、DCEビットの設定値が1であるときに、出力端子SOUTからDCビットの設定値に基づく論理レベルの信号を出力する。従って、外部装置は、リアルタイムクロックモジュール1に対して、インターフェース回路110を介して、DCEビットを1に設定すると共にDCビットを所望の値にすることで、出力端子SOUTから出力される信号の値を自在に制御することができるので、出力端子SOUTに接続される他の装置の制御を行うことができる。このように、本実施形態のリアルタイムクロックモジュール1は、装置の制御に利用可能である。
【0054】
また、本実施形態のリアルタイムクロックモジュール1は、インターフェース回路110を介して、DCEビットの設定値とDCビットの設定値とを受信し、DCEビットの設定値が0であるときに、出力端子SOUTからリアルタイムクロックモジュール1の動作状態を示すフラグレジスター45の値に基づく信号を出力する。従って、外部装置は、リアルタイムクロックモジュール1に対して、インターフェース回路110を介して、DCEビットを0に設定することで、出力端子SOUTから出力される信号に基づいて、リアルタイムクロックモジュール1の動作状態を認識することができる。
【0055】
特に、本実施形態のリアルタイムクロックモジュール1は、インターフェース回路110を介して、SRVビットの設定値とFS2ビット〜FS0ビットの設定値を受信し、FS2ビット〜FS0ビットの設定値に応じて選択されるフラグビットに基づく信号をSRVビットの設定値に応じて選択される極性で出力する。従って、本実施形態のリアルタイムクロックモジュール1によれば、簡単な設定及び簡単な回路構成により、外部装置の仕様に合わせて、選択されるフラグビットの値と出力端子SOUTから出力される信号の極性との関係を選択することができる。
【0056】
2.情報処理システム
図5は、上述したリアルタイムクロックモジュール1を用いた本実施形態の情報処理システムの構成例を示す図である。
【0057】
図5に示す例では、情報処理システム200は、リアルタイムクロックモジュール1、マスター制御装置2(「制御装置」の一例)、n+1個のスレーブ装置3−0〜3−n、メイン電源4及びバックアップ電源5を含んで構成されている。
【0058】
マスター制御装置2及びスレーブ装置3−0〜3−nは、メイン電源4から電力が供給されて動作し、メイン電源4からの電力供給が遮断されると動作を停止する。これに対して、リアルタイムクロックモジュール1は、通常はメイン電源4から電力が供給されて計時動作を行うが、メイン電源4からの電力供給が遮断されると、電源切替回路120(
図1参照)により、バックアップ電源5から供給される電力による計時動作に切り替わる。すなわち、リアルタイムクロックモジュール1は、メイン電源4からの電力供給が遮断されている間も計時動作を継続する。
【0059】
リアルタイムクロックモジュール1、マスター制御装置2及びスレーブ装置3−0〜3−nは、プルアップ抵抗7,8を介してメイン電源4の出力信号線(電力供給線)に接続されたI
2Cバス6に接続されている。ただし、リアルタイムクロックモジュール1、マスター制御装置2及びスレーブ装置3−0〜3−nは、例えば、SPIバス等のI
2Cバス以外の各種のシリアルバスに接続されてもよい。
【0060】
そして、マスター制御装置2がマスターとして機能し、リアルタイムクロックモジュール1及びスレーブ装置3−0〜3−nがスレーブとして機能する。従って、マスター制御装置2は、リアルタイムクロックモジュール1及びスレーブ装置3−0〜3−nに対して、シリアルクロック信号とスレーブアドレスが指定されたシリアルデータ(各種コマンド)を送信することにより、当該スレーブアドレスが割り当てられた装置に対して各種の設定値の書き込みや各種のデータの読み出しを行うことができる。
【0061】
スレーブ装置3−0〜3−nは、同様の処理を行う装置であってもよいし、互いに異なる処理を行う装置であってもよい。
図5に示す例では、スレーブ装置3−0は、所定のイベントを検出し、出力端子EVOUTからイベント検出信号を出力するイベント検出装置として機能する。所定のイベントは、情報処理システム200による情報処理に必要なイベントであり、例えば、ストップウォッチのストップボタンが押され場合や、電力メータ
ーが操作された場合や、電気錠が開錠された場合等に発生してもよい。スレーブ装置3−0(イベント検出装置)の出力端子EVOUTはリアルタイムクロックモジュール1の入力端子EVINと接続されており、リアルタイムクロックモジュール1の入力端子EVINにイベント検出信号が供給される。
【0062】
また、マスター制御装置2のn個の汎用入出力端子GPIO1〜GPIOnは、それぞれ、n個のスレーブ装置3−1〜3−nのイネーブル入力端子ENとそれぞれ接続されている。すなわち、マスター制御装置2の汎用入出力端子GPIO1〜GPIOnから出力される信号がハイレベルかローレベルによって、スレーブ装置3−1〜3−nの所定の機能がオン/オフする。
【0063】
ここで、
図5に示す例では、マスター制御装置2が備えるn個の汎用入出力端子GPIO1〜GPIOnは、n個のスレーブ装置3−1〜3−nのイネーブル入力端子ENとそれぞれ接続されており、スレーブ装置3−0のイネーブル入力端子ENと接続可能なマスター制御装置2の汎用入出力端子が不足している。そこで、
図5に示す例では、リアルタイムクロックモジュール1の出力端子SOUTがマスター制御装置2の汎用入出力端子として疑似的に用いられている。すなわち、マスター制御装置2がリアルタイムクロックモジュール1の出力端子SOUTから出力される信号のハイレベル/ローレベルを制御することにより、スレーブ装置3−0の所定の機能(例えば、イベント検出機能)がオン/オフする。
【0064】
リアルタイムクロックモジュール1の出力端子SOUTを汎用入出力端子として機能させるために、マスター制御装置2は、リアルタイムクロックモジュール1に対して、DCEビットに設定値「1」を指定し、かつ、DCビットに設定値「0」又は「1」を指定して、出力設定レジスター46に対するレジスター書き込みコマンドを送信する。リアルタイムクロックモジュール1は、当該コマンドを受信し、出力設定レジスター46のDCEビットに1を設定し、DCビットに0又は1を設定する。これにより、リアルタイムクロックモジュール1において、
図3に示した信号伝搬経路が形成され、DCビットの設定値「0」又は「1」に応じたローレベル又はハイレベルの信号が出力端子SOUTから出力され、出力端子SOUTから出力される信号によって、スレーブ装置3−0の所定の機能がオン/オフする。
【0065】
なお、リアルタイムクロックモジュール1の出力端子SOUTは、イネーブル端子以外にも、スレーブ装置3−0の動作を制御する端子と接続されてもよい。同様に、マスター制御装置2の汎用入出力端子GPIO1〜GPIOnは、それぞれ、イネーブル端子以外にも、スレーブ装置3−1〜3−nの動作をそれぞれ制御する端子と接続されてもよい。
【0066】
このように、
図5に示される情報処理システム200によれば、マスター制御装置2は、リアルタイムクロックモジュール1に対して、DCEビットを1に設定すると共にDCビットを所望の値に設定することで、リアルタイムクロックモジュール1の出力端子SOUTから出力される信号の値を自在に制御することができるので、出力端子SOUTに接続されるスレーブ装置3−0の制御を行うことができる。
【0067】
図6は、上述したリアルタイムクロックモジュール1を用いた本実施形態の情報処理システムの他の構成例を示す図である。
図6において、
図5と同様の構成要素には同じ符号を付しており、
図5に示した例との相違点を中心に説明し、重複する説明を省略または簡略する。
【0068】
図6に示す例では、情報処理システム200は、リアルタイムクロックモジュール1、マスター制御装置2(「制御装置」の一例)、n個のスレーブ装置3−1〜3−n、メイ
ン電源4及びバックアップ電源5を含んで構成されている。すなわち、スレーブ装置の数が
図5に示した例よりも1つ少なく、例えば、スレーブ装置3−1がイベント検出装置として機能する。そして、リアルタイムクロックモジュール1の出力端子SOUTがマスター制御装置2の割り込み入力端子INTと接続されており、出力端子SOUTから出力される信号は割り込み信号として用いられている。
【0069】
リアルタイムクロックモジュール1の出力端子SOUTを割り込み信号の出力端子として機能させるために、マスター制御装置2は、リアルタイムクロックモジュール1に対して、DCEビットに設定値「0」を指定し、かつ、SRVビットに設定値「0」又は「1」を指定し、かつ、FS2ビット〜FS0ビットに設定値「000」〜「101」のいずれかを指定して、出力設定レジスター46に対するレジスター書き込みコマンドを送信する。リアルタイムクロックモジュール1は、当該コマンドを受信し、出力設定レジスター46のDCEビットに0を設定し、SRVビットに0又は1を設定し、FS2ビット〜FS0ビットに000〜101のいずれかを設定する。これにより、リアルタイムクロックモジュール1において、
図4に示した信号伝搬経路が形成され、FS2ビット〜FS0ビットの設定値に応じて選択されたフラグビットの値とSRVビットの設定値とに応じたローレベル又はハイレベルの信号が出力端子SOUTから出力される。ここで、マスター制御装置2は、ハイレベルをアクティブとする割り込み信号を要求する場合はSRVビットに設定値「0」(非反転)を指定し、ローレベルをアクティブとする割り込み信号を要求する場合はSRVビットに設定値「1」(反転)を指定すればよい。また、マスター制御装置2は、情報処理システム200の構成に基づき、必要なフラグビットを選択すればよい。例えば、情報処理システム200において、マスター制御装置2がリアルタイムクロックモジュール1から高精度の計時データの取得を必要とする場合は、マスター制御装置2は、フラグビットVDETを選択すればよい。フラグビットVLFが1のときはフラグビットVDETも必ず1であるという条件が成立していれば、マスター制御装置2は、割り込み信号がアクティブになったとき、リアルタイムクロックモジュール1のフラグレジスター45の値を読み出して、フラグビットVDET,VLFの値を取得することで、どのような異常が発生したかを認識することもできる。また、例えば、情報処理システム200において、マスター制御装置2あるいはスレーブ装置3−1〜3−nのいずれかが、メイン電源4から供給される電源電圧の低下を検出する場合は、マスター制御装置2は、フラグビットEVF,AF,UF,TFのいずれか(フラグビットVDET,VLF以外のフラグビット)を選択すればよい。
【0070】
このように、
図6に示される情報処理システム200によれば、マスター制御装置2は、リアルタイムクロックモジュール1に対して、DCEビットを0に設定すると共に、SRVビット及びFS2ビット〜FS0ビットを所望の値に設定することで、リアルタイムクロックモジュール1の出力端子SOUTから出力される信号を割り込み信号として使用し、リアルタイムクロックモジュール1の動作状態を認識することができる。
【0071】
図7は、上述したリアルタイムクロックモジュール1を用いた本実施形態の情報処理システムの他の構成例を示す図である。
図7において、
図5又は
図6と同様の構成要素には同じ符号を付しており、
図5又は
図6に示した例との相違点を中心に説明し、重複する説明を省略または簡略する。
【0072】
図7に示す例では、
図5に示した例と同様、情報処理システム200は、リアルタイムクロックモジュール1、マスター制御装置2(「制御装置」の一例)、n+1個のスレーブ装置3−0〜3−n、メイン電源4及びバックアップ電源5を含んで構成されている。マスター制御装置2は、内蔵するCPU(不図示)が所定の情報処理を行う通常動作モード(情報処理モード)(「第1の動作モード」の一例)とスリープモード(「第2の動作モード」の一例)とを有している。スリープモードは、マスター制御装置2が内蔵する割
り込み処理回路(不図示)を含む一部の回路のみが動作し、CPUが所定の情報処理を行わない動作モードであり、通常動作モード(情報処理モード)よりも低消費電力である。
【0073】
リアルタイムクロックモジュール1の出力端子SOUTは、スレーブ装置3−0のイネーブル入力端子EN及びマスター制御装置2の割り込み入力端子INTと接続されており、出力端子SOUTから出力される信号は、マスター制御装置2の動作モードが通常動作モード(情報処理モード)のときはイネーブル信号として用いられ、マスター制御装置2の動作モードがスリープモードのときは割り込み信号として用いられる。
【0074】
このような機能を実現するために、マスター制御装置2は、通常動作モード(情報処理モード)からスリープモードに移行する前に、リアルタイムクロックモジュール1に対して、DCEビットに設定値「0」を指定し、かつ、SRVビットに設定値「0」又は「1」を指定し、かつ、FS2ビット〜FS0ビットに設定値「000」〜「101」のいずれかを指定して、出力設定レジスター46に対するレジスター書き込みコマンドを送信する。リアルタイムクロックモジュール1は、当該コマンドを受信し、出力設定レジスター46のDCEビットに0を設定し、SRVビットに0又は1を設定し、FS2ビット〜FS0ビットに000〜101のいずれかを設定する。これにより、マスター制御装置2の動作モードがスリープモードのとき、リアルタイムクロックモジュール1において、
図4に示した信号伝搬経路が形成されており、FS2ビット〜FS0ビットの設定値に応じて選択されたフラグビットの値とSRVビットの設定値とに応じたローレベル又はハイレベルの信号が出力端子SOUTから出力される。
図7に示す例においても、
図6の例と同様、マスター制御装置2は、情報処理システム200の構成に基づき、必要なフラグビットを選択すればよい。
【0075】
また、マスター制御装置2は、スリープモードから通常動作モード(情報処理モード)に移行した後に、リアルタイムクロックモジュール1に対して、DCEビットに設定値「1」を指定し、かつ、DCビットに設定値「0」又は「1」を指定して、出力設定レジスター46に対するレジスター書き込みコマンドを送信する。リアルタイムクロックモジュール1は、当該コマンドを受信し、出力設定レジスター46のDCEビットに1を設定し、DCビットに0又は1を設定する。これにより、マスター制御装置2の動作モードが通常動作モード(情報処理モード)のとき、リアルタイムクロックモジュール1において、
図3に示した信号伝搬経路が形成され、DCビットの設定値「0」又は「1」に応じたローレベル又はハイレベルの信号が出力端子SOUTから出力され、出力端子SOUTから出力される信号によって、スレーブ装置3−0の所定の機能がオン/オフする。なお、
図7に示す例においても、
図5の例と同様、リアルタイムクロックモジュール1の出力端子SOUTは、イネーブル端子以外にも、スレーブ装置3−0の動作を制御する端子と接続されてもよい。
【0076】
このように、
図7に示される情報処理システム200によれば、マスター制御装置2は、通常動作モード(情報処理モード)に移行した後に、リアルタイムクロックモジュール1に対して、DCEビットを1に設定すると共にDCビットを所望の値に設定することで、リアルタイムクロックモジュール1の出力端子SOUTから出力される信号の値を自在に制御することができるので、出力端子SOUTに接続されるスレーブ装置3−0の制御を行うことができる。
【0077】
また、
図7に示される情報処理システム200によれば、マスター制御装置2は、スリープモードに移行する前に、リアルタイムクロックモジュール1に対して、DCEビットを0に設定すると共に、SRVビット及びFS2ビット〜FS0ビットを所望の値に設定することで、スリープモードに移行した後は、リアルタイムクロックモジュール1の出力端子SOUTから出力される信号を割り込み信号として使用し、リアルタイムクロックモ
ジュール1の動作状態を認識することができる。
【0078】
3.電子機器
図8は、上述したリアルタイムクロックモジュール1を用いた本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、
図9は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【0079】
本実施形態の電子機器300は、リアルタイムクロックモジュール1、発振器310、制御装置320、操作部330、記憶部340、通信部350、表示部360及び音出力部370を含んで構成されている。なお、本実施形態の電子機器300は、
図8の構成要素(各部)の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【0080】
制御装置320は、発振器310から出力される発振信号をクロック信号として動作し、記憶部340等に記憶されているプログラムに従い、各種の計算処理や制御処理を行う。具体的には、制御装置320は、操作部330からの操作信号に応じた各種の処理、他の機器とデータ通信を行うために通信部350を制御する処理、表示部360に各種の情報を表示させるための表示信号を送信する処理、音出力部370から各種の音を出力させるための音信号を送信する処理等を行う。また、制御装置320は、リアルタイムクロックモジュール1に対して各種の設定を行うと共に、リアルタイムクロックモジュール1から計時データ等を読み出して(受信して)各種の計算処理や制御処理を行う。制御装置320は、例えば、MCU(Micro Controller Unit)やMPU(Micro Processor Unit)によって実現される。
【0081】
操作部330は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号を制御装置320に出力する。制御装置320は、例えば、操作部330から入力される信号に応じて、リアルタイムクロックモジュール1に時刻情報を設定することができる。
【0082】
記憶部340は、制御装置320が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。また、記憶部340は、制御装置320の作業領域として用いられ、記憶部340から読み出されたプログラムやデータ、操作部330から入力されたデータ、制御装置320が各種プログラムに従って実行した演算結果等を一時的に記憶する。記憶部340は、ROM(Read Only Memory)やRAM(Random Access Memory)を含んで構成され、例えば、ハードディスク、フレキシブルディスク、MO、MT、各種のメモリー、CD−ROM、又は、DVD−ROM等によって実現される。
【0083】
通信部350は、制御装置320と外部装置との間のデータ通信を成立させるための各種制御を行う。
【0084】
表示部360は、LCD(Liquid Crystal Display)等により構成される表示装置であり、制御装置320から入力される表示信号に基づいて各種の情報を表示する。表示部360には操作部330として機能するタッチパネルが設けられていてもよい。
【0085】
音出力部370は、スピーカー等によって構成され、制御装置320から入力される音信号に基づいて各種の情報を音や音声として出力する。
【0086】
本実施形態の電子機器300において、制御装置320は、リアルタイムクロックモジュール1に対して、出力設定レジスター46(
図1参照)に対する書き込むコマンドを送信する。リアルタイムクロックモジュール1は、当該コマンドを受信し、出力設定レジス
ター46の各ビットに当該コマンドで指定された値を設定する。これにより、リアルタイムクロックモジュール1の出力端子SOUT(
図1参照)から、DCビットの設定値に応じた信号、あるいはFS2ビット〜FS0ビット及びSRVビットの設定値に応じた信号が出力される。例えば、リアルタイムクロックモジュール1の出力端子SOUTから出力されるDCビットの設定値に応じた信号は、制御信号として発振器310に供給され、発振器310(「制御対象装置」の一例)は当該制御信号に基づいて制御される。制御装置320は、例えば、スリープモードに移行する際に、発振器310が発振信号の出力を停止させ、スリープモードを解除する際に、発振器310が発振信号を出力するように制御してもよい。
【0087】
本実施形態によれば、例えば、上述した情報処理システム200の機能を備えた電子機器300が実現される。本実施形態の電子機器300は、上述したリアルタイムクロックモジュール1を備えていることにより、例えば、低コストで高い信頼性を維持することができる。
【0088】
このような電子機器300としては種々の電子機器が考えられ、例えば、電子時計、パーソナルコンピューター(例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター)、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置(例えば、インクジェットプリンター)、サーバー(タイムサーバー)やルーター、スイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、有線又は無線の通信機能を有し各種のデータを送信可能なガスメーターや水道メーターや電力量計(スマートメーター)等の各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)等が挙げられる。
【0089】
4.移動体
図10は、上述したリアルタイムクロックモジュール1を用いた本実施形態の移動体の構成の一例を示す機能ブロック図である。また、
図11は、本実施形態の移動体の一例である自動車の外観の一例を示す図(上面図)である。本実施形態の移動体400は、リアルタイムクロックモジュール1、演算処理装置420及び制御装置430,440,450を含んで構成されている。なお、本実施形態の移動体は、
図10及び
図11の構成要素(各部)の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【0090】
演算処理装置420は、内蔵される不図示の記憶部等に記憶されているプログラムに従い、各種の計算処理や制御処理を行う。具体的には、演算処理装置420は、制御装置430,440,450を制御する処理を行う。また、演算処理装置420は、リアルタイムクロックモジュール1に対して各種の設定を行うと共に、リアルタイムクロックモジュール1から計時データ等を読み出して(受信して)各種の計算処理や制御処理を行う。
【0091】
制御装置430,440,450は、例えば、移動体400に対して、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種制御を行う。
【0092】
本実施形態の移動体400において、演算処理装置420は、リアルタイムクロックモ
ジュール1に対して、出力設定レジスター46(
図1参照)に対する書き込むコマンドを送信する。リアルタイムクロックモジュール1は、当該コマンドを受信し、出力設定レジスター46の各ビットに当該コマンドで指定された値を設定する。これにより、リアルタイムクロックモジュール1の出力端子SOUT(
図1参照)から、DCビットの設定値に応じた信号、あるいはFS2ビット〜FS0ビット及びSRVビットの設定値に応じた信号が出力され、例えば、上述した情報処理システム200の機能を備えた移動体400が実現される。本実施形態の移動体400は、上述したリアルタイムクロックモジュール1を備えていることにより、例えば、低コストで高い信頼性を維持することができる。
【0093】
このような移動体400としては種々の移動体が考えられ、例えば、自動車(電気自動車も含む)、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【0094】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【0095】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【0096】
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。