特許 6953886 半導体装置、電源装置、増幅器及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6953886

(24)【登録日】2021年10月4日

(45)【発行日】2021年10月27日

(54)【発明の名称】半導体装置、電源装置、増幅器及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20211018BHJP

   H01L 29/812 20060101ALI20211018BHJP

   H01L 29/778 20060101ALI20211018BHJP

   H01L 21/28 20060101ALI20211018BHJP

   H01L 29/417 20060101ALI20211018BHJP

   H01L 21/285 20060101ALI20211018BHJP

   C23C 14/14 20060101ALI20211018BHJP

【ＦＩ】

   H01L29/80 F

   H01L29/80 H

   H01L21/28 301B

   H01L29/50 J

   H01L21/285 S

   C23C14/14 D

【請求項の数】11

【全頁数】19

(21)【出願番号】特願2017-155642(P2017-155642)

(22)【出願日】2017年8月10日

(65)【公開番号】特開2019-36586(P2019-36586A)

(43)【公開日】2019年3月7日

【審査請求日】2020年5月14日

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】尾崎 史朗

【審査官】 市川 武宜

(56)【参考文献】

【文献】 特開２０１３−１３１６５３（ＪＰ，Ａ）

【文献】 特開２００１−０９３５９８（ＪＰ，Ａ）

【文献】 特開２０１２−１７８４１９（ＪＰ，Ａ）

【文献】 特開２００１−２８４３５８（ＪＰ，Ａ）

【文献】 特開２０１７−８５０５９（ＪＰ，Ａ）

【文献】 特開２０１２−１１９６３８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２９／４１７

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２１／２８５

Ｃ２３Ｃ １４／１４

(57)【特許請求の範囲】

【請求項1】

基板の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、
Ａｌを含有し、前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極のそれぞれの側面及び上面の一部を覆うＴａ膜と、
前記第２の半導体層の上に形成されたゲート電極と、
を有し、
前記Ｔａ膜は、α−Ｔａにより形成されている、または、前記Ｔａ膜は、α−Ｔａがβ−Ｔａよりも多く含まれていることを特徴とする半導体装置。

【請求項2】

前記Ｔａ膜の上には、金属窒化物により金属窒化物膜が形成されていることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記金属窒化物膜は、タンタル、チタン、アルミニウム、タングステンのいずれかを含むものの窒化物であることを特徴とする請求項２に記載の半導体装置。

【請求項4】

請求項１から３のいずれかに記載の半導体装置を有することを特徴とする電源装置。

【請求項5】

請求項１から３のいずれかに記載の半導体装置を有することを特徴とする増幅器。

【請求項6】

基板の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、化合物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、Ａｌを含有するソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極のそれぞれの側面及び上面の一部を覆うＴａ膜を形成する工程と、
前記Ｔａ膜を形成した後、熱処理を行う工程と、
前記熱処理の後、前記第２の半導体層の上にゲート電極を形成する工程と、
を有し、
前記Ｔａ膜は、α−Ｔａにより形成されている、または、α−Ｔａがβ−Ｔａよりも多く含まれていることを特徴とする半導体装置の製造方法。

【請求項7】

前記Ｔａ膜を形成した後、前記Ｔａ膜の上に金属窒化物膜を形成する工程を有し、
前記熱処理は、前記金属窒化物膜を形成した後に行うものであることを特徴とする請求項６に記載の半導体装置の製造方法。

【請求項8】

前記金属窒化物膜は、前記Ｔａ膜の表面を窒化することにより形成したものであることを特徴とする請求項７に記載の半導体装置の製造方法。

【請求項9】

前記Ｔａ膜の窒化は、窒素プラズマを用いて行うものであることを特徴とする請求項８に記載の半導体装置の製造方法。

【請求項10】

前記Ｔａ膜は、スパッタリングにより成膜された膜であることを特徴とする請求項６から９のいずれかに記載の半導体装置の製造方法。

【請求項11】

前記Ｔａ膜をスパッタリングにより成膜する際の基板温度は、２００℃以上、３００℃以下であることを特徴とする請求項１０に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、電源装置、増幅器及び半導体装置の製造方法に関するものである。

【背景技術】

【0002】

窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。

【0003】

窒化物半導体を用いた電界効果型トランジスタとしては、電子走行層にＧａＮを用い電子供給層にＡｌＧａＮを用いたＨＥＭＴがあり、ＧａＮにおけるピエゾ分極や自発分極の作用により電子走行層において２ＤＥＧ（Two-Dimensional Electron Gas）が生成される。このように、電子走行層にＧａＮを用いたＨＥＭＴは、ＧａＮ−ＨＥＭＴと呼ばれる場合がある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００２−３５９２５６号公報

【特許文献2】特開２０１４−２３２７８８号公報

【特許文献3】特開２０１５−４１６５１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記のようなＧａＮ−ＨＥＭＴでは、電子供給層等の上に形成されたソース電極及びドレイン電極をオーミックコンタクトさせてコンタクト抵抗を低くするため、ソース電極及びドレイン電極を成膜した後、熱処理（アニール）が行われる。このように熱処理を行うことにより、ソース電極及びドレイン電極におけるコンタクト抵抗を低くすることができ、ドレイン電流を増やすことができる。

【0006】

一般的に、ソース電極及びドレイン電極は、Ａｌ（アルミニウム）を含んでいるが、Ａｌは融点も低く、オーミックコンタクトさせるための熱処理を行った際に、ソース電極及びドレイン電極に含まれているＡｌが拡散する場合がある。このように、ソース電極及びドレイン電極に含まれているＡｌが拡散すると、ゲート−ソース間（Ｌｇｓ）、及び、ゲート−ドレイン間（Ｌｇｄ）における距離が実効的に短くなり、耐圧の低下や信頼性の低下を招いてしまう。このことは、特に、ゲート−ソース間（Ｌｇｓ）や、ゲート−ドレイン間（Ｌｇｄ）の距離が比較的短いミリ波帯のＧａＮ−ＨＥＭＴにおいては、より顕著となる。

【0007】

このため、窒化物半導体を用いた半導体装置において、ソース電極及びドレイン電極をオーミックコンタクトさせるための熱処理を行っても、Ａｌの拡散が少なく、耐圧が高く、信頼性の高い半導体装置が求められている。

【課題を解決するための手段】

【0008】

本実施の形態の一観点によれば、基板の上に、化合物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、Ａｌを含有し、前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極のそれぞれの側面及び上面の一部を覆うＴａ膜と、前記第２の半導体層の上に形成されたゲート電極と、を有し、前記Ｔａ膜は、α−Ｔａにより形成されている、または、前記Ｔａ膜は、α−Ｔａがβ−Ｔａよりも多く含まれていることを特徴とする。

【発明の効果】

【0009】

開示の半導体装置によれば、電極をオーミックコンタクトさせるための熱処理を行っても、耐圧が高く、信頼性の高い半導体装置を得ることができる。

【図面の簡単な説明】

【0010】

【図1】半導体装置の構造図

【図2】第１の実施の形態における半導体装置の構造図

【図3】第１の実施の形態における半導体装置の製造方法の工程図（１）

【図4】第１の実施の形態における半導体装置の製造方法の工程図（２）

【図5】第１の実施の形態における半導体装置の製造方法の工程図（３）

【図6】第１の実施の形態における半導体装置の製造方法の工程図（４）

【図7】第２の実施の形態における半導体装置の構造図

【図8】第２の実施の形態における半導体装置の製造方法の工程図（１）

【図9】第２の実施の形態における半導体装置の製造方法の工程図（２）

【図10】第２の実施の形態における半導体装置の製造方法の工程図（３）

【図11】第２の実施の形態における半導体装置の製造方法の工程図（４）

【図12】第３の実施の形態における半導体装置の構造図

【図13】第４の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図

【図14】第４の実施の形態における電源装置の回路図

【図15】第４の実施の形態における高周波増幅器の構造図

【発明を実施するための形態】

【0011】

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。

【0012】

〔第１の実施の形態〕
上記のような熱処理を行った際のソース電極及びドレイン電極からのＡｌの拡散を抑制する方法としては、図１に示すように、Ａｌが含まれているソース電極９３２及びドレイン電極９３３を覆うように、Ｔｉ等の材料により電極保護膜９４０を形成する方法がある。具体的には、図１に示される半導体装置は、基板９１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層９１１、電子走行層９２１、電子供給層９２２、キャップ層９２３が積層して形成されている。電子供給層９２２の上には、ソース電極９３２及びドレイン電極９３３が形成されている。キャップ層９２３の上には、ゲート電極９３１が形成されており、ゲート電極９３１とソース電極９３２との間、ゲート電極９３１とドレイン電極９３３との間のキャップ層９２３の上には絶縁膜９５１が形成されている。

【0013】

ソース電極９３２の側面及び上面の一部、ドレイン電極９３３の側面及び上面の一部には、電極保護膜９４０が形成されている。電極保護膜９４０は、Ｔｉ（チタン）等の金属材料により形成されている。また、ゲート電極９３１、電極保護膜９４０、絶縁膜９５１の上には、層間絶縁膜９５２が形成されている。層間絶縁膜９５２には、ソース電極９３２及びドレイン電極９３３の上に開口部が形成されており、開口部を金属材料で埋め込むことにより、ソース電極９３２に接続されるソース配線９６２、ドレイン電極９３３に接続されるドレイン配線９６３が形成されている。

【0014】

基板９１０は、ＳｉＣ等の半導体材料により形成されている。バッファ層９１１は、ＡｌＮやＧａＮ等により形成されており、電子走行層９２１はｉ−ＧａＮにより形成されており、電子供給層９２２はｎ−ＡｌＧａＮにより形成されており、キャップ層９２３は、ｎ−ＧａＮにより形成されている。これにより、電子走行層９２１において、電子走行層９２１と電子供給層９２２との界面近傍には、２ＤＥＧ９２１ａが生成される。

【0015】

図１に示す構造の半導体装置を製造する際には、電子供給層９２２の上に、Ａｌを含むソース電極９３２及びドレイン電極９３３を形成し、ソース電極９３２及びドレイン電極９３３を覆うように、電極保護膜９４０をＴｉ等の金属材料により形成する。この後、ソース電極９３２及びドレイン電極９３３をオーミックコンタクトさせるための熱処理を行うが、電極保護膜９４０は、熱処理の際に、ソース電極９３２及びドレイン電極９３３に含まれるＡｌが、拡散することを防ぐために形成されている。

【0016】

しかしながら、この熱処理の温度は約８００℃であり、この熱処理により電極保護膜９４０の表面が酸化される。Ｔｉ等が酸化すると体積が膨張し、膜の密度が低下し、Ａｌの拡散をバリアする機能が低下するため、熱処理の際に、ソース電極９３２及びドレイン電極９３３に含まれているＡｌが拡散してしまう。尚、Ａｌの融点は６６０℃であり、この熱処理の温度よりも低い。

【0017】

（半導体装置）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図２に示されるように、基板１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３が積層して形成されている。電子供給層２２の上には、ソース電極３２及びドレイン電極３３が形成されている。ソース電極３２とドレイン電極３３との間のキャップ層２３の上には、ゲート電極３１が形成されている。尚、本実施の形態においては、電子走行層２１を第１の半導体層と記載し、電子供給層２２を第２の半導体層と記載する場合がある。

【0018】

ソース電極３２の側面及び上面の一部、ドレイン電極３３の側面及び上面の一部には、ソース電極３２及びドレイン電極３３を覆うようにα−Ｔａ膜４１が形成されており、α−Ｔａ膜４１の上には、α−Ｔａ膜４１を覆うように金属窒化物膜４２が形成されている。即ち、ソース電極３２の側面及び上面の一部、ドレイン電極３３の側面及び上面の一部には、α−Ｔａ膜４１及び金属窒化物膜４２が順に積層して形成されている。金属窒化物膜４２は、Ｔａ（タンタル）、Ｔｉ（チタン）、Ａｌ（アルミニウム）、Ｗ（タングステン）等の金属の窒化物、即ち、ＴａＮ、ＴｉＮ、ＡｌＮ、ＷＮ等により形成されている。

【0019】

また、金属窒化物膜４２及びキャップ層２３の上には、ＳｉＮ等により絶縁膜５１が形成されており、ゲート電極３１及び絶縁膜５１の上には、層間絶縁膜５２が形成されている。また、層間絶縁膜５２、絶縁膜５１、金属窒化物膜４２、α−Ｔａ膜４１に開口部を形成し、この開口部を金属材料で埋め込むことにより、ソース電極３２に接続されるソース配線６２、ドレイン電極３３に接続されるドレイン配線６３が形成されている。

【0020】

基板１０は、ＳｉＣ等の半導体材料により形成されている。バッファ層１１は、ＡｌＮやＧａＮ等により形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３は、ｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。尚、ソース電極３２及びドレイン電極３３は、Ｔｉ層の上にＡｌ層が形成された金属積層膜により形成されている。

【0021】

ところで、Ｔａの結晶には、α相とβ相が存在している。α相タンタル（α−Ｔａ）は、結晶構造が体心立方（body-centered cubic）構造のタンタルであって、抵抗率が１２〜２０μΩ・ｃｍである。一方、β相タンタル（β−Ｔａ）は、正方晶（tetragonal system）系のタンタルであって、抵抗率は約２００μΩ・ｃｍであり、α−Ｔａに比べて１桁高い。また、α−Ｔａは、β−Ｔａよりも緻密であり、バリアとしての機能が高いとされている。

【0022】

α−Ｔａ膜とβ−Ｔａ膜は、成膜方法等により作り分けることができる。一般的には、Ｔａ膜は、基板温度が常温でスパッタリングにより成膜した場合には、β−Ｔａとなり、比較的高い基板温度でスパッタリングにより成膜した場合には、α−Ｔａとなる。具体的には、基板温度が２００℃以上、３００℃以下の温度でスパッタリングにより成膜した場合には、α−Ｔａ、または、β−Ｔａよりもα−Ｔａが多く含まれる膜になることが知見として得られている。また、真空蒸着によりＴａ膜を成膜した場合には、α−Ｔａとβ−Ｔａとが混在した膜となる。

【0023】

本実施の形態における半導体装置においては、ソース電極３２及びドレイン電極３３を覆うように、α−Ｔａ膜４１が形成されており、更に、α−Ｔａ膜４１の上には、α−Ｔａ膜４１を覆うように金属窒化物膜４２が形成されている。このため、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせるための熱処理を行っても、α−Ｔａ膜４１は緻密でバリアとしても機能が高いため、ソース電極３２及びドレイン電極３３に含まれるＡｌが拡散することを防ぐことができる。

【0024】

また、α−Ｔａであっても酸化した場合には、体積が膨張し膜の密度が低下し、バリアとしての機能が低下する場合がある。このため、本実施の形態においては、α−Ｔａ膜４１の上に、ＴａＮ、ＴｉＮ、ＡｌＮ、ＷＮ等による金属窒化物膜４２が形成されている。これらの金属窒化物は、酸素に対するバリアとしての機能が高いため、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせるための熱処理を行っても、α−Ｔａ膜４１が酸化されることを防ぐことができる。

【0025】

従って、ソース電極３２及びドレイン電極３３は、α−Ｔａ膜４１及び金属窒化物膜４２により覆われているため、オーミックコンタクトさせるための熱処理を行っても、ソース電極３２及びドレイン電極３３からＡｌが拡散することを防ぐことができる。尚、α−Ｔａ膜４１は、α−Ｔａがβ−Ｔａよりも多く含まれている膜であってもよい。この場合においても、上記のような効果を得ることができるからである。しかしながら、α−Ｔａ膜４１は、緻密性の観点等よりα−Ｔａのみにより形成されている膜の方がより好ましい。

【0026】

（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置の製造方法について説明する。

【0027】

最初に、図３（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３を形成する。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。窒化物半導体層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成する。尚、これらの窒化物半導体層は、ＭＯＶＰＥに代えて、ＭＢＥ（Molecular Beam Epitaxy）により形成してもよい。

【0028】

基板１０は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板を用いることができる。本実施の形態では、基板１０にはＳｉＣ基板が用いられている。バッファ層１１はＡｌＧａＮ等より形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３はｎ−ＧａＮにより形成されている。

【0029】

これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられる。また、Ｎの原料ガスにはＮＨ_３（アンモニア）が用いられる。また、ｎ型の不純物元素となるＳｉをドープする際には、ＳｉＨ_４（モノシラン）が用いられる。尚、これらの原料ガスは、水素（Ｈ_２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。

【0030】

この後、図示はしないが、素子を分離するための素子分離領域を形成する。具体的には、キャップ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有するレジストパターンを形成する。この後、レジストパターンの形成されていない領域の窒化物半導体層にアルゴン（Ａｒ）イオンを注入することにより素子分離領域を形成する。素子分離領域は、レジストパターンの形成されていない領域の窒化物半導体層の一部をＲＩＥ（Reactive Ion Etching）等によるドライエッチングにより除去することにより形成してもよい。素子分離領域を形成した後、レジストパターンは、有機溶剤等により除去する。

【0031】

次に、図３（ｂ）に示すように、ソース電極３２及びドレイン電極３３を形成する。具体的には、キャップ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域のキャップ層２３をエッチングガスとして塩素系ガスを用いたドライエッチングにより除去し、電子供給層２２を露出させる。この際、ソース電極３２及びドレイン電極３３が形成される領域における電子供給層２２の一部は、ドライエッチングにより除去されていてもよい
この後、レジストパターンを有機溶剤等により除去し、露出した電子供給層２２の上に、ソース電極３２及びドレイン電極３３を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ｔｉ／Ａｌにより形成される金属積層膜（Ｔｉ層、Ａｌ層の順に形成された金属積層膜）を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、電子供給層２２の上に残存する金属積層膜により、ソース電極３２及びドレイン電極３３が形成される。

【0032】

次に、図４（ａ）に示されるように、ソース電極３２及びドレイン電極３３の側面及び上面を覆うα−Ｔａ膜４１及び金属窒化物膜４２を積層して形成する。具体的には、２５０℃の基板温度で、スパッタリングによりＴａ膜を成膜することにより、α−Ｔａ膜４１を形成する。このように、２５０℃の基板温度でスパッタリングによりＴａ膜を成膜することにより、α−Ｔａ膜４１を成膜することができる。この際成膜されるα−Ｔａ膜４１の膜厚は、約５ｎｍである。この後、α−Ｔａ膜４１の表面を窒化することにより、金属窒化物膜４２を形成する。具体的には、α−Ｔａ膜４１の表面をアンモニアまたは窒素を用いて生成させた窒素プラズマにより窒化することで、金属窒化物膜４２を形成する。金属窒化物膜４２は、この方法以外にも、α−Ｔａ膜４１の上に、ＴａＮ膜やＴｉＮ膜等をスパッタリングにより成膜することにより形成してもよい。尚、スパッタリングにより成膜されるα−Ｔａ膜４１の膜厚は、５ｎｍ以上、１０ｎｍ以下であることが好ましい。α−Ｔａ膜４１がバリアとして機能させるためには、数原子層の厚さが必要であり、あまり厚すぎると、後述するエッチングの際に、時間等を要しスループットの低下を招くからである。

【0033】

この後、ソース電極３２とドレイン電極３３との間におけるα−Ｔａ膜４１及び金属窒化物膜４２を除去する。具体的には、金属窒化物膜４２の上にフォトレジストを塗布し、露光装置による露光及び現像を行うことにより、ソース電極３２及びドレイン電極３３が形成されている領域に、不図示のレジストパターンを形成する。このレジストパターンは、ソース電極３２とドレイン電極３３との間に開口部を有している。この後、フッ素系ガスを用いたドライエッチングにより、レジストパターンが形成されていない領域のα−Ｔａ膜４１及び金属窒化物膜４２を除去し、キャップ層２３を露出させる。この後、レジストパターンを有機溶剤等により除去し、窒素雰囲気中で４００℃以上、１０００℃以下の温度、例えば、約８００℃の温度で熱処理することにより、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせる。

【0034】

次に、図４（ｂ）に示すように、キャップ層２３及び金属窒化物膜４２の上に、絶縁膜５１を形成する。絶縁膜５１は、キャップ層２３及び金属窒化物膜４２の上に、プラズマＣＶＤ（chemical vapor deposition）により、厚さが、１０〜１００ｎｍ、例えば、４０ｎｍの窒化シリコン（ＳｉＮ）膜を成膜することにより形成する。絶縁膜５１は、窒化シリコン以外には、酸化シリコン（ＳｉＯ）、酸窒化シリコン（ＳｉＯＮ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（ＡｌＯ）等により形成してもよく、これらのうちの２つの材料の積層膜により形成してもよい。窒化シリコンや窒化アルミニウム等の窒化物により絶縁膜５１を形成した場合には、キャップ層２３や金属窒化物膜４２が同じ窒化物であり、付着力が強いため好ましい。

【0035】

次に、図５（ａ）に示すように、キャップ層２３の上にゲート電極３１を形成する。具体的には、絶縁膜５１の上にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、ゲート電極３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたドライエッチングにより、レジストパターンの開口部における絶縁膜５１を除去し、キャップ層２３の表面を露出させる。この後、有機溶剤等により、レジストパターンを除去し、再び、絶縁膜５１及びキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ｎｉ／Ａｕにより形成される金属積層膜（Ｎｉ層、Ａｕ層の順に形成された金属積層膜）を真空蒸着により成膜し、有機溶剤に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、キャップ層２３の上に残存する金属積層膜により、ゲート電極３１が形成される。

【0036】

次に、図５（ｂ）に示すように、絶縁膜５１及びゲート電極３１の上に、層間絶縁膜５２を形成し、更に、ソース電極３２及びドレイン電極３３の上に開口部５２ａ及び５２ｂを形成する。具体的には、絶縁膜５１及びゲート電極３１の上に、メチルシルセスキオキサンをスピンコートにより塗布することにより層間絶縁膜５２を形成する。この後、層間絶縁膜５２の上に、フォトレジストを塗布し、露光装置により露光、現像を行うことにより、ソース配線６２及びドレイン配線６３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部における層間絶縁膜５２、絶縁膜５１、金属窒化物膜４２、α−Ｔａ膜４１をドライエッチングにより除去し、ソース電極３２及びドレイン電極３３の表面を露出させることにより、開口部５２ａ及び５２ｂを形成する。尚、図示はしないが、ゲート電極３１が形成されている領域についても、同じ工程で、ゲート電極３１の表面が露出する開口部を形成する。

【0037】

次に、図６に示すように、開口部５２ａ及び５２ｂに、ソース電極３２に接続されるソース配線６２、ドレイン電極３３に接続されるドレイン配線６３を形成する。具体的には、層間絶縁膜５２の表面、開口部５２ａ及び５２ｂの表面に、スパッタリングにより、バリアメタル及びシードメタルとなるＴｉ／Ｐｔ／Ａｕ等の金属積層膜を成膜する。この後、この金属積層膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース配線６２及びドレイン配線６３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、メッキによりＡｕ等の膜を形成する。具体的には、金属積層膜が露出している領域に、メッキによりＡｕ等の膜を形成することにより、ソース電極３２に接続されるソース配線６２、ドレイン電極３３に接続されるドレイン配線６３が形成される。この後、有機溶剤等により、レジストパターンを除去し、更に、Ｔｉ／Ｐｔ／Ａｕ等の金属積層膜をドライエッチング等により除去する。尚、図示はしないが、ゲート電極３１に接続されるゲート配線についても、同じ工程で形成する。

【0038】

以上により、本実施の形態における半導体装置を製造することができる。本実施の形態は、ソース電極３２及びドレイン電極３３を覆うα−Ｔａ膜４１、金属窒化物膜４２が形成されているため、オーミックコンタクトのための熱処理を行っても、ソース電極３２及びドレイン電極３３に含まれるＡｌが拡散することを防ぐことができる。

【0039】

上記の説明では、電子供給層２２がＡｌＧａＮの場合について説明したが、電子供給層２２はＩｎＡｌＮまたはＩｎＡｌＧａＮにより形成してもよい。また、本実施の形態は、電子走行層２１、電子供給層２２、キャップ層２３が、窒化物半導体以外の化合物半導体、例えば、ＧａＡｓ等の場合についても適用可能である。しかしながら、窒化物半導体は、高耐圧等の用途に対応可能であるため、本実施の形態は、窒化物半導体に用いることが、より好ましい。

【0040】

〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、金属窒化物膜４２をＡｌＮ等の絶縁性の高い材料により形成し、図７に示されるように、ソース電極３２とドレイン電極３３との間には、金属窒化物膜４２は形成されているが、α−Ｔａ膜４１は形成されていないものである。本実施の形態は、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせるための熱処理において、金属窒化物膜４２によりキャップ層２３の表面が酸化等されることを防ぐことができる。尚、金属窒化物膜４２は絶縁性の高い材料により形成されているため、ソース電極３２とドレイン電極３３との間のキャップ層２３の上に金属窒化物膜４２が形成されていても、問題とはならない。

【0041】

（半導体装置の製造方法）
次に、第２の実施の形態における半導体装置の製造方法について説明する。

【0042】

最初に、図８（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３を形成する。

【0043】

次に、図８（ｂ）に示すように、ソース電極３２及びドレイン電極３３を形成する。

【0044】

次に、図９（ａ）に示されるように、ソース電極３２及びドレイン電極３３の側面及び上面を覆うα−Ｔａ膜４１を形成し、更に、α−Ｔａ膜４１及びキャップ層２３を覆う金属窒化物膜４２を積層して形成する。具体的には、基板温度が２５０℃で、スパッタリングによりＴａ膜を成膜することにより、α−Ｔａ膜４１を形成する。この際成膜されるα−Ｔａ膜４１の膜厚は、約５ｎｍである。

【0045】

この後、ソース電極３２とドレイン電極３３との間におけるα−Ｔａ膜４１を除去する。具体的には、金属窒化物膜４２の上にフォトレジストを塗布し、露光装置による露光及び現像を行うことにより、ソース電極３２及びドレイン電極３３が形成されている領域に、不図示のレジストパターンを形成する。このレジストパターンは、ソース電極３２とドレイン電極３３との間に開口部を有している。この後、フッ素系ガスを用いたドライエッチングにより、レジストパターンの開口部におけるα−Ｔａ膜４１を除去し、キャップ層２３を露出させる。この後、レジストパターンは、有機溶剤等により除去する。

【0046】

この後、スパッタリング等によりＡｌＮ膜等を成膜することにより、α−Ｔａ膜４１及びキャップ層２３の上に金属窒化物膜４２を形成する。この後、窒素雰囲気中で４００℃以上、１０００℃以下の温度、例えば、約８００℃の温度で熱処理することにより、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせる。

【0047】

次に、図９（ｂ）に示すように、金属窒化物膜４２の上に、絶縁膜５１を形成する。絶縁膜５１は、金属窒化物膜４２の上に、プラズマＣＶＤにより、厚さが、１０〜１００ｎｍ、例えば、４０ｎｍの窒化シリコン膜を成膜することにより形成する。

【0048】

次に、図１０（ａ）に示すように、キャップ層２３の上にゲート電極３１を形成する。具体的には、絶縁膜５１の上にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、ゲート電極３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたドライエッチングにより、レジストパターンの開口部における絶縁膜５１及び金属窒化物膜４２を除去し、キャップ層２３の表面を露出させる。この後、有機溶剤等により、レジストパターンを除去し、再び、絶縁膜５１及びキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ｎｉ／Ａｕにより形成される金属積層膜を真空蒸着により成膜し、有機溶剤に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、キャップ層２３の上に残存する金属積層膜により、ゲート電極３１が形成される。

【0049】

次に、図１０（ｂ）に示すように、絶縁膜５１及びゲート電極３１の上に、層間絶縁膜５２を形成し、更に、ソース電極３２及びドレイン電極３３の上に開口部５２ａ及び５２ｂを形成する。尚、図示はしないが、ゲート電極３１についても同様に、ゲート電極３１の表面が露出する開口部を形成する。

【0050】

次に、図１１に示すように、開口部５２ａ及び５２ｂに、ソース電極３２に接続されるソース配線６２、ドレイン電極３３に接続されるドレイン配線６３を形成する。尚、図示はしないが、ゲート電極３１に接続されるゲート配線についても、同様に形成する。

【0051】

以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態は、キャップ層２３が金属窒化物膜４２により覆われているため、ソース電極３２及びドレイン電極３３におけるオーミックコンタクトのための熱処理を行っても、キャップ層２３の表面が酸化等することはない。よって、半導体装置における信頼性や歩留まりを向上させることができる。

【0052】

尚、上記以外の内容については、第１の実施の形態と同様である。

【0053】

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態における半導体装置は、図１２に示されるように、金属窒化物膜４２が形成されていない構造のものである。例えば、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせるための熱処理を行っても、α−Ｔａ膜４１が酸化等されなければ、金属窒化物膜４２を形成する必要はない。具体的には、酸素等が含まれない高真空中において熱処理を行う場合等が想定される。

【0054】

本実施の形態における半導体装置の製造方法は、金属窒化物膜４２を形成しないことを除き、第１の実施の形態と同様である。また、上記以外の内容については、第１の実施の形態と同様である。

【0055】

〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。

【0056】

本実施の形態における半導体デバイスは、第１から第３の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１３に基づき説明する。尚、図１３は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは異なっている。

【0057】

最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴ等の半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第３の実施の形態のいずれかの半導体装置に相当するものである。

【0058】

次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第３の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第３の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第３の実施の形態における半導体装置のドレイン電極３３と接続されている。

【0059】

次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴ等のディスクリートパッケージされている半導体デバイスを作製することができる。

【0060】

次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第３の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。

【0061】

最初に、図１４に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１４に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１４に示す例では３つ）４６８を備えている。図１４に示す例では、第１から第３の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。

【0062】

次に、図１５に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１５に示す例では、パワーアンプ４７３は、第１から第３の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１５に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。

【0063】

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【0064】

上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極を覆うＴａ膜と、
前記第２の半導体層の上に形成されたゲート電極と、
を有し、
前記Ｔａ膜は、α−Ｔａにより形成されている、または、前記Ｔａ膜は、α−Ｔａがβ−Ｔａよりも多く含まれていることを特徴とする半導体装置。
（付記２）
前記Ｔａ膜の上には、金属窒化物により金属窒化物膜が形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記金属窒化物膜は、タンタル、チタン、アルミニウム、タングステンのいずれかを含むものの窒化物であることを特徴とする付記２に記載の半導体装置。
（付記４）
前記化合物半導体は、窒化物半導体であることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのいずれかを含む材料により形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第２の半導体層の上には、ＧａＮを含む材料によりキャップ層が形成されており、
前記ゲート電極は、前記キャップ層の上に形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記ソース電極及び前記ドレイン電極は、アルミニウムを含むものにより形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
付記１から７のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記９）
付記１から７のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１０）
基板の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、化合物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極を覆う前記Ｔａ膜を形成する工程と、
前記Ｔａ膜を形成した後、熱処理を行う工程と、
前記熱処理の後、前記第２の半導体層の上にゲート電極を形成する工程と、
を有し、
前記Ｔａ膜は、α−Ｔａにより形成されている、または、α−Ｔａがβ−Ｔａよりも多く含まれていることを特徴とする半導体装置の製造方法。
（付記１１）
前記Ｔａ膜を形成した後、前記Ｔａ膜の上に金属窒化物膜を形成する工程を有し、
前記熱処理は、前記金属窒化物膜を形成した後に行うものであることを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２）
前記金属窒化物膜は、タンタル、チタン、アルミニウム、タングステンのいずれかを含むものの窒化物であることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
前記金属窒化物膜は、前記Ｔａ膜の表面を窒化することにより形成したものであることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４）
前記Ｔａ膜の窒化は、窒素プラズマを用いて行うものであることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記Ｔａ膜は、スパッタリングにより成膜された膜であることを特徴とする付記１０から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記Ｔａ膜をスパッタリングにより成膜する際の基板温度は、２００℃以上、３００℃以下であることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
前記Ｔａ膜の厚さは、５ｎｍ以上、１０ｎｍ以下であることを特徴とする付記１０から１６のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記熱処理は、前記ソース電極及びドレイン電極をオーミックコンタクトさせるためのものであることを特徴とする付記１０から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記熱処理の温度は、４００℃以上、１０００℃以下であることを特徴とする付記１０から１８のいずれかに記載の半導体装置の製造方法。
（付記２０）
前記ソース電極及び前記ドレイン電極は、アルミニウムを含むものにより形成されていることを特徴とする付記１０から１９のいずれかに記載の半導体装置の製造方法。
（付記２１）
前記熱処理の温度は、アルミニウムの融点以上であることを特徴とする付記２０に記載の半導体装置の製造方法。
（付記２２）
前記化合物半導体は、窒化物半導体であることを特徴とする付記１０から２１のいずれかに記載の半導体装置の製造方法。
（付記２３）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのいずれかを含む材料により形成されていることを特徴とする付記１０から２２のいずれかに記載の半導体装置の製造方法。

【符号の説明】

【0065】

１０ 基板
１１ バッファ層
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
２３ キャップ層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
４１ α−Ｔａ膜
４２ 金属窒化物膜
５１ 絶縁膜
５２ 層間絶縁膜
６２ ソース配線
６３ ドレイン配線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】