特許6957216 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧

特許6957216半導体装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6957216

(24)【登録日】2021年10月8日

(45)【発行日】2021年11月2日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

G09G 3/20 20060101AFI20211021BHJP

G09G 3/36 20060101ALI20211021BHJP

G09G 3/3233 20160101ALI20211021BHJP

H01L 51/50 20060101ALI20211021BHJP

H01L 27/32 20060101ALI20211021BHJP

H03M 1/68 20060101ALI20211021BHJP

H03M 1/76 20060101ALI20211021BHJP

【ＦＩ】

G09G3/20 623F

G09G3/36

G09G3/3233

G09G3/20 642F

G09G3/20 680E

H05B33/14 A

H01L27/32

H03M1/68

H03M1/76

【請求項の数】12

【全頁数】60

(21)【出願番号】特願2017-113362(P2017-113362)

(22)【出願日】2017年6月8日

(65)【公開番号】特開2017-223947(P2017-223947A)

(43)【公開日】2017年12月21日

【審査請求日】2020年6月8日

(31)【優先権主張番号】特願2016-116104(P2016-116104)

(32)【優先日】2016年6月10日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】井上達則

(72)【発明者】

【氏名】青木健

【審査官】西島篤宏

(56)【参考文献】

【文献】米国特許出願公開第２００５／００５７４８２（ＵＳ，Ａ１）

【文献】特開２００６−３２３３４１（ＪＰ，Ａ）

【文献】特開２００２−３５０８０８（ＪＰ，Ａ）

【文献】特開２０１０−０３９１９０（ＪＰ，Ａ）

【文献】中国特許出願公開第１６５８２７５（ＣＮ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ３／２０

Ｇ０９Ｇ３／３６

Ｇ０９Ｇ３／３２３３

Ｈ０１Ｌ５１／５０

Ｈ０１Ｌ２７／３２

Ｈ０３Ｍ１／６８

Ｈ０３Ｍ１／７６

(57)【特許請求の範囲】

【請求項1】

パストランジスタロジック回路と、第１回路と、第２回路と、第１スイッチと、第２スイッチと、セレクタと、を有し、
前記第１回路は、第１端子と、第２端子と、第１出力端子と、を有し、
前記第２回路は、第３端子と、第４端子と、第２出力端子と、を有し、
前記パストランジスタロジック回路は、第１乃至第３入力端子と、第３出力端子と、を有し、
前記セレクタは、第４入力端子と、第４出力端子と、第５出力端子と、を有し、
前記第２回路の前記第３端子は、前記第１スイッチの一方の端子と電気的に接続され、
前記第１回路の前記第２端子は、前記第１スイッチの他方の端子と電気的に接続され、
前記第２スイッチの一方の端子は、前記第２回路の前記第４端子と電気的に接続され、
前記第２スイッチの他方の端子は、前記第１回路の前記第２端子と電気的に接続され、
前記第１回路の前記第１出力端子は、前記パストランジスタロジック回路の前記第１入力端子と電気的に接続され、
前記第２回路の前記第２出力端子は、前記パストランジスタロジック回路の前記第２入力端子と電気的に接続され、
前記パストランジスタロジック回路の前記第３出力端子は、前記セレクタの前記第４入力端子と電気的に接続され、
前記セレクタの第４出力端子は、第１表示パネルと電気的に接続され、
前記セレクタの第５出力端子は、第２表示パネルと電気的に接続され、
前記第１回路及び前記第２回路は、それぞれ抵抗ストリングを有し、
前記パストランジスタロジック回路の前記第３入力端子にデジタルデータが入力されることで、前記デジタルデータをアナログデータに変換する機能と、前記セレクタの前記第４出力端子又は前記第５出力端子から前記アナログデータを出力する機能と、を有する半導体装置。

【請求項2】

請求項１において、
前記パストランジスタロジック回路の前記第３出力端子と、前記セレクタの前記第４入力端子との電気的接続間に、第３回路を有し、
前記第３回路は、第５入力端子と、第６出力端子と、を有し、
前記第３回路の前記第５入力端子は、前記パストランジスタロジック回路の前記第３出力端子と電気的に接続され、
前記第３回路の前記第６出力端子は、前記セレクタの前記第４入力端子と電気的に接続され、
前記第３回路は、前記第３回路の前記第５入力端子に入力された電位を増幅して、前記第３回路の前記第６出力端子に出力する機能を有する半導体装置。

【請求項3】

請求項２において、
前記第３回路は、第５端子を有し、
前記第３回路は、前記第３回路の前記第５端子に入力される電位によって前記第３回路の動作を停止する機能を有する半導体装置。

【請求項4】

請求項１において、
前記パストランジスタロジック回路の前記第３出力端子と、前記セレクタの前記第４入力端子との電気的接続間に、第３スイッチを有し、
前記第３スイッチの一方の端子は、前記パストランジスタロジック回路の前記第３出力端子と電気的に接続され、
前記第３スイッチの他方の端子は、前記セレクタの前記第４入力端子と電気的に接続される半導体装置。

【請求項5】

請求項４において、
前記第３スイッチは、第１トランジスタを有し、
前記第１トランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物を有する半導体装置。

【請求項6】

請求項１において、
前記パストランジスタロジック回路の前記第３出力端子と、前記セレクタの前記第４入力端子との電気的接続間に、第３回路と、第３スイッチと、を有し、
前記第３回路は、第５入力端子と、第６出力端子と、を有し、
前記第３回路の前記第５入力端子は、前記パストランジスタロジック回路の前記第３出力端子と電気的に接続され、
前記第３回路の前記第６出力端子は、前記第３スイッチの一方の端子と電気的に接続され、
前記第３スイッチの他方の端子は、前記セレクタの前記第４入力端子と電気的に接続され、
前記第３回路は、前記第３回路の前記第５入力端子に入力された電位を増幅して、前記第３回路の前記第６出力端子に出力する機能を有する半導体装置。

【請求項7】

請求項６において、
前記第３スイッチは、第１トランジスタを有し、
前記第１トランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物を有する半導体装置。

【請求項8】

請求項２、請求項３、請求項６、請求項７のいずれか一項において、
前記第３回路は、オペアンプを有し、
前記第３回路の第５入力端子は、前記オペアンプの非反転入力端子と電気的に接続され、
前記第３回路の第６出力端子は、前記オペアンプの出力端子と電気的に接続され、
前記オペアンプの前記出力端子は、前記オペアンプの反転入力端子と電気的に接続される半導体装置。

【請求項9】

請求項１乃至請求項８のいずれか一項において、
前記第１回路は、第１抵抗素子と、第２抵抗素子と、を有し、
前記第２回路は、第３抵抗素子と、第４抵抗素子と、を有し、
前記第１回路の前記第１出力端子は、第５端子と、第６端子と、を有し、
前記第２回路の前記第２出力端子は、第７端子と、第８端子と、を有し、
前記第１回路の前記第１端子は、前記第１抵抗素子の一方の端子と電気的に接続され、
前記第１抵抗素子の他方の端子は、前記第２抵抗素子の一方の端子と電気的に接続され、
前記第２抵抗素子の他方の端子は、前記第１回路の前記第２端子と電気的に接続され、
前記第５端子は、前記第１抵抗素子の一方の端子と電気的に接続され、
前記第６端子は、前記第２抵抗素子の一方の端子と電気的に接続され、
前記第２回路の前記第３端子は、前記第３抵抗素子の一方の端子と電気的に接続され、
前記第３抵抗素子の他方の端子は、前記第４抵抗素子の一方の端子と電気的に接続され、
前記第４抵抗素子の他方の端子は、前記第２回路の前記第４端子と電気的に接続され、
前記第７端子は、前記第３抵抗素子の一方の端子と電気的に接続され、
前記第８端子は、前記第４抵抗素子の一方の端子と電気的に接続される半導体装置。

【請求項10】

請求項１乃至請求項９のいずれか一項において、
前記第１スイッチ、及び第２スイッチのそれぞれは、第２トランジスタを有し、
前記第２トランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物を有する半導体装置。

【請求項11】

請求項１乃至請求項１０のいずれか一項において、
第４回路と、第４スイッチと、第５スイッチと、を有し、
前記第４回路は、第９端子と、第１０端子と、第７出力端子と、を有し、
前記第４スイッチの一方の端子は、前記第４端子と電気的に接続され、
前記第４スイッチの他方の端子は、前記第４回路の前記第９端子と電気的に接続され、
前記第５スイッチの一方の端子は、前記第４端子と電気的に接続され、
前記第５スイッチの他方の端子は、前記第４回路の前記第１０端子と電気的に接続される半導体装置。

【請求項12】

請求項１乃至請求項１１のいずれか一項において、
前記第１表示パネルは、発光素子を有し、
前記第２表示パネルは、液晶素子を有する半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、半導体装置、システム、及びシステムの動作方法に関する。

【0002】

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、又はそれらのシステムを一例として挙げることができる。

【背景技術】

【0003】

近年、スマートフォンなどの携帯電話、タブレット型情報端末、ノート型ＰＣ（パーソナルコンピュータ）等が有する表示装置において、様々な面で改良が進められている。例えば、解像度を大きくする、色再現性（ＮＴＳＣ比）を高くする、駆動回路を小さくする、消費電力を低減する、等の特徴を有する表示装置の開発が行われている。

【0004】

また、改良の１つとして、環境の光に応じて、表示装置に映す画像の明るさを自動的に調節する機能を有する表示装置が挙げられる。該表示装置として、例えば、環境の光を反射して画像を映す機能と、発光素子を光らせて画像を映す機能と、を有する表示装置が挙げられる。この構成にすることにより、環境の光が十分に強い場合には、反射光を利用して表示装置に画像を映す表示モード（以下、反射モードという。）とし、又は環境の光が弱い場合には、発光素子を光らせて表示装置に画像を映す表示モード（以下、透過モード、又は自発光モードという。）として、表示装置に映す画像の明るさの調節を行うことができる。つまり、該表示装置は、照度計（照度センサという場合もある。）などを用いて環境の光を検知することによって、該光の強さに応じて表示方法を反射モード、自発光モード、又はそれら両方を用いたモードのいずれかを選択して、画像の表示を行うことができる。

【0005】

ところで、発光素子を光らせて画像を映す機能と、環境の光を反射して画像を映す機能と、を有する表示装置として、例えば、１つの画素に、液晶素子を制御する画素回路と、発光素子を制御する画素回路と、を有する表示装置（以下、ハイブリッド（複合型）表示装置という。）が特許文献１乃至特許文献３に開示されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】米国特許出願公開第２００３／０１０７６８８号明細書

【特許文献2】国際公開第２００７／０４１１５０号公報

【特許文献3】特開２００８−２２５３８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

発光素子を光らせて画像を映す機能と、環境の光を反射して画像を映す機能と、を有する表示装置を実現する場合、前者の機能を有する表示パネルと、後者の機能を有する表示パネルと、を表示装置に有する必要がある。この場合、前者及び後者の表示パネルの駆動を行うために、それぞれの表示パネルに対して駆動回路を設ける必要があるため、表示パネル上の駆動回路の面積が大きくなる場合がある。また、駆動回路の数が増えると、表示装置の消費電力も高くなる場合がある。

【0008】

本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を有するモジュールを提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有するモジュールを使用した電子機器を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有するモジュールを利用したシステムを提供することを課題の一とする。

【0009】

又は、本発明の一態様は、回路面積が小さい半導体装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一とする。

【0010】

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、及び他の課題について、全ての課題を解決する必要はない。

【課題を解決するための手段】

【0011】

（１）
本発明の一態様は、パストランジスタロジック回路と、第１回路と、第２回路と、第１スイッチと、第２スイッチと、セレクタと、を有し、第１回路は、第１端子と、第２端子と、第１出力端子と、を有し、第２回路は、第３端子と、第４端子と、第２出力端子と、を有し、パストランジスタロジック回路は、第１乃至第３入力端子と、第３出力端子と、を有し、セレクタは、第４入力端子と、第４出力端子と、第５出力端子と、を有し、第２回路の第３端子は、第１スイッチの一方の端子と電気的に接続され、第１回路の第２端子は、第１スイッチの他方の端子と電気的に接続され、第２スイッチの一方の端子は、第２回路の第４端子と電気的に接続され、第２スイッチの他方の端子は、第１回路の第２端子と電気的に接続され、第１回路の第１出力端子は、パストランジスタロジック回路の第１入力端子と電気的に接続され、第２回路の第２出力端子は、パストランジスタロジック回路の第２入力端子と電気的に接続され、パストランジスタロジック回路の第３出力端子は、セレクタの第４入力端子と電気的に接続され、第１回路及び第２回路は、それぞれ抵抗ストリングを有し、パストランジスタロジック回路の第３入力端子にデジタルデータが入力されることで、デジタルデータをアナログデータに変換する機能と、セレクタの第４出力端子又は第５出力端子からアナログデータを出力する機能を有することを特徴とする半導体装置である。

【0012】

（２）
又は、本発明の一態様は、前記（１）において、パストランジスタロジック回路の第３出力端子と、セレクタの第４入力端子との電気的接続間に、第３回路を有し、第３回路は、第５入力端子と、第６出力端子と、を有し、第３回路の第５入力端子は、パストランジスタロジック回路の第３出力端子と電気的に接続され、第３回路の第６出力端子は、セレクタの第４入力端子と電気的に接続され、第３回路は、第３回路の第５入力端子に入力された電位を増幅して、第３回路の第６出力端子に出力する機能を有することを特徴とする半導体装置である。

【0013】

（３）
又は、本発明の一態様は、前記（２）において、第３回路は、第５端子を有し、第３回路は、第３回路の第５端子に入力される電位によって第３回路の動作を停止する機能を有することを特徴とする半導体装置である。

【0014】

（４）
又は、本発明の一態様は、前記（１）において、パストランジスタロジック回路の第３出力端子と、セレクタの第４入力端子との電気的接続間に、第３スイッチを有し、第３スイッチの一方の端子は、パストランジスタロジック回路の第３出力端子と電気的に接続され、第３スイッチの他方の端子は、セレクタの第４入力端子と電気的に接続されることを特徴とする半導体装置である。

【0015】

（５）
又は、本発明の一態様は、前記（４）において、第３スイッチは、第１トランジスタを有し、第１トランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物を有することを特徴とする半導体装置である。

【0016】

（６）
又は、本発明の一態様は、前記（１）において、パストランジスタロジック回路の第３出力端子と、セレクタの第４入力端子との電気的接続間に、第３回路と、第３スイッチと、を有し、第３回路は、第５入力端子と、第６出力端子と、を有し、第３回路の第５入力端子は、パストランジスタロジック回路の第３出力端子と電気的に接続され、第３回路の第６出力端子は、第３スイッチの一方の端子と電気的に接続され、第３スイッチの他方の端子は、セレクタの第４入力端子と電気的に接続され、第３回路は、第３回路の第５入力端子に入力された電位を増幅して、第３回路の第６出力端子に出力する機能を有することを特徴とする半導体装置である。

【0017】

（７）
又は、本発明の一態様は、前記（６）において、第３スイッチは、第１トランジスタを有し、第１トランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物を有することを特徴とする半導体装置である。

【0018】

（８）
又は、本発明の一態様は、前記（２）、前記（３）、前記（６）、前記（７）のいずれか一において、第３回路は、オペアンプを有し、第３回路の第５入力端子は、オペアンプの非反転入力端子と電気的に接続され、第３回路の第６出力端子は、オペアンプの出力端子と電気的に接続され、オペアンプの出力端子は、オペアンプの反転入力端子と電気的に接続されることを特徴とする半導体装置である。

【0019】

（９）
又は、本発明の一態様は、前記（１）乃至（８）のいずれか一において、第１回路は、第１抵抗素子と、第２抵抗素子と、を有し、第２回路は、第３抵抗素子と、第４抵抗素子と、を有し、第１回路の第１出力端子は、第５端子と、第６端子と、を有し、第２回路の第２出力端子は、第７端子と、第８端子と、を有し、第１回路の第１端子は、第１抵抗素子の一方の端子と電気的に接続され、第１抵抗素子の他方の端子は、第２抵抗素子の一方の端子と電気的に接続され、第２抵抗素子の他方の端子は、第１回路の第２端子と電気的に接続され、第５端子は、第１抵抗素子の一方の端子と電気的に接続され、第６端子は、第２抵抗素子の一方の端子と電気的に接続され、第２回路の第３端子は、第３抵抗素子の一方の端子と電気的に接続され、第３抵抗素子の他方の端子は、第４抵抗素子の一方の端子と電気的に接続され、第４抵抗素子の他方の端子は、第２回路の第４端子と電気的に接続され、第７端子は、第３抵抗素子の一方の端子と電気的に接続され、第８端子は、第４抵抗素子の一方の端子と電気的に接続されることを特徴とする半導体装置である。

【0020】

（１０）
又は、本発明の一態様は、前記（１）乃至（９）のいずれか一項において、第１スイッチ、及び第２スイッチのそれぞれは、第２トランジスタを有し、第２トランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物を有することを特徴とする半導体装置である。

【0021】

（１１）
又は、本発明の一態様は、前記（１）乃至（１０）のいずれか一において、第４スイッチと、第５スイッチと、を有し、第４スイッチの一方の端子は、第４端子と電気的に接続され、第５スイッチの一方の端子は、第４端子と電気的に接続されることを特徴とする半導体装置である。

【0022】

（１２）
又は、本発明の一態様は、前記（１）乃至（１１）のいずれか一に記載の半導体装置と、照度計と、第４回路と、第５回路と、第１表示パネルと、第２表示パネルと、を有するシステムであり、照度計は、第４回路と電気的に接続され、第４回路は、第５回路と電気的に接続され、第５回路は、半導体装置と電気的に接続され、第１表示パネルは、半導体装置と電気的に接続され、第２表示パネルは、半導体装置と電気的に接続され、第４回路は、照度計で測定された照度に基づいて、第１表示パネル及び／又は第２表示パネルに表示する画像の階調を決定する第１データを生成する機能を有し、第５回路は、外部から送られてきた第２データと、階調の情報と、に基づいて、半導体装置に送信する入力信号を生成する機能を有することを特徴とするシステムである。

【0023】

（１３）
又は、本発明の一態様は、前記（１２）に記載のシステムの動作方法であり、第１乃至第１０ステップを有し、第１ステップは、照度計によって、照度が計測されるステップを有し、第２ステップは、照度計から照度を第４回路に送信するステップを有し、第３ステップは、第４回路によって、照度に基づいて、第１表示パネルの階調、及び第２表示パネルの階調を決定する第１データを生成するステップを有し、第４ステップは、第４回路から第１データを第５回路に送信するステップと、外部から第２データを第５回路に送信するステップと、を有し、第５ステップは、半導体装置を初期化するステップを有し、第６ステップは、第５回路において、第１データと、第２データと、に応じて、第１表示パネルに送信するための第３データを生成するステップと、第５回路から第３データを半導体装置に送信するステップと、半導体装置において、第３データをデジタルアナログ変換して第４データにするステップと、を有し、第７ステップは、半導体装置から第４データを第１表示パネルに送信して、第１表示パネルに画像を表示するステップを有し、第８ステップは、半導体装置を初期化するステップを有し、第９ステップは、第５回路において、第１データと、第２データと、に応じて、第２表示パネルに送信するための第５データを生成するステップと、第５回路から第５データを半導体装置に送信するステップと、半導体装置において、第５データをデジタルアナログ変換して第６データにするステップと、を有し、第１０ステップは、半導体装置から第６データを第２表示パネルに送信して、第２表示パネルに画像を表示するステップを有し、第２データは、ビデオデータであることを特徴とする動作方法である。

【発明の効果】

【0024】

本発明の一態様によって、新規な半導体装置を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有するモジュールを提供することができる。又は、本発明の一態様によって、新規な半導体装置を有するモジュールを使用した電子機器を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有するモジュールを利用したシステムを提供することができる。

【0025】

又は、本発明の一態様によって、回路面積が小さい半導体装置を提供することができる。又は、本発明の一態様によって、消費電力が低減された半導体装置を提供することができる。

【0026】

なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

【図面の簡単な説明】

【0027】

【図1】半導体装置の一例と表示部の一例を示すブロック図。

【図2】半導体装置の動作原理を説明する図。

【図3】半導体装置の一例を示す回路図。

【図4】半導体装置の一例を示す回路図。

【図5】半導体装置の一例を示す回路図。

【図6】半導体装置の一例を示す回路図。

【図7】半導体装置の一例を示す回路図。

【図8】半導体装置の動作例を説明するタイミングチャート。

【図9】半導体装置を利用したシステムの動作例を説明するフローチャート。

【図10】ソースドライバ回路の一例を示すブロック図。

【図11】電子部品の作製例を示すフローチャート、電子部品の斜視図、及び半導体ウェハの斜視図。

【図12】電子機器の例を示す斜視図。

【図13】タッチパネルの構成例を示す図。

【図14】タッチパネルの表示パネルの画素の構成例を示す図。

【図15】タッチパネルの構成例を示す断面図。

【図16】タッチパネルの構成例を示す断面図。

【図17】表示パネルの反射膜の形状の例を示す模式図。

【図18】入力部の構成例を示すブロック図。

【図19】表示部の画素を説明する回路図。

【図20】表示モジュールを示す斜視図。

【発明を実施するための形態】

【0028】

「電子機器」、「電子部品」、「モジュール」、「半導体装置」の記載について説明する。一般的に、「電子機器」とは、例えば、パーソナルコンピュータ、携帯電話、タブレット端末、電子書籍端末、ウェアラブル端末、ＡＶ（ＡｕｄｉｏＶｉｓｕａｌ）機器、電化製品、住宅設備機器、業務用設備機器、デジタルサイネージ、自動車、又は、システムを有する電気製品などをいう場合がある。また、「電子部品」、又は「モジュール」とは、電子機器が有するプロセッサ、記憶装置、センサ、バッテリ、表示装置、発光装置、インターフェース機器、ＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）タグ、受信装置、送信装置などをいう場合がある。また、「半導体装置」とは、半導体素子を用いた装置、又は、電子部品又はモジュールが有する、半導体素子を適用した駆動回路、制御回路、論理回路、信号生成回路、信号変換回路、電位レベル変換回路、電圧源、電流源、切り替え回路、増幅回路、記憶回路、メモリセル、表示回路、表示画素などをいう場合がある。

【0029】

また、本明細書において、酸化物半導体をＯＳ（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタをＯＳトランジスタという場合がある。

【0030】

（実施の形態１）
本実施の形態では、表示装置に備えることができる半導体装置の例について、説明する。

【0031】

＜半導体装置の構成例＞
図１は、表示装置に備えることができる表示部と、駆動回路部の一例を示している。図１に示す半導体装置１００は、液晶素子を有する画素回路と、発光素子を有する画素回路と、をそれぞれ駆動することができるソースドライバの一部である。半導体装置１００は、照度計１０１と、しきい値検出回路１０２と、タイミングコントローラ１０３と、回路１０４と、を有する。半導体装置１００は、表示部１１０と電気的に接続されている。

【0032】

表示部１１０は、表示パネルＬＰと、表示パネルＯＰと、を有する。表示パネルＬＰは、例えば、液晶素子を有する反射型液晶パネルを適用することができる。加えて、表示パネルＯＰは、自発光素子を有する発光装置を適用することができ、例えば、自発光素子としてＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）を有する有機ＥＬパネルを適用することができる。本実施の形態では、表示パネルＬＰは、反射型液晶パネルとし、表示パネルＯＰは、有機ＥＬパネルとして説明する。

【0033】

照度計１０１は、しきい値検出回路１０２と電気的に接続され、しきい値検出回路１０２は、タイミングコントローラ１０３と電気的に接続されている。タイミングコントローラ１０３は、回路１０４と電気的に接続され、回路１０４は、表示パネルＬＰと、表示パネルＯＰと、に電気的に接続されている。

【0034】

照度計１０１は、外光の照度を計測できるデバイスを有する。照度計１０１は、例えば、フォトダイオードによる光検出器を有することができる。

【0035】

しきい値検出回路１０２は、照度計１０１によって計測した照度を取得して、該照度に応じた表示装置の階調を決定し、その階調の情報をタイミングコントローラ１０３に送信する機能を有する。

【0036】

タイミングコントローラ１０３は、外部からシリアル転送されたデジタル映像ソース（ビデオデータ、又はデジタルビデオデータという場合がある。）を各ソースラインに割り振り、割り振られたデジタルビデオデータと、しきい値検出回路１０２から送られてきた階調の情報と、表示部１１０で駆動する表示モードと、に基づいて、各ソースラインに有するデジタルアナログ変換回路２００への入力信号を生成する回路である。表示モードとは、表示部１１０の駆動方式を示し、反射モード（表示パネルＬＰに画像を表示する。）、透過モード（表示パネルＯＰに画像を表示する。）、休止モード（デジタルアナログ変換回路２００の動作を停止する。）などのいずれかの方式を指す。更に、表示モードには、表示パネルＬＰと表示パネルＯＰの両方に画像を表示する方式（反射＋透過モード）もあってもよい。また、デジタルアナログ変換回路２００については、後述する。

【0037】

なお、タイミングコントローラ１０３で生成されるデジタルアナログ変換回路２００への入力信号は、複数の場合がある。そのため、図１では、タイミングコントローラ１０３と、デジタルアナログ変換回路２００と、を電気的に接続する配線を複数本図示している。

【0038】

回路１０４は、複数のデジタルアナログ変換回路２００（図１ではＤＡＣと記載している。）を有する。複数のデジタルアナログ変換回路２００のそれぞれは、複数の端子ＩＴと、端子ＯＴと、端子ＬＴと、を有する。

【0039】

複数の端子ＩＴは、タイミングコントローラ１０３と電気的に接続され、先述したタイミングコントローラ１０３で生成された信号は、端子ＩＴに送信される。端子ＯＴは、表示部１１０の表示パネルＯＰと電気的に接続され、端子ＬＴは、表示パネルＬＰと電気的に接続される。

【0040】

回路１０４が有するデジタルアナログ変換回路２００の個数は、表示パネルＬＰ内の１本の走査線（ゲート線、または単に配線という場合がある）に接続される画素回路の個数によって決まる。

【0041】

また、表示パネルＯＰにおける行方向の画素回路の個数、及び列方向の画素回路の個数は、表示パネルＬＰにおける行方向の画素回路の個数、及び列方向の画素回路の個数とそれぞれ等しい。つまり、回路１０４が有するデジタルアナログ変換回路２００の個数は、表示パネルＯＰ内の１本の選択信号線に選択される画素回路の個数によっても決まる。

【0042】

＜階調の決定方法＞
次に、しきい値検出回路１０２と、回路１０４と、によって、外光の照度に応じた表示装置の階調を決定する方法について説明する。

【0043】

図２は、デジタルビデオデータの値と、しきい値と、表示画像を表現する表示パネルＯＰの発光強度と、表示画像を表現する表示パネルＬＰの反射強度と、のそれぞれの関係を説明するための図である。なお、ここでは、例としてデジタルビデオデータを６ビットとして説明する。

【0044】

図２（Ａ）は、デジタルビデオデータの信号を模式的に示した図である。ＭＳＢは最上位ビットを示し、ＬＳＢは最下位ビットを示し、ｔｈはしきい値を示している。しきい値は、照度計１０１で計測した照度に応じた値であり、該しきい値はしきい値検出回路１０２によって定められて、階調の情報としてタイミングコントローラ１０３に転送される。

【0045】

タイミングコントローラ１０３は、しきい値検出回路１０２からしきい値を取得することで、外部からタイミングコントローラ１０３に転送されたデジタルビデオデータにしきい値を設ける。そして、しきい値を境界として、該デジタルビデオデータは、上位ビット長と、下位ビット長と、に分けられる。該上位ビット長は、表示パネルＯＰの発光強度に寄与することとし、該下位ビット長は、表示パネルＬＰの反射強度に寄与することとして、表示画像の階調を決定する。

【0046】

始めに、表示装置を使用する環境が暗い場合を考える。外光が暗い場合、表示パネルＬＰの反射強度が弱くなるため、表示パネルＯＰの発光強度を強くする必要がある。ここでは、暗い環境下において、照度計１０１と、しきい値検出回路１０２と、によって、しきい値として２ビットが得られたものとする（図２（Ｂ−１）を参照する。）。つまり、上述したとおり、上位ビット長の４ビットが表示パネルＯＰの発光強度に寄与し、下位ビット長の２ビットが表示パネルＬＰの反射強度に寄与する。

【0047】

なお、本発明の一態様では、表示パネルＯＰで画像を表示させるとき、上位４ビットの値を参照するため、使用しない下位２ビットについては「００」としている。つまり、表示パネルＯＰに画像を表示するとき、しきい値を反映させたデジタルデータは、上位４ビットが「００００」乃至「１１１１」のいずれかであり、かつ下位２ビットが「００」のデータとなる。また、表示パネルＬＰで画像を表示させるとき、下位２ビットを参照するため、使用しない上位４ビットについては無視してもよい。また、状況に応じて、場合によって、又は必要に応じて、上位４ビットの値を「００００」乃至「１１１１」のいずれかの値として適当に定めてもよい。

【0048】

図２（Ｂ−２）は、表示装置の輝度と、デジタルビデオデータの値の関係を表すグラフである。ハッチングパターンのない領域は、表示パネルＯＰの発光強度を示し、ハッチングパターンのある領域は、表示パネルＬＰの反射強度を示している。

【0049】

上位ビット長が４ビットである場合、上位ビットは「００００」から「１１１１」までの値を持つことになる。つまり、表示パネルＯＰの発光強度は、上位ビット「００００」から上位ビット「１１１１」までの１６段階で表現される。また、図２（Ｂ−２）より、表示パネルＯＰの発光強度は、上位ビット「００００」から順に高くなるものとする。なお、上位ビット「００００」は、表示パネルＯＰの発光強度が０のため、図２（Ｂ−２）に図示していない。

【0050】

また、下位ビットは「００」から「１１」までの値を持つことになる。つまり、表示パネルＬＰの反射強度は、下位ビット「００」から下位ビット「１１」までの４段階で表現される。また、図２（Ｂ−２）に示す輝度は、表示パネルＬＰの４段階の反射強度を、表示パネルＯＰの１６段階の発光強度のそれぞれに足し合わせた輝度を図示している。

【0051】

ところで、表示パネルＬＰの階調は、表示パネルＬＰが有する液晶素子に印加される電位によって決まり、表示パネルＯＰの階調は、表示パネルＯＰが有する駆動トランジスタのゲートに印加される電位によって決まる。つまり、表示パネルＬＰ及び表示パネルＯＰの階調は、共に電位によって決めることができる。但し、階調調整に用いる電位は、表示パネルＬＰ、又は表示パネルＯＰによって異なる場合が多い。そのため、本発明の一態様では、半導体装置１００に供給する階調調整用の電位を２種用意することとする。

【0052】

表示パネルＯＰの階調調整用の電源電位をＶｏｅｌとし、表示パネルＬＰの階調調整用の電源電位をＶｒｌｃｄとする。表示パネルＯＰでは、前述のとおり、１６段階の発光強度によって階調が定まるので、表示パネルＯＰの表示素子に印加される電位は、階調調整用の電源電位Ｖｏｅｌが１６段階に分割された電位のいずれかとなる（図２（Ｂ−３））。また、表示パネルＬＰでは、４段階の発光強度によって階調が定まるので、表示パネルＬＰの表示素子に印加される電位は、階調調整用の電源電位Ｖｒｌｃｄが４段階に分割された電位のいずれかとなる。なお、図２（Ｂ−３）において、上位４ビットが「００００」のときの電位を０電位、下位２ビットが「００」のときの電位を０電位と記載しているが、本明細書では、それらの０電位をＧＮＤ電位として記載する場合がある。

【0053】

次に、表示装置を使用する環境が明るい場合を考える。外光が明るい場合、表示パネルＬＰの反射強度が強くなるため、表示パネルＯＰの発光強度を弱くする必要がある。ここでは、外光が明るい環境下において、照度計１０１と、しきい値検出回路１０２によって、しきい値として４ビットが得られたものとする（図２（Ｃ−１））。つまり、上位ビット長の２ビットが表示パネルＯＰの発光強度に寄与し、下位ビット長の４ビットが表示パネルＬＰの反射強度に寄与する。

【0054】

なお、本発明の一態様では、表示パネルＯＰで画像を表示させるとき、上位２ビットの値を参照するため、使用しない下位４ビットについては「００００」としている。つまり、表示パネルＯＰに画像を表示するとき、しきい値を反映させたデジタルデータは、「００００００」、「０１００００」、「１０００００」、「１１００００」のいずれかとなる。また、表示パネルＬＰで画像を表示させるとき、下位４ビットを参照するため、使用しない上位２ビットについては「００」としている。つまり、表示パネルＬＰに画像を表示するとき、しきい値を反映させたデジタルデータは、「００００００」乃至「００１１１１」のいずれかとなる。

【0055】

図２（Ｃ−２）は、図２（Ｂ−２）と同様に、表示装置の輝度と、デジタルビデオデータの値の関係を表すグラフである。

【0056】

上位ビット長が２ビットである場合、上位ビットは「００」から「１１」までの値を持つことになる。つまり、表示パネルＯＰの発光強度は、上位ビット「００」から上位ビット「１１」までの４段階で表現される。また、図２（Ｃ−２）より、表示パネルＯＰの発光強度は、上位ビット「００」から順に高くなるものとする。なお、上位ビット「００」は、表示パネルＯＰの発光強度が０のため、図２（Ｃ−２）に図示していない。

【0057】

また、下位ビットは「００００」から「１１１１」までの値を持つことになる。つまり、表示パネルＬＰの反射強度は、下位ビット「００００」から下位ビット「１１１１」までの１６段階で表現される。また、図２（Ｃ−２）は、表示パネルＬＰの１６段階の反射強度を、表示パネルＯＰの４段階の発光強度のそれぞれに足し合わせて、図示している。

【0058】

つまり、表示パネルＯＰの表示素子に印加される電位は、階調調整用の電源電位Ｖｏｅｌが４段階に分割された電位のいずれかとなる（図２（Ｃ−３））。また、表示パネルＬＰでは、表示パネルＬＰの表示素子に印加される電位は、階調調整用の電源電位Ｖｒｌｃｄが１６段階に分割された電位のいずれかとなる。なお、図２（Ｃ−３）において、上位２ビットが「００」のときの電位を０電位、下位４ビットが「００００」のときの電位を０電位と記載しているが、本明細書では、それらの０電位をＧＮＤ電位として記載する場合がある。

【0059】

＜デジタルアナログ変換回路２００の構成例＞
次に、デジタルアナログ変換回路２００の構成例について説明する。デジタルアナログ変換回路２００は、前述したとおり、表示パネルＯＰ専用の階調信号と、表示パネルＬＰ専用の階調信号と、を生成できるようなデジタルアナログ変換回路とする必要がある。

【0060】

図３（Ａ）に、デジタルアナログ変換回路２００の構成例として、デジタルアナログ変換回路２５０を示す。デジタルアナログ変換回路２５０は、抵抗ストリング型のデジタルアナログ変換回路の一例であり、ｎビット（ｎは２以上の整数である。）のデジタル信号をアナログ信号に変換する機能を有する。デジタルアナログ変換回路２５０は、増幅回路ＡＭＰと、スイッチＯＬＳＷと、スイッチＢＳＷと、スイッチＳＯＳＷと、スイッチＳＬＳＷと、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｎ−１］と、スイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｎ−１］と、パストランジスタロジック回路ＰＴＬと、回路ＲＳ［１］乃至回路ＲＳ［ｎ］と、バス配線ＢＳ［１］乃至バス配線ＢＳ［ｎ］と、を有する。

【0061】

スイッチＯＬＳＷと、スイッチＳＯＳＷと、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｎ−１］と、スイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｎ−１］と、は、それぞれ２端子間で電気的に開閉を行うスイッチである。加えて、スイッチＢＳＷは、第１乃至第３端子を有し、第１端子は、第２端子又は第３端子のどちらか一方と電気的に接続する機能を有する。つまり、スイッチＢＳＷは、セレクタの機能を有する。

【0062】

バス配線ＢＳ［１］は、２本の配線を有し、バス配線ＢＳ［ｊ］（ｊは２以上ｎ以下の整数である。）は、２^ｊ−１本の配線を有する。

【0063】

図３（Ｂ−１）に、回路ＲＳ［１］の構成例を示す。回路ＲＳ［１］は、抵抗素子Ｒ［１］＿１と、抵抗素子Ｒ［１］＿２と、端子ＲＴ１と、端子ＲＴ２と、端子群ＰＴＳ［１］と、を有する。端子群ＰＴＳ［１］は、端子ＰＴ［１］＿１と、端子ＰＴ［１］＿２と、を有する。抵抗素子Ｒ［１］＿１の一方の端子は、回路ＲＳ［１］の端子ＲＴ１と電気的に接続され、抵抗素子Ｒ［１］＿１の他方の端子は、抵抗素子Ｒ［１］＿２の一方の端子と電気的に接続され、抵抗素子Ｒ［１］＿２の他方の端子は、回路ＲＳ［１］の端子ＲＴ２と電気的に接続されている。端子ＰＴ［１］＿１は、抵抗素子Ｒ［１］＿１の一方の端子と電気的に接続され、端子ＰＴ［１］＿２は、抵抗素子Ｒ［１］＿２の一方の端子と電気的に接続されている。

【0064】

図３（Ｂ−２）に、回路ＲＳ［ｊ］の構成例を示す。回路ＲＳ［ｊ］は、抵抗素子Ｒ［ｊ］＿１乃至抵抗素子Ｒ［ｊ］＿２^ｊ−１と、端子ＲＴ１と、端子ＲＴ２と、端子群ＰＴＳ［ｊ］と、を有する。端子群ＰＴＳ［ｊ］は、端子ＰＴ［ｊ］＿１乃至端子ＰＴ［ｊ］＿２^ｊ−１と、を有する。抵抗素子Ｒ［ｊ］＿１の一方の端子は、回路ＲＳ［ｊ］の端子ＲＴ１と電気的に接続され、抵抗素子Ｒ［ｊ］＿ｋ（ｋは、２以上２^ｊ−１以下の整数である。）の一方の端子は、抵抗素子Ｒ［ｊ］＿（ｋ−１）の他方の端子と電気的に接続され、抵抗素子Ｒ［ｊ］＿２^ｊ−１の他方の端子は、回路ＲＳ［ｊ］の端子ＲＴ２と電気的に接続されている。端子ＰＴ［１］は、抵抗素子Ｒ［ｊ］＿１と電気的に接続され、端子ＰＴ［ｋ］は、抵抗素子Ｒ［ｊ］＿ｋと電気的に接続されている。

【0065】

つまり、回路ＲＳ［１］及び回路ＲＳ［ｊ］のそれぞれは、抵抗素子が直列に接続された構成を有する。なお、抵抗素子Ｒ［１］＿１と、抵抗素子Ｒ［１］＿２と、抵抗素子Ｒ［ｊ］＿１乃至抵抗素子Ｒ［ｊ］＿２^ｊ−１と、のそれぞれの抵抗値は、全て等しいことが好ましい。

【0066】

パストランジスタロジック回路ＰＴＬは、入力端子群ＩＴＳと、出力端子ＯＵＴと、を有する。パストランジスタロジック回路ＰＴＬは、入力されたデジタルデータにしたがって、入力端子群ＩＴＳのそれぞれに印加された信号の一を、出力端子ＯＵＴに出力する機能を有する。

【0067】

回路ＲＳ［１］の端子ＲＴ１は、配線ＧＮＤＬと電気的に接続され、回路ＲＳ［１］の端子ＲＴ２は、スイッチＳＷｄ１［１］の一方の端子と、スイッチＳＷｄ２［１］の一方の端子と、に電気的に接続されている。

【0068】

回路ＲＳ［ｈ］（ｈは２以上ｎ−１以下の整数である。）の端子ＲＴ１は、スイッチＳＷｄ１［ｈ−１］の他方の端子と電気的に接続され、回路ＲＳ［ｈ］の端子ＲＴ２は、スイッチＳＷｄ１［ｈ］の一方の端子と、スイッチＳＷｄ２［ｈ］の一方の端子と、スイッチＳＷｄ２［ｈ−１］の他方の端子と、に電気的に接続されている。

【0069】

回路ＲＳ［ｎ］の端子ＲＴ１は、スイッチＳＷｄ１［ｎ−１］の他方の端子と電気的に接続され、回路ＲＳ［ｎ］の端子ＲＴ２は、スイッチＳＷｄ２［ｎ−１］の他方の端子と、スイッチＳＯＳＷの一方の端子と、スイッチＳＬＳＷの一方の端子と、に電気的に接続されている。

【0070】

配線ＶＯＬは、スイッチＳＯＳＷの他方の端子と電気的に接続され、配線ＶＬＬは、スイッチＳＬＳＷの他方の端子と電気的に接続されている。

【0071】

回路ＲＳ［１］の端子ＰＴ［１］＿１と、回路ＲＳ［１］の端子ＰＴ［１］＿２と、は、バス配線ＢＳ［１］によって、パストランジスタロジック回路ＰＴＬの入力端子群ＩＴＳの一部の端子と電気的に接続されている。回路ＲＳ［ｊ］の端子ＰＴ［ｊ］＿１乃至端子ＰＴ［ｊ］＿２^ｊ−１は、バス配線ＢＳ［ｊ］によって、パストランジスタロジック回路ＰＴＬの入力端子群ＩＴＳの他の一部の端子と電気的に接続されている。パストランジスタロジック回路ＰＴＬの出力端子ＯＵＴは、増幅回路ＡＭＰの入力端子ＡＩＴと電気的に接続されている。

【0072】

増幅回路ＡＭＰは、入力端子ＡＩＴに印加された電位を増幅して、出力端子ＡＯＴに出力する回路である。本発明の一態様において、増幅回路ＡＭＰの増幅率は１としている。なお、本発明の一態様は、増幅回路ＡＭＰの増幅率を１に限定せず、場合によって、状況に応じて、又は、必要に応じて、増幅回路ＡＭＰの増幅率を変更してもよい。例えば、増幅回路ＡＭＰの増幅率を１未満としてもよく、又は１よりも大きくしてもよい。

【0073】

増幅回路ＡＭＰの出力端子ＡＯＴは、スイッチＯＬＳＷの一方の端子と電気的に接続されている。スイッチＢＳＷの第１端子は、スイッチＯＬＳＷの他方の端子と電気的に接続され、スイッチＢＳＷの第２端子は、端子ＯＴと電気的に接続され、スイッチＢＳＷの第３端子は、端子ＬＴと電気的に接続されている。

【0074】

配線ＶＯＬは、表示パネルＯＰ用の電位Ｖｏｅｌを与えるための配線であり、配線ＶＬＬは、表示パネルＬＰ用の電位Ｖｒｌｃｄを与えるための配線である。また、配線ＧＮＤＬは、接地電位（ＧＮＤ電位という場合がある。）を与えるための配線である。

【0075】

つまり、上記より、回路ＲＳ［ｎ］の端子ＲＴ２又はスイッチＳＷｄ２［ｎ−１］の他方の端子には、電位Ｖｏｅｌ又は電位Ｖｒｌｃｄが入力される。デジタルアナログ変換回路２５０は、回路ＲＳ［ｎ］の端子ＲＴ２又はスイッチＳＷｄ２［ｎ−１］の他方の端子に入力された電位から、デジタルデータに基づいてアナログデータを生成する。

【0076】

なお、図３（Ａ）には、増幅回路ＡＭＰ、入力端子ＡＩＴ、出力端子ＡＯＴ、端子ＯＴ、端子ＬＴ、入力端子群ＩＴＳ、出力端子ＯＵＴ、スイッチＯＬＳＷ、スイッチＢＳＷ、スイッチＳＯＳＷ、スイッチＳＬＳＷ、スイッチＳＷｄ１［１］、スイッチＳＷｄ２［１］、スイッチＳＷｄ１［２］、スイッチＳＷｄ２［２］、スイッチＳＷｄ１［ｊ］、スイッチＳＷｄ２［ｊ］、スイッチＳＷｄ１［ｎ−１］、スイッチＳＷｄ２［ｎ−１］、回路ＲＳ［１］、回路ＲＳ［２］、回路ＲＳ［ｊ］、回路ＲＳ［ｎ］、端子ＲＴ１、端子ＲＴ２、端子群ＰＴＳ［１］、端子群ＰＴＳ［２］、端子群ＰＴＳ［ｊ］、端子群ＰＴＳ［ｎ］、バス配線ＢＳ［１］、バス配線ＢＳ［２］、バス配線ＢＳ［ｊ］、バス配線ＢＳ［ｎ］、配線ＶＯＬ、配線ＶＬＬ、配線ＧＮＤＬのみ図示しており、それ以外の回路、素子、配線及びそれらの符号などについては省略している。

【0077】

なお、本発明の一態様に係るデジタルアナログ変換回路は、図３に示すデジタルアナログ変換回路２５０に限定されない。状況に応じて、場合によって、又は、必要に応じて、デジタルアナログ変換回路２５０の構成を変更することができる。例えば、増幅回路ＡＭＰへ電源電位を供給するための配線にスイッチを設けている場合（つまり、増幅回路ＡＭＰにパワーゲーティング用のスイッチを設けている場合）、デジタルアナログ変換回路２５０は、スイッチＯＬＳＷを設けずに、増幅回路ＡＭＰの出力端子ＡＯＴとスイッチＢＳＷの第１端子と、を直接電気的に接続する構成としてもよい。その場合の回路構成を図４に示す。デジタルアナログ変換回路２５１が有する増幅回路ＡＭＰは、端子ＰＧＴを有し、端子ＰＧＴは、配線ＰＧと電気的に接続されている。配線ＰＧは、増幅回路ＡＭＰ内のパワーゲーティング用のスイッチの開閉を制御するための配線である。これにより、表示パネルＯＰ及び表示パネルＬＰにアナログデータを送信しない場合は、配線ＰＧによって、増幅回路ＡＭＰ内のパワーゲーティング用のスイッチを非導通状態にすることで（増幅回路ＡＭＰの動作を停止することで）、表示パネルＯＰ及び表示パネルＬＰへアナログデータの供給を停止することができる。

【0078】

また、例えば、端子ＯＴ又は端子ＬＴに出力するアナログデータを増幅する必要が無い場合、デジタルアナログ変換回路２５０、又はデジタルアナログ変換回路２５１は、増幅回路ＡＭＰを除いた構成としてもよい。その場合の回路構成を図５に示す。デジタルアナログ変換回路２５２は増幅回路ＡＭＰを有さない構成となっているため、デジタルアナログ変換回路２５２を適用することによって、デジタルアナログ変換回路２００の回路面積を低減することができる。

【0079】

また、例えば、デジタルアナログ変換回路２５２において、スイッチＢＳＷが、第１端子と、第２端子又は第３端子とのどちらか一方と電気的に接続する機能に加え、第１端子と、第２端子及び第３端子のどちらとも電気的に接続しない機能を有している場合、スイッチＯＬＳＷを除くことができる。その場合の回路構成を図６に示す。デジタルアナログ変換回路２５３はスイッチＯＬＳＷを有さない構成となっているため、デジタルアナログ変換回路２５３を適用することによって、デジタルアナログ変換回路２５２よりも、デジタルアナログ変換回路２００の回路面積を低減することができる。

【0080】

なお、スイッチＯＬＳＷ、スイッチＳＯＳＷ、スイッチＳＬＳＷ、スイッチＳＷｄ１［１］、スイッチＳＷｄ２［１］、スイッチＳＷｄ１［２］、スイッチＳＷｄ２［２］、スイッチＳＷｄ１［ｊ］、スイッチＳＷｄ２［ｊ］、スイッチＳＷｄ１［ｎ−１］、スイッチＳＷｄ２［ｎ−１］、などのスイッチとして、電気的スイッチ、機械的スイッチ、又はＭＥＭＳ素子（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）などを用いてもよい。例えば、電気的スイッチとしては、トランジスタを用いることが好ましい。特に、ｎチャネル型のトランジスタを用いる場合、該トランジスタは、チャネル形成領域にインジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物を有することが望ましい。つまり、ＯＳトランジスタであることが望ましい。

【0081】

本構成例で説明した、回路構成の一は、他の回路構成の例と適宜組み合わせることができる。

【0082】

＜デジタルアナログ変換回路２５０の動作例＞
次に、デジタルアナログ変換回路２５０の動作例について説明する。

【0083】

なお、本動作例では、説明の煩雑さを避けるため、デジタルアナログ変換回路２５０でなく、一例として、図７に示すデジタルアナログ変換回路２５０Ａの動作について説明する。

【0084】

デジタルアナログ変換回路２５０Ａは、４ビットのデジタル信号をアナログ信号に変換する回路の一例である。つまり、デジタルアナログ変換回路２５０Ａは、デジタルアナログ変換回路２５０において、ｎを４としている。そのため、デジタルアナログ変換回路２５０Ａは、回路ＲＳ［１］乃至回路ＲＳ［４］を有する。そして、回路ＲＳ［１］は、端子群ＰＴＳ［１］を有し、回路ＲＳ［２］は、端子群ＰＴＳ［２］を有し、回路ＲＳ［３］は、端子群ＰＴＳ［３］を有し、回路ＲＳ［４］は、端子群ＰＴＳ［４］を有する。また、図３（Ｂ−１）、及び図３（Ｂ−２）の説明のとおり、端子群ＰＴＳ［１］は、端子ＰＴ［１］＿１と、端子ＰＴ［１］＿２と、を有し、端子群ＰＴＳ［２］は、端子ＰＴ［２］＿１と、端子ＰＴ［２］＿２と、を有し、端子群ＰＴＳ［３］は、端子ＰＴ［３］＿１乃至端子ＰＴ［３］＿４と、を有し、端子群ＰＴＳ［４］は、端子ＰＴ［４］＿１乃至端子ＰＴ［４］＿８と、を有する。なお、図７には、端子ＰＴ［１］＿１、端子ＰＴ［１］＿２、端子ＰＴ［２］＿１、端子ＰＴ［２］＿２、端子ＰＴ［３］＿１乃至端子ＰＴ［３］＿４、端子ＰＴ［４］＿１乃至端子ＰＴ［４］＿８の符号を省略している。

【0085】

また、デジタルアナログ変換回路２５０Ａは、デジタルアナログ変換回路２５０において、スイッチＯＬＳＷを、トランジスタＯＬＴｒとし、スイッチＳＯＳＷを、トランジスタＳＯＴｒとし、スイッチＳＬＳＷをトランジスタＳＬＴｒとし、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｎ−１］をトランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］とし、スイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｎ−１］をトランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］としている。

【0086】

なお、上述のトランジスタの導通、非導通の制御を行うため、各トランジスタのゲートには、配線が接続されている。具体的には、トランジスタＯＬＴｒのゲートは配線ＯＬＬと電気的に接続され、トランジスタＳＯＴｒのゲートは配線ＳＯＬと電気的に接続され、トランジスタＳＬＴｒのゲートは配線ＳＬＬと電気的に接続されている。加えて、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］のそれぞれのゲートは、配線ｄ１［１］乃至配線ｄ１［３］の各々と電気的に接続され、トランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］のそれぞれのゲートは、配線ｄ２［１］乃至配線ｄ２［３］の各々と電気的に接続されている。

【0087】

また、デジタルアナログ変換回路２５０ＡのスイッチＢＳＷは、アナログスイッチＡＳＷ１と、アナログスイッチＡＳＷ２と、インバータ回路ＩＮＶ２と、を有している。スイッチＢＳＷの第１端子は、アナログスイッチＡＳＷ１の第１入出力端子と、アナログスイッチＡＳＷ２の第１入出力端子と、に電気的に接続され、スイッチＢＳＷの第２端子は、アナログスイッチＡＳＷ１の第２入出力端子に電気的に接続され、スイッチＢＳＷの第３端子は、アナログスイッチＡＳＷ２の第２入出力端子に電気的に接続されている。配線ＳＷＬは、アナログスイッチＡＳＷ１の第１制御端子と、アナログスイッチＡＳＷ２の第１制御端子と、インバータ回路ＩＮＶ２の入力端子と、に電気的に接続されている。インバータ回路ＩＮＶ２の出力端子は、アナログスイッチＡＳＷ１の第２制御端子と、アナログスイッチＡＳＷ２の第２制御端子と、に電気的に接続されている。

【0088】

なお、配線ＳＷＬは、スイッチＢＳＷの切り替えを制御するための配線である。配線ＳＷＬに高レベル電位が入力されているとき、スイッチＢＳＷの入力端子と端子ＯＴとが導通状態かつスイッチＢＳＷの入力端子と端子ＬＴとが非導通状態となり、配線ＳＷＬに低レベル電位が入力されているとき、スイッチＢＳＷの入力端子と端子ＬＴとが導通状態かつスイッチＢＳＷの入力端子と端子ＯＴとが非導通状態となる。

【0089】

また、デジタルアナログ変換回路２５０Ａの増幅回路ＡＭＰは、オペアンプＯＰ３を有する構成としている。オペアンプＯＰ３の非反転入力端子は、入力端子ＡＩＴと電気的に接続され、オペアンプＯＰ３の出力端子は、出力端子ＡＯＴと電気的に接続されている。オペアンプＯＰ３の反転入力端子は、オペアンプＯＰ３の出力端子と電気的に接続されている。つまり、オペアンプＯＰ３の接続構成は、ボルテージフォロワ回路の構成となっている。

【0090】

デジタルアナログ変換回路２５０Ａのパストランジスタロジック回路ＰＴＬは、４段のパストランジスタで構成されている。具体的には、パストランジスタロジック回路ＰＴＬは、１段につき、電気的に２経路に枝分かれする構成となっており、出力端子ＯＵＴから入力端子まで、最終的に２^４＝１６本の経路を有する。つまり、パストランジスタロジック回路ＰＴＬの入力端子群ＩＴＳは、入力端子を１６個有する。なお、１段毎に枝分かれした２経路の一方は、ｎチャネル型トランジスタのソース又はドレインの一方と電気的に接続され、枝分かれした２経路の他方は、ｐチャネル型トランジスタのソース又はドレインの一方と電気的に接続されている。ｑ段目（ｑは１以上４以下の整数である）に有するトランジスタのゲートのそれぞれは、配線ｅ［ｑ］と電気的に接続されている。端子群ＰＴＳ［１］、端子群ＰＴＳ［２］、端子群ＰＴＳ［３］、及び端子群ＰＴＳ［４］のそれぞれは、入力端子群ＩＴＳと電気的に接続されている。

【0091】

このような構成にすることによって、デジタルデータをアナログデータに変換する回路を得ることができる。具体的には、配線ｅ［１］乃至配線ｅ［４］に、デジタルデータに対応する電位を印加することによって、入力端子群ＩＴＳに印加されている電位のいずれかを選択して、出力端子ＯＵＴに該電位を出力することができる。

【0092】

次に、図８に示すタイミングチャートを用いて、デジタルアナログ変換回路２５０Ａの動作例について説明する。

【0093】

図８に示すタイミングチャートは、配線ＯＬＬ、配線ＳＯＬ、配線ＳＬＬ、配線ＳＷＬ、配線ｄ１［１］乃至配線ｄ１［３］、配線ｄ２［１］乃至配線ｄ２［３］、配線ｅ［１］乃至配線ｅ［４］、端子ＯＴ、及び端子ＬＴの電位の変動を示している。配線ＯＬＬ、配線ＳＯＬ、配線ＳＬＬ、配線ＳＷＬ、配線ｄ１［１］乃至配線ｄ１［３］、配線ｄ２［１］乃至配線ｄ２［３］、及び配線ｅ［１］乃至配線ｅ［４］には、それぞれ高レベル電位（図８では、Ｈｉｇｈと表記している。）、又は、低レベル電位（図８では、Ｌｏｗと表記している。）の一方が印加される。なお、配線ＯＬＬ、配線ＳＯＬ、配線ＳＬＬ、配線ＳＷＬ、配線ｄ１［１］乃至配線ｄ１［３］、配線ｄ２［１］乃至配線ｄ２［３］、及び配線ｅ［１］乃至配線ｅ［４］に印加される電位は、高レベル電位、及び低レベル電位に限定せず、アナログ電位であってもよい。

【0094】

また、配線ＯＬＬ、配線ＳＯＬ、配線ＳＬＬ、配線ＳＷＬ、配線ｄ１［１］乃至配線ｄ１［３］、配線ｄ２［１］乃至配線ｄ２［３］、及び配線ｅ［１］乃至配線ｅ［４］は、複数の端子ＩＴを介して、タイミングコントローラ１０３と電気的に接続されている。つまり、配線ＯＬＬ、配線ＳＯＬ、配線ＳＬＬ、配線ＳＷＬ、配線ｄ１［１］乃至配線ｄ１［３］、配線ｄ２［１］乃至配線ｄ２［３］、及び配線ｅ［１］乃至配線ｅ［４］には、デジタルアナログ変換回路２５０Ａに入力されるデジタルビデオデータ、外光の照度に応じたデジタルビデオデータのしきい値、及び表示部１１０で駆動する表示モードを選択する信号が送られる。

【0095】

＜＜初期化＞＞
初めに、初期化の動作について説明する。この動作は、表示パネルＯＰ、又は表示パネルＬＰにビデオデータを送る前に行われる。具体的には、デジタルアナログ変換回路２５０Ａの回路ＲＳ［１］乃至回路ＲＳ［４］で構成される抵抗ストリングの各抵抗素子にかかる電位をゼロ電位にする。なお、図８のタイミングチャートではその期間をＩｎｉｔと記載しており、時刻Ｔ０から時刻Ｔ１までの期間において初期化の動作を行っている。

【0096】

時刻Ｔ０から時刻Ｔ１までにおいて、配線ＳＯＬ、配線ＳＬＬ、配線ＯＬＬのそれぞれに低レベル電位が印加される。これにより、トランジスタＳＯＴｒ、トランジスタＳＬＴｒ、トランジスタＯＬＴｒのそれぞれが非導通状態となる。

【0097】

加えて、時刻Ｔ０から時刻Ｔ１までにおいて、配線ｄ１［１］乃至配線ｄ１［３］、及び配線ｄ２［１］乃至配線ｄ２［３］のそれぞれに高レベル電位が印加される。これにより、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］、及びトランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］のそれぞれが導通状態となる。これにより、回路ＲＳ［１］乃至回路ＲＳ［４］のそれぞれの端子ＲＴ１−端子ＲＴ２間の電位をゼロ電位にすることができる。

【0098】

また、このとき、トランジスタＯＬＴｒは非導通状態となっているため、端子ＯＴ又は端子ＬＴから信号は出力されない。このため、配線ＳＷＬに印加される電位は、高レベル電位、又は低レベル電位のどちらでもよい（図８のタイミングチャートでは、配線ＳＷＬの電位は低レベル電位としている。）。

【0099】

また、同様に、トランジスタＯＬＴｒは非導通状態となっているため、デジタルアナログ変換回路２５０Ａに任意のビデオデータを入力しても、端子ＯＴ又は端子ＬＴから信号は出力されない。このため、配線ｅ［１］乃至配線ｅ［４］に印加される電位は、高レベル電位、又は低レベル電位のどちらでもよい（図８のタイミングチャートでは、配線ｅ［１］乃至配線ｅ［４］の電位は低レベル電位としている。）。

【0100】

＜＜ＯＥＬモード＞＞
次に、初期化の動作を行った後に、表示パネルＯＰに画像を表示するときのデジタルアナログ変換回路２５０Ａの動作例について説明する。時刻Ｔ１から時刻Ｔ２までの期間において、タイミングコントローラ１０３で各ソースラインに割り振られたデジタルビデオデータに対して、外光に応じたしきい値が定められる。これにより、デジタルビデオデータの階調が定められる。そして、該しきい値と、デジタルビデオデータと、表示モード（自発光モード、又はＯＥＬモード）と、に基づくデジタル信号がデジタルアナログ変換回路２５０Ａに送られる。デジタルアナログ変換回路２５０Ａに送られた該デジタル信号をアナログ信号に変換して、表示パネルＯＰに送ることによって、階調が調整された画像を表示パネルＯＰに表示することができる。

【0101】

例えば、時刻Ｔ１において、着目するソースラインに割り振られたデジタルビデオデータを、「１００１」とし、そして、外光強度によって定められるしきい値を、下位２ビットとする。つまり、表示パネルＯＰの発光強度は、デジタルビデオデータの上位２ビットが寄与するので、該ソースラインに電気的に接続されているデジタルアナログ変換回路２５０Ａの端子ＯＴから出力されるアナログ値は、デジタルビデオデータ「１０００」がアナログ変換されたものとなる。

【0102】

時刻Ｔ１から時刻Ｔ２までにおいて、配線ＳＯＬに高レベル電位が印加され、配線ＳＬＬに低レベル電位が印加される。これにより、トランジスタＳＯＴｒは導通状態となり、トランジスタＳＬＴｒは非導通状態となる。また、配線ＳＷＬに高レベル電位が印加される。これにより、スイッチＢＳＷは、第１端子−第２端子間で導通状態、第１端子−第３端子間で非導通状態となる。

【0103】

加えて、時刻Ｔ１から時刻Ｔ２までにおいて、配線ｄ１［１］乃至配線ｄ１［３］に高レベル電位が印加され、配線ｄ２［１］乃至配線ｄ２［３］に低レベル電位が印加される。これにより、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］のそれぞれは導通状態となり、トランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］のそれぞれは非導通状態となる。つまり、回路ＲＳ［４］の端子ＲＴ２から、回路ＲＳ［１］の端子ＲＴ１までの区間の電圧は、Ｖｏｅｌとなる。ただし、本動作例では、簡易的に説明を行うため、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］のそれぞれのソース−ドレイン間での電圧降下は無視している。

【0104】

なお、図３乃至図６において、ＯＥＬモードでは、しきい値に関わらず、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｎ−１］は導通状態とし、かつスイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｎ−１］は非導通状態として動作する。つまり、図７に示す回路構成と本動作例において、ＯＥＬモードでは、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］は導通状態とし、トランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］は非導通状態として動作する。

【0105】

時刻Ｔ２から時刻Ｔ３までにおいて、配線ｅ［１］乃至配線ｅ［４］のそれぞれに、デジタルビデオデータ「１０００」の各ビットに相当する電位が印加される。具体的には、ｑ桁目が「１」であるとき、配線ｅ［ｑ］には高レベル電位が印加され、また、ｑ桁目が「０」であるとき、配線ｅ［ｑ］には低レベル電位が印加される。つまり、配線ｅ［１］、配線ｅ［２］、及び配線ｅ［３］には低レベル電位が印加され、配線ｅ［４］には高レベル電位が印加されることになる。

【0106】

これにより、パストランジスタロジック回路ＰＴＬの入力端子群ＩＴＳのうち、回路ＲＳ［４］の端子ＰＴ［４］＿１と電気的に接続されている端子のみが、パストランジスタロジック回路ＰＴＬの出力端子ＯＵＴと電気的に導通状態となる。つまり、回路ＲＳ［４］の端子ＰＴ［４］＿１の電位が、パストランジスタロジック回路ＰＴＬの出力端子ＯＵＴから出力され、オペアンプＯＰ３の非反転入力端子に入力される。

【0107】

回路ＲＳ［４］の端子ＰＴ［４］＿１の電位について考える。回路ＲＳ［１］乃至回路ＲＳ［４］が有する抵抗素子の数は１６個である。そして、回路ＲＳ［１］乃至回路ＲＳ［４］が有するそれぞれの抵抗素子の抵抗値は等しく、該抵抗値をＲとしたとき、回路ＲＳ［１］の端子ＲＴ１から回路ＲＳ［４］の端子ＲＴ２までの間の抵抗ストリングの合計の抵抗値は１６Ｒとなる。ところで、回路ＲＳ［１］乃至回路ＲＳ［４］によって構成される抵抗ストリングにおいて、配線ＧＮＤＬから数えて、全１６個のうち８個目の抵抗素子の後に、端子ＰＴ［４］＿１が存在する。つまり、回路ＲＳ［１］の端子ＲＴ１から回路ＲＳ［４］の端子ＰＴ［４］＿１までの合計の抵抗値は、８Ｒとなる。そのため、端子ＰＴ［４］＿１の電位は、（８Ｒ／１６Ｒ）×Ｖｏｅｌ＝Ｖｏｅｌ／２となる。

【0108】

時刻Ｔ３から時刻Ｔ４までにおいて、配線ＯＬＬに高レベル電位が印加される。これにより、トランジスタＯＬＴｒは導通状態となり、オペアンプＯＰ３の出力端子と、スイッチＢＳＷの第１端子と、が導通状態となる。この結果、端子ＯＴから電位Ｖｏｅｌ／２が出力される。

【0109】

ところで、上記では、デジタルビデオデータの値が「１００１」で、かつしきい値が下位２ビットの場合について説明をした。ここでは、デジタルビデオデータを任意の値とし、かつしきい値が下位２ビットの場合において、端子ＯＴから出力される電位について説明する。この場合も、デジタルビデオデータの、しきい値以下のビットは全て「０」となるので、下位２ビットに相当する配線ｅ［１］及び配線ｅ［２］のそれぞれには低レベル電位が印加される。上位２ビット（３桁目、及び４桁目の値）は、「００」乃至「１１」の４値のいずれかを取ることになるので、配線ｅ［３］及び配線ｅ［４］のそれぞれには、各ビットの値に応じた電位が入力される（具体的には、上述したとおり、ｑ桁目が「１」であるとき、配線ｅ［ｑ］には高レベル電位が印加され、また、ｑ桁目が「０」であるとき、配線ｅ［ｑ］には低レベル電位が印加される。）。つまり、しきい値を下位２ビットと定めることにより、電源電位Ｖｏｅｌを４段階に等しく分割することができ、上位２ビットの値によって、端子ＯＴから出力される電位は該４段階の高さのいずれか一に定まる。具体的には、上位２ビットの「００」乃至「１１」の値によって、それぞれ、ＧＮＤ電位、Ｖｏｅｌ／４、Ｖｏｅｌ／２、Ｖｏｅｌ×３／４が端子ＯＴから出力される。

【0110】

また、次に、デジタルビデオデータの値を任意の値とし、かつしきい値が、下位１ビットの場合について説明する。しきい値が下位１ビットの場合、表示パネルＯＰの発光強度は、デジタルビデオデータの上位３ビット（２桁目、３桁目、及び４桁目の値）が寄与する。つまり、上位３ビットは、「０００」乃至「１１１」の値のいずれかをとることになるため、配線ｅ［２］、配線ｅ［３］及び配線ｅ［４］のそれぞれには、各ビットの値に応じた電位が入力される。一方、デジタルビデオデータの、しきい値以下のビットは全て「０」となるので、下位１ビットに相当する配線ｅ［１］には、低レベル電位が入力される。なお、ＯＥＬモードでは、しきい値に関わらず、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］は導通状態とし、かつトランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］は非導通状態となるため、回路ＲＳ［４］の端子ＲＴ２から、回路ＲＳ［１］の端子ＲＴ１までの区間の電圧は、Ｖｏｅｌとなる。したがって、しきい値を下位１ビットと定めることにより、電源電位Ｖｏｅｌを８段階に等しく分割することができ、上位３ビットの値によって、端子ＯＴから出力される電位は該８段階の高さのいずれか一に定まる。具体的には、上位３ビットの「０００」乃至「１１１」の値によって、それぞれ、ＧＮＤ電位、Ｖｏｅｌ／８、Ｖｏｅｌ／４、Ｖｏｅｌ×３／８、Ｖｏｅｌ／２、Ｖｏｅｌ×５／８、Ｖｏｅｌ×３／４、Ｖｏｅｌ×７／８が端子ＯＴから出力される。

【0111】

また、次に、デジタルビデオデータの値を任意の値とし、かつしきい値が、下位３ビットの場合について説明する。しきい値が下位３ビットの場合、表示パネルＯＰの発光強度は、デジタルビデオデータの上位１ビット（４桁目の値）が寄与する。つまり、上位１ビットは、「０」「１」の値のいずれかをとることになるため、配線ｅ［４］には、該ビットの値に応じた電位が入力される。一方、デジタルビデオデータの、しきい値以下のビットは全て「０」となるので、下位３ビットに相当する配線ｅ［１］乃至配線ｅ［３］には、低レベル電位が入力される。なお、ＯＥＬモードでは、しきい値に関わらず、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｎ−１］は導通状態とし、かつスイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｎ−１］は非導通状態となるため、回路ＲＳ［４］の端子ＲＴ２から、回路ＲＳ［１］の端子ＲＴ１までの区間の電圧は、Ｖｏｅｌとなる。したがって、しきい値を下位３ビットと定めることにより、電源電位Ｖｏｅｌを２段階に等しく分割することができ、上位１ビットの値によって、端子ＯＴから出力される電位は該２段階の高さのいずれか一に定まる。具体的には、上位１ビットの「０」又は「１」の値によって、それぞれ、ＧＮＤ電位、Ｖｏｅｌ／２が端子ＯＴから出力される。

【0112】

上述のように、時刻Ｔ１から時刻Ｔ４までの動作を行うことで、外光環境に応じた階調信号を表示パネルＯＰに送信することができる。

【0113】

なお、時刻Ｔ４から時刻Ｔ５までにおいて、配線ＯＬＬ、配線ＳＯＬ、配線ＳＬＬ、配線ＳＷＬ、配線ｅ［１］乃至配線ｅ［４］のそれぞれに低レベル電位が印加され、配線ｄ１［１］乃至配線ｄ１［３］、及び配線ｄ２［１］乃至配線ｄ２［３］のそれぞれに高レベル電位が印加される。つまり、上述した各配線の電位をそれぞれ、時刻Ｔ０から時刻Ｔ１までの間に印加した電位と同じにすることで、再び初期化することができる。

【0114】

また、上述の階調信号が表示パネルＯＰに含まれる画素に供給される場合、該画素の選択トランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム又はスズ）、亜鉛の少なくとも一を含む酸化物を有することが好ましい。つまり、ＯＳトランジスタであることが望ましい。ＯＳトランジスタを用いることで、選択トランジスタのオフ電流を非常に小さくできるため、該画素に書き込まれた階調情報を長時間保持することができる。つまり、ＯＥＬモードにおいて、デジタルアナログ変換回路２５０Ａによる、表示パネルＯＰの画素における階調情報の書き換え回数を少なくすることができる。

【0115】

また、該画素に書き込まれた階調情報を長時間保持することができるため、次回の表示パネルＯＰへの階調信号を送信する前に、表示パネルＬＰの画素に、表示パネルＯＰとは別の階調信号を送ることができる。これによって、表示パネルＯＰと表示パネルＬＰと、の両方から、同時に、外光環境に応じた階調の画像を表示することができる。

【0116】

＜＜ＲＬＣＤモード＞＞
続いて、表示パネルＬＰに画像を表示するときのデジタルアナログ変換回路２５０Ａの動作例について、説明する。時刻Ｔ５から時刻Ｔ６までの期間において、タイミングコントローラ１０３で各ソースラインに割り振られたデジタルビデオデータに対して、外光に応じたしきい値が定められる。これにより、デジタルビデオデータの階調が定められる。そして、該しきい値と、デジタルビデオデータと、表示モード（反射モード、又はＲＬＣＤモード）と、に基づくデジタル信号がデジタルアナログ変換回路２５０Ａに送られる。デジタルアナログ変換回路２５０Ａに送られた該デジタル信号をアナログ信号に変換して、表示パネルＬＰに送ることによって、階調が調整された画像を表示パネルＬＰに表示することができる。

【0117】

例えば、時刻Ｔ５において、着目するソースラインに送られてきたデジタルビデオデータを、時刻Ｔ１と同様の「１００１」とする。また、外光強度によって定められるしきい値も、時刻Ｔ１と同様の下位２ビットとする。つまり、表示パネルＬＰの反射強度は、デジタルビデオデータの下位２ビットが寄与するので、該ソースラインに電気的に接続されているデジタルアナログ変換回路２５０Ａの端子ＬＴから出力されるアナログ値は、「０１」がアナログ変換されたものとなる。なお、上位２ビットは、表示パネルＬＰの反射強度に対して寄与しないが、デジタルアナログ変換回路２５０Ａは４ビットのデジタルアナログ変換回路であるため、デジタルアナログ変換回路２５０Ａを動作するには、４ビットのデータを入力する必要がある。そのため、本発明の一態様では、しきい値より高い上位のビットに対しては、「０」とする。そのため、デジタルアナログ変換回路２５０Ａに入力されるデジタルビデオデータは、「０００１」となる。

【0118】

時刻Ｔ５から時刻Ｔ６までにおいて、配線ＳＯＬに低レベル電位が印加され、配線ＳＬＬに高レベル電位が印加される。これにより、トランジスタＳＯＴｒは非導通状態となり、トランジスタＳＬＴｒは導通状態となる。また、配線ＳＷＬに低レベル電位が印加される。これにより、スイッチＢＳＷは、第１端子−第２端子間で非導通状態、第１端子−第３端子間で導通状態となる。

【0119】

加えて、時刻Ｔ５から時刻Ｔ６までにおいて、配線ｄ１［１］に高レベル電位が印加され、配線ｄ１［２］及び配線ｄ１［３］に低レベル電位が印加される。更に、配線ｄ２［１］に低レベル電位が印加され、配線ｄ２［２］及び配線ｄ２［３］に高レベル電位が印加される。これにより、トランジスタＴｒｄ１［１］、トランジスタＴｒｄ２［２］、及びトランジスタＴｒｄ２［３］のそれぞれは導通状態となり、トランジスタＴｒｄ１［２］、トランジスタＴｒｄ１［３］、トランジスタＴｒｄ２［１］のそれぞれは非導通状態となる。つまり、回路ＲＳ［２］の端子ＲＴ２から、回路ＲＳ［１］の端子ＲＴ１までの区間の電圧は、Ｖｒｌｃｄとなる。ただし、本動作例では、簡易的に説明を行うため、トランジスタＴｒｄ１［１］、トランジスタＴｒｄ２［２］、トランジスタＴｒｄ２［３］のそれぞれのソース−ドレイン間での電圧降下は無視している。

【0120】

なお、図３乃至図６において、ＲＬＣＤモードでは、しきい値に応じて、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｎ−１］、スイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｎ−１］のそれぞれの導通状態、非導通状態が決まる。しきい値が下位１ビットの場合、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｎ−１］が非導通状態とし、スイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｎ−１］が導通状態とする。しきい値が下位ｆビット（ｆは２以上ｎ−１以下の整数とする。）の場合、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｆ−１］、スイッチＳＷｄ２［ｆ］乃至スイッチＳＷｄ２［ｎ−１］が導通状態とし、スイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｆ−１］、スイッチＳＷｄ１［ｆ］乃至スイッチＳＷｄ１［ｎ−１］が非導通状態とする。しきい値が下位ｎビットの場合、スイッチＳＷｄ１［１］乃至スイッチＳＷｄ１［ｎ−１］が導通状態とし、スイッチＳＷｄ２［１］乃至スイッチＳＷｄ２［ｎ−１］が非導通状態とする。そのため、図７に示す回路構成及び本動作例において、しきい値が下位２ビットとなっているので、ＲＬＣＤモードでは、トランジスタＴｒｄ１［１］、トランジスタＴｒｄ２［２］、トランジスタＴｒｄ２［３］は導通状態とし、トランジスタＴｒｄ２［１］、トランジスタＴｒｄ１［２］、トランジスタＴｒｄ１［３］は非導通状態として動作する。

【0121】

時刻Ｔ６から時刻Ｔ７までにおいて、配線ｅ［１］乃至配線ｅ［４］のそれぞれに、デジタルビデオデータ「０００１」の各ビットに相当する電位が印加される。具体的には、ｑ桁目が「１」であるとき、配線ｅ［ｑ］には高レベル電位が印加され、また、ｑ桁目が「０」であるとき、配線ｅ［ｑ］には低レベル電位が印加される。つまり、配線ｅ［２］乃至配線ｅ［４］には低レベル電位が印加され、配線ｅ［１］には高レベル電位が印加されることになる。

【0122】

これにより、パストランジスタロジック回路ＰＴＬの入力端子群ＩＴＳのうち、回路ＲＳ［１］の端子ＰＴ［１］＿２と電気的に接続されている端子のみが、パストランジスタロジック回路ＰＴＬの出力端子ＯＵＴと電気的に導通状態となる。つまり、回路ＲＳ［１］の端子ＰＴ［１］＿２の電位が、パストランジスタロジック回路ＰＴＬの出力端子ＯＵＴから出力され、オペアンプＯＰ３の非反転入力端子に入力される。

【0123】

回路ＲＳ［１］の端子ＰＴ［１］＿２の電位について考える。時刻Ｔ６において、トランジスタＴｒｄ１［２］、及びトランジスタＴｒｄ１［３］は非導通状態なので、デジタルアナログ変換回路２５０Ａの抵抗ストリングは、回路ＲＳ［１］及び回路ＲＳ［２］によって構成される。そのため、回路ＲＳ［１］の端子ＲＴ１から回路ＲＳ［２］の端子ＲＴ２までの間の抵抗素子の数は４個となり、抵抗ストリングの合計の抵抗値は４Ｒとなる。そして、回路ＲＳ［１］及び回路ＲＳ［２］によって構成される抵抗ストリングにおいて、配線ＧＮＤＬから数えて、全４個のうち１個目の抵抗素子の後に、端子ＰＴ［１］＿２が存在する。つまり、回路ＲＳ［１］の端子ＲＴ１から、回路ＲＳ［１］の端子ＰＴ［１］＿２までの合計の抵抗値は、４Ｒとなる。そのため、端子ＰＴ［１］＿２の電位は、（Ｒ／４Ｒ）×Ｖｒｌｃｄ＝Ｖｒｌｃｄ／４となる。

【0124】

時刻Ｔ７から時刻Ｔ８までにおいて、配線ＯＬＬに高レベル電位が印加される。これにより、トランジスタＯＬＴｒは導通状態となり、オペアンプＯＰ３の出力端子と、スイッチＢＳＷの第１端子と、が導通状態となる。この結果、端子ＬＴから電位Ｖｒｌｃｄ／４が出力される。

【0125】

ところで、上記では、デジタルビデオデータの値が「１００１」で、かつしきい値が下位２ビットの場合について説明をした。ここでは、デジタルビデオデータを任意の値とし、かつしきい値が下位２ビットの場合において、端子ＬＴから出力される電位について説明する。この場合も、デジタルビデオデータの、しきい値よりも高いビットはすべて「０」となるので、上位２ビットに相当する配線ｅ［３］及び配線ｅ［４］のそれぞれには低レベル電位が印加される。下位２ビット（１桁目、及び２桁目の値）は、「００」乃至「１１」の４値のいずれかを取ることになるので、配線ｅ［１］及び配線ｅ［２］のそれぞれには、各ビットの値に応じた電位が入力される（具体的には、上述したとおり、ｑ桁目が「１」であるとき、配線ｅ［ｑ］には高レベル電位が印加され、また、ｑ桁目が「０」であるとき、配線ｅ［ｑ］には低レベル電位が印加される。）。つまり、しきい値を下位２ビットと定めることにより、電源電位Ｖｒｌｃｄを４段階に等しく分割することができ、下位２ビットの値によって、端子ＬＴから出力される電位は該４段階の高さのいずれか一に定まる。具体的には、下位２ビットの「００」乃至「１１」の値によって、それぞれ、ＧＮＤ電位、Ｖｒｌｃｄ／４、Ｖｒｌｃｄ／２、３・Ｖｒｌｃｄ／４が端子ＬＴから出力される。

【0126】

また、次に、デジタルビデオデータの値を任意の値とし、かつしきい値が、下位１ビットの場合について説明する。しきい値が下位１ビットの場合、表示パネルＬＰの反射強度は、デジタルビデオデータの下位１ビット（１桁目の値）が寄与する。つまり、下位１ビットは、「０」又は「１」の値をとることになるため、配線ｅ［１］には、該ビットの値に応じた電位が入力される。一方、デジタルビデオデータの、しきい値より大きい桁のビットの値は全て「０」となるので、上位３ビットに相当する配線ｅ［２］、配線ｅ［３］、及び配線ｅ［４］には、低レベル電位が入力される。なお、ＲＬＣＤモードでは、しきい値に応じて、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］、及びトランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］の導通状態、非導通状態が決まり、この場合、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］が非導通状態となり、トランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］が導通状態となる。このため、回路ＲＳ［１］の端子ＲＴ２から、回路ＲＳ［１］の端子ＲＴ１までの区間の電圧は、Ｖｒｌｃｄとなる。したがって、しきい値を下位１ビットと定めることにより、電源電位Ｖｒｌｃｄを２段階に等しく分割することができ、下位１ビットの値によって、端子ＬＴから出力される電位は該２段階の高さのいずれか一に定まる。具体的には、下位１ビットの「０」又は「１」の値によって、それぞれ、ＧＮＤ電位、Ｖｒｌｃｄ／２が端子ＬＴから出力される。

【0127】

また、次に、デジタルビデオデータの値を任意の値とし、かつしきい値が、下位３ビットの場合について説明する。しきい値が下位３ビットの場合、表示パネルＬＰの反射強度は、デジタルビデオデータの下位３ビット（１桁目、２桁目、及び３桁目の値）が寄与する。つまり、下位３ビットは、「０００」乃至「１１１」の値をとることになるため、配線ｅ［１］、配線ｅ［２］、配線ｅ［３］には、各ビットの値に応じた電位が入力される。一方、デジタルビデオデータの、しきい値より大きい桁のビットの値は全て「０」となるので、上位１ビットに相当する配線ｅ［４］には、低レベル電位が入力される。なお、ＲＬＣＤモードでは、しきい値に応じて、トランジスタＴｒｄ１［１］乃至トランジスタＴｒｄ１［３］、及びトランジスタＴｒｄ２［１］乃至トランジスタＴｒｄ２［３］の導通状態、非導通状態が決まり、この場合、トランジスタＴｒｄ１［１］、トランジスタＴｒｄ１［２］、トランジスタＴｒｄ２［３］が導通状態となり、トランジスタＴｒｄ２［１］、トランジスタＴｒｄ２［２］、トランジスタＴｒｄ１［３］が非導通状態となる。このため、回路ＲＳ［３］の端子ＲＴ２から、回路ＲＳ［１］の端子ＲＴ１までの区間の電圧は、Ｖｒｌｃｄとなる。したがって、しきい値を下位３ビットと定めることにより、電源電位Ｖｒｌｃｄを８段階に等しく分割することができ、下位３ビットの値によって、端子ＬＴから出力される電位は該８段階の高さのいずれか一に定まる。具体的には、下位３ビットの「０００」乃至「１１１」の値によって、それぞれ、ＧＮＤ電位、Ｖｒｌｃｄ／８、Ｖｒｌｃｄ／４、Ｖｒｌｃｄ×３／８、Ｖｒｌｃｄ／２、Ｖｒｌｃｄ×５／８、Ｖｒｌｃｄ×３／４、Ｖｒｌｃｄ×７／８が端子ＬＴから出力される。

【0128】

上述のように、時刻Ｔ５から時刻Ｔ８までの動作を行うことで、外光環境に応じた階調信号を表示パネルＬＰに送信することができる。

【0129】

なお、時刻Ｔ８から時刻Ｔ９までにおいて、配線ＯＬＬ、配線ＳＯＬ、配線ＳＬＬ、配線ＳＷＬ、配線ｅ［１］乃至配線ｅ［４］のそれぞれに低レベル電位が印加され、配線ｄ１［１］乃至配線ｄ１［３］、及び配線ｄ２［１］乃至配線ｄ２［３］のそれぞれに高レベル電位が印加される。つまり、上述した各配線の電位をそれぞれ、時刻Ｔ０から時刻Ｔ１までの間に印加した電位と同じにすることで、再び初期化することができる。

【0130】

また、上述の階調信号が表示パネルＬＰに含まれる画素に供給される場合、該画素の選択トランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム又はスズ）、亜鉛の少なくとも一を含む酸化物を有することが好ましい。つまり、ＯＳトランジスタであることが望ましい。ＯＳトランジスタを用いることで、選択トランジスタのオフ電流を非常に小さくできるため、該画素に書き込まれた階調情報を長時間保持することができる。つまり、ＲＬＣＤモードにおいて、デジタルアナログ変換回路２５０Ａによる、表示パネルＬＰの画素における階調情報の書き換え回数を少なくすることができる。

【0131】

また、ＯＥＬモードで説明した内容と同様に、該画素に書き込んだ階調信号を長時間保持することができるため、次回の表示パネルＬＰの階調情報の書き換えを行う前に、表示パネルＯＰの階調情報の書き換えを行うことができる。これによって、表示パネルＯＰと表示パネルＬＰと、の両方から、同時に、外光環境に応じた階調の画像を表示することができる。

【0132】

＜表示装置の階調の調節＞
次に、外光の照度を計測して、表示装置の階調を調節する動作例について、説明する。

【0133】

図９に、図１に示した半導体装置１００及び表示部１１０の動作例のフローチャートを示す。該動作例は、ステップＳＴ１乃至ステップＳＴ１０を有し、ステップＳＴ１乃至ステップＳＴ１０の動作を行うことで、表示装置の階調を調節する。

【0134】

＜＜ステップＳＴ１＞＞
ステップＳＴ１では、照度計１０１による外光の照度の計測が行われる。照度計１０１として、例えば、フォトダイオードによる光検出器を用いた場合、生じる電流の量を計測することによって、照度を見積もることができる。

【0135】

＜＜ステップＳＴ２＞＞
ステップＳＴ２では、ステップＳＴ１によって計測した照度をしきい値検出回路１０２に転送する処理が行われる。このとき、該照度は、アナログデータ、又はデジタルデータとして、転送される。

【0136】

＜＜ステップＳＴ３＞＞
ステップＳＴ３では、表示部１１０が画像を表示するときの表示輝度のダイナミックレンジを取得する動作が行われる。該ダイナミックレンジは、ステップＳＴ２で送られてきた該照度のデータに基づいて、しきい値検出回路１０２によって決定される。加えて、ステップＳＴ３では、該ダイナミックレンジを元に、デジタルビデオデータのしきい値を取得する。これにより、表示パネルＯＰの発光強度に寄与する上位ビット長と、表示パネルＬＰの反射強度に寄与する下位ビット長と、が決定される。

【0137】

＜＜ステップＳＴ４＞＞
ステップＳＴ４では、外部からタイミングコントローラ１０３に、デジタルビデオデータが入力される。加えて、ステップＳＴ３で取得したしきい値の情報が、タイミングコントローラ１０３に送られる。

【0138】

＜＜ステップＳＴ５＞＞
ステップＳＴ５では、回路１０４の初期化が行われる。具体的には、回路１０４が有する複数のデジタルアナログ変換回路２００で、図８のタイミングチャートに示した時刻Ｔ０から時刻Ｔ１までの動作が行われる。

【0139】

＜＜ステップＳＴ６＞＞
ステップＳＴ６及びステップＳＴ７では、表示パネルＯＰに階調信号を送信するための処理が行われる。ステップＳＴ６では、タイミングコントローラ１０３において、ステップＳＴ４で転送されたしきい値と、デジタルビデオデータと、に基づいて、回路１０４に入力するための表示パネルＯＰ用の信号を生成する。そして、該信号は、回路１０４によって表示パネルＯＰに入力するためのアナログ値に変換される。変換されたアナログ値は、階調信号として、端子ＯＴに出力される。具体的には、図８のタイミングチャートに示した時刻Ｔ２から時刻Ｔ４までの動作が行われる。

【0140】

＜＜ステップＳＴ７＞＞
ステップＳＴ７では、ステップＳＴ６で生成した階調信号を表示パネルＯＰに送信して、表示パネルＯＰが有する画素に階調信号を保持する。そして、表示パネルＯＰは、各画素に保持された階調信号に基づいて、画像を表示する。

【0141】

＜＜ステップＳＴ８＞＞
ステップＳＴ８では、ステップＳＴ５と同様に、回路１０４の初期化が行われる。具体的には、回路１０４が有する複数のデジタルアナログ変換回路２００で、図８のタイミングチャートに示した時刻Ｔ４から時刻Ｔ５までの動作が行われる。

【0142】

＜＜ステップＳＴ９＞＞
ステップＳＴ９、及びステップＳＴ１０では、表示パネルＬＰに階調信号を送信するための処理が行われる。ステップＳＴ９では、タイミングコントローラ１０３において、ステップＳＴ４で転送されたしきい値と、デジタルビデオデータと、に基づいて、回路１０４に入力するための表示パネルＬＰ用の信号を生成する。そして、該信号は、回路１０４によって表示パネルＬＰに入力するためのアナログ値に変換される。変換されたアナログ値は、階調信号として、端子ＬＴに出力される。具体的には、図８のタイミングチャートに示した時刻Ｔ５から時刻Ｔ８までの動作が行われる。

【0143】

＜＜ステップＳＴ１０＞＞
ステップＳＴ１０では、ステップＳＴ９で生成した階調信号を表示パネルＬＰに送信して、表示パネルＬＰが有する画素に階調信号を保持する。そして、表示パネルＬＰは、各画素に保持された階調信号に基づいて、画像を表示する。

【0144】

ステップＳＴ１０より先の動作は、ステップＳＴ１に戻り、再度照度計により照度を計測して、表示パネルＯＰ及び表示パネルＬＰの表示する画像、及び階調の更新を行う。

【0145】

また、本発明の一態様の動作方法は、上述のステップＳＴ１乃至ステップＳＴ１０に限定されない。本明細書等において、フローチャートに示す処理は、機能毎に分類し、互いに独立したステップとして示している。しかしながら実際の処理等においては、フローチャートに示す処理を機能毎に切り分けることが難しく、一つのステップに複数のステップが係わる場合や、複数のステップにわたって一つのステップが関わる場合があり得る。そのため、フローチャートに示す処理は、明細書で説明したステップ毎に限定されず、状況に応じて適切に入れ替えることができる。具体的には、状況に応じて、場合によって、又は、必要に応じて、ステップの順序の入れ替え、ステップの追加、及び削除などを行うことができる。

【0146】

例えば、表示パネルＯＰ及び表示パネルＬＰに階調信号を送る順序は、図９のフローチャートに限定されないので、ステップＳＴ６及びステップＳＴ７と、ステップＳＴ９及びステップＳＴ１０と、を入れ替えてもよい。

【0147】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0148】

（実施の形態２）
本実施の形態では、実施の形態１で説明した半導体装置をソースドライバ回路に適用した例を示す。

【0149】

＜ソースドライバ回路＞
図１０に本発明の一態様に係るソースドライバ回路の一例を示す。ソースドライバ回路３００は、ＬＶＤＳレシーバ３１０（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）と、シリアルパラレル変換回路３２０と、シフトレジスタ回路３３０と、ラッチ回路３４０と、レベルシフタ３５０と、回路３６０と、抵抗ストリング回路３６５と、パストランジスタロジック回路３７０と、外部補正回路３８０と、ＢＧＲ回路３９０（ＢａｎｄＧａｐＲｅｆｅｒｅｎｃｅ）と、バイアスジェネレータ４００と、バッファアンプ５００と、を有している。なお、図１０では、ソースドライバ回路３００は、バイアスジェネレータ４００を２つ有している。

【0150】

ＬＶＤＳレシーバ３１０は、外部のホストプロセッサと電気的に接続されている。ＬＶＤＳレシーバ３１０は、該ホストプロセッサからのビデオ信号を受信する機能を有し、ＬＶＤＳレシーバ３１０は、差動信号をシングルエンドの信号に変換して、シリアルパラレル変換回路３２０に該信号を送信する。図１０では、ビデオ信号として、アナログ電圧信号ＤＡ，ＤＢ０、アナログ電圧信号ＤＡ，ＤＢ１、アナログ電圧信号ＤＡ，ＤＢ２、アナログ電圧信号ＤＡ，ＤＢ３、アナログ電圧信号ＤＡ，ＤＢ４、アナログ電圧信号ＤＡ，ＤＢ５、アナログ電圧信号ＤＡ，ＤＢ６、及びアナログ電圧信号ＤＡ，ＤＢ７がＬＶＤＳレシーバ３１０に入力されている。なお、ＬＶＤＳレシーバ３１０は、クロック信号ＣＬＯＣＫ及びクロック信号ＣＬＯＣＫＢの入力により、逐次動作が行われ、また、ＬＶＤＳレシーバ３１０は、スタンバイ信号ＳＴＢＹにより、スタンバイ状態にする（一時停止する）ことができる。なお、クロック信号ＣＬＯＣＫＢは、クロック信号ＣＬＯＣＫの反転信号である。

【0151】

シリアルパラレル変換回路３２０は、ＬＶＤＳレシーバ３１０と電気的に接続されている。シリアルパラレル変換回路３２０は、ＬＶＤＳレシーバ３１０からのシングルエンドの信号を受信する機能を有し、シリアルパラレル変換回路３２０は、シングルエンドの信号をパラレル変換して、ＢＵＳ［１２７：０］の信号として内部バスに送信する。

【0152】

シフトレジスタ回路３３０は、シリアルパラレル回路３２０と電気的に接続され、ラッチ回路３４０はシフトレジスタ回路３３０と電気的に接続されている。シフトレジスタ回路３３０は、シリアルパラレル変換回路３２０と同期して、内部バス上のデータを各ラインのラッチ回路３４０に格納するタイミングを指定する機能を有する。

【0153】

レベルシフタ３５０は、ラッチ回路３４０と電気的に接続されている。レベルシフタ３５０は、ラッチ回路３４０に全てのラインのデータが格納されたときに、それぞれのデータをレベルシフトする機能を有する。

【0154】

回路３６０は、レベルシフタ３５０と、抵抗ストリング回路３６５と、に電気的に接続されている。回路３６０は、実施の形態１で説明した照度計及びしきい値検出回路によって算出したしきい値の情報（図１０ではＴＨＲＥＳＨＯＬＤと記載している。）を受信し、該しきい値の情報と、ビデオデータと、に基づいて、後述するパストランジスタロジック回路３７０に入力する信号を生成する。同様に、該しきい値の情報に基づいて、抵抗ストリング回路３６５に入力する信号を生成する。

【0155】

また、ＬＶＤＳレシーバ３１０と、シリアルパラレル変換回路３２０と、シフトレジスタ回路３３０と、ラッチ回路３４０と、回路３６０によって、実施の形態１で説明したタイミングコントローラ１０３が構成される。なお、回路３６０を設ける箇所は、図１０のソースドライバ回路３００に限定されない。例えば、シリアルパラレル変換回路３２０に回路３６０の機能を有して、該しきい値の情報と、ビデオデータと、に基づく信号を出力する構成としてもよい。

【0156】

抵抗ストリング回路３６５は、パストランジスタロジック回路３７０と電気的に接続される。抵抗ストリング回路３６５には、表示パネルＯＰへの電源電位であるＶｏｅｌ、表示パネルＬＰへの電源電位であるＶｒｌｃｄ、接地電位ＧＮＤが入力される。加えて、先述した回路３６０から入力される信号によって、抵抗ストリング回路３６５の内部の接続構成が決まる。

【0157】

パストランジスタロジック回路３７０は、回路３６０と、抵抗ストリング回路３６５と、に電気的に接続されている。なお、パストランジスタロジック回路３７０と、抵抗ストリング回路３６５と、後述するバッファアンプ５００と、によって実施の形態１で説明したデジタルアナログ変換回路２５０が構成される。回路３６０からパストランジスタロジック回路３７０に入力された信号は、デジタルアナログ変換され、バッファアンプ５００に入力される。なお、デジタルアナログ変換に要する電力は、抵抗ストリング回路３６５を介して、供給される。

【0158】

バッファアンプ５００は、パストランジスタロジック回路３７０と電気的に接続されている。バッファアンプ５００は、デジタルアナログ変換されたデータを増幅して、データ信号として増幅されたデータ（図１０ではＳ［２１５９：０］と記載）を画素アレイに送信する機能を有する。

【0159】

ＢＧＲ回路３９０は、ソースドライバ回路３００を駆動するための基準となる電圧を生成する機能を有する。ＢＧＲ回路３９０は、バイアスジェネレータ４００の一方及び他方のそれぞれと電気的に接続されている。

【0160】

バイアスジェネレータ４００の一方は、ＢＧＲ回路３９０と、バッファアンプ５００と、に電気的に接続されている。バイアスジェネレータ４００の一方は、ＢＧＲ回路３９０で生成した基準となる電圧から、バッファアンプ５００を動作させるためのバイアス電圧を生成する機能を有する。なお、バイアスジェネレータ４００の一方には、ＬＶＤＳレシーバ３１０と同じタイミングでスタンバイ信号ＳＴＢＹが入力され、この信号によって、バイアスジェネレータ４００の一方をスタンバイ状態にする（一時停止する）ことができる。

【0161】

バイアスジェネレータ４００の他方は、外部補正回路３８０に電気的に接続されている。バイアスジェネレータ４００の他方は、ＢＧＲ回路３９０で生成した基準となる電圧から、外部補正回路３８０を動作させるためのバイアス電圧を生成する機能を有する。なお、外部補正回路３８０を動作させる必要が無いとき、バイアスジェネレータ４００の他方には、スタンバイ信号ＣＭＳＴＢＹが送信され、この信号によって、バイアスジェネレータ４００の他方をスタンバイ状態にする（一時停止する）ことができる。

【0162】

外部補正回路３８０は、画素回路が有するトランジスタと電気的に接続されている。画素アレイにおいて、それぞれの画素トランジスタに電圧電流特性のバラツキが存在する場合、その表示装置に映す画像に対して影響を与えるため、表示装置の表示品位の低下を引き起こす要因となる。外部補正回路３８０は、該画素トランジスタに流れる電流量を計測して、該電流量に応じて該画素トランジスタに流れる電流量を適切にする機能を有する。なお、外部補正回路３８０には、セット信号ＣＭＳＥＴが入力され、この信号によって、外部補正回路３８０の初期化が行われる。また、外部補正回路３８０には、クロック信号ＣＭＣＬＫが入力され、この信号によって外部補正回路３８０が動作する。また、外部補正回路３８０には、画素回路が有するトランジスタからの信号（図１０ではＳ［７１９：０］と記載）が入力され、外部補正回路３８０に別に印加されている参照電位ＶＲＥＦ１、及び参照電位ＶＲＥＦ２を基準として、画像補正に関する判定が行われる。その補正に関する判定結果を、出力信号としてＣＭＯＵＴ［１１：０］がソースドライバ回路３００の外部にあるイメージプロセッサに送信される。該イメージプロセッサはＣＭＯＵＴ［１１：０］の内容に基づいて、映像データの補正を行う。

【0163】

なお、本発明の一態様は、図１０に示すソースドライバ回路３００に限定せず、外部補正回路３８０を有する構成でなくてもよい。例えば、外部補正回路３８０の代わりに、画素アレイが有するそれぞれの画素に補正回路を設ける構成であってもよい。

【0164】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0165】

（実施の形態３）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子部品に適用する例について、図１１を用いて説明する。

【0166】

＜電子部品＞
図１１（Ａ）では上述の実施の形態で説明した半導体装置を記憶装置として電子部品に適用する例について説明する。なお電子部品は、半導体パッケージ、又はＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。

【0167】

上記実施の形態１に示すような、トランジスタ、容量素子などによって構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。

【0168】

後工程については、図１１（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴＰ１）した後、基板の裏面を研削する（ステップＳＴＰ２）。この段階で基板を薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図るためである。

【0169】

基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴＰ３）。そして、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴＰ４）。このダイボンディング工程におけるチップとリードフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適した方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合してもよい。

【0170】

なお、本実施の形態において、基板の一方の面に素子が形成されていたとき、基板の一方の面を表面とし、該基板の他方の面（該基板の素子が形成されていない側の面）を裏面とする。

【0171】

次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する、ワイヤーボンディングを行う（ステップＳＴＰ５）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。

【0172】

ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴＰ６）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。

【0173】

次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴＰ７）。このめっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。

【0174】

次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳＴＰ８）。そして最終的な検査工程（ステップＳＴＰ９）を経て電子部品が完成する（ステップＳＴＰ１０）。

【0175】

以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすることができる。そのため、信頼性に優れた電子部品を実現することができる。

【0176】

また、完成した電子部品の斜視模式図を図１１（Ｂ）に示す。図１１（Ｂ）では、電子部品の一例として、ＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）の斜視模式図を示している。図１１（Ｂ）に示す電子部品４７００は、リード４７０１及び回路部４７０３を示している。図１１（Ｂ）に示す電子部品４７００は、例えばプリント基板４７０２に実装される。このような電子部品４７００が複数組み合わされて、それぞれがプリント基板４７０２上で電気的に接続されることで電子機器の内部に搭載することができる。完成した回路基板４７０４は、電子機器等の内部に設けられる。

【0177】

なお、本発明の一態様は、上記の電子部品４７００の形状に限定せず、ステップＳＴＰ１において作製された素子基板も含まれる。また、本発明の一態様である素子基板は、ステップＳＴＰ２の基板の裏面の研削作業まで行った素子基板も含まれる。また、本発明の一態様である素子基板は、ステップＳＴＰ３のダイシング工程まで行った素子基板も含まれる。例えば、図１１（Ｃ）に示す半導体ウェハ４８００などが該素子基板に相当する。半導体ウェハ４８００には、そのウェハ４８０１の上面に複数の回路部４８０２が形成されている。なお、ウェハ４８０１の上面において、回路部４８０２の無い部分は、スペーシング４８０３であり、ダイシング用の領域である。

【0178】

ダイシングは、一点鎖線で示したスクライブラインＳＣＬ１及びスクライブラインＳＣＬ２（ダイシングライン、又は切断ラインと呼ぶ場合がある）に沿って行われる。なお、スペーシング４８０３は、ダイシング工程を容易に行うために、複数のスクライブラインＳＣＬ１が平行になるように設け、複数のスクライブラインＳＣＬ２が平行になるように設け、スクライブラインＳＣＬ１とスクライブラインＳＣＬ２が垂直になるように設けるのが好ましい。

【0179】

ダイシング工程を行うことにより、図１１（Ｄ）に示すようなチップ４８００ａを、半導体ウェハ４８００から切り出すことができる。チップ４８００ａは、ウェハ４８０１ａと、回路部４８０２と、スペーシング４８０３ａと、を有する。なお、スペーシング４８０３ａは、極力小さくなるようにするのが好ましい。この場合、隣り合う回路部４８０２の間のスペーシング４８０３の幅が、スクライブラインＳＣＬ１の切りしろと、又はスクライブラインＳＣＬ２の切りしろとほぼ同等の長さであればよい。

【0180】

なお、本発明の一態様の素子基板の形状は、図１１（Ｃ）に図示した半導体ウェハ４８００の形状に限定されない。例えば、図１１（Ｅ）に示す矩形形の半導体ウェハ４８１０であってもよい。素子基板の形状は、素子の作製工程、及び素子を作製するための装置に応じて、適宜変更することができる。

【0181】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0182】

（実施の形態４）
本実施の形態では、実施の形態１で説明した半導体装置を有する電子機器について説明する。

【0183】

図１２は、タブレット型の情報端末５２００であり、筐体５２２１、表示部５２２２、操作ボタン５２２３、スピーカ５２２４を有する。また、表示部５２２２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５２２３に情報端末５２００を起動する電源スイッチ、情報端末５２００のアプリケーションを操作するボタン、音量調整ボタン、又は表示部５２２２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図１２に示した情報端末５２００では、操作ボタン５２２３の数を４個示しているが、情報端末５２００の有する操作ボタンの数及び配置は、これに限定されない。

【0184】

また、図示していないが、図１２に示した情報端末５２００は、マイクを有する構成であってもよい。この構成により、例えば、情報端末５２００に携帯電話のような通話機能を付することができる。

【0185】

また、図示していないが、図１２に示した情報端末５２００は、カメラを有する構成であってもよい。また、図示していないが、図１２に示した情報端末５２００は、フラッシュライト、又は照明の用途として発光装置を有する構成であってもよい。

【0186】

また、図示していないが、図１２に示した情報端末５２００は、筐体５２２１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、図１２に示す情報端末５２００の向き（鉛直方向に対して情報端末がどの向きに向いているか）を判断して、表示部５２２２の画面表示を、情報端末５２００の向きに応じて自動的に切り替えるようにすることができる。

【0187】

また、図示していないが、図１２に示した情報端末５２００は、指紋、静脈、虹彩、又は声紋など生体情報を取得する装置を有する構成であってもよい。この構成を適用することによって、生体認証機能を有する情報端末５２００を実現することができる。

【0188】

また、図示していないが、図１２に示した情報端末５２００は、マイクを有する構成であってもよい。この構成を適用することによって、情報端末５２００に通話機能を付することができる。また、情報端末５２００に音声解読機能を付することができる場合がある。情報端末５２００に音声解読機能を設けることで、音声認識によって情報端末５２００を操作する機能、更には、音声や会話を判読して会話録を作成する機能、などを情報端末５２００に有することができる。これにより、例えば、会議などの議事録作成として活用することができる。

【0189】

また、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0190】

（実施の形態５）
本実施の形態では、実施の形態４で説明した図１２のタブレット型端末などに備えることのできる入出力装置について、説明する。

【0191】

図１３は、入出力装置に用いることができるタッチパネル２０００ＴＰ１の構成を説明する図である。図１３（Ａ）はタッチパネルの上面図であり、図１３（Ｂ−１）はタッチパネルの入力部の一部を説明する模式図であり、図１３（Ｂ−２）は図１３（Ｂ−１）に示す構成の一部を説明する模式図である。図１３（Ｃ）は、タッチパネルが備える表示部の一部を説明する模式図である。

【0192】

図１４（Ａ）は図１３（Ｃ）に示すタッチパネルの画素の構成の一部を説明する下面図であり、図１４（Ｂ）は図１４（Ａ）に示す構成の一部を省略して説明する下面図である。

【0193】

図１５及び図１６はタッチパネルの構成を説明する断面図である。図１５（Ａ）は図１３（Ａ）の太線Ｚ１−Ｚ２、太線Ｚ３−Ｚ４、太線Ｚ５−Ｚ６における断面図であり、図１５（Ｂ）は図１５（Ａ）の一部を説明する図である。

【0194】

図１６（Ａ）は図１３（Ａ）の太線Ｚ７−Ｚ８、太線Ｚ９−Ｚ１０、太線Ｚ１１−Ｚ１２における断面図であり、図１６（Ｂ）は図１６（Ａ）の一部を説明する図である。

【0195】

図１７はタッチパネルの画素に用いることができる反射膜の形状を説明する模式図である。

【0196】

図１８はタッチパネルの入力部の構成を説明するブロック図である。

【0197】

図１９は、入出力装置が備える画素回路の構成を説明する回路図である。

【0198】

＜入出力装置の構成例＞
本実施の形態で説明する入出力装置はタッチパネル２０００ＴＰ１を有する（図１３（Ａ）参照）。なお、タッチパネルは表示部及び入力部を備える。

【0199】

＜＜表示部の構成例＞＞
表示部は表示パネルを備え、表示パネルは列方向にｍ個、行方向にｎ個、合計ｍ×ｎ個の画素を有する。特に、本実施の形態では、表示パネルのｉ行目（ｉは１以上ｍ以下の整数である。）、ｊ列目（ｊは１以上ｎ以下の整数である。）に位置する画素を画素２１００（ｉ，ｊ）と表記する。

【0200】

画素２１００（ｉ，ｊ）は、第２の導電膜と、第１の導電膜と、第２の絶縁膜２５０６Ｂと、第１の表示素子２１１０（ｉ，ｊ）と、を備える（図１６（Ａ）参照）。

【0201】

第２の導電膜は画素回路２２００（ｉ，ｊ）と電気的に接続される。例えば、画素回路２２００（ｉ，ｊ）のスイッチＳＷＴ１に用いるトランジスタのソース電極又はドレイン電極として機能する導電膜２５２２Ｂを、第２の導電膜に用いることができる（図１６（Ａ）及び図１９参照）。

【0202】

第１の導電膜は、第２の導電膜と重なる領域を備える。例えば、第１の導電膜を、第１の表示素子２１１０（ｉ，ｊ）の第１の電極２１１１（ｉ，ｊ）に用いることができる。

【0203】

第２の絶縁膜２５０６Ｂは第２の導電膜と第１の導電膜の間に挟まれる領域を備え、第１の導電膜と第２の導電膜の間に挟まれる領域に開口部２６０２Ａを備える。また、第２の絶縁膜２５０６Ｂは、第１の絶縁膜２５０６Ａ及び導電膜２５２４Ａに挟まれる領域を備える。また、第２の絶縁膜２５０６Ｂは、開口部２６０２Ｂを備える。第２の絶縁膜２５０６Ｂは、開口部２６０２Ｃを備える（図１５（Ａ）及び図１６（Ａ）参照）。

【0204】

第１の導電膜は、開口部２６０２Ａにおいて第２の導電膜と電気的に接続される。例えば、第１の電極２１１１（ｉ，ｊ）は、導電膜２５２２Ｂと電気的に接続される。ところで、第２の絶縁膜２５０６Ｂに設けられた開口部２６０２Ａにおいて第２の導電膜と電気的に接続される第１の導電膜を、貫通電極ということができる。

【0205】

第１の表示素子２１１０（ｉ，ｊ）は、第１の導電膜と電気的に接続される。

【0206】

第１の表示素子２１１０（ｉ，ｊ）は、反射膜及び反射膜が反射する光の強さを制御する機能を備える。例えば、第１の表示素子２１１０（ｉ，ｊ）の反射膜に、第１の導電膜又は第１の電極２１１１（ｉ，ｊ）等を用いることができる。同様に、第１の表示素子２１１０（ｉ，ｊ＋１）の反射膜に、第１の導電膜又は第１の電極２１１１（ｉ，ｊ＋１）等を用いることができ、第１の表示素子２１１０（ｉ，ｊ＋２）の反射膜に、第１の導電膜又は第１の電極２１１１（ｉ，ｊ＋２）等を用いることができる（図１７（Ａ）参照）。なお、後述する図１７（Ｂ）についても、反射膜として、第１の電極２１１１（ｉ，ｊ）、第１の電極２１１１（ｉ＋１，ｊ）、第１の電極２１１１（ｉ＋２，ｊ）を図示している。

【0207】

第２の表示素子２１２０（ｉ，ｊ）は、第２の絶縁膜２５０６Ｂに向けて光を射出する機能を備える（図１５（Ａ）参照）。

【0208】

反射膜は、第２の表示素子２１２０（ｉ，ｊ）が射出する光を遮らない領域が形成される形状を備える。

【0209】

また、本実施の形態で説明する表示パネルの画素２１００（ｉ，ｊ）が備える反射膜は、単数又は複数の開口部２１１１Ｈを備える（図１７（Ａ）（Ｂ）参照）。

【0210】

第２の表示素子２１２０（ｉ，ｊ）は、開口部２１１１Ｈに向けて光を射出する機能を備える。なお、開口部２１１１Ｈは第２の表示素子２１２０（ｉ，ｊ）が射出する光を透過する。

【0211】

例えば、画素２１００（ｉ，ｊ）に隣接する画素２１００（ｉ，ｊ＋１）の開口部２１１１Ｈは、画素２１００（ｉ，ｊ）の開口部２１１１Ｈを通る行方向（図中に矢印Ｒｏ１で示す方向）に延びる直線上に配設されない（図１７（Ａ）参照）。又は、例えば、画素２１００（ｉ，ｊ）に隣接する画素２１００（ｉ＋１，ｊ）の開口部２１１１Ｈは、画素２１００（ｉ，ｊ）の開口部２１１１Ｈを通る、列方向（図中に矢印Ｃｏ１で示す方向）に延びる直線上に配設されない（図１７（Ｂ）参照）。

【0212】

例えば、画素２１００（ｉ，ｊ＋２）の開口部２１１１Ｈは、画素２１００（ｉ，ｊ）の開口部２１１１Ｈを通る、行方向に延びる直線上に配設される（図１７（Ａ）参照）。また、画素２１００（ｉ，ｊ＋１）の開口部２１１１Ｈは、画素２１００（ｉ，ｊ）の開口部２１１１Ｈ及び画素２１００（ｉ，ｊ＋２）の開口部２１１１Ｈの間において当該直線と直交する直線上に配設される。

【0213】

又は、例えば、画素２１００（ｉ＋２，ｊ）の開口部２１１１Ｈは、画素２１００（ｉ，ｊ）の開口部２１１１Ｈを通る、列方向に延びる直線上に配設される（図１７（Ｂ）参照）。また、例えば、画素２１００（ｉ＋１，ｊ）の開口部２１１１Ｈは、画素２１００（ｉ，ｊ）の開口部２１１１Ｈ及び画素２１００（ｉ＋２，ｊ）の開口部２１１１Ｈの間において当該直線と直交する直線上に配設される。

【0214】

これにより、第２の表示素子に近接する位置に第２の表示素子とは異なる色を表示する第３の表示素子を、容易に配設することができる。その結果、利便性又は信頼性に優れた表示パネルを提供することができる。

【0215】

なお、例えば、第２の表示素子２１２０（ｉ，ｊ）が射出する光を遮らない領域２１１１Ｅが形成されるように、端部が切除されたような形状を備える材料を、反射膜に用いることができる（図１７（Ｃ）参照）。具体的には、列方向（図中に矢印Ｃｏ１で示す方向）が短くなるように端部が切除された第１の電極２１１１（ｉ，ｊ）を反射膜に用いることができる。なお、図１７（Ｃ）では、第１の電極２１１１（ｉ，ｊ）と同様に、第１の電極２１１１（ｉ，ｊ＋１）も図示している。

【0216】

これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆動することができる。具体的には、反射型の表示素子を第１の表示素子に用いて、消費電力を低減することができる。又は、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。又は、光を射出する第２の表示素子を用いて、暗い環境下で画像を良好に表示することができる。また、第２の絶縁膜を用いて、第１の表示素子及び第２の表示素子の間又は第１の表示素子及び画素回路の間における不純物の拡散を抑制することができる。また、制御情報に基づいて制御された電圧を供給される第２の表示素子が射出する光の一部は、第１の表示素子が備える反射膜に遮られない。その結果、利便性又は信頼性に優れた表示装置を提供することができる。

【0217】

また、本実施の形態で説明する入出力装置の画素が備える第２の表示素子２１２０（ｉ，ｊ）は、第１の表示素子２１１０（ｉ，ｊ）を用いた表示を視認できる範囲の一部において第２の表示素子２１２０（ｉ，ｊ）を用いた表示を視認できるように配設される。例えば、外光を反射する強度を制御して表示する第１の表示素子２１１０（ｉ，ｊ）に外光が入射し反射する方向を、破線の矢印で図中に示す（図１６（Ａ）参照）。また、第１の表示素子２１１０（ｉ，ｊ）を用いた表示を視認できる範囲の一部に第２の表示素子２１２０（ｉ，ｊ）が光を射出する方向を、実線の矢印で図中に示す（図１５（Ａ）参照）。

【0218】

これにより、第１の表示素子を用いた表示を視認することができる領域の一部において、第２の表示素子を用いた表示を視認することができる。又は、表示パネルの姿勢等を変えることなく使用者は表示を視認することができる。その結果、利便性又は信頼性に優れた表示パネルを提供することができる。

【0219】

また、画素回路２２００（ｉ，ｊ）は、信号線Ｓｉｇ１（ｊ）と電気的に接続される。なお、導電膜２５２２Ａは、信号線Ｓｉｇ１（ｊ）と電気的に接続される（図１６（Ａ）及び図１９参照）。また、例えば、第２の導電膜をソース電極又はドレイン電極として機能する導電膜２５２２Ｂに用いたトランジスタを、画素回路２２００（ｉ，ｊ）のスイッチＳＷＴ１に用いることができる。

【0220】

また、本実施の形態で説明する表示パネルは、第１の絶縁膜２５０６Ａを有する（図１５（Ａ）参照）。

【0221】

第１の絶縁膜２５０６Ａは、第１の開口部２６０３Ａ、第２の開口部２６０３Ｂ及び開口部２６０３Ｃを備える（図１５（Ａ）又は図１６（Ａ）参照）。

【0222】

第１の開口部２６０３Ａは、第１の中間膜２５４０Ａ及び第１の電極２１１１（ｉ，ｊ）と重なる領域又は第１の中間膜２５４０Ａ及び第２の絶縁膜２５０６Ｂと重なる領域を備える。

【0223】

第２の開口部２６０３Ｂは、第２の中間膜２５４０Ｂ及び導電膜２５２４Ａと重なる領域を備える。また、開口部２６０３Ｃは、中間膜２５４０Ｃ及び導電膜２５２４Ｂと重なる領域を備える。

【0224】

第１の絶縁膜２５０６Ａは、第１の開口部２６０３Ａの周縁に沿って、第１の中間膜２５４０Ａ及び第２の絶縁膜２５０６Ｂの間に挟まれる領域を備え、第１の絶縁膜２５０６Ａは、第２の開口部２６０３Ｂの周縁に沿って、第２の中間膜２５４０Ｂ及び導電膜２５２４Ａの間に挟まれる領域を備える。

【0225】

また、本実施の形態で説明する表示パネルは、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、第３の導電膜ＡＮＯと、信号線Ｓｉｇ２（ｊ）と、を有する（図１９参照）。

【0226】

また、本実施の形態で説明する表示パネルの第２の表示素子２１２０（ｉ，ｊ）は、第３の電極２１２１（ｉ，ｊ）と、第４の電極２１２２と、発光性の材料を含む層２１２３（ｊ）と、を備える（図１５（Ａ）参照）。なお、第３の電極２１２１（ｉ，ｊ）は、第３の導電膜ＡＮＯと電気的に接続され、第４の電極２１２２は、第４の導電膜ＶＣＯＭ２と電気的に接続される（図１９参照）。

【0227】

第４の電極２１２２は、第３の電極２１２１（ｉ，ｊ）と重なる領域を備える。

【0228】

発光性の材料を含む層２１２３（ｊ）は、第３の電極２１２１（ｉ，ｊ）及び第４の電極２１２２の間に挟まれる領域を備える。

【0229】

第３の電極２１２１（ｉ，ｊ）は、接続部２６０１において、画素回路２２００（ｉ，ｊ）と電気的に接続される。

【0230】

また、本実施の形態で説明する表示パネルの第１の表示素子２１１０（ｉ，ｊ）は、液晶材料を含む層２１１３と、第１の電極２１１１（ｉ，ｊ）及び第２の電極２１１２と、を備える。第２の電極２１１２は、第１の電極２１１１（ｉ，ｊ）との間に液晶材料の配向を制御する電界が形成されるように配置される（図１５（Ａ）及び図１６（Ａ）参照）。

【0231】

また、本実施の形態で説明する表示パネルは、配向膜ＡＦ１及び配向膜ＡＦ２を備える。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層２１１３を挟むように配設される。

【0232】

また、本実施の形態で説明する表示パネルは、第１の中間膜２５４０Ａと、第２の中間膜２５４０Ｂと、を有する。

【0233】

第１の中間膜２５４０Ａは、第２の絶縁膜２５０６Ｂとの間に第１の導電膜を挟む領域を備え、第１の中間膜２５４０Ａは、第１の電極２１１１（ｉ，ｊ）と接する領域を備える。第２の中間膜２５４０Ｂは導電膜２５２４Ａと接する領域を備える。

【0234】

また、本実施の形態で説明する表示パネルは、遮光膜ＢＭと、絶縁膜２５０７と、機能膜２８０２Ｐと、機能膜２８０２Ｄと、を有する。また、着色膜ＣＦ１及び着色膜ＣＦ２を有する。

【0235】

遮光膜ＢＭは、第１の表示素子２１１０（ｉ，ｊ）と重なる領域に開口部を備える。着色膜ＣＦ２は、第２の絶縁膜２５０６Ｂ及び第２の表示素子２１２０（ｉ，ｊ）の間に配設され、開口部２１１１Ｈと重なる領域を備える（図１５（Ａ）参照）。

【0236】

絶縁膜２５０７は、着色膜ＣＦ１と液晶材料を含む層２１１３の間又は遮光膜ＢＭと液晶材料を含む層２１１３の間に挟まれる領域を備える。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平坦にすることができる。又は、遮光膜ＢＭ又は着色膜ＣＦ１等から液晶材料を含む層２１１３への不純物の拡散を、抑制することができる。

【0237】

機能膜２８０２Ｐは、第１の表示素子２１１０（ｉ，ｊ）と重なる領域を備える。

【0238】

機能膜２８０２Ｄは、第１の表示素子２１１０（ｉ，ｊ）と重なる領域を備える。機能膜２８０２Ｄは、第１の表示素子２１１０（ｉ，ｊ）との間に基板２８０２を挟むように配設される。これにより、例えば、第１の表示素子２１１０（ｉ，ｊ）が反射する光を拡散することができる。

【0239】

また、本実施の形態で説明する表示パネルは、基板２８０１と、基板２８０２と、機能層２５８１と、を有する。

【0240】

基板２８０２は、基板２８０１と重なる領域を備える。

【0241】

機能層２５８１は、基板２８０１及び基板２８０２の間に挟まれる領域を備える。機能層２５８１は、画素回路２２００（ｉ，ｊ）と、第２の表示素子２１２０（ｉ，ｊ）と、絶縁膜２５０２と、絶縁膜２５０１と、を含む。また、機能層２５８１は、絶縁膜２５０３及び絶縁膜２５０４を含む（図１５（Ａ）及び図１５（Ｂ）参照）。

【0242】

絶縁膜２５０２は、画素回路２２００（ｉ，ｊ）及び第２の表示素子２１２０（ｉ，ｊ）の間に挟まれる領域を備える。

【0243】

絶縁膜２５０１は、絶縁膜２５０２及び基板２８０１の間に配設され、第２の表示素子２１２０（ｉ，ｊ）と重なる領域と、に開口部を備える。

【0244】

第３の電極２１２１（ｉ，ｊ）の周縁に沿って形成される絶縁膜２５０１は、第３の電極２１２１（ｉ，ｊ）及び第４の電極の短絡を防止する。

【0245】

絶縁膜２５０３は、絶縁膜２５０２及び画素回路２２００（ｉ，ｊ）の間に挟まれる領域を備える。絶縁膜２５０４は、絶縁膜２５０３及び画素回路２２００（ｉ，ｊ）の間に挟まれる領域を備える。

【0246】

また、本実施の形態で説明する表示パネルは、接合層２８１１と、封止材２８２０と、構造体ＫＢ１と、を有する。

【0247】

接合層２８１１は、機能層２５８１及び基板２８０１の間に挟まれる領域を備え、機能層２５８１及び基板２８０１を貼り合せる機能を備える。

【0248】

封止材２８２０は、機能層２５８１及び基板２８０２の間に挟まれる領域を備え、機能層２５８１及び基板２８０２を貼り合わせる機能を備える。

【0249】

構造体ＫＢ１は、機能層２５８１及び基板２８０２の間に所定の間隙を設ける機能を備える。

【0250】

また、本実施の形態で説明する表示パネルは、端子２９００Ａ及び端子２９００Ｂを有する。

【0251】

端子２９００Ａは、導電膜２５２４Ａと、第２の中間膜２５４０Ｂと、を備え、第２の中間膜２５４０Ｂは、導電膜２５２４Ａと接する領域を備える。端子２９００Ａは、例えば信号線Ｓｉｇ１（ｊ）と電気的に接続される。

【0252】

端子２９００Ａは、導電材料ＡＣＦ１を用いて、フレキシブルプリント基板ＦＰＣ１と電気的に接続することができる。

【0253】

端子２９００Ｂは、導電膜２５２４Ｂと、中間膜２５４０Ｃと、を備え、中間膜２５４０Ｃは、導電膜２５２４Ｂと接する領域を備える。導電膜２５２４Ｂは、例えば配線ＶＣＯＭ１と電気的に接続される。

【0254】

導電材料ＣＰは、端子２９００Ｂと第２の電極２１１２の間に挟まれ、端子２９００Ｂと第２の電極２１１２を電気的に接続する機能を備える。例えば、導電性の粒子を導電材料ＣＰに用いることができる。

【0255】

また、本実施の形態で説明する表示パネルは、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図１３（Ａ）参照）。

【0256】

駆動回路ＧＤは、走査線Ｇ１（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばトランジスタＭＤを備える（図１５（Ａ）参照）。具体的には、画素回路２２００（ｉ，ｊ）に含まれるトランジスタと同じ工程で形成することができる半導体膜を含むトランジスタを、トランジスタＭＤに用いることができる。

【0257】

駆動回路ＳＤは、信号線Ｓｉｇ１（ｊ）と電気的に接続される。駆動回路ＳＤは、例えば端子２９００Ａと電気的に接続される。

【0258】

＜＜入力部の構成例＞＞
入力部は、表示パネルと重なる領域を備える（図１３、図１５（Ａ）又は図１６（Ａ）参照）。

【0259】

入力部は、基板２８０３と、機能層２５８２と、接合層２８１２と、端子２９０１と、を有する（図１５（Ａ）及び図１６（Ａ）参照）。

【0260】

また、入力部は、制御線ＣＬ（ｇ）と、検知信号線ＭＬ（ｈ）と、検知素子２１５０（ｇ，ｈ）と、を備える（図１３（Ｂ−２）参照）。

【0261】

機能層２５８２は、基板２８０２及び基板２８０３の間に挟まれる領域を備える。機能層２５８２は、検知素子２１５０（ｇ，ｈ）と、絶縁膜２５０８と、を備える。

【0262】

接合層２８１２は、機能層２５８２及び基板２８０２の間に配設され、機能層２５８２及び基板２８０２を貼り合せる機能を備える。

【0263】

検知素子２１５０（ｇ，ｈ）は、制御線ＣＬ（ｇ）及び検知信号線ＭＬ（ｈ）と電気的に接続される。

【0264】

制御線ＣＬ（ｇ）は、制御信号を供給する機能を備える。

【0265】

検知素子２１５０（ｇ，ｈ）は制御信号を供給され、検知素子２１５０（ｇ，ｈ）は制御信号及び表示パネルと重なる領域に近接するものとの距離に基づいて変化する検知信号を供給する機能を備える。

【0266】

検知信号線ＭＬ（ｈ）は検知信号を供給される機能を備える。

【0267】

検知素子２１５０（ｇ，ｈ）は、透光性を備える。

【0268】

検知素子２１５０（ｇ，ｈ）は、電極Ｃ（ｇ）と、電極Ｍ（ｈ）と、を備える。

【0269】

電極Ｃ（ｇ）は、制御線ＣＬ（ｇ）と電気的に接続される。

【0270】

電極Ｍ（ｈ）は、検知信号線ＭＬ（ｈ）と電気的に接続され、電極Ｍ（ｈ）は、表示パネルと重なる領域に近接するものによって一部が遮られる電界を、電極Ｃ（ｇ）との間に形成するように配置される。

【0271】

これにより、表示パネルを用いて画像情報を表示しながら、表示パネルと重なる領域に近接するものを検知することができる。

【0272】

また、本実施の形態で説明する入力部は、基板２８０３と、接合層２８１２と、を備える（図１５（Ａ）又は図１６（Ａ）参照）。

【0273】

基板２８０３は、基板２８０２との間に検知素子２１５０（ｇ，ｈ）を挟むように配設される。

【0274】

接合層２８１２は、基板２８０２及び検知素子２１５０（ｇ，ｈ）の間に配設され、基板２８０２及び検知素子２１５０（ｇ，ｈ）を貼り合わせる機能を備える。

【0275】

機能膜２８０２Ｐは、第１の表示素子２１１０（ｉ，ｊ）との間に検知素子２１５０（ｇ，ｈ）を挟むように配設される。これにより、例えば、検知素子２１５０（ｇ，ｈ）が反射する光の強度を低減することができる。

【0276】

また、本実施の形態で説明する入力部は、一群の検知素子２１５０（ｇ，１）乃至検知素子２１５０（ｇ，ｑ）と、他の一群の検知素子２１５０（１，ｈ）乃至検知素子２１５０（ｐ，ｈ）と、を有する（図１８参照）。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐ及びｑは１以上の整数である。

【0277】

一群の検知素子２１５０（ｇ，１）乃至検知素子２１５０（ｇ，ｑ）は、検知素子２１５０（ｇ，ｈ）を含み、行方向（図中に矢印Ｒｏ２で示す方向）に配設される。

【0278】

また、他の一群の検知素子２１５０（１，ｈ）乃至検知素子２１５０（ｐ，ｈ）は、検知素子２１５０（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃｏ２で示す方向）に配設される。

【0279】

行方向に配設される一群の検知素子２１５０（ｇ，１）乃至検知素子２１５０（ｇ，ｑ）は、制御線ＣＬ（ｇ）と電気的に接続される電極Ｃ（ｇ）を含む。

【0280】

列方向に配設される他の一群の検知素子２１５０（１，ｈ）乃至検知素子２１５０（ｐ，ｈ）は、検知信号線ＭＬ（ｈ）と電気的に接続される電極Ｍ（ｈ）を含む。

【0281】

また、本実施の形態で説明するタッチパネルの制御線ＣＬ（ｇ）は、導電膜ＢＲ（ｇ，ｈ）を含む（図１５（Ａ）参照）。導電膜ＢＲ（ｇ，ｈ）は、検知信号線ＭＬ（ｈ）と重なる領域を備える。

【0282】

絶縁膜２５０８は、検知信号線ＭＬ（ｈ）及び導電膜ＢＲ（ｇ，ｈ）の間に挟まれる領域を備える。これにより、検知信号線ＭＬ（ｈ）及び導電膜ＢＲ（ｇ，ｈ）の短絡を防止することができる。

【0283】

また、本実施の形態で説明するタッチパネルは、発振回路ＯＳＣ及び検知回路ＤＣを備える（図１８参照）。

【0284】

発振回路ＯＳＣは、制御線ＣＬ（ｇ）と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。

【0285】

検知回路ＤＣは、検知信号線ＭＬ（ｈ）と電気的に接続され、検知信号線ＭＬ（ｈ）の電位の変化に基づいて検知信号を供給する機能を備える。

【0286】

以下に、タッチパネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。

【0287】

例えば第１の導電膜を第１の電極２１１１（ｉ，ｊ）に用いることができる。また、第１の導電膜を反射膜に用いることができる。

【0288】

また、第２の導電膜をトランジスタのソース電極又はドレイン電極の機能を備える導電膜２５２２Ｂに用いることができる。

【0289】

端子２９０１は、導電材料ＡＣＦ２を用いて、フレキシブルプリント基板ＦＰＣ２と電気的に接続することができる。また、端子２９０１は、検知素子２１５０（ｇ，ｈ）と電気的に接続される。

【0290】

＜＜画素回路の構成例＞＞
画素回路の構成例について、図１９を用いて説明する。画素回路２２００（ｉ，ｊ）は、信号線Ｓｉｇ１（ｊ）、信号線Ｓｉｇ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ及び第３の導電膜ＡＮＯと電気的に接続される。同様に、画素回路２２００（ｉ，ｊ＋１）は、信号線Ｓｉｇ１（ｊ＋１）、信号線Ｓｉｇ２（ｊ＋１）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ及び第３の導電膜ＡＮＯと電気的に接続される。

【0291】

画素回路２２００（ｉ，ｊ）及び画素回路２２００（ｉ，ｊ＋１）は、それぞれスイッチＳＷＴ１、容量素子Ｃ１１を含む。

【0292】

画素回路２２００（ｉ，ｊ）及び画素回路２２００（ｉ，ｊ＋１）は、それぞれスイッチＳＷＴ２、トランジスタＭ及び容量素子Ｃ１２を含む。

【0293】

例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓｉｇ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷＴ１に用いることができる。

【0294】

容量素子Ｃ１１は、スイッチＳＷＴ１に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。

【0295】

例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓｉｇ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷＴ２に用いることができる。

【0296】

トランジスタＭは、スイッチＳＷＴ２に用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、第３の導電膜ＡＮＯと電気的に接続される第１の電極と、を有する。

【0297】

なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタを、トランジスタＭに用いることができる。例えば、トランジスタＭのゲート電極と同じ電位を供給することができる配線と電気的に接続される導電膜を当該導電膜に用いることができる。

【0298】

容量素子Ｃ１２は、スイッチＳＷＴ２に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、トランジスタＭの第１の電極と電気的に接続される第２の電極と、を有する。

【0299】

なお、画素回路２２００（ｉ，ｊ）において、第１の表示素子２１１０（ｉ，ｊ）の第１の電極をスイッチＳＷＴ１に用いるトランジスタの第２の電極と電気的に接続し、第１の表示素子２１１０（ｉ，ｊ）の第２の電極を配線ＶＣＯＭ１と電気的に接続する。これにより、第１の表示素子２１１０を駆動することができる。同様に、画素回路２２００（ｉ，ｊ＋１）において、第１の表示素子２１１０（ｉ，ｊ＋１）の第１の電極をスイッチＳＷＴ１に用いるトランジスタの第２の電極と電気的に接続し、第１の表示素子２１１０（ｉ，ｊ＋１）の第２の電極を配線ＶＣＯＭ１と電気的に接続する。これにより、第１の表示素子２１１０を駆動することができる。

【0300】

また、画素回路２２００（ｉ，ｊ）において、第２の表示素子２１２０（ｉ，ｊ）の第１の電極をトランジスタＭの第２の電極と電気的に接続し、第２の表示素子２１２０（ｉ，ｊ）の第２の電極を第４の導電膜ＶＣＯＭ２と電気的に接続する。これにより、第２の表示素子２１２０（ｉ，ｊ）を駆動することができる。同様に、画素回路２２００（ｉ，ｊ＋１）において、第２の表示素子２１２０（ｉ，ｊ＋１）の第１の電極をトランジスタＭの第２の電極と電気的に接続し、第２の表示素子２１２０（ｉ，ｊ＋１）の第２の電極を第４の導電膜ＶＣＯＭ２と電気的に接続する。これにより、第２の表示素子２１２０（ｉ，ｊ＋１）を駆動することができる。

【0301】

＜＜トランジスタの構成例＞＞
スイッチＳＷＴ１、トランジスタＭ、トランジスタＭＤは、ボトムゲート型又はトップゲート型などのトランジスタを用いることができる。

【0302】

例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコン又はアモルファスシリコンなどを半導体膜に用いるトランジスタを利用することができる。

【0303】

例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体又はインジウムと亜鉛と元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム又はスズ）とを含む酸化物半導体を半導体膜に用いることができる。

【0304】

一例を挙げれば、オフ状態におけるリーク電流が、アモルファスシリコンを半導体膜に用いたトランジスタと比較して小さいトランジスタをスイッチＳＷＴ１、トランジスタＭ又はトランジスタＭＤ等に用いることができる。具体的には、酸化物半導体を半導体膜２５６０に用いたトランジスタをスイッチＳＷＴ１、トランジスタＭ又はトランジスタＭＤ等に用いることができる。

【0305】

これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報端末の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。

【0306】

スイッチＳＷＴ１に用いることができるトランジスタは、半導体膜２５６０及び半導体膜２５６０と重なる領域を備える導電膜２５２３を備える（図１６（Ｂ）参照）。また、スイッチＳＷＴ１に用いることができるトランジスタは、半導体膜２５６０と電気的に接続される導電膜２５２２Ａ及び導電膜２５２２Ｂを備える。

【0307】

なお、導電膜２５２３はゲート電極の機能を備え、絶縁膜２５０５はゲート絶縁膜の機能を備える。また、導電膜２５２２Ａはソース電極の機能又はドレイン電極の機能の一方を備え、導電膜２５２２Ｂはソース電極の機能又はドレイン電極の機能の他方を備える。

【0308】

また、導電膜２５２３との間に半導体膜２５６０を挟むように設けられた導電膜２５２１を備えるトランジスタを、トランジスタＭに用いることができる（図１５（Ｂ）参照）。

【0309】

上記に示した入出力装置を、実施の形態４で説明した図１２のタブレット型の情報端末５２００に適用することによって、視認性、利便性、又は信頼性に優れた電子機器を実現することができる。

【0310】

＜表示モジュールの応用例＞
次いで、図１３（Ａ）の表示パネルを用いた表示モジュールの応用例について、図２０を用いて説明を行う。

【0311】

図２０に示す表示モジュール４０００は、上部カバー４００１と下部カバー４００２との間に、ＦＰＣ４００３に接続されたタッチパネル４００４、ＦＰＣ４００５に接続された表示パネル４００６、フレーム４００９、プリント基板４０１０、バッテリ４０１１を有する。なお、バッテリ４０１１、タッチパネル４００４などは、設けられない場合もある。

【0312】

上記図１３（Ａ）で説明した表示パネルは、図２０における表示パネル４００６に用いることができる。

【0313】

上部カバー４００１及び下部カバー４００２は、タッチパネル４００４及び表示パネル４００６のサイズに合わせて、形状および／または寸法を適宜変更することができる。

【0314】

タッチパネル４００４は、図１３（Ａ）に示したタッチパネル２０００ＴＰ１のように、抵抗膜方式または静電容量方式のタッチパネルを表示パネル４００６に重畳して用いることができる。表示パネル４００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル４００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。表示パネル４００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。この場合、タッチパネル４００４を省略することも可能である。

【0315】

フレーム４００９は、表示パネル４００６の保護機能の他、プリント基板４０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。フレーム４００９は、放熱板としての機能を有していてもよい。

【0316】

プリント基板４０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ４０１１による電源であってもよい。バッテリ４０１１は、商用電源を用いる場合には、省略可能である。

【0317】

表示モジュール４０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

【0318】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0319】

（実施の形態６）
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様に係るトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−ＡｌｉｇｎｅｄＣｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。

【0320】

ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

【0321】

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

【0322】

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

【0323】

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

【0324】

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

【0325】

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

【0326】

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

【0327】

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

【0328】

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

【0329】

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

【0330】

ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

【0331】

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

【0332】

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

【0333】

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ−ｒａｙｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

【0334】

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

【0335】

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

【0336】

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

【0337】

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

【0338】

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

【0339】

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

【0340】

（本明細書等の記載に関する付記）
以上の実施の形態における各構成の説明について、以下に付記する。

【0341】

＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。

【0342】

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。

【0343】

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

【0344】

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。

【0345】

＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。

【0346】

＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

【0347】

また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

【0348】

また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

【0349】

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

【0350】

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

【0351】

また、図面において、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。

【0352】

また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

【0353】

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。また、本明細書等に記載するトランジスタが２つ以上のゲートを有するとき（この構成をデュアルゲート構造という場合がある）、それらのゲートを第１ゲート、第２ゲートと呼ぶ場合や、フロントゲート、バックゲートと呼ぶ場合がある。特に、「フロントゲート」という語句は、単に「ゲート」という語句に互いに言い換えることができる。また、「バックゲート」という語句は、単に「ゲート」という語句に互いに言い換えることができる。なお、ボトムゲートとは、トランジスタの作製時において、チャネル形成領域よりも先に形成される端子のことをいい、「トップゲート」とは、トランジスタの作製時において、チャネル形成領域よりも後に形成される端子のことをいう。

【0354】

トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソース又はドレインとして機能する２つの入出力端子は、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

【0355】

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

【0356】

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

【0357】

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。

【0358】

なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。

【0359】

＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。

【0360】

＜＜半導体について＞＞
本明細書において、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。

【0361】

また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。

【0362】

なお、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（ＤｅｎｓｉｔｙｏｆＳｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。

【0363】

＜＜トランジスタについて＞＞
本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、ドレイン−ソース間に電流を流すことができるものである。

【0364】

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

【0365】

＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

【0366】

一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

【0367】

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）ダイオード、ＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。

【0368】

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

【0369】

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

【0370】

＜＜接続について＞＞
本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含むものとする。

【0371】

ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

【0372】

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。

【0373】

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。

【0374】

なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。

【0375】

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

【0376】

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

【0377】

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

【0378】

＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

【0379】

＜＜三方晶、菱面体晶について＞＞
本明細書において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す。

【符号の説明】

【0380】

ＬＰ表示パネル
ＯＰ表示パネル
ＩＴ端子
ＯＴ端子
ＬＴ端子
ＢＳＷスイッチ
ＯＬＳＷスイッチ
ＳＯＳＷスイッチ
ＳＬＳＷスイッチ
ＳＷｄ１［１］スイッチ
ＳＷｄ１［２］スイッチ
ＳＷｄ１［ｊ］スイッチ
ＳＷｄ１［ｎ−１］スイッチ
ＳＷｄ２［１］スイッチ
ＳＷｄ２［２］スイッチ
ＳＷｄ２［ｊ］スイッチ
ＳＷｄ２［ｎ−１］スイッチ
ＲＴ１端子
ＲＴ２端子
ＰＴ［１］＿１端子
ＰＴ［１］＿２端子
ＰＴ［ｊ］＿１端子
ＰＴ［ｊ］＿ｋ端子
ＰＴ［ｊ］＿２^ｊ−１端子
ＰＴＳ［１］端子群
ＰＴＳ［２］端子群
ＰＴＳ［ｊ］端子群
ＰＴＳ［ｎ］端子群
ＩＴＳ入力端子群
ＯＵＴ出力端子
ＡＩＴ入力端子
ＡＯＴ出力端子
ＲＳ［１］回路
ＲＳ［２］回路
ＲＳ［３］回路
ＲＳ［４］回路
ＲＳ［ｊ］回路
ＲＳ［ｎ］回路
Ｒ［１］＿１抵抗素子
Ｒ［１］＿２抵抗素子
Ｒ［ｊ］＿１抵抗素子
Ｒ［ｊ］＿ｋ抵抗素子
Ｒ［ｊ］＿２^ｊ−１抵抗素子
ＰＴＬパストランジスタロジック回路
ＡＭＰ増幅回路
ＢＳ［１］バス
ＢＳ［２］バス
ＢＳ［ｊ］バス
ＢＳ［ｎ］バス
ＶＯＬ配線
ＶＬＬ配線
ＧＮＤＬ配線
ＰＧ配線
ＰＧＴ端子
ＯＰ３オペアンプ
ＩＮＶ２インバータ回路
ＡＳＷ１アナログスイッチ
ＡＳＷ２アナログスイッチ
ＯＬＴｒトランジスタ
ＳＯＴｒトランジスタ
ＳＬＴｒトランジスタ
Ｔｒｄ１［１］トランジスタ
Ｔｒｄ１［２］トランジスタ
Ｔｒｄ１［３］トランジスタ
Ｔｒｄ２［１］トランジスタ
Ｔｒｄ２［２］トランジスタ
Ｔｒｄ２［３］トランジスタ
ＳＷＬ配線
ＯＬＬ配線
ＳＯＬ配線
ＳＬＬ配線
ｄ１［１］配線
ｄ１［２］配線
ｄ１［３］配線
ｄ２［１］配線
ｄ２［２］配線
ｄ２［３］配線
ｅ［１］配線
ｅ［２］配線
ｅ［３］配線
ｅ［４］配線
ＳＴ１ステップ
ＳＴ２ステップ
ＳＴ３ステップ
ＳＴ４ステップ
ＳＴ５ステップ
ＳＴ６ステップ
ＳＴ７ステップ
ＳＴ８ステップ
ＳＴ９ステップ
ＳＴ１０ステップ
ＳＴＰ１ステップ
ＳＴＰ２ステップ
ＳＴＰ３ステップ
ＳＴＰ４ステップ
ＳＴＰ５ステップ
ＳＴＰ６ステップ
ＳＴＰ７ステップ
ＳＴＰ８ステップ
ＳＴＰ９ステップ
ＳＴＰ１０ステップ
Ｃｏ１矢印
Ｃｏ２矢印
Ｒｏ１矢印
Ｒｏ２矢印
ＳＷＴ１スイッチ
ＳＷＴ２スイッチ
Ｍトランジスタ
ＭＤトランジスタ
Ｃ１１容量素子
Ｃ１２容量素子
Ｓｉｇ１（ｊ）信号線
Ｓｉｇ２（ｊ）信号線
Ｓｉｇ１（ｊ＋１）信号線
Ｓｉｇ２（ｊ＋１）信号線
Ｇ１（ｉ）走査線
Ｇ２（ｉ）走査線
ＣＬ（ｇ）制御線
ＭＬ（ｈ）検知信号線
Ｃ（ｇ）電極
Ｍ（ｈ）電極
ＢＲ（ｇ，ｈ）導電膜
ＣＳＣＯＭ配線
ＶＣＯＭ１配線
ＶＣＯＭ２第４の導電膜
ＡＮＯ第３の導電膜
ＦＰＣ１フレキシブルプリント基板
ＦＰＣ２フレキシブルプリント基板
ＡＣＦ１導電材料
ＡＣＦ２導電材料
ＡＦ１配向膜
ＡＦ２配向膜
ＢＭ遮光膜
ＣＦ１着色膜
ＣＦ２着色膜
ＫＢ１構造体
ＣＰ導電材料
ＧＤ駆動回路
ＳＤ駆動回路
ＯＳＣ発振回路
ＤＣ検知回路
１００半導体装置
１０１照度計
１０２しきい値検出回路
１０３タイミングコントローラ
１０４回路
１１０表示部
２００デジタルアナログ変換回路
２５０デジタルアナログ変換回路
２５０Ａデジタルアナログ変換回路
２５１デジタルアナログ変換回路
２５２デジタルアナログ変換回路
２５３デジタルアナログ変換回路
３００ソースドライバ回路
３１０ＬＶＤＳレシーバ
３２０シリアルパラレル変換回路
３３０シフトレジスタ回路
３４０ラッチ回路
３５０レベルシフタ
３６０回路
３６５抵抗ストリング回路
３７０パストランジスタロジック回路
３８０外部補正回路
３９０ＢＧＲ回路
４００バイアスジェネレータ
５００バッファアンプ
２０００ＴＰ１タッチパネル
２１００（ｉ，ｊ）画素
２１００（ｉ，ｊ＋１）画素
２１００（ｉ＋１，ｊ）画素
２１００（ｉ＋２，ｊ）画素
２１１０（ｉ，ｊ）第１の表示素子
２１１０（ｉ，ｊ＋１）第１の表示素子
２１１１（ｉ，ｊ）第１の電極
２１１１（ｉ，ｊ＋１）第１の電極
２１１１（ｉ，ｊ＋２）第１の電極
２１１１（ｉ＋１，ｊ）第１の電極
２１１１（ｉ＋２，ｊ）第１の電極
２１１１Ｅ領域
２１１１Ｈ開口部
２１１２第２の電極
２１１３層
２１２０（ｉ，ｊ）第２の表示素子
２１２０（ｉ，ｊ＋１）第２の表示素子
２１２１（ｉ，ｊ）第３の電極
２１２２第４の電極
２１２３（ｊ）層
２１５０（ｇ，ｈ）検知素子
２１５０（ｇ，１）検知素子
２１５０（ｇ，ｑ）検知素子
２１５０（１，ｈ）検知素子
２１５０（ｐ，ｈ）検知素子
２２００（ｉ，ｊ）画素回路
２２００（ｉ，ｊ＋１）画素回路
２５０１絶縁膜
２５０２絶縁膜
２５０３絶縁膜
２５０４絶縁膜
２５０５絶縁膜
２５０６Ａ第１の絶縁膜
２５０６Ｂ第２の絶縁膜
２５０７絶縁膜
２５０８絶縁膜
２５２１導電膜
２５２２Ａ導電膜
２５２２Ｂ導電膜
２５２３導電膜
２５２４Ａ導電膜
２５２４Ｂ導電膜
２５４０Ａ第１の中間膜
２５４０Ｂ第２の中間膜
２５４０Ｃ中間膜
２５６０半導体膜
２５８１機能層
２５８２機能層
２６０１接続部
２６０２Ａ開口部
２６０２Ｂ開口部
２６０２Ｃ開口部
２６０３Ａ第１の開口部
２６０３Ｂ第２の開口部
２６０３Ｃ開口部
２８０１基板
２８０２基板
２８０２Ｐ機能膜
２８０２Ｄ機能膜
２８０３基板
２８１１接合層
２８１２接合層
２８２０封止材
２９００Ａ端子
２９００Ｂ端子
２９０１端子
４０００表示モジュール
４００１上部カバー
４００２下部カバー
４００３ＦＰＣ
４００４タッチパネル
４００５ＦＰＣ
４００６表示パネル
４００９フレーム
４０１０プリント基板
４０１１バッテリ
４７００電子部品
４７０１リード
４７０２プリント基板
４７０３回路部
４７０４回路基板
４８００半導体ウェハ
４８００ａチップ
４８０１ウェハ
４８０１ａウェハ
４８０２回路部
４８０３スペーシング
４８０３ａスペーシング
４８１０半導体ウェハ
５２００情報端末
５２２１筐体
５２２２表示部
５２２３操作ボタン
５２２４スピーカ

【図1】