特許 6959096 充放電制御回路及びこれを備えたバッテリ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6959096

(24)【登録日】2021年10月11日

(45)【発行日】2021年11月2日

(54)【発明の名称】充放電制御回路及びこれを備えたバッテリ装置

(51)【国際特許分類】

   H02J 7/00 20060101AFI20211021BHJP

   H01M 10/44 20060101ALI20211021BHJP

   H01M 10/48 20060101ALI20211021BHJP

【ＦＩ】

   H02J7/00 302A

   H02J7/00 302D

   H02J7/00 S

   H01M10/44 P

   H01M10/48 P

【請求項の数】4

【全頁数】9

(21)【出願番号】特願2017-198968(P2017-198968)

(22)【出願日】2017年10月13日

(65)【公開番号】特開2019-75861(P2019-75861A)

(43)【公開日】2019年5月16日

【審査請求日】2020年9月30日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】阿部 諭

(72)【発明者】

【氏名】小野 貴士

【審査官】 高野 誠治

(56)【参考文献】

【文献】 特開平０６−１０５４５８（ＪＰ，Ａ）

【文献】 特開２００１−２４５４３７（ＪＰ，Ａ）

【文献】 特開２００５−２２９７７４（ＪＰ，Ａ）

【文献】 特開平１０−３１３５４２（ＪＰ，Ａ）

【文献】 特開平０９−１８２２８３（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００９／０２００９８６（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｈ ７／１８

Ｈ０２Ｊ ７／００ − ７／１２

Ｈ０２Ｊ ７／３４ − ７／３６

Ｈ０１Ｍ １０／４２ −１０／４８

(57)【特許請求の範囲】

【請求項1】

二次電池の充放電を制御するための充放電制御回路であって、
前記二次電池の電圧を監視するための正極電源端子及び負極電源端子と、
負荷の負極が接続される外部負極端子の電圧が入力される外部負電圧入力端子と、
放電制御ＦＥＴに放電制御信号を出力する放電制御端子と、
前記正極電源端子の電圧によって前記二次電池の過放電を検出すると過放電検出信号を出力する過放電検出回路と、
入力される前記過放電検出信号に基づいて過放電状態信号と前記放電制御信号を出力する制御回路と、
入力される前記過放電状態信号と前記外部負電圧入力端子の電圧に基づいて過放電ラッチ信号を出力する過放電ラッチ回路と、
前記過放電検出信号と前記過放電ラッチ信号が入力され、前記過放電ラッチ信号が入力されている間は前記制御回路に前記過放電検出信号を出力する論理回路と、
前記外部負電圧入力端子の電圧を監視してプルアップ信号を出力するプルアップ検出回路を備え、
前記制御回路は、入力される前記プルアップ信号に基づいてパワーダウン制御信号を出力し、
前記過放電検出回路は、前記パワーダウン制御信号または前記過放電ラッチ信号に基づいてパワーダウンする
ことを特徴とする充放電制御回路。

【請求項2】

前記過放電ラッチ回路は、
前記外部負電圧入力端子の電圧が所定の電圧より高いときに前記過放電状態信号が入力されると前記過放電ラッチ信号を出力し、前記外部負電圧入力端子の電圧が所定の電圧以下になると前記過放電ラッチ信号の出力を停止する、
ことを特徴とする請求項１に記載の充放電制御回路。

【請求項3】

前記過放電ラッチ回路は、前記プルアップ信号または前記パワーダウン制御信号に基づいてパワーダウンする
ことを特徴とする請求項１または２に記載の充放電制御回路。

【請求項4】

前記二次電池と、
前記負荷が接続される外部正極端子及び前記外部負極端子と、
一端が前記外部負極端子に接続された充電制御ＦＥＴと、
一端が前記充電制御ＦＥＴの他端に接続され、他端が前記二次電池の負極に接続された前記放電制御ＦＥＴと、
前記二次電池と前記充電制御ＦＥＴと前記放電制御ＦＥＴと前記外部負極端子に接続された請求項１から３のいずれかに記載の充放電制御回路と
を備えることを特徴とするバッテリ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、充放電制御回路及びこれを備えたバッテリ装置に関する。

【背景技術】

【0002】

一般に、バッテリ装置は、過充電、過放電などを検出し、二次電池の充放電を制御する充放電制御回路を備え、これにより、二次電池を保護するように構成されている。また、過放電を検出した場合に、負荷への放電を禁止するとともに、充放電制御回路の内部の消費電流を削減するパワーダウン機能を有している。

【0003】

従来のバッテリ装置５０のブロック図を図３に示す。バッテリ装置５０は、二次電池ＳＣと、二次電池ＳＣに接続された充放電制御回路５１と、放電制御ＦＥＴ５２と、充電制御ＦＥＴ５３と、外部正極端子ＥＢ＋と、外部負極端子ＥＢ−とを備えている。

【0004】

充放電制御回路５１は、過充電検出回路５１１と、過放電検出回路５１２と、制御回路５１３と、プルアップ検出回路５１４と、正極電源端子ＶＤＤと、負極電源端子ＶＳＳと、放電制御端子ＤＯと、充電制御端子ＣＯと、外部負電圧入力端子ＶＭとを有し、各回路及び各端子は、図示のように接続されている。

【0005】

バッテリ装置５０は、二次電池ＳＣの電圧が低下して、過放電検出回路５１２が過放電を検出すると、制御回路５１３が放電制御端子ＤＯを介して放電制御ＦＥＴ５２をオフする。このとき、外部負電圧入力端子ＶＭの電圧は負荷によって外部正極端子ＥＢ＋、即ち二次電池ＳＣの正極端子の電圧近くまで上昇する。制御回路５１３は、プルアップ検出回路５１４が外部負電圧入力端子ＶＭの電圧がパワーダウン電圧を超えたことを検出すると、制御回路５１３にプルアップ信号を出力する。制御回路５１３は、プルアップ信号を受けて、過充電検出回路５１１と過放電検出回路５１２にパワーダウン制御信号を出力する。従って、バッテリ装置５０は、パワーダウン状態になる。そして、パワーダウン状態になったバッテリ装置５０は、二次電池ＳＣの電圧が上昇しても、外部負電圧入力端子ＶＭの電圧がパワーダウン電圧以下になったことを検出しないと、パワーダウン状態は解除されない（例えば、特許文献１参照）。

【0006】

このような充放電制御回路５１を有するバッテリ装置５０によれば、製品出荷時に不要な消費電力を削減するために、パワーダウン状態にして負荷を停止することが可能である。例えば、正極電源端子ＶＤＤに設けられたスイッチ５６と抵抗５４及び５５によって、正極電源端子ＶＤＤの電圧を擬似的に低電圧状態にしてバッテリ装置５０をパワーダウン状態にするこが出来る。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００５−２２９７７４号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、図３に示すバッテリ装置５０においては、以下のような問題が発生する。
取外しが不可能な負荷が接続された製品状態において、スイッチ５６をオンして正極電源端子ＶＤＤの電圧を擬似的に低電圧状態にしてバッテリ装置５０をパワーダウン状態する場合、放電制御ＦＥＴ５２をオフしても、負荷の容量が大きいと外部負電圧入力端子ＶＭの電圧がパワーダウン電圧を超えるまでに長い時間を要してしまうことがある。

【0009】

従って、バッテリ装置５０は、外部負電圧入力端子ＶＭの電圧がパワーダウン電圧を超える前にスイッチ５６をオフすると、パワーダウン状態にならない。即ち、スイッチ５６は、外部負電圧入力端子ＶＭの電圧がパワーダウン電圧を超えるまでオンし続ける必要がある。上述のような出荷検査に含まれる処理は、処理時間が製品のコストに掛かってくるため、短い時間で実施できることが求められる。

【0010】

本発明は、上記課題に鑑みてなされたものであり、容量の大きい負荷が接続されたバッテリ装置において、短い処理時間で負荷を停止することが可能な充放電制御回路及びこれを備えたバッテリ装置を提供することを目的としている。

【課題を解決するための手段】

【0011】

上記課題を解決するために、本発明の充放電制御回路は、二次電池の電圧を監視するための正極電源端子及び負極電源端子と、負荷の負極が接続される外部負極端子の電圧が入力される外部負電圧入力端子と、放電制御ＦＥＴに放電制御信号を出力する放電制御端子と、正極電源端子の電圧によって二次電池の過放電を検出すると過放電検出信号を出力する過放電検出回路と、外部負電圧入力端子の電圧を監視してプルアップ信号を出力するプルアップ検出回路と、入力される過放電検出信号に基づいて過放電状態信号と放電制御信号を出力し、入力されるプルアップ信号に基づいてパワーダウン制御信号を出力する制御回路と、入力される過放電状態信号と外部負電圧入力端子の電圧に基づいて過放電ラッチ信号を出力する過放電ラッチ回路と、過放電検出信号と過放電ラッチ信号が入力され、過放電ラッチ信号が入力されている間は制御回路に過放電検出信号を出力する論理回路と、
を備えることを特徴とする。

【0012】

また、本発明のバッテリ装置は、二次電池と、負荷が接続される外部正極端子及び外部負極端子と、一端が外部負極端子に接続された充電制御ＦＥＴと、一端が充電制御ＦＥＴの他端に接続され他端が二次電池の負極に接続された放電制御ＦＥＴと、二次電池と充電制御ＦＥＴと放電制御ＦＥＴと外部負極端子に接続された上記充放電制御回路と、を備えることを特徴とする。

【発明の効果】

【0013】

本発明によれば、放電制御信号と外部負電圧入力端子の電圧に基づいて過放電ラッチ信号を出力する過放電ラッチ回路と、過放電検出信号と過放電ラッチ信号が入力され、過放電ラッチ信号が入力されている間は制御回路に過放電検出信号を出力する論理回路とを備えたので、容量の大きい負荷が接続されたバッテリ装置において、短い処理時間で負荷を停止することが可能となる。

【図面の簡単な説明】

【0014】

【図1】本発明の実施形態のバッテリ装置を示すブロック図である。

【図2】本実施形態のバッテリ装置の他の例を示すブロック図である。

【図3】従来のバッテリ装置を示すブロック図である。

【発明を実施するための形態】

【0015】

以下、本発明の実施形態について図面を参照して説明する。

【0016】

図１は、本発明の実施形態のバッテリ装置１０を示すブロック図である。
本実施形態のバッテリ装置１０は、二次電池ＳＣと、充放電制御回路１１と、放電制御ＦＥＴ１２と、充電制御ＦＥＴ１３と、抵抗１４及び１５と、スイッチ１６と、負荷または充電器が接続される外部正極端子ＥＢ＋及び外部負極端子ＥＢ−とを備えている。

【0017】

充放電制御回路１１は、過充電検出回路１１１と、過放電検出回路１１２と、制御回路１１３と、プルアップ検出回路１１４と、過放電ラッチ回路１１５と、論理回路１１６と、正極電源端子ＶＤＤ及び負極電源端子ＶＳＳと、放電制御端子ＤＯと、充電制御端子ＣＯと、外部負電圧入力端子ＶＭとを備えている。

【0018】

充電制御ＦＥＴ１３は、一端が外部負極端子ＥＢ−に接続され、他端が放電制御ＦＥＴ１２の一端に接続されている。放電制御ＦＥＴ１２は、他端が二次電池ＳＣの負極に接続されている。放電制御ＦＥＴ１２は、ゲートが放電制御端子ＤＯに接続されており、放電制御端子ＤＯから出力される放電制御信号によりオンオフ制御される。充電制御ＦＥＴ１３は、ゲートが充電制御端子ＣＯに接続されており、充電制御端子ＣＯから出力される充電制御信号によりオンオフ制御される。

【0019】

充放電制御回路１１は、正極電源端子ＶＤＤが抵抗１４を介して二次電池ＳＣの正極と外部正極端子ＥＢ＋に接続され、負極電源端子ＶＳＳが二次電池ＳＣの負極に接続され、外部負電圧入力端子ＶＭが外部負極端子ＥＢ−に接続されている。

【0020】

過充電検出回路１１１は、正極電源端子ＶＤＤの電圧を入力し、二次電池ＳＣの過充電を検出して制御回路１１３に過充電検出信号ＯＣＤを出力する。過放電検出回路１１２は、正極電源端子ＶＤＤの電圧を入力し、二次電池ＳＣの過放電を検出して論理回路１１６に過放電検出信号ＯＤＤを出力する。ここで、負極電源端子ＶＳＳの電圧はこれらの回路に入力されているが、図では省略する。以下、他の回路も同様とする。

【0021】

制御回路１１３は、二次電池ＳＣの放電を許可するとき放電制御端子ＤＯにハイレベルの放電制御信号を出力し、放電を禁止するときロウレベルの放電制御信号を出力し、二次電池ＳＣの充電を許可するとき充電制御端子ＣＯにハイレベルの充電制御信号を出力し、充電を禁止するときロウレベルの充電制御信号を出力する。また、制御回路１１３は、過放電検出信号ＯＤＤを入力すると、所定の遅延時間後に過放電状態信号ＯＤＳを出力し、その後プルアップ信号ＰＵを受けると過充電検出回路１１１と過放電検出回路１１２にパワーダウン制御信号ＰＤを出力する。

【0022】

プルアップ検出回路１１４は、外部負電圧入力端子ＶＭの電圧を入力し、外部負極端子ＥＢ−が負荷によって外部正極端子ＥＢ＋にプルアップされパワーダウン電圧を超えたことを検出し、プルアップ信号ＰＵを出力する。

【0023】

過放電ラッチ回路１１５は、過放電状態信号ＯＤＳと外部負電圧入力端子ＶＭの電圧を入力し、論理回路１１６に過放電ラッチ信号ＯＤＬを出力する。過放電ラッチ回路１１５は、外部負電圧入力端子ＶＭの電圧が所定の電圧より高いときに過放電状態信号ＯＤＳが入力されると過放電ラッチ信号ＯＤＬを出力し、外部負電圧入力端子ＶＭの電圧が所定の電圧以下になると過放電ラッチ信号ＯＤＬの出力を停止する。所定の電圧とは、例えば、外部正極端子ＥＢ＋及び外部負極端子ＥＢ−に充電器が接続されたことを検出できる電圧である。

【0024】

論理回路１１６は、過放電検出信号ＯＤＤと過放電ラッチ信号ＯＤＬが入力され、過放電ラッチ信号ＯＤＬが入力されていない時は制御回路１１３に過放電検出回路１１２の出力信号を出力し、過放電ラッチ信号ＯＤＬが入力されている間は制御回路１１３に過放電検出信号ＯＤＤを出力する。論理回路１１６は、例えば、ＯＲ回路で構成される。

【0025】

次に、バッテリ装置１０の動作について以下に説明する。
ここでは、外部正極端子ＥＢ＋と外部負極端子ＥＢ−との間に容量の大きな負荷が接続され、正極電源端子ＶＤＤと二次電池ＳＣの負極の間にスイッチ１６と抵抗１５が接続されたバッテリ装置１０において、バッテリ装置１０が強制的に負荷を停止してパワーダウン状態へ移行するときの動作について説明する。二次電池ＳＣは、過充電電圧を超えない程度の電圧に充電され、放電制御ＦＥＴ１２と充電制御ＦＥＴ１３はオンしているものとする。

【0026】

スイッチ１６がオンすると、正極電源端子ＶＤＤは、二次電池ＳＣの電圧を抵抗１４と抵抗１５で分圧した電圧が入力される。抵抗１４と抵抗１５の抵抗値は、分圧電圧が過放電電圧を下回るように設定されている。従って、過放電検出回路１１２は、二次電池ＳＣの過放電を検出して、論理回路１１６を介して制御回路１１３に過放電検出信号ＯＤＤを出力する。制御回路１１３は、過放電検出信号ＯＤＤを受けると、所定の遅延時間後に、放電制御端子ＤＯにロウレベルの放電制御信号を出力して放電制御ＦＥＴ１２をオフすることによって放電を禁止し、更に過放電ラッチ回路１１５に過放電状態信号ＯＤＳを出力する。

【0027】

放電制御ＦＥＴ１２がオフすると、外部負極端子ＥＢ−は、二次電池ＳＣの負極との接続が遮断され、負荷によって外部正極端子ＥＢ＋にプルアップされる。しかしながら、負荷の容量が大きいため、外部負極端子ＥＢ−の電圧は、長い時間（例えば数秒）を掛けて外部正極端子ＥＢ＋の電圧にプルアップされる。従って、プルアップ検出回路１１４は、外部負電圧入力端子ＶＭの電圧がパワーダウン電圧を超えるまでの間、プルアップ信号ＰＵを出力しない。

【0028】

ここで、過放電ラッチ回路１１５は、制御回路１１３の過放電状態信号ＯＤＳを受けると、外部負電圧入力端子ＶＭの電圧が所定の電圧より高いので、過放電ラッチ信号ＯＤＬを出力する。そして、過放電ラッチ信号ＯＤＬは、外部正極端子ＥＢ＋と外部負極端子ＥＢ−の間に充電器が接続されるまで維持される。

【0029】

論理回路１１６は、過放電ラッチ信号ＯＤＬを受けている間、制御回路１１３に過放電検出信号ＯＤＤを出力する。そして、スイッチ１６がオフして、過放電検出回路１１２が過放電検出信号ＯＤＤを出力しなくなっても、論理回路１１６は、過放電検出信号ＯＤＤを出力し続ける。

【0030】

制御回路１１３は、過放電検出信号ＯＤＤを受けている間、ロウレベルの放電制御信号を出力する。従って、バッテリ装置１０は、負荷を停止して不要な消費電流を削減することができる。外部負電圧入力端子ＶＭの電圧は、過放電ラッチ回路１１５から過放電ラッチ信号ＯＤＬが出力されている間にパワーダウン電圧を超えれば良い。そして、バッテリ装置１０は、外部負電圧入力端子ＶＭの電圧がパワーダウン電圧を超えた時に、プルアップ検出回路１１４がプルアップ信号ＰＵを出力し、制御回路１１３が過充電検出回路１１１と過放電検出回路１１２にパワーダウン制御信号ＰＤを出力し、パワーダウン状態へ移行する。

【0031】

これにより、スイッチ１６は、プルアップ検出回路１１４がプルアップ信号ＰＵを出力するまでの間オンしている必要は無く、過放電ラッチ回路１１５が過放電ラッチ信号ＯＤＬを出力するまでの間オンしていればよい。従って、バッテリ装置１０は、過放電ラッチ回路１１５が過放電ラッチ信号ＯＤＬを出力するまでの間だけスイッチ１６をオンする処理をすれば、強制的に負荷を停止することが出来て、且つパワーダウン状態へ移行することが出来る。

【0032】

以上のように、本実施形態の充放電制御回路１１によれば、過放電ラッチ回路１１５と論理回路１１６を設けることにより、短い処理時間で負荷を停止することが出来て、且つパワーダウン状態にすることが可能となる。したがって、製造コストの安価なバッテリ装置を提供することができる。

【0033】

本実施形態において、過放電ラッチ回路１１５は、外部負電圧入力端子ＶＭの電圧が所定の電圧より高いことを検出する電圧検出回路と、電圧検出回路の検出信号と過放電状態信号ＯＤＳから過放電ラッチ信号ＯＤＬを出力する論理回路で構成されても良い。更に、プルアップ信号ＰＵやパワーダウン制御信号ＰＤを入力して、パワーダウンするように構成しても良い。

【0034】

なお、本実施形態では、プルアップ信号ＰＵによって制御回路１１３が過充電検出回路１１１と過放電検出回路１１２にパワーダウン制御信号ＰＤを出力するとしたが、図２に示すように、過放電ラッチ信号ＯＤＬによって過充電検出回路１１１と過放電検出回路１１２をパワーダウンしても良い。その場合は、過放電ラッチ回路１１５は、プルアップ信号ＰＵが入力されてパワーダウンするように構成される。

【0035】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更や組み合わせが可能であることは言うまでもない。

【0036】

例えば、論理回路１１６はＯＲ回路として説明したが、各回路の出力論理によって適宜設計されればよい。また、パワーダウン制御信号ＰＤや過放電ラッチ信号ＯＤＬによってパワーダウンする回路も適宜選択されて良い。また、負荷を停止するだけであれば、プルアップ検出回路は特に必要としない。

【符号の説明】

【0037】

１０ バッテリ装置
１１ 充放電制御回路
１１１ 過充電検出回路
１１２ 過放電検出回路
１１３ 制御回路
１１４ プルアップ検出回路
１１５ 過放電ラッチ回路
１１６ 論理回路
１２ 放電制御ＦＥＴ
１３ 充電制御ＦＥＴ
ＶＤＤ 正極電源端子
ＶＳＳ 負極電源端子
ＤＯ 放電制御端子
ＣＯ 充電制御端子
ＶＭ 外部負電圧入力端子
ＥＢ＋ 外部正極端子
ＥＢ− 外部負極端子
ＳＣ 二次電池ＳＣ

【図1】

【図2】

【図3】