特許 6961093 マルチダイパワーモジュールを監視する装置及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6961093

(24)【登録日】2021年10月14日

(45)【発行日】2021年11月5日

(54)【発明の名称】マルチダイパワーモジュールを監視する装置及び方法

(51)【国際特許分類】

   H02M 1/00 20070101AFI20211025BHJP

   G01R 31/26 20200101ALI20211025BHJP

   H02M 7/5387 20070101ALI20211025BHJP

【ＦＩ】

   H02M1/00 A

   G01R31/26 B

   H02M7/5387 A

【請求項の数】6

【全頁数】12

(21)【出願番号】特願2020-539017(P2020-539017)

(86)(22)【出願日】2019年1月31日

(65)【公表番号】特表2021-511771(P2021-511771A)

(43)【公表日】2021年5月6日

(86)【国際出願番号】JP2019004320

(87)【国際公開番号】WO2019187676

(87)【国際公開日】20191003

【審査請求日】2020年7月14日

(31)【優先権主張番号】18165304.9

(32)【優先日】2018年3月30日

(33)【優先権主張国】EP

(73)【特許権者】

【識別番号】503163527

【氏名又は名称】ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ

【氏名又は名称原語表記】ＭＩＴＳＵＢＩＳＨＩ ＥＬＥＣＴＲＩＣ Ｒ＆Ｄ ＣＥＮＴＲＥ ＥＵＲＯＰＥ Ｂ．Ｖ．

(74)【代理人】

【識別番号】100110423

【弁理士】

【氏名又は名称】曾我 道治

(74)【代理人】

【識別番号】100111648

【弁理士】

【氏名又は名称】梶並 順

(74)【代理人】

【識別番号】100122437

【弁理士】

【氏名又は名称】大宅 一宏

(74)【代理人】

【識別番号】100147566

【弁理士】

【氏名又は名称】上田 俊一

(74)【代理人】

【識別番号】100161171

【弁理士】

【氏名又は名称】吉田 潤一郎

(72)【発明者】

【氏名】エヴァンチュク、ジェフリー

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 特開２０１７−０７９５３４（ＪＰ，Ａ）

【文献】 特許第６２６４４９１（ＪＰ，Ｂ１）

【文献】 国際公開第２００７／１１６９００（ＷＯ，Ａ１）

【文献】 特開２０１４−１５０７０１（ＪＰ，Ａ）

【文献】 特開２００４−０６４９３０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ １／００

Ｇ０１Ｒ ３１／２６

Ｈ０２Ｍ ７／５３８７

(57)【特許請求の範囲】

【請求項1】

ハーフブリッジスイッチ構成である２×Ｎ個のダイを備えるマルチダイパワーモジュールを監視する方法であって、
前記ダイを非導通状態に設定するステップと、
電圧を遮断している１つのダイを選択するステップと、
選択されたダイの入力寄生容量を充電するために、前記選択されたダイのゲートに電流を注入するステップと、
前記選択されたダイのゲートにおける電圧を監視するステップであって、前記電圧を監視するステップは、前記選択されたダイのゲートにおける電流の注入を開始した後の第１の所定期間の後に実行され、前記第１の所定期間の値は第１の基準電圧から求められ、前記第１の基準電圧の値は、前記マルチダイパワーモジュールのダイの閾値電圧の最小値より小さい、電圧を監視するステップと、
監視された電圧の値が電圧プラトーにあるとき、前記監視された電圧の値を記憶するステップと、
を含むことを特徴とする、方法。

【請求項2】

前記方法は、前記電圧を監視するステップが第２の所定期間中に実行されたか否か、又は、前記監視された電圧が最大定義基準以上であるか否かを判断するステップを更に含み、前記電圧を監視するステップが前記第２の所定期間中に実行されていない場合、又は、前記監視された電圧が前記最大定義基準以上である場合、前記方法は、ダイの欠陥を通知するステップを更に含むことを特徴とする、請求項１に記載の方法。

【請求項3】

前記マルチダイパワーモジュールのダイは第１のグループ及び第２のグループに分割され、前記方法は、一方のグループのダイに対して実行された後、他方のグループのダイに対して実行されることを特徴とする、請求項１または請求項２に記載の方法。

【請求項4】

ハーフブリッジスイッチ構成である２×Ｎ個のダイを備えるマルチダイパワーモジュールを監視する装置であって、
ダイを非導通状態に設定する手段と、
電圧を遮断している１つのダイを選択する手段と、
選択されたダイの入力寄生容量を充電するために、前記選択されたダイのゲートに電流を注入する手段と、
前記選択されたダイのゲートにおける電圧を監視する手段であって、前記電圧を監視する手段は、前記選択されたダイのゲートにおける電流の注入を開始した後の第１の所定期間の後に動作し、前記第１の所定期間の値は第１の基準電圧から求められ、前記第１の基準電圧の値は、前記マルチダイパワーモジュールのダイの閾値電圧の最小値より小さい、電圧を監視する手段と、
監視された電圧の値が電圧プラトーにあるとき、前記監視された電圧の値を記憶する手段と、
を備えることを特徴とする、装置。

【請求項5】

前記装置は、前記電圧を監視する手段が第２の所定期間中に動作したか否か、又は、前記監視された電圧が最大定義基準以上であるか否かを判断する手段を更に備え、前記装置は、前記電圧を監視する手段が前記第２の所定期間中に動作していない場合、又は、前記監視された電圧が前記最大定義基準以上である場合にダイの欠陥を通知する手段を備えることを特徴とする、請求項４に記載の装置。

【請求項6】

前記マルチダイパワーモジュールのダイは第１のグループ及び第２のグループに分割され、前記装置は、一方のグループのうちの１つのダイを監視した後、他方のグループのダイを監視することを特徴とする、請求項４または請求項５に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、包括的には、パワー半導体デバイスをオンラインで監視する装置及び方法に関する。

【背景技術】

【0002】

パワー半導体デバイスの健全性をオンラインで監視する場合には、パワー半導体デバイスの健全性の状態の指標となるデータの収集が必要である。

【0003】

一般的には、パワー半導体デバイスの内部接合部温度又はオン状態電圧を監視することに多くの開発努力がつぎ込まれてきた。

【0004】

電圧制御型パワー半導体デバイス、すなわちＩＧＢＴ又はＭＯＳＦＥＴにおける重要であるが見過ごされることが多いパラメータの１つは、閾値電圧である。

【0005】

このパラメータは、製造後にダイレベルで測定する必要があるが、ゲート過電圧、高温動作又は他のゲートストレスによって生じるゲート酸化物の絶縁破壊に関する故障メカニズムに対する指標でもある。さらに、閾値電圧の値は、ダイのパッケージングの後でも、完成した製品における機能性を確保するために重要である。

【0006】

閾値電圧Ｖｔｈは、パワー半導体デバイスが電流を導通し始める電圧であるため、このパラメータを測定するためには、いくつかのオフラインの方法が存在する。

【0007】

閾値電圧は、あらかじめ決められた電流に対応するゲート電圧として定義される。しかしながら、正確な電流測定値及びゲート電圧の変化の両方を求めることが必要であるため、特にコストが考慮される場合、オンライン測定が困難となる。

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、マルチダイパワーモジュールにおいて法外なコストがかかる可能性がある、ダイ整流電流タイミングから測定を切り離すオンライン監視方法及び装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

このために、本発明は、ハーフブリッジスイッチ構成である２×Ｎ個のダイを備えるマルチダイパワーモジュールを監視する方法であって、
ダイを非導通状態に設定するステップと、
電圧を遮断している１つのダイを選択するステップと、
選択されたダイの入力寄生容量を充電するために、選択されたダイのゲートに電流を注入するステップと、
選択されたダイのゲートにおける電圧を監視するステップと、
監視された電圧の値が安定したとき、監視された電圧の値を記憶するステップと、
を含むことを特徴とする、方法に関する。

【0010】

したがって、パワーモジュールのダイの間の単一のダイの閾値電圧は、電圧プラトー値による方法によって、かつコレクタ電流のいかなる測定も同期化も行うことなしに、測定することができ、それにより実装のコストが削減される。

【0011】

特定の特徴によれば、電圧の監視は、選択されたダイのゲートにおける電流の注入を開始した後の第１の所定期間後に実行され、第１の所定期間値は第１の基準電圧から求められ、第１の基準電圧の値は、マルチダイパワーモジュールのダイの閾値電圧の最小値より小さい。

【0012】

特定の特徴によれば、方法は、電圧の監視が第２の所定期間中に実行されたか否か、又は、監視された電圧が最大定義基準以上であるか否かを判断するステップを更に含み、電圧の監視が第２の所定期間中に実行されていない場合、又は、監視された電圧が最大定義基準以上である場合、方法は、ダイの欠陥を通知するステップを更に含む。

【0013】

したがって、マルチダイパワーモジュールのユーザは、パワーダイにおける欠陥を検出することができ、ダイの欠陥の種類を推定することができる。こうした情報に基づいて、ユーザは、クリティカルミッション／作業を成し遂げるためにパワーモジュールの動作を性能低下モードで継続するか否かを判断することができる。

【0014】

特定の特徴によれば、ダイは第１のグループ及び第２のグループに分割され、本アルゴリズムは、一方のグループのダイに対して実行された後、他方のグループのダイに対して実行される。

【0015】

したがって、測定は、ダイの２つのグループの間で連続的に交互に行うことができる。パワーモジュールを構成する全てのダイの閾値電圧は、いかなる介入も外部コマンドもなしに現場で測定することができる。

【0016】

本発明はまた、ハーフブリッジスイッチ構成である２×Ｎ個のダイを備えるマルチダイパワーモジュールを監視する装置であって、
ダイを非導通状態に設定する手段と、
電圧を遮断している１つのダイを選択する手段と、
選択されたダイの入力寄生容量を充電するために、選択されたダイのゲートに電流を注入する手段と、
選択されたダイのゲートにおける電圧を表す電圧を監視する手段と、
監視された電圧の値が安定したとき、監視された電圧の値を記憶する手段と、
を備えることを特徴とする、装置にも関する。

【0017】

したがって、パワーモジュールのダイの間の単一のダイの閾値電圧は、電圧プラトー値による方法によって、かつコレクタ電流のいかなる測定も同期化も行うことなしに、測定することができ、それにより実装のコストが削減される。

【0018】

特定の特徴によれば、電圧の監視は、選択されたダイのゲートにおける電流の注入を開始した後の第１の所定期間後に実行され、第１の所定期間値は第１の基準電圧から求められ、第１の基準電圧の値は、マルチダイパワーモジュールのダイの閾値電圧の最小値より小さい。

【0019】

特定の特徴によれば、装置は、電圧の監視が第２の所定期間中に実行されたか否か、又は、監視された電圧が最大定義基準以上であるか否かを判断する手段を更に備え、装置は、電圧の監視が第２の所定期間中に実行されていない場合、又は、監視された電圧が最大定義基準以上である場合、ダイの欠陥を通知する手段を備える。

【0020】

したがって、装置は、パワーモジュールにおける欠陥検出をパワーモジュールのユーザに通知し、ダイの欠陥の種類を推定する。こうした情報に基づいて、ユーザは、クリティカルミッション／作業を成し遂げるためにパワーモジュールの動作を性能低下モードで継続するか否かを判断することができる。

【0021】

特定の特徴によれば、ダイは第１のグループ及び第２のグループに分割され、装置は、一方のグループのうちの１つのダイを監視した後、他方のグループのダイを監視する。

【0022】

したがって、装置は、ダイの２つのグループの間で測定を連続的に交互に行い、パワーモジュールを構成する全てのダイの閾値電圧を、いかなる介入も外部コマンドもなしに現場で取得することができる。

【0023】

本発明の特徴は、例示の実施形態の以下の説明を読むことによってより明らかになる。この説明は、添付図面に関して作成されたものである。

【図面の簡単な説明】

【0024】

【図1】本発明による、マルチダイパワーモジュール及びマルチダイ監視装置を備えるシステムの一例を表す図である。

【図2】本発明によるマルチダイ監視装置のアーキテクチャの一例を表す図である。

【図3】本発明によるマルチダイ監視装置の入出力インターフェースの一例を表す図である。

【図4】本発明によるマルチダイパワーモジュールのダイを監視するアルゴリズムの一例を表す図である。

【図5】本発明によるマルチダイパワーモジュールを監視するために使用される信号を表す図である。

【発明を実施するための形態】

【0025】

図１は、本発明による、マルチダイパワーモジュールとマルチダイ監視装置とを備えるシステムの一例を表す。

【0026】

マルチダイパワーモジュール１５は、Ｓ_１，１〜Ｓ_１，Ｎ、Ｓ_２，１〜Ｓ_２，Ｎと示す２×Ｎ個のダイを備える。マルチダイパワーモジュール１５のダイは、ダイＳ_１，１〜Ｓ_１，Ｎが導通しており、ダイＳ_２，１〜Ｓ_２，Ｎが導通しておらず、それが交互である場合、ハーフブリッジスイッチ構成、すなわち、標準的動作モードにある。

【0027】

マルチダイ監視装置１０は、入力信号ＰＷＭ１及びＰＷＭ２を受け取り、図１には示さない増幅器を通してダイＳ_１，１〜Ｓ_１，Ｎ及びＳ_２，１〜Ｓ_２，Ｎを駆動する。

【0028】

より正確には、通常動作中、マルチダイ監視装置１０は、信号ＰＷＭ１を用いてＳ_１，１〜Ｓ_１，Ｎを駆動し、信号ＰＷＭ２を用いてダイＳ_２，１〜Ｓ_２，Ｎを駆動する。

【0029】

本発明は、ハーフブリッジ構成でダイの閾値電圧を測定する手段として、ダイの寄生出力容量における蓄積された電荷を使用する。寄生出力容量は、ダイのコレクタとゲートとの間の寄生容量と、上記ダイのコレクタとエミッタとの間の寄生容量との和である。或る特定のオンライン状態の間、ハーフブリッジにおけるｉ＝１〜ＮのダイＳ_１，ｉは、ＤＣ電圧ＶＤＣを遮断しており、好ましい小さい又はゼロの負荷電流ＩｏｕｔがＶｏｕｔを通過している。例えば、負荷電流は、１アンペア未満である。そして、ＤＣ電流は、ｉ＝１〜Ｎのうちの１つのダイＳ_１，ｉのゲートを通して注入され、対向するダイＳ_２，１〜Ｓ_２，Ｎ並びにダイＳ_１，１〜Ｓ_{１，ｉ−１}及びＳ_{１，ｉ＋１}〜Ｓ_１，Ｎは非導通である。注入されたＤＣ電流は、ダイＳ_１，ｉのゲート−エミッタ間容量を充電し、ダイＳ_１，１〜Ｓ_１，Ｎの内部出力寄生容量に蓄積されたエネルギーは、ダイＳ_２，１〜Ｓ_２，Ｎの出力容量に放電される。このエネルギーの放電中、ダイＳ_１，１〜Ｓ_１，Ｎにわたるコレクタ−エミッタ間電圧遷移、したがってダイＳ_２，１〜Ｓ_２，Ｎの電圧遷移により、閾値電圧の周囲でプラトーに達するダイＳ_１，ｉのゲート電圧波形の遷移がもたらされる。ゲート信号に従って、同期したサンプリングの瞬間が発生し、ゲート電圧におけるプラトーの値が測定される。この技法は、ＤＣ電流注入パルスを上部ダイＳ_１，１〜Ｓ_１，Ｎ及び下部ダイＳ_２，１〜Ｓ_２，Ｎの間を交互に実行することによって、マルチダイシステムに拡張される。

【0030】

さらに、ゲートプラトー時間は、導通電流に従って被試験ダイＳ_１，ｉの高い電圧を遮断することから低い電圧を遮断することへの遷移に関連するため、導通される電流の大きさが小さいことに起因して遷移までの時間は大きい。これにより、閾値電圧の測定に利用可能な時間が改善され、実装のコストが最小限になる。

【0031】

本発明は、ハーフブリッジ構成を必要とするが、閾値電圧の測定をトリガーするために、ダイの電源端子におけるコレクタ電流Ｉｃのいかなる測定も不要である。

【0032】

本発明の更なる改良は、実装のコストを削減するために、ＤＣ電流注入回路を含む同一の測定チェーンを採用することである。

【0033】

マルチダイパワーモジュール１５は、Ｓ_１，１〜Ｓ_１，Ｎ及びＳ_２，１〜Ｓ_２，Ｎと示すダイの２つのグループを備える。ダイの第１のグループは、Ｓ_１，１〜Ｓ_１，Ｎを含む。ダイの第２のグループは、Ｓ_２，１〜Ｓ_２，Ｎを含む。ダイＳ_１，１〜Ｓ_１，Ｎのコレクタは、電源の正端子に並列に接続されており、ダイＳ_１，１〜Ｓ_１，Ｎのエミッタは、ダイＳ_２，１〜Ｓ_２，Ｎのコレクタにそれぞれ接続され、図１には示さない負荷に信号Ｖｏｕｔを提供する。ダイＳ_２，１〜Ｓ_２，Ｎのエミッタは、電源の負端子に並列に接続されている。各ダイＳ_１，１〜Ｓ_１，Ｎ、Ｓ_２，１〜Ｓ_２，Ｎに対して、明確にするために図１には示さないダイオードは、ダイのエミッタとコレクタとの間に接続されている。より正確には、ダイオードのアノードは、ダイのエミッタに接続され、ダイオードのカソードはダイのコレクタに接続されている。

【0034】

本発明によれば、マルチダイ監視装置は、
ダイを非導通状態に設定する手段と、
電圧を遮断している１つのダイを選択する手段と、
選択されたダイの入力寄生容量を充電するために、選択されたダイのゲートに電流を注入する手段と、
選択されたダイのゲートにおける電圧を表す電圧を監視する手段と、
監視された電圧の値が安定したとき、監視された電圧の値を記憶する手段と、
を備える。

【0035】

図２は、本発明によるマルチダイ監視装置のアーキテクチャの一例を表す。

【0036】

マルチダイ監視装置１０は、例えば、バス２０１によって合わせて接続されたコンポーネントに基づくアーキテクチャと、図４に開示するようなプログラムによって制御されるプロセッサ２００とを有する。

【0037】

バス２０１は、プロセッサ２００を、リードオンリーメモリＲＯＭ２０２、ランダムアクセスメモリＲＡＭ２０３及び入出力インターフェースＩ／Ｏ ＩＦ２０５に連結する。

【0038】

メモリ２０３は、変数と、図４に開示するようなアルゴリズムに関するプログラムの命令とを受け取るように意図されたレジスタを含む。

【0039】

プロセッサ２００は、入出力Ｉ／Ｏ ＩＦ２０５を介して、ＰＷＭ１信号及びＰＷＭ２信号を受け取り、ｉ＝１〜Ｎ及びｊ＝１又は２のダイＳ_ｊ，ｉに対するゲート電圧Ｖｇ_ｊ，ｉを出力し、電流Ｉｍを各ダイＳ_ｊ，ｉに注入する。

【0040】

リードオンリーメモリ又は場合によりフラッシュメモリ２０２は、図４に開示するようなアルゴリズムに関するプログラムの命令を収容し、そのような命令は、マルチダイ監視装置１０に電源が投入されると、ランダムアクセスメモリ２０３に転送される。

【0041】

マルチダイ監視装置１０は、ＰＣ（パーソナルコンピュータ）、ＤＳＰ（デジタル信号プロセッサ）若しくはマイクロコントローラ等のプログラマブルコンピューティングマシンによる、命令若しくはプログラムのセットの実行により、ソフトウェアで実装するか、又は、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）若しくはＡＳＩＣ（特定用途向け集積回路）等、マシン若しくは専用コンポーネントにより、ハードウェアで実装することができる。

【0042】

言い換えれば、マルチダイ監視装置１０は、マルチダイ監視装置１０が、図４に開示するようなアルゴリズムに関するプログラムを実行することができるようにする、回路、又は回路を備える装置を備える。

【0043】

図３は、本発明によるマルチダイ監視装置の入出力インターフェースの一例を表す。

【0044】

入出力インターフェース２０５は、各ダイに対して、３つのトランジスタＱ１〜Ｑ３と、２つの抵抗器Ｒｇ１及びＲｇ２と、ダイオードＤ１と、アナログデジタル変換器ＡＤＣと、電流源Ｉｍとを備える。

【0045】

一変形では、実装のコストを削減するために、アナログマルチプレクサを使用して、ダイＳ_１，１〜Ｓ_１，Ｎに対して、ダイオードＤ１、アナログデジタル変換器ＡＤＣ及び電流源Ｉｍを同じとすることができ、ダイＳ_２，１〜Ｓ_２，Ｎに対して、別のダイオード、別のアナログデジタル変換器及び別の電流源を相互的にすることができる。

【0046】

トランジスタＱ１はＰ型ＭＯＳＦＥＴであり、トランジスタＱ２及びＱ３はＮ型ＭＯＳＦＥＴである。

【0047】

トランジスタＱ１のソースは、正電源Ｖｄｄに接続されている。トランジスタＱ１のドレインは、抵抗器Ｒｇ_１の第１の端子に接続されている。

【0048】

抵抗器Ｒｇ_１の第２の端子は、抵抗器Ｒｇ_２の第１の端子にかつダイＳ_ｊ，ｉのゲートに接続されている。

【0049】

抵抗器Ｒｇ_２の第２の端子は、トランジスタＱ２のドレインに接続されている。

【0050】

トランジスタＱ２のソースは、トランジスタＱ３のドレインに、ダイオードＤ１のアノードに、電流源Ｉｍの正端子に、かつアナログデジタル変換器ＡＤＣの入力に接続されている。

【0051】

トランジスタＱ３のソースは、負電源Ｖｓｓに、電流源Ｉｍの負端子に、かつアナログデジタル変換器ＡＤＣの入力に接続されている。

【0052】

トランジスタＱ１及びＱ２のゲートは信号ＰＷＭｊに接続されている。

【0053】

トランジスタＱ３のゲートは、ダイＳ_ｊ，ｉのゲートへの電流注入を可能にする信号Ｅｎ_ｊ，ｉに接続されている。

【0054】

ダイオードＤ１のカソードは基準電圧Ｖｍａｘに接続されている。

【0055】

図４は、本発明によるマルチダイパワーモジュールのダイを監視するアルゴリズムの一例を表す。

【0056】

本アルゴリズムは、プロセッサ２００によって実行される一例で開示されている。

【0057】

ステップＳ４００において、プロセッサ２００は、監視すべきダイ、例えばダイＳ_１，１を選択する。

【0058】

ダイＳ_１，２〜Ｓ_１，Ｎ及びＳ_２，１〜Ｓ_２，Ｎは導通していない。

【0059】

次のステップＳ４０１において、プロセッサ２００は、信号Ｅｎ_１，１をハイレベルに設定し、ＰＷＭ１をローレベルに設定することにより、ダイＳ_１，１のゲートへの電流注入をアクティベートする。

【0060】

本発明によれば、通常は５ｍＡ〜３０ｍＡ程度であるＩｍの大きさを有する電流が、１つのダイＳ_１，１のゲートに、それがオフ状態にあり、ＤＣ電圧ＶＤＣを遮断しているときに注入される。寄生入力容量Ｃｉｅｓは、ダイのコレクタとゲートとの間の寄生容量と、ダイのゲートとエミッタとの間の寄生容量との和である。電流注入が開始すると、ゲート電圧Ｖｇｅ_１，１は、以下の式に従って、ダイＳ_１，１の寄生入力容量Ｃｉｅｓ_１，１及び時間に従って上昇する。

【数1】

【0061】

電流注入は、図５におけるｔ０で開始する。

【0062】

図５は、本発明によるマルチダイパワーモジュールを監視するために使用される信号を表す。

【0063】

図５では、注入電流Ｉｍと、ダイＳ_１，１のゲート−エミッタ間の電圧に対応するゲート電圧Ｖｇｅ_１，１と、ダイＳ_１，１〜Ｓ_１，Ｎのコレクタ−エミッタ間電圧に対応する電圧Ｖｃｅ_１，ｉと、ダイＳ_２，１〜Ｓ_２，Ｎのコレクタ−エミッタ間電圧に対応するＶｃｅ_２，ｉとを表す。

【0064】

同じステップにおいて、プロセッサ２００は、カウンター「ＴＭＲ」を初期化し、記憶用の２つのメモリレジスタ「ＲＥＧ（１）」及び「ＲＥＧ（０）」はゼロに設定される。

【0065】

次のステップＳ４０２において、プロセッサ２００は、タイマーＴＭＲが第１の所定時間値ｔ１に等しいか否かを判断する。

【0066】

プロセッサ２００のクロック周波数で、タイマー「ＴＭＲ」は、第１の所定時間値ｔ１まで増大する。第１の所定時間値ｔ１は、ダイデータシートに与えられたダイの閾値電圧の最小値より厳密に小さい第１の基準電圧Ｖ_１と、注入された測定電流に基づく入力容量をこの電圧まで充電する時間とに基づく。容量値Ｃｉｅｓ_１，１＝１５ｎＦを有する基準ＩＧＢＴ、３０ｍＡの測定電流、負電源Ｖｓｓ＝０Ｖ、及び第１の基準電圧Ｖ_１＝２Ｖに基づく、１μｓに等しい第１の所定時間値「ｔ１」の計算の一例を以下に示す。

【数2】

【0067】

閾値電圧Ｖｔｈに達すると、ダイＳ_１，１は、導通を開始し、ハーフブリッジにおいて、ダイＳ_１，ｉの寄生出力容量Ｃ_{ＧＥ１，１}〜Ｃ_{ＧＥ１，Ｎ}、Ｃ_{ＣＥ１，１}〜Ｃ_{ＣＥ１，Ｎ}において蓄積されたエネルギーを、ダイＳ_１，１〜Ｓ_１，Ｎの寄生出力容量Ｃ_{ＧＣ２，１}〜Ｃ_{ＧＣ２，Ｎ}、Ｃ_{ＣＥ２，１}〜Ｃ_{ＣＥ２，Ｎ}に放電する。ゲート電圧が閾値電圧をわずかにのみ上回るため、ダイＳ_１，１における飽和電流（Ｉｓ）は低く、それにより、ダイＳ_１，１におけるピークコレクタ電流Ｉｃは低い値に制限される。この段階は、図５における時点ｔ１に対応する。

【0068】

時間ＴＭＲがｔ１に等しいとき、プロセッサ２００は、ステップＳ４０３に進む。

【0069】

ｔ１の後、アナログデジタル変換器ＡＤＣは、連続サンプリングを開始する。

【0070】

ステップＳ４０３において、プロセッサ２００は、レジスタＲＥＧ（０）にレジスタＲＥＧ（１）の内容を設定し、レジスタＲＥＧ（１）にＶｍｅａｓのサンプリングされた値を格納する。サンプリングされた値Ｖｍｅａｓの値は、Ｖｇｅ_１，１＋Ｖｓｓの値に近いことに留意されたい。

【0071】

電圧Ｖｇｅ_１，１が閾値電圧に達すると、ダイＳ_１，２〜Ｓ_１，Ｎのダイ出力寄生容量Ｃ_{ｏｅｓ１，１}〜Ｃ_{ｏｅｓ１，Ｎ}が、ダイＳ_１，１にわたって電圧の放電を開始し、それにより、変位電流がダイＳ_１，１のゲートの入力寄生容量に流れ込む。

【0072】

したがって、図５におけるｔ２に対応して、ゲート電圧波形におけるプラトーが現れる。飽和電流が低いため、プラトー電圧は、以下の式に従って、閾値電圧値におよそ等価である。

【数3】

【0073】

ここで、ｇ_ｆｓはダイの相互コンダクタンス値であり、Ｉ_ｏｕｔはＶｏｕｔを通って流れる電流である。

【0074】

この場合、ゲート電圧のサンプルが作成された場合、測定された値は、ダイＳ_１，１の閾値電圧測定値に近い。さらに、プロセスは、一定温度に対して繰返し可能であり、又は温度を補償するため、閾値電圧測定値は、実際の差を補償するようにデジタルで補正することができる。

【0075】

電流Ｉｓ＋Ｉ_ｏｕｔが小さいため、プラトーの長さは、寄生出力容量に蓄積され、出力容量を放電する電荷を、完全に除去するための時間に関連する。プラトーの長さは、数マイクロ秒程度とすることができ、それにより、低サンプリングレート周波数アナログデジタル変換器の使用が可能となり、実装のコストが削減される。

【0076】

ステップＳ４０４において、プロセッサ２００は、レジスタＲＥＧ（１）及びＲＥＧ（０）の内容を比較することにより、測定された電圧Ｖｍｅａｓが安定しているか否かを判断する。

【0077】

測定された電圧Ｖｍｅａｓ電圧が安定している場合、プロセッサ２００はステップＳ４０５に進み、安定していない場合は、プロセッサ２００はステップＳ４０６に進む。

【0078】

ステップＳ４０５において、プロセッサ２００は、「ＲＥＧ（１）」内の値をＶｔｈの値、すなわち閾値電圧に設定し、ステップＳ４０８に進む。

【0079】

測定された電圧Ｖｍｅａｓが安定した後、電流注入をオフにすることができ、図５における状態ｔ３に対応して、ゲート−エミッタ間容量Ｃ_{ＧＥ１，１}は放電される。このように、ハーフブリッジの標準的な動作を再度確立することができる。

【0080】

対向するデバイス、すなわちＳ_２，１において、次の閾値電圧測定を行うことができ、本アルゴリズムを用いて無限に測定を繰り返すことができる。

【0081】

ステップＳ４０６において、プロセッサ２００は、タイマーＴＭＲが最大所定時間値ｔ_ｍａｘ以上であるか否かを判断し、レジスタＲＥＧ（１）に格納された電圧Ｖ_ｍｅａｓ（ＴＭＲ）が、最大定義基準Ｖ_ｍａｘと比較される。

【0082】

タイマーＴＭＲが最大所定時間値ｔ_ｍａｘより大きいか、又はＶ_ｍｅａｓ（ＴＭＲ）が最大定義基準Ｖ_ｍａｘ以上である場合、プロセッサ２００はステップＳ４０７に進む。そうでない場合、プロセッサ２００はステップＳ４０３に戻る。

【0083】

最大定義基準Ｖ_ｍａｘは、測定閾値電圧に対する許容限界と、閾値電圧が通常４Ｖ〜６Ｖであるダイに対する最大値、すなわち１０Ｖとに基づく。最大所定時間値ｔ_ｍａｘは、最大定義基準Ｖ_ｍａｘによって求められる。以下のように、３０ｍＡの測定電流、Ｖ_ｍａｘ＝１０Ｖの最大基準電圧、及びＣｉｅｓ_１，１＝１５ｎＦの入力容量での計算の一例を与える。

【数4】

【0084】

このため、本例では、ＡＤＣにおける連続サンプリングは、４μｓごととした。

【0085】

ステップＳ４０７において、ダイＳ_１，１の閾値電圧の測定が失敗したことを通知するために、フェイルフラグが生成される。タイマーＴＭＲが最大所定時間値より大きい場合、フェイルは、ダイＳ_１，１のゲート−エミッタ間の短絡モードにおける欠陥を示す。そうではなく、Ｖ_ｍｅａｓ（ＴＭＲ）が最大定義基準Ｖ_ｍａｘ以上である場合、フェイルは、ダイＳ_１，１のゲート−エミッタ間又はコレクタ−エミッタ間の開回路モードにおける欠陥を示す。

【0086】

次いで、プロセッサ２００はステップＳ４０８に進む。

【0087】

ステップＳ４０８において、次いで、ゲート注入回路がディスエーブルとされ、ゲートは、即座に放電されて、通常動作の開始が可能になる。

【0088】

当然のことながら、本発明の範囲から逸脱することなく、上記で説明した本発明の実施形態に対して多くの変更を行うことができる。

【図1】

【図2】

【図3】

【図4】

【図5】