特許 6961944 パワー半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6961944

(24)【登録日】2021年10月18日

(45)【発行日】2021年11月5日

(54)【発明の名称】パワー半導体モジュール

(51)【国際特許分類】

   H02M 1/08 20060101AFI20211025BHJP

   H03K 17/08 20060101ALI20211025BHJP

   H02M 1/00 20070101ALI20211025BHJP

【ＦＩ】

   H02M1/08 A

   H03K17/08 Z

   H02M1/00 H

【請求項の数】7

【全頁数】10

(21)【出願番号】特願2017-7129(P2017-7129)

(22)【出願日】2017年1月18日

(65)【公開番号】特開2018-117457(P2018-117457A)

(43)【公開日】2018年7月26日

【審査請求日】2019年12月16日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100112003

【弁理士】

【氏名又は名称】星野 裕司

(74)【代理人】

【識別番号】100145344

【弁理士】

【氏名又は名称】渡辺 和徳

(72)【発明者】

【氏名】佐々木 雅浩

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 特開平１１−２３４１０４（ＪＰ，Ａ）

【文献】 国際公開第２０１６／２０３９３７（ＷＯ，Ａ１）

【文献】 米国特許第８２９９８２０（ＵＳ，Ｂ２）

【文献】 特開平１０−２７１８０９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ １／０８

Ｈ０３Ｋ １７／０８

Ｈ０２Ｍ １／００

(57)【特許請求の範囲】

【請求項1】

制御電極と一対の主電極とを備え、該制御電極に加えられるゲート電圧に応じて前記一対の主電極間に流れる電流を制御するパワー半導体素子と、
入力信号に応じて前記ゲート電圧を制御して前記パワー半導体素子をオン・オフ駆動する駆動回路とを具備したパワー半導体モジュールであって、
前記駆動回路は、
前記パワー半導体素子の制御のためにゲート抵抗を変化させる可変抵抗回路と、
前記パワー半導体素子の通常動作時には前記可変抵抗回路の抵抗値を所定値に保つと共に、前記パワー半導体素子オン駆動中、前記パワー半導体素子の短絡状態を検出したときには前記可変抵抗回路の抵抗値を前記所定値よりも増大させて前記パワー半導体素子におけるゲート電圧の発振を防止する短絡状態検出回路と、
を具備し、
前記短絡状態検出回路は、前記パワー半導体素子の主電極間に流れる電流に応じた電流検出電圧または前記パワー半導体素子オン駆動中の前記パワー半導体素子の主電極間に加わる電圧と、前記パワー半導体素子の短絡状態検出の基準となる基準電圧と、を比較する比較器を備え、当該比較器は、前記電流検出電圧または前記主電極間に加わる電圧が前記基準電圧を超えたとき、前記可変抵抗回路の抵抗値を前記所定値よりも増大させる制御信号を前記可変抵抗回路に出力することを特徴とするパワー半導体モジュール。

【請求項2】

前記パワー半導体素子の主電極間に流れる電流は、該パワー半導体素子が備える電流検出電極を介して前記主電極間に流れる主電流に比例したセンシング電流として検出される請求項１に記載のパワー半導体モジュール。

【請求項3】

前記パワー半導体素子は、ＩＧＢＴまたはＭＯＳ-ＦＥＴである請求項１または２に記載のパワー半導体モジュール。

【請求項4】

前記パワー半導体素子の通常動作時における前記可変抵抗回路の抵抗値は、該パワー半導体素子での損失および電圧サージに基づいて設定されるものであって、
前記パワー半導体素子の発振を防止する上での前記可変抵抗回路の抵抗値は、該パワー半導体モジュール内における共振回路のＱ値を低減させるように設定される請求項１〜３のいずれかに記載のパワー半導体モジュール。

【請求項5】

前記可変抵抗回路は、前記駆動回路に外付けされ、前記短絡状態検出回路の出力に応じて抵抗値が可変設定される請求項１〜３のいずれかに記載のパワー半導体モジュール。

【請求項6】

前記可変抵抗回路は、前記駆動回路に内蔵され、前記短絡状態検出回路の出力に応じて抵抗値が可変設定される請求項１〜３のいずれかに記載のパワー半導体モジュール。

【請求項7】

前記可変抵抗回路は、前記短絡状態検出回路の出力に応じて選択的にオン・オフされる複数の半導体スイッチ素子を介して直列または並列に接続されて合成抵抗値を変化させる複数の抵抗素子、または前記短絡状態検出回路の出力に応じて抵抗値が可変設定されるデジタル・ポテンショメータからなる請求項１〜３のいずれかに記載のパワー半導体モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、絶縁ゲート型のパワー半導体素子の短絡時におけるゲート電圧の不本意な発振を防止し得るパワー半導体モジュールに関する。

【背景技術】

【0002】

近時、高耐圧のＩＧＢＴやパワーＭＯＳ-ＦＥＴ等の絶縁ゲート型のパワー半導体素子を用いたインバータやコンバータ等の電力変換装置が種々開発されている。この種の電力変換装置は、専ら、パワー半導体素子とその駆動回路とを備えたパワー半導体モジュールを主体として構成される。駆動回路は、入力信号に応じてパワー半導体素子の制御電極に加えるゲート電圧を制御することでパワー半導体素子をオン・オフ駆動する。

【0003】

ところでパワー半導体モジュールにおいてパワー半導体素子が短絡した際、ゲート電圧が発振する現象がしばしば観測される。具体的には、例えば図７にＩＧＢＴのターンオン時におけるゲート電圧Ｖge、コレクタ電圧Ｖce、およびコレクタ電流Ｉcの変化を示すようにゲート電圧Ｖgeが発振することがある。尚、図７は、文献ＰＥＳＣ（Power Electronics Specialist Conference）2002,pp1758-1763に紹介されるＩＧＢＴの短絡時における発振現象を示している。

【0004】

このゲート電圧Ｖgeの発振現象は、発振に伴って放射される電磁波による他の電子機器への電磁障害（ＥＭＩ）だけでなく、パワー半導体素子のゲート破壊を引き起こす原因となる。従ってゲート電圧Ｖgeの発振を抑制することが求められる。

【0005】

ちなみにゲート電圧の発振は、パワー半導体モジュール内における寄生容量やインダクタンス、配線抵抗等により形成される共振回路の存在によって引き起こされる。そこで従来においては、例えばゲート抵抗の抵抗値を高くして共振回路をダンピングしたり、或いは共振回路におけるＱ値を低減する等して発振を抑制している。

【0006】

一方、特許文献１には、複数のパワー半導体素子を並列に同時駆動するに際して、パワー半導体素子間での電流アンバランスを低減することを目的として、複数のパワー半導体素子に対するゲート抵抗の値（抵抗値）を変化させことが開示される。特に特許文献１には、複数のパワー半導体素子にそれぞれ流れる電流に応じてゲート抵抗の抵抗値の変化タイミングに時間的なずれを持たせることが開示される。

【0007】

この特許文献１に開示される技術によれば、複数のパワー半導体素子にそれぞれ流れる電流に応じたゲート抵抗の抵抗値の変化タイミングの時間的なずれにより、各パワー半導体素子のターンオン・タイミングおよびターンオフ・タイミングに時間的なずれを持たせることができる。この結果、複数のパワー半導体素子間での電流アンバランスを効果的に低減することができる。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２０１４−２３０３０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

ところで近年、パッケージ化されるパワー半導体モジュールの低インダクタンス化やパワー半導体素子の高速化に伴う小容量化、更には大電流化に伴うパワー半導体素子の高ゲイン化等に伴ってパワー半導体モジュール内に形成される共振回路のＱ値が高くなる傾向にある。するとこれに伴ってパワー半導体モジュールで観測されるゲート電圧Ｖgeの発振が従来よりも増して強くなることがある。このようなゲート電圧Ｖgeの強い発振を抑制するには、例えばより大きな抵抗値のゲート抵抗による共振回路のダンピングが必要となる。しかしゲート抵抗の抵抗値を大きくすると、パワー半導体素子でのスイッチング速度が低下し、更にはスイッチング損失が増大すると言う新たな問題が生じる。

【0010】

ちなみに特許文献１に開示されるゲート抵抗の可変技術は、前述したように複数のパワー半導体素子にそれぞれ流れる電流に応じて複数のゲート抵抗の抵抗値を変化させるタイミングに時間的なずれを持たせるだけなので、パワー半導体素子の短絡に伴うゲート電圧の発振対策とはなり得ない。

【0011】

本発明はこのような事情を考慮してなされたもので、その目的は、絶縁ゲート型のパワー半導体素子と、その駆動回路を備えたパワー半導体モジュールにおいて、パワー半導体素子の短絡時におけるゲート電圧の発振を効果的に防止し得る簡易な構成のパワー半導体モジュールを提供することにある。

【課題を解決するための手段】

【0012】

本発明に係るパワー半導体モジュールは、制御電極と一対の主電極とを備え、該制御電極に加えられるゲート電圧に応じて前記一対の主電極間に流れる電流を制御する、例えば高耐圧のＩＧＢＴまたはＭＯＳ-ＦＥＴからなる絶縁ゲート型のパワー半導体素子と、
入力信号に応じて前記ゲート電圧を制御して前記パワー半導体素子をオン・オフ駆動する駆動回路とを具備して構成される。

【0013】

特に上述した目的を達成するべく本発明に係るパワー半導体モジュールは、
前記駆動回路は、前記パワー半導体素子の制御のためにゲート抵抗を変化させる可変抵抗回路と、
前記パワー半導体素子の通常動作時には前記可変抵抗回路の抵抗値を所定値に保つと共に、前記パワー半導体素子オン駆動中、前記パワー半導体素子が短絡に至る状態を検出したときには前記可変抵抗回路の抵抗値を前記所定値よりも増大させて前記パワー半導体素子におけるゲート電圧の発振を防止する短絡状態検出回路とを具備したことを特徴としている。

【0014】

ちなみに前記短絡状態検出回路は、例えば前記パワー半導体素子の主電極間に流れる電流が所定の基準電流値を超えたとき、これを前記パワー半導体素子が短絡に至る状態として検出するように構成される。具体的には前記短絡状態検出回路は、前記パワー半導体素子の主電極間に流れる電流に応じた電流検出電圧と、前記パワー半導体素子の短絡状態検出の基準となる基準電圧と、を比較する比較器を備え、当該比較器は、前記電流検出電圧が前記基準電圧を超えたとき、前記可変抵抗回路の抵抗値を前記所定値よりも増大させる制御信号を前記可変抵抗回路に出力するように構成される。前記パワー半導体素子の主電極間に流れる電流は、該パワー半導体素子が備える電流検出電極を介して前記主電極間に流れる主電流に比例したセンシング電流として検出することができる。

【0015】

或いは前記短絡状態検出回路は、例えば前記パワー半導体素子の主電極間に加わる電圧、具体的にはＩＧＢＴのコレクタ電圧が所定の基準電圧値を超えたとき、これを前記パワー半導体素子が発振に至る状態として検出するように構成される。具体的には前記短絡状態検出回路は、前記パワー半導体素子オン駆動中の前記パワー半導体素子の主電極間に加わる電圧と、前記パワー半導体素子の短絡状態検出の基準となる基準電圧と、を比較する比較器を備え、当該比較器は、前記主電極間に加わる電圧が前記基準電圧を超えたとき、前記可変抵抗回路の抵抗値を前記所定値よりも増大させる制御信号を前記可変抵抗回路に出力するように構成される。

【0016】

ちなみに前記パワー半導体素子の通常動作時における前記可変抵抗回路の抵抗値は、該パワー半導体素子での損失および電圧サージを考慮して設定される。これに対して前記パワー半導体素子の発振を防止する上での前記可変抵抗回路の抵抗値は、該パワー半導体モジュール内における共振回路のＱ値を低減する値として設定される。

【0017】

尚、前記可変抵抗回路は、前記駆動回路に外付けされ、前記短絡状態検出回路の出力に応じて抵抗値が可変設定するように、或いは前記可変抵抗回路は、前記駆動回路に内蔵されて該駆動回路に一体化され、前記短絡状態検出回路の出力に応じて抵抗値が可変設定されるように構成すれば良い。具体的には前記可変抵抗回路については、例えば前記短絡状態検出回路の出力に応じて選択的にオン・オフされる複数の半導体スイッチ素子を介して直列または並列に接続されて合成抵抗値を変化させる複数の抵抗素子として、或いは前記短絡状態検出回路の出力に応じて可変設定されるデジタル・ポテンショメータとして実現すれば良い。

【発明の効果】

【0018】

このような構成のパワー半導体モジュールによれば、前記パワー半導体素子の通常動作時には前記可変抵抗回路の抵抗値を、前記パワー半導体素子でのスイッチング速度とスイッチング損失を考慮して設定される所定値に保つことができる。また前記パワー半導体素子の短絡状態を検出したときには、前記可変抵抗回路の抵抗値を前記通常動作時における所定値よりも増大させることで前記パワー半導体素子における電圧サージの発生を防ぎ、パワー半導体モジュール内における共振回路のＱ値を低減してゲート電圧の発振を防止することが可能となる。

【0019】

この結果、パワー半導体素子でのスイッチング速度の低下とスイッチング損失の増大を招来することなしに、前記パワー半導体素子が短絡に至る前にゲート抵抗を高くするだけで簡易にして効果的にゲート電圧の発振を防止することが可能となる。

【図面の簡単な説明】

【0020】

【図1】本発明の第１の実施形態に係るパワー半導体モジュールの要部概略構成図。

【図2】図１に示すパワー半導体モジュールの動作を示すタイミング図。

【図3】可変抵抗回路の構成例を示す図。

【図4】可変抵抗回路の別の構成例を示す図。

【図5】本発明の第２の実施形態に係るパワー半導体モジュールの要部概略構成図。

【図6】図５に示すパワー半導体モジュールの動作を示すタイミング図。

【図7】ＩＧＢＴにおける短絡時の発振現象の例を示す図。

【発明を実施するための形態】

【0021】

以下、図面を参照して本発明の実施形態について、絶縁ゲート型のパワー半導体素子として代表的なＩＧＢＴとその駆動回路とを備えたパワー半導体モジュールについて説明する。

【0022】

図１は本発明の第１の実施形態に係るパワー半導体モジュール１０の基本的な概略構成を示す図で、１１は絶縁ゲート型のパワー半導体モジュールである高耐圧のＩＧＢＴである。パワー半導体モジュール１０は、高耐圧のＩＧＢＴ１１に加えてＩＧＢＴ１１をオン・オフ駆動するゲートドライバ（ＧＤ）１２を主体として構成された駆動回路１３を備える。ゲートドライバ（ＧＤ）１２は、基本的にはその入力端子に印加されるパルス状のゲート信号ＰＧに従ってＩＧＢＴ１１の制御電極であるゲートに加えるゲート電圧Ｖgeを制御し、これによってＩＧＢＴ１１をオン・オフ駆動する役割を担う。

【0023】

またゲートドライバ（ＧＤ）１２の出力段には、可変抵抗回路（ゲート抵抗回路）１４が設けられている。この可変抵抗回路１４は、後述する制御信号Ｒg_contに従ってＩＧＢＴ１１に対するゲート抵抗Ｒgの抵抗値を可変し、これによってＩＧＢＴ１１の短絡時におけるゲート電圧Ｖgeの発振を防止する役割を担う。ちなみに可変抵抗回路（ゲート抵抗回路）１４におけるゲート抵抗Ｒgの抵抗値は、ＩＧＢＴ１１が通常動作状態であるときのＩＧＢＴ１１での損失および電圧サージを考慮して設定される。

【0024】

また駆動回路１３は、ＩＧＢＴ１１に流れるコレクタ電流Ｉcの大きさに応じて制御信号Ｒg_contを生成し、可変抵抗回路１４におけるゲート抵抗Ｒgの抵抗値を制御する短絡状態検出回路１５を備える。この短絡状態検出回路１５は、例えばＩＧＢＴ１１が有する電流検出電極Ｓに接続された電流検出抵抗Ｒsを用いて構成された電流検出回路１６と比較器１７とを備える。

【0025】

電流検出回路１６は、ＩＧＢＴ１１のコレクタ電流（主電流）Ｉcに比例したセンシング電流Ｉsを電流検出抵抗Ｒsに流すことでコレクタ電流Ｉcに相当する電流検出電圧Ｖsを生成する役割を担う。また比較器１７は、電流検出回路１６により検出された電流検出電圧Ｖsと、予め設定された基準電圧Ｖref_sとを比較する。そして比較器１７は電流検出電圧Ｖsが基準電圧Ｖref_sを超えたとき、これをＩＧＢＴ１１が短絡に至る状態であるとして検出して前述した制御信号Ｒg_contを出力する。

【0026】

前述した可変抵抗回路１４は、制御信号Ｒg_contが与えられたとき、ゲート抵抗Ｒgの抵抗値を通常動作時における抵抗値よりも高くすることでパワー半導体モジュール１０内に形成された共振回路（図示せず）のＱ値を低減し、これによってゲート電圧Ｖgeの発振を防止する。

【0027】

また比較器１７は、電流検出電圧Ｖsが基準電圧Ｖref_sよりも低下したとき、ＩＧＢＴ１１が通常動作に復帰したと検出して制御信号Ｒg_contの出力を停止する。この制御信号Ｒg_contの出力停止に伴って可変抵抗回路１４は、ゲート抵抗Ｒgの抵抗値を通常動作時における抵抗値に戻す。従ってＩＧＢＴ１１は、再び損失および電圧サージを考慮して設定された抵抗値のゲート抵抗Ｒgの下で通常動作する。

【0028】

このように構成されたパワー半導体モジュール１０によれば、図２に示すようにＩＧＢＴ１１に流れるコレクタ電流（主電流）Ｉcの増加に伴って電流検出回路１６により検出される電流検出電圧Ｖsが基準電圧Ｖref_sを超えたとき、比較器１７はＩＧＢＴ１１が短絡に至る状態に達したとして検出する。そして比較器１７は、この短絡検出タイミングにおいてＨレベルの制御信号Ｒg_contを出力する。この結果、可変抵抗回路１４は、そのゲート抵抗Ｒgの抵抗値を、ＩＧＢＴ１１の損失および電圧サージを考慮して設定されたゲート抵抗Ｒgの標準的な抵抗値よりも高い値に強制的に変更する。

【0029】

従ってＩＧＢＴ１１が短絡に至る状態に達したときには、ＩＧＢＴ１１に対するゲート抵抗Ｒgの抵抗値が大きく設定されるもので、パワー半導体モジュール１０内に形成された共振回路（図示せず）のＱ値が低減される。この結果、ＩＧＢＴ１１が短絡状態に至る前にコレクタ電流Ｉcの増大に伴うゲート電圧Ｖgeの発振を防止することができ、ＩＧＢＴ１１のゲート破壊等を未然に防ぐことが可能となる。しかも電流検出電圧Ｖsが基準電圧Ｖref_sよりも低い通常動作時には、ＩＧＢＴ１１の損失および電圧サージを考慮して設定された抵抗値のゲート抵抗Ｒgの下でＩＧＢＴ１１をオン・オフ駆動することができる。従って通常動作時におけるＩＧＢＴ１１のスイッチング速度の低下、更にはスイッチング損失の増大等の不具合を招来することもない等の効果が奏せられる。

【0030】

尚、前述した可変抵抗回路１４については、簡易的には図３(ａ)(ｂ)に示すように複数の固定抵抗素子Ｒg１,Ｒg２と、半導体スイッチ素子ＳＷとを用いて構成しても良い。ちなみに図３(ａ)に示す可変抵抗回路１４は、直列に接続した２つの固定抵抗素子Ｒg１,Ｒg２と、固定抵抗素子Ｒg２に並列に接続した半導体スイッチ素子ＳＷとを備えて構成される。この可変抵抗回路１４は、ＩＧＢＴ１１の通常動作時には半導体スイッチ素子ＳＷをオン（導通）させてゲート抵抗Ｒgを固定抵抗素子Ｒg１の抵抗値ｒ１に保ち、ＩＧＢＴ１１の短絡時には半導体スイッチ素子ＳＷをオフ（遮断）させてゲート抵抗Ｒgを固定抵抗素子Ｒg１,Ｒg２の合成抵抗値（ｒ１＋ｒ２）とするものである。

【0031】

また図３(ｂ)に示す可変抵抗回路１４は、並列に接続した２つの固定抵抗素子Ｒg１,Ｒg２と、固定抵抗素子Ｒg２に並列に接続した半導体スイッチ素子ＳＷとを備えて構成される。この可変抵抗回路１４は、ＩＧＢＴ１１の通常動作時には半導体スイッチ素子ＳＷをオン（導通）させてゲート抵抗Ｒgを固定抵抗素子Ｒg１,Ｒg２の合成抵抗値［ｒ１・ｒ２／（ｒ１＋ｒ２）］とし、ＩＧＢＴ１１の短絡時には半導体スイッチ素子ＳＷをオフ（遮断）させてゲート抵抗Ｒgを固定抵抗素子Ｒg１の抵抗値ｒ１とするものである。

【0032】

尚、可変抵抗回路１４を、例えば制御信号Ｒg_contに応じてゲート電圧が制御されて抵抗値が変化する、例えば図４に示すようなＦＥＴからなるデジタル・ポテンショメータ等として実現しても良い。また上述した固定抵抗素子Ｒg１,Ｒg２の各抵抗値ｒ１,ｒ２についはＩＧＢＴ１１の動作条件に応じて設定すれば良いものである。更にこの可変抵抗回路１４については、ゲートドライバ（ＧＤ）１２の出力端とＩＧＢＴ１１のゲート電極との間に外付けして設けても良いが、ゲートドライバ（ＧＤ）１２の出力段に一体に組み込むことも勿論可能である。

【0033】

次に本発明に係るパワー半導体モジュールの第２の実施形態について説明する。

【0034】

図５は第２の実施形態に係るパワー半導体モジュール２０の要部概略構成を示す図で、図１に示したパワー半導体モジュール１０と同一部分には同一符号を付して示してある。従って同一部分の重複した説明は省略する。

【0035】

この第２の実施形態に係るパワー半導体モジュール２０が特徴とするところは、前述した第１の実施形態に係るパワー半導体モジュール１０がＩＧＢＴ１１に流れるコレクタ電流ＩcをモニタしてＩＧＢＴ１１が短絡に至る状態を検出したのに対し、ＩＧＢＴ１１のコレクタ電圧ＶceをモニタしてＩＧＢＴ１１が短絡に至る状態を検出する点にある。

【0036】

即ち、このパワー半導体モジュール２０は、比較器１７においてＩＧＢＴ１１のコレクタ電圧Ｖceと所定の基準電圧Ｖref_cとを比較して制御信号Ｒg_contをするように構成される。具体的には比較器１７は、コレクタ電圧Ｖceが基準電圧Ｖref_cを超えたとき、これをＩＧＢＴ１１が短絡に至る状態であるとして検出して前述した制御信号Ｒg_contを出力する。

【0037】

このように構成されたパワー半導体モジュール２０によれば、図６に示すようにＩＧＢＴ１１のオン動作に伴ってコレクタ電流Ｉcが増加している際にＩＧＢＴ１１のコレクタ電圧Ｖceが所定の基準電圧Ｖref_cよりも高くなった時、これをゲート電圧Ｖgeが発振に至る兆候であるとして検出することができる。そしてコレクタ電圧Ｖceが基準電圧Ｖref_cを超えたとき、比較器１７の出力として制御信号Ｒg_contを得ることが可能となる。またコレクタ電圧Ｖceが基準電圧Ｖref_cを下回っている場合には、ＩＧＢＴ１１が通常動作状態であるとして検出することができる。

【0038】

従ってＩＧＢＴ１１のコレクタ電圧ＶceからＩＧＢＴ１１のゲート電圧Ｖgeが発振に至る状態を検出するように構成されたパワー半導体モジュール２０においても、第１の実施形態として説明したパワー半導体モジュール１０と同様にＩＧＢＴ１１の短絡時におけるゲート抵抗Ｒgの抵抗値を通常動作時よりも高くすることができる。従ってこの第２の実施形態においてもＩＧＢＴ１１のゲート電圧Ｖgeの発振を未然に防ぐことができる。

【0039】

尚、本発明は上述した各実施形態に限定されるものではない。実施形態においてはパワー半導体素子としてＩＧＢＴを例に説明したが、高耐圧のパワーＭＯＳ-ＦＥＴを用いる場合にも同様に本発明を適用することができる。またここでは単一のパワー半導体素子を駆動するパワー半導体モジュール１０,２０について説明したが、電力変換装置が複数のパワー半導体素子を並列に用いて構成される場合、これらの複数のパワー半導体素子をそれぞれ駆動する複数のパワー半導体モジュールに本発明を適用すれば良いことは言うまでもない。更には可変抵抗回路１４についても従来より種々提唱されている各種の回路方式を適宜採用可能である。要は本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

【符号の説明】

【0040】

１０,２０ パワー半導体モジュール
１１ ＩＧＢＴ（絶縁ゲート型のパワー半導体素子）
１２ ゲートドライバ
１３ 駆動回路
１４ 可変抵抗回路
１５ 短絡状態検出回路
１６ 電流検出回路
１７ 比較器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】