特許 6962851 電源供給回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6962851

(24)【登録日】2021年10月18日

(45)【発行日】2021年11月5日

(54)【発明の名称】電源供給回路

(51)【国際特許分類】

   H02M 3/00 20060101AFI20211025BHJP

   H02M 3/07 20060101ALI20211025BHJP

   G05F 1/56 20060101ALI20211025BHJP

【ＦＩ】

   H02M3/00 W

   H02M3/07

   G05F1/56 310K

【請求項の数】2

【全頁数】11

(21)【出願番号】特願2018-69012(P2018-69012)

(22)【出願日】2018年3月30日

(65)【公開番号】特開2019-180169(P2019-180169A)

(43)【公開日】2019年10月17日

【審査請求日】2021年2月9日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】渡邊 考太郎

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 特開２００２−３００７６９（ＪＰ，Ａ）

【文献】 特開２００３−０１８８２２（ＪＰ，Ａ）

【文献】 特開平１１−００３１２５（ＪＰ，Ａ）

【文献】 特開２００８−１９２０８３（ＪＰ，Ａ）

【文献】 特開２００８−０１５７１９（ＪＰ，Ａ）

【文献】 特開２０１５−０２８８１７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／００

Ｈ０２Ｍ ３／０７

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項1】

入力端子と、
出力端子と、
接地端子と、
入力が前記入力端子に接続され出力が前記出力端子に接続され、Ｐチャネル型ＭＯＳＦＥＴの出力トランジスタと、差動増幅回路と、第１の抵抗と、第２の抵抗と、第１のスイッチと第２のスイッチを有するシリーズレギュレータ型降圧電源回路と、
入力が前記入力端子に接続され出力が前記出力端子に接続されたチャージポンプ型昇圧電源回路と、
前記入力端子の電圧と前記出力端子の電圧を入力し、前記入力端子の電圧と前記出力端子の電圧のうち高い方の電圧を出力する電圧選択回路と、を有し、
前記シリーズレギュレータ型降圧電源回路は、
前記出力端子と前記接地端子の間に前記第１の抵抗と前記第２の抵抗を直列に接続し、
前記第１の抵抗と前記第２の抵抗の接続点を前記差動増幅回路の入力に接続し、
前記差動増幅回路の出力を前記第１のスイッチを介して前記出力トランジスタのゲート端子に接続し、
前記電圧選択回路の出力を前記第２のスイッチを介して前記出力トランジスタのゲート端子に接続し、
前記電圧選択回路の出力を前記出力トランジスタの基板電極端子に接続したことを特徴とする電源供給回路。

【請求項2】

入力端子と、
出力端子と、
接地端子と、
入力が前記入力端子に接続され出力が前記出力端子に接続され、Ｎチャネル型ＭＯＳＦＥＴの出力トランジスタと、差動増幅回路と、第１の抵抗と、第２の抵抗と、第１のスイッチと第２のスイッチを有するシリーズレギュレータ型降圧電源回路と、
入力が前記入力端子に接続され出力が前記出力端子に接続されたチャージポンプ型昇圧電源回路と、を有し、
前記シリーズレギュレータ型降圧電源回路は、
前記出力端子と前記接地端子の間に前記第１の抵抗と前記第２の抵抗を直列に接続し、
前記第１の抵抗と前記第２の抵抗の接続点を前記差動増幅回路の入力に接続し、
前記差動増幅回路の出力を前記第１のスイッチを介して前記出力トランジスタのゲート端子に接続し、
前記接地端子を前記第２のスイッチを介して前記出力トランジスタのゲート端子に接続し、
前記接地端子を前記出力トランジスタの基板電極端子に接続したことを特徴とする電源供給回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の電源回路を切り替えて負荷へ電源供給する電源供給回路に関する。

【背景技術】

【0002】

従来の電源供給回路については、特許文献１に示すような構成が知られている。図９は、特許文献１に示されている電源供給回路を図示したものである。

【0003】

特許文献１に示されている電源供給回路１１０は、電源回路１２０、電源回路１４０、スイッチ１１１、スイッチ１１２、動作モード検出手段１６０で構成され、電池１０１と負荷１０２との間に直列に接続されている。

【0004】

負荷に流れる電流を動作モード検出手段１６０にて検出し、負荷電流大のときは電源回路１２０を有効にする為にスイッチ１１１、スイッチ１１２をオンする。これによって、電源回路１２０と電源回路１４０の両方から電源が供給される。負荷電流小のときは、電源回路１２０を無効、電源回路１４０を有効とする為にスイッチ１１１、スイッチ１１２をオフする。これによって、電源回路１４０のみから電源が供給される。

【0005】

上記動作によって、負荷に応じて最適な電源回路を選択できる為、効率がよくなる。

【0006】

電源回路１２０はスイッチングレギュレータで構成されており、電源回路１４０はシリーズレギュレータで構成される。電源回路１４０の出力部には電源回路１２０の出力から電流が逆流することを防止する逆流防止用のダイオード１４１が付加されている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００２−１１２４５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

従来の電源供給回路は、電源回路を切り替えるためのスイッチや逆流防止ダイオードが電池と負荷に直列に挿入されており、各電源回路で生成した電圧がスイッチのオン抵抗またはダイオードの順方向降下電圧によって電圧降下した電圧が負荷へ供給されていた。

【課題を解決するための手段】

【0009】

本発明の電源供給回路は、入力端子と、出力端子と、接地端子と、入力が入力端子に接続され出力が出力端子に接続され、Ｐチャネル型ＭＯＳＦＥＴの出力トランジスタと、差動増幅回路と、第１の抵抗と、第２の抵抗と、第１のスイッチと第２のスイッチを有するシリーズレギュレータ型降圧電源回路と、入力が入力端子に接続され出力が出力端子に接続されたチャージポンプ型昇圧電源回路と、入力端子の電圧と出力端子の電圧を入力し、入力端子の電圧と出力端子の電圧のうち高い方の電圧を出力する電圧選択回路と、を有し、出力端子と接地端子の間に第１の抵抗と第２の抵抗を直列に接続し、第１の抵抗と第２の抵抗の接続点を差動増幅回路の入力に接続し、差動増幅回路の出力を第１のスイッチを介して出力トランジスタのゲート端子に接続し、電圧選択回路の出力を第２のスイッチを介して出力トランジスタのゲート端子に接続し、記電圧選択回路の出力を前記出力トランジスタの基板電極端子に接続した。
本発明の別の電源供給回路は、入力端子と、出力端子と、接地端子と、入力が入力端子に接続され出力が出力端子に接続され、Ｎチャネル型ＭＯＳＦＥＴの出力トランジスタと、差動増幅回路と、第１の抵抗と、第２の抵抗と、第１のスイッチと第２のスイッチを有するシリーズレギュレータ型降圧電源回路と、入力が入力端子に接続され出力が出力端子に接続されたチャージポンプ型昇圧電源回路と、を有し、出力端子と接地端子の間に第１の抵抗と第２の抵抗を直列に接続し、第１の抵抗と第２の抵抗の接続点を差動増幅回路の入力に接続し、差動増幅回路の出力を第１のスイッチを介して出力トランジスタのゲート端子に接続し、接地端子を第２のスイッチを介して出力トランジスタのゲート端子に接続し、接地端子を出力トランジスタの基板電極端子に接続した。

【発明の効果】

【0010】

本発明により、電圧を切替えるために電池と負荷の間に直列に接続されるスイッチやダイオードがなく、スイッチやダイオードによる電圧降下がない電源供給回路を実現できる。

【図面の簡単な説明】

【0011】

【図1】第１の実施形態の電源供給回路を示す図である。

【図2】第１の実施形態の第１電源回路を示す図である。

【図3】第１の実施形態の第２電源回路を示す図である。

【図4】第１の実施形態の電圧選択回路を示す図である。

【図5】第２の実施形態の電源供給回路を示す図である。

【図6】第２の実施形態の電圧選択回路を示す図である。

【図7】第３の実施形態の電源供給回路を示す図である。

【図8】第３の実施形態の第３電源回路を示す図である。

【図9】従来の電源供給回路を示す図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施形態を、図面を参照して説明する。

【0013】

＜第１の実施形態＞
図１は、第１の実施形態の電源供給回路１０を示す図である。電源供給回路１０は、第１電源回路２０、第２電源回路４０ａ、モード選択回路６０、電圧選択回路８０ａ、入力端子ＩＮ、出力端子ＯＵＴで構成される。電源供給回路１０は、電池１と負荷２の間に直列に接続され、電池１が端子Ｖｏから入力端子ＩＮに電圧Ｖｉｎを供給し、負荷２が出力端子ＯＵＴから端子Ｌｉｎに電源供給を受ける。入力端子ＩＮは、ノードＮ１１を介して、第１電源回路２０の端子Ｑ１ｉｎと、第２電源回路４０ａの端子Ｑ２ｉｎと、電圧選択回路８０ａの端子Ｖｓ１ｉｎに接続される。モード選択回路６０は、端子Ｓ１ｏが第１電源回路２０の端子Ｓ１ｉｎに接続され、端子Ｓ２ｏが第２電源回路４０ａの端子Ｓ２ｉｎに接続される。電圧選択回路８０ａは、端子Ｖｓｏが第２電源回路４０ａの端子Ｖｓｉｎに接続される。第１電源回路２０は、端子Ｑ１がノードＮ１２を介して、電圧選択回路８０ａの端子Ｖｓ２ｉｎと、第２電源回路４０ａの端子Ｑ２と、出力端子ＯＵＴに接続される。

【0014】

図２は、第１の実施形態の第１電源回路２０を示す図である。第１電源回路２０は、スイッチ素子としてＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、ＮＭＯＳトランジスタＮ１と、抵抗Ｒ１、Ｒ２と、容量Ｃ１、Ｃ２と、基準電圧回路Ｖ１と、差動増幅回路２１と、制御回路２２と、端子Ｑ１ｉｎ、Ｑ１、Ｓ１ｉｎと、で構成される。

【0015】

端子Ｑ１ｉｎは、ＰＭＯＳトランジスタＰ２のソース端子とＰＭＯＳトランジスタＰ３のソース端子に接続される。ＰＭＯＳトランジスタＰ２は、ゲート端子が制御回路２２の信号Φ１に接続され、ドレイン端子が容量Ｃ１の一方の端子とＰＭＯＳトランジスタＰ１のソース端子に接続される。ＰＭＯＳトランジスタＰ１は、ゲート端子が制御回路２２の信号Φ２に接続され、ドレイン端子が容量Ｃ２の一方の端子と抵抗Ｒ１の一方の端子と端子Ｑ１に接続される。ＰＭＯＳトランジスタＰ３は、ゲート端子が制御回路２２の信号Φ２に接続され、ドレイン端子が容量Ｃ１の他方の端子とＮＭＯＳトランジスタＮ１のドレイン端子に接続される。ＮＭＯＳトランジスタＮ１は、ゲート端子が制御回路２２の信号Φ１に接続され、ソース端子が容量Ｃ２の他方の端子と接地端子に接続される。抵抗Ｒ１は、他方の端子が差動増幅回路２１の一方の入力と抵抗Ｒ２の一方の端子に接続される。抵抗Ｒ２は、他方の端子が接地端子に接続される。差動増幅回路２１は、他方の入力が基準電圧回路Ｖ１に接続され、出力が制御回路２２に接続される。制御回路２２は、端子Ｓ１ｉｎから信号を受け、信号Φ１がトランジスタＰ２，Ｎ１へ、信号Φ２がトランジスタＰ１、Ｐ２へ出力される。

【0016】

図３は第１の実施形態の第２電源回路４０ａを示す図である。第２電源回路４０ａは、スイッチＳＷ１、ＳＷ２と、出力トランジスタとしてＰＭＯＳトランジスタＰ４と、抵抗Ｒ３、Ｒ４と、基準電圧回路Ｖ２と、差動増幅回路４１と，インバータ４２と、端子Ｓ２ｉｎ、Ｑ２ｉｎ、Ｖｓｉｎ、Ｑ２と、で構成される。

【0017】

端子Ｑ２ｉｎは、ＰＭＯＳトランジスタＰ４のソース端子に接続される。端子Ｖｓｉｎは、ＰＭＯＳトランジスタＰ４の基板電極端子とスイッチＳＷ２の他方の端子に接続される。端子Ｓ２ｉｎはインバータ４２の入力とスイッチＳＷ１の制御端子に接続される。インバータ４２は、出力がスイッチＳＷ２の制御端子に接続される。ＰＭＯＳトランジスタＰ４は、ドレイン端子が端子Ｑ２と抵抗Ｒ３の一方の端子に接続され、ゲート端子がスイッチＳＷ１の一方の端子とスイッチＳＷ２の一方の端子に接続される。抵抗Ｒ３は、他方の端子が差動増幅回路４１の一方の入力と抵抗Ｒ４の一方の端子に接続される。抵抗Ｒ４は、他方の端子が接地端子に接続される。差動増幅回路４１は、他方の入力が基準電圧回路Ｖ２に接続され、出力がスイッチＳＷ１の他方の端子に接続される。

【0018】

図４は第１の実施形態の電圧選択回路８０ａを示す図である。電圧選択回路８０ａは、ＰＭＯＳトランジスタＰ５、Ｐ６と、差動増幅回路８１と、インバータ８２と、端子Ｖｓ１ｉｎ、Ｖｓ２ｉｎ、Ｖｓｏと、で構成される。

【0019】

端子Ｖｓ１ｉｎは、差動増幅回路８１の一方の入力とＰＭＯＳトランジスタＰ６のソース端子に接続される。端子Ｖｓ２ｉｎは、差動増幅回路８１の他方の入力とＰＭＯＳトランジスタＰ５のソース端子に接続される。ＰＭＯＳトランジスタＰ５は、ドレイン端子がＰＭＯＳトランジスタＰ６のドレイン端子と端子Ｖｓｏと差動増幅回路８１の電源端子とインバータ８２の電源端子に接続される。差動増幅回路８１は、出力がＰＭＯＳトランジスタＰ５のゲート端子とインバータ８２の入力に接続される。インバータ８２は、出力がＰＭＯＳトランジスタＰ６のゲート端子に接続される。

【0020】

上記のように構成された第１の実施形態の電源供給回路１０の動作について説明する。

【0021】

第１の実施形態の電源供給回路１０は、第１電源回路２０がチャージポンプ型の２倍昇圧回路であり、第２電源回路４０ａがシリーズレギュレータである。モード選択回路６０は、第１電源回路２０を選択する信号Ｓ１を端子Ｓ１ｏから出力し、第２電源回路４０ａを選択する信号Ｓ２を端子Ｓ２ｏから出力する。第１電源回路２０は、端子Ｓ１ｉｎに信号Ｓ１を受けると、端子Ｑ１ｉｎから入力された電圧Ｖｉｎを２倍昇圧し、昇圧した電圧Ｖｕを端子Ｑ１から出力する。第２電源回路４０ａは、端子Ｓ２ｉｎに信号Ｓ２を受けると、端子Ｑ２ｉｎから入力された電圧Ｖｉｎを降圧し、降圧した電圧Ｖｄを端子Ｑ２から出力する。第１電源回路２０が出力する電圧Ｖｕと第２電源回路４０ａが出力する電圧Ｖｄは、電圧Ｖｕ＞電圧Ｖｄの関係がある。電圧選択回路８０ａは、端子Ｖｓ１ｉｎと端子Ｖｓ２ｉｎに入力された電圧を差動増幅回路８１で比較し、いずれか大きい方の電圧が入力された端子に接続された側のＰＭＯＳトランジスタを導通させて、大きい方の電圧を端子Ｖｓｏから出力する。

【0022】

［第１電源回路選択時］
第１電源回路選択時は、モード選択回路６０が第１電源回路２０を選択する信号Ｓ１を出力し、第２電源回路４０ａを選択する信号Ｓ２の出力を停止する。第１電源回路２０は、第１電源回路を選択する信号Ｓ１の入力によって制御回路２２が動作を開始し、設定された出力電圧となるようにＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、ＮＭＯＳトランジスタＮ１を制御して、第１電源回路２０の端子Ｑ１に抵抗Ｒ１，Ｒ２と基準電圧回路Ｖ１の電圧で設定する出力電圧Ｖｕを生成する。電圧選択回路８０ａは、端子Ｖｓ２ｉｎに入力された第１電源回路２０の出力電圧Ｖｕと端子Ｖｓ１ｉｎに入力された電池１の電圧Ｖｉｎを比較し、大きい方の電圧Ｖｕを電圧選択回路８０ａの端子Ｖｓｏから出力する。

【0023】

一方、図３に示す第２電源回路４０ａは、第２電源回路４０ａを選択する信号Ｓ２が入力されないため、スイッチＳＷ１が非導通状態でスイッチＳＷ２が導通状態となる。第２電源回路４０ａは、スイッチＳＷ１が非導通状態の為、シリーズレギュレータとしての動作を行わない。ＰＭＯＳトランジスタＰ４は、電圧選択回路８０ａから端子Ｖｓｉｎに入力された電圧Ｖｕが、基板電極端子とスイッチＳＷ２を介してゲート端子に供給される為、完全にオフ状態となる。ＰＭＯＳトランジスタＰ４は、基板電極端子が単独で引き出されており、ドレイン端子がアノード、ソース端子がカソードとなる寄生ダイオードが存在しない。その為、第２電源回路４０ａは、第１電源回路２０の出力電圧Ｖｕ（ＰＭＯＳトランジスタＰ４のドレイン端子電圧）が電池１の電圧Ｖｉｎ（ＰＭＯＳトランジスタＰ４のソース端子電圧）より高い電圧となった場合でも完全に遮断することが可能となり、端子Ｑ１と端子Ｑ２の間の逆流防止ダイオードは不要となる。

【0024】

［第２電源回路選択時］
第２電源回路選択時は、モード選択回路６０が第１電源回路２０を選択する信号Ｓ１の出力を停止し、第２電源回路４０ａを選択する信号Ｓ２を出力する。第１電源回路２０は、信号Ｓ１が入力されないため、制御回路２２が動作を停止し、ＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、ＮＭＯＳトランジスタＮ１を全てオフ状態とし、端子Ｑ１への電圧出力を停止する。電圧選択回路８０ａは、端子Ｖｓ２ｉｎに入力される電圧と端子Ｖｓ１ｉｎに入力される電池１の電圧Ｖｉｎを比較するが、第１電源回路から電圧Ｖｕが入力されないので、端子Ｖｓ１ｉｎに入力される電圧Ｖｉｎを電圧選択回路８０ａの端子Ｖｓｏから出力する。

【0025】

第２電源回路４０ａは、第２電源回路を選択する信号Ｓ２の入力によってスイッチＳＷ１が導通状態、スイッチＳＷ２が非導通状態となり、スイッチＳＷ１が導通状態の為、シリーズレギュレータとしての動作を開始する。

【0026】

ＰＭＯＳトランジスタＰ４は、端子Ｖｓｉｎに入力された電圧選択回路８０ａからの電圧Ｖｉｎが基板電極端子に供給され、基板電極端子の電位がソース端子と同電位になる。ＰＭＯＳトランジスタＰ４は、シリーズレギュレータの出力トランジスタとして動作を開始し、第２電源回路４０ａの端子Ｑ２に出力する電圧Ｖｄが抵抗Ｒ３，Ｒ４と基準電圧回路Ｖ２の電圧で設定された出力電圧となるよう動作する。

【0027】

第１電源回路２０は、端子Ｑ１ｉｎ（電池１の電圧Ｖｉｎ）と端子Ｑ１（第２電源回路の出力電圧）との間に電位差が生じているが、第１電源回路２０のＰＭＯＳトランジスタＰ２、Ｐ１は完全にオフしており、第１電源回路２０の端子Ｑ１ｉｎと端子Ｑ１を経由して第２電源回路４０ａの端子Ｑ２と電池１の端子Ｖｏとの間で電流を流すことはない。

【0028】

このような構成にすることにより、第１電源回路２０と負荷２の間、及び第２電源回路４０ａと負荷２の間に電源回路を切替えるための素子を配置しないで済む為、電圧降下なく電圧を負荷へ供給できる。電源回路を切替えるための素子が不要になるのでチップ面積も削減できる。

【0029】

図示していないが、第１電源回路２０において抵抗Ｒ２と接地間にスイッチを追加し、電流パスを遮断することや、差動増幅回路２１を停止することで、第１電源回路が動作しない場合の消費電流を削減してもよい。また、第２電源回路４０ａにおいて抵抗Ｒ４と接地端子間にスイッチを追加し、電流経路を遮断することや、差動増幅回路４１を停止することで、第２電源回路が動作しない場合の消費電流を削減してもよい。

【0030】

＜第２の実施形態＞
図５は、第２の実施形態の電源供給回路１１を示す図であり、第１の実施形態の電源供給回路１０の電圧選択回路８０ａを電圧選択回路８０ｂに置き換えたものである。電圧選択回路８０ｂは、端子Ｖｓｂ１ｉｎがノードＮ１１を介して入力端子ＩＮに接続され、端子Ｖｓｂ２ｉｎがノードＮ１２を介して第１電源回路の端子Ｑ１と第２電源回路の端子Ｑ２と出力端子ＯＵＴに接続され、端子Ｓｂ１ｉｎがノードＮ１３を介してモード選択回路６０の端子Ｓ１ｏに接続され、端子Ｖｓｂｏが第２電源回路４０ａの端子Ｖｓｉｎに接続される。その他の接続は第１の実施形態の電源供給回路１０と同様である。

【0031】

図６は第２の実施形態の電圧選択回路８０ｂを示す図である。電圧選択回路８０ｂは、ＰＭＯＳトランジスタＰ７、Ｐ８と、インバータ８４と、端子Ｖｓｂ１ｉｎ、Ｖｓｂ２ｉｎ、Ｓｂ１ｉｎ、Ｖｓｂｏと、で構成される。

【0032】

端子Ｖｓｂ１ｉｎは、ＰＭＯＳトランジスタＰ８のソース端子に接続される。端子Ｖｓｂ２ｉｎは、ＰＭＯＳトランジスタＰ７のソース端子に接続される。端子Ｓｂ１ｉｎは、ＰＭＯＳトランジスタＰ７のゲート端子とインバータ８４の入力に接続される。インバータ８４は、出力がＰＭＯＳトランジスタＰ８のゲート端子に接続される。ＰＭＯＳトランジスタＰ７は、ドレイン端子がＰＭＯＳトランジスタＰ８のドレイン端子と端子Ｖｓｂｏに接続される。

【0033】

上記のように構成された第２の実施形態の電源供給回路１１の動作について説明する。

【0034】

電圧選択回路８０ｂは、端子Ｖｓｂ１ｉｎと端子Ｖｓｂ２ｉｎに入力された電圧のいずれか一方を、端子Ｓｂ１ｉｎに入力された信号に基づいて端子Ｖｓｏから出力する。

【0035】

［第１電源回路選択時］
第２の実施形態の電源供給回路１１の動作は基本的に第１の実施形態の電源供給回路１０と同様である為、第１の実施形態の電源供給回路１０と異なる動作のみ説明する。

【0036】

第１電源回路選択時は、モード選択回路６０が第１電源回路２０を選択する信号Ｓ１を出力し、第２電源回路４０ａを選択する信号Ｓ２の出力を停止する。電圧選択回路８０ｂは、ＰＭＯＳトランジスタＰ７がオン状態、ＰＭＯＳトランジスタＰ８がオフ状態となり、電圧選択回路８０ｂの端子Ｖｓｂｏからは第１電源回路の出力電圧Ｖｕが出力される。以下の動作は第１の実施形態と同じである。

【0037】

［第２電源回路選択時］
第２電源回路選択時は、モード選択回路６０が第１電源回路２０を選択する信号Ｓ１の出力を停止し、第２電源回路４０ａを選択する信号Ｓ２を出力する。電圧選択回路８０ｂは、ＰＭＯＳトランジスタＰ７がオフ、ＰＭＯＳトランジスタＰ８がオンとなり、電圧選択回路８０ｂの端子Ｖｓｂｏからは電圧Ｖｉｎが出力される。以下の動作は第１の実施形態と同じである。

【0038】

この構成は、第１電源回路および第２電源回路を動作させるタイミングがあらかじめ決まっている場合に有効であり、差動増幅回路８１がない為に第１の実施形態の電源供給回路１０よりも消費電流が低く、チップ面積をさらに削減することが可能となる。

【0039】

＜第３の実施形態＞
図７は、第３の実施形態の電源供給回路１２を示す図であり、第１の実施形態の第２電源回路４０ａを第３電源回路４０ｂに置き換え、電圧選択回路８０ａを削除したものである。

【0040】

図８は、第３電源回路４０ｂを示す図である。第２電源回路４０ａは、ＰＭＯＳトランジスタＰ４をＮＭＯＳトランジスタＮ２に置き換えたものである。

【0041】

端子Ｑ３ｉｎは、ＮＭＯＳトランジスタＮ２のドレイン端子に接続される。端子Ｓｂ２ｉｎはインバータ４２の入力とスイッチＳＷ１の制御端子に接続される。インバータ４２は、出力がスイッチＳＷ２の制御端子に接続される。ＮＭＯＳトランジスタＮ２は、ソース端子が端子Ｑ３と抵抗Ｒ３の一端に接続され、ゲート端子がスイッチＳＷ１の一端とスイッチＳＷ２の一端に接続される。抵抗Ｒ３は、他方の端子が差動増幅回路４１の一方の入力と抵抗Ｒ４の一方の端子に接続される。抵抗Ｒ４は、他方の端子が接地端子に接続される。差動増幅回路４１は、他方の入力が基準電圧回路Ｖ２に接続され、出力がスイッチＳＷ１の他方の端子に接続される。

【0042】

上記のように構成された第３の実施形態の電源供給回路１２の動作について説明する。

【0043】

第３の実施形態の電源供給回路１２の動作は基本的に第１の実施形態の電源供給回路１０と同様である為、第１の実施形態の電源供給回路１０と異なる動作のみ説明する。

【0044】

本実施形態の電源供給回路１２の第３電源回路４０ｂは、出力トランジスタにＮＭＯＳトランジスタＮ２を使用した。ＮＭＯＳトランジスタＮ２は、基板電極端子を接地端子の電圧に、ゲート端子の電圧も接地端子の電圧となるようにしたため、第３電源回路４０ｂを動作させない場合にＮＭＯＳトランジスタＮ２を完全にオフにすることができる。

【0045】

ＮＭＯＳトランジスタＮ２は、基板電極端子が単独で引き出されており、ソース端子がアノード、ドレイン端子がカソードとなる寄生ダイオードが存在しない。その為、第３電源回路４０ｂは、第１電源回路２０の出力電圧Ｖｕ（ＮＭＯＳトランジスタＮ２のソース端子電圧）が電池１の電圧Ｖｉｎ（ＮＭＯＳトランジスタＮ２のドレイン端子電圧）より高い電圧となった場合でも完全に遮断することが可能となり、端子Ｑ１と端子Ｑ３の間の逆流防止ダイオードは不要となる。

【0046】

このような構成にすることにより、電圧選択回路８０ａが不要となる為、消費電流の削減が可能となり、更なるチップ面積の削減が可能となる。

【0047】

図示していないが、第３電源回路４０ｂにおいて抵抗Ｒ４と接地端子間にスイッチを追加し、電流パスを遮断することや、差動増幅回路４１を停止することで、第３電源回路が動作しない場合の消費電流を削減してもよい。ここでは２つの電源回路を例としてあげたが、３つ以上の複数の電源回路としてもよい。第１〜３の実施形態の電源供給回路の構成は一例であり、請求の範囲を逸脱しない範囲で変形が可能である。

【符号の説明】

【0048】

１ 電池
２ 負荷
１０、１１、１２ 電源供給回路
２０ 第１電源回路
４０ａ 第２電源回路
４０ｂ 第３電源回路
６０ モード選択回路
８０ａ、８０ｂ 電圧選択回路
１０１ 電池
１０２ 負荷
１１０ 電源供給回路
１２０ 電源回路
１４０ 電源回路
１６０ 動作モード検出手段

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】