特許 6963323 向上した温度範囲を有するアナログ強誘電体メモリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6963323

(24)【登録日】2021年10月19日

(45)【発行日】2021年11月5日

(54)【発明の名称】向上した温度範囲を有するアナログ強誘電体メモリ

(51)【国際特許分類】

   G11C 11/56 20060101AFI20211025BHJP

   G11C 7/04 20060101ALI20211025BHJP

   G11C 11/22 20060101ALI20211025BHJP

   H01L 27/11509 20170101ALI20211025BHJP

【ＦＩ】

   G11C11/56 300

   G11C7/04

   G11C11/22 230

   G11C11/22 240

   H01L27/11509

【請求項の数】19

【全頁数】24

(21)【出願番号】特願2019-510821(P2019-510821)

(86)(22)【出願日】2017年8月28日

(65)【公表番号】特表2019-531570(P2019-531570A)

(43)【公表日】2019年10月31日

(86)【国際出願番号】US2017048958

(87)【国際公開番号】WO2018044815

(87)【国際公開日】20180308

【審査請求日】2020年8月14日

(31)【優先権主張番号】15/252,146

(32)【優先日】2016年8月30日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】512314617

【氏名又は名称】レイディアント テクノロジーズ，インコーポレイテッド

【氏名又は名称原語表記】ＲＡＤＩＡＮＴ ＴＥＣＨＮＯＬＯＧＩＥＳ，ＩＮＣ．

(74)【代理人】

【識別番号】110001302

【氏名又は名称】特許業務法人北青山インターナショナル

(72)【発明者】

【氏名】エヴァンス，ジョーゼフ，ティー．，ジュニア

(72)【発明者】

【氏名】ウォード，カルヴィン，ビー．

【審査官】 後藤 彰

(56)【参考文献】

【文献】 特表２０１４−５０３９３０（ＪＰ，Ａ）

【文献】 特開２０１０−１４０５５７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｃ １１／５６

Ｇ１１Ｃ １１／２２

Ｈ０１Ｌ ２７／１１５０９

Ｇ１１Ｃ ７／０４

(57)【特許請求の範囲】

【請求項1】

強誘電体キャパシタであって、前記強誘電体キャパシタに保存され得る最大残留電荷Ｑ_ｍａｘによって特徴付けられる強誘電体キャパシタを含む強誘電体メモリセルと、
前記強誘電体キャパシタに保存するための３つ以上の状態を有する書き込みデータ値を受信する書き込み回路と
を含む強誘電体メモリにおいて、前記書き込み回路は、前記強誘電体キャパシタのＱ_ｍａｘを測定し、前記測定されたＱ_ｍａｘの分数である第１の電荷を決定し、前記第１の電荷は、前記書き込みデータ値によって決定され、前記書き込み回路は、前記第１の電荷を前記強誘電体キャパシタに保存させることを特徴とする強誘電体メモリ。

【請求項2】

請求項１に記載の強誘電体メモリにおいて、前記強誘電体キャパシタに保存される保存データ値を決定する読み出し回路を更に含み、前記読み出し回路は、前記強誘電体キャパシタに保存された第２の電荷を測定し、前記強誘電体キャパシタのＱ_ｍａｘを測定し、かつ前記第２の電荷および前記測定されたＱ_ｍａｘから前記保存データ値を決定することを特徴とする強誘電体メモリ。

【請求項3】

請求項１に記載の強誘電体メモリにおいて、
複数の強誘電体メモリセルであって、各強誘電体メモリセルは、強誘電体キャパシタであって、前記強誘電体キャパシタに保存され得る最大残留電荷Ｑ_ｍａｘによって特徴付けられる強誘電体キャパシタを含む、複数の強誘電体メモリセルと、
前記強誘電体キャパシタの１つを選択するメモリセル選択回路と
を更に含み、前記書き込み回路は、前記強誘電体キャパシタの前記１つに保存するための３つ以上の状態を有する第３のデータ値を受信し、前記書き込み回路は、前記強誘電体キャパシタの前記１つのＱ_ｍａｘを測定し、前記測定されたＱ_ｍａｘの分数である第３の電荷を決定し、かつ前記第３の電荷を前記強誘電体キャパシタの前記１つに保存させ、前記第３の電荷は、前記第３のデータ値によって決定されることを特徴とする強誘電体メモリ。

【請求項4】

請求項３に記載の強誘電体メモリにおいて、前記強誘電体キャパシタの前記１つに保存された第３のデータ値を決定する読み出し回路を更に含み、前記読み出し回路は、前記強誘電体キャパシタの前記１つに保存された第４の電荷を測定し、前記強誘電体キャパシタの前記１つのＱ_ｍａｘを測定し、かつ前記第４の電荷と前記測定されたＱ_ｍａｘとの比から前記第３のデータ値を決定することを特徴とする強誘電体メモリ。

【請求項5】

請求項１に記載の強誘電体メモリにおいて、前記書き込み回路は、前記第１の電荷が前記強誘電体キャパシタに保存されるごとにＱ_ｍａｘを決定することを特徴とする強誘電体メモリ。

【請求項6】

請求項５に記載の強誘電体メモリにおいて、前記強誘電体キャパシタは、寄生線形キャパシタを含み、前記書き込み回路は、前記強誘電体キャパシタが、１つの方向に完全に分極された状態から反対方向に完全に分極された状態に切り替えられる際に前記強誘電体キャパシタから流れる第５の電荷を測定し、前記第５の電荷は、前記寄生線形キャパシタに保存された寄生電荷に対して補正されることを特徴とする強誘電体メモリ。

【請求項7】

請求項２に記載の強誘電体メモリにおいて、前記読み出し回路は、前記強誘電体キャパシタに保存された前記第２の電荷が測定されるごとにＱ_ｍａｘを決定することを特徴とする強誘電体メモリ。

【請求項8】

請求項７に記載の強誘電体メモリにおいて、前記強誘電体キャパシタは、寄生線形キャパシタを含み、前記読み出し回路は、前記強誘電体キャパシタが、１つの方向に完全に分極された状態から反対方向に完全に分極された状態に切り替えられる際に前記強誘電体キャパシタから流れる第５の電荷を測定し、前記第５の電荷は、前記寄生線形キャパシタに保存された寄生電荷に対して補正されることを特徴とする強誘電体メモリ。

【請求項9】

請求項２に記載の強誘電体メモリにおいて、前記強誘電体キャパシタは、強誘電性誘電材料を挟む第１および第２のプレートによって特徴付けられ、前記強誘電体メモリは、前記書き込み回路が前記第１の電荷を前記強誘電体キャパシタに保存させていないか、または前記読み出し回路が前記第２の電荷を測定していない場合、前記第１および第２のプレートを電気的に接続する短絡回路を含み、前記短絡回路は、前記読み出し回路が前記第２の電荷を測定しているか、または前記書き込み回路が前記第１の電荷を前記強誘電体キャパシタに保存させている場合に動作しないことを特徴とする強誘電体メモリ。

【請求項10】

請求項２に記載の強誘電体メモリにおいて、前記強誘電体メモリが動作するように設計される最大温度変化速度によって特徴付けられ、前記強誘電体キャパシタは、前記強誘電体キャパシタの温度変化を前記最大速度に制限する熱パッケージを含むことを特徴とする強誘電体メモリ。

【請求項11】

請求項３に記載の強誘電体メモリにおいて、前記メモリセル選択回路は、
書き込み線と、
読み出し線と、
複数の強誘電体メモリセル選択バスと
を含み、前記選択バスの１つは、前記複数の強誘電体メモリセルの各々に対応し、前記複数の強誘電体メモリセルの各々は、前記強誘電体メモリセルに対応する前記強誘電体メモリセル選択バスの前記１つにおける信号に応答して、前記強誘電体メモリセルを前記読み出し線および前記書き込み線にそれぞれ接続するための第１および第２のゲートを含むことを特徴とする強誘電体メモリ。

【請求項12】

請求項３に記載の強誘電体メモリにおいて、前記強誘電体キャパシタの各々は、第１および第２の導電プレートによって特徴付けられ、および前記強誘電体メモリセルの各々は、前記第１および第２の導電プレートを接続する放電路を含み、前記放電路は、前記強誘電体メモリセルが選択されない場合、妨害電圧よりも大きい電圧が前記第１および第２の導電プレート間に生じることを防止するインピーダンスを有し、前記放電路は、前記強誘電体メモリセルが選択される場合、選択インピーダンスよりも大きいインピーダンスを有し、前記妨害電圧は、前記強誘電体キャパシタに保存された電荷を変更するであろう電圧を、前記強誘電体キャパシタに保存されたデータ値を変更するであろう量よりも大きく下回り、および前記選択インピーダンスは、前記強誘電体キャパシタからデータ値を読み込むかまたは前記強誘電体キャパシタにデータ値を書き込む際にエラーを生じさせるであろうインピーダンスよりも大きいことを特徴とする強誘電体メモリ。

【請求項13】

強誘電体キャパシタであって、前記強誘電体キャパシタに保存され得る最大残留電荷Ｑ_ｍａｘによって特徴付けられる強誘電体キャパシタを含む強誘電体メモリセルを動作させる方法において、
前記強誘電体キャパシタに保存される書き込みデータ値を受信するステップであって、前記書き込みデータ値は、３つ以上の状態を有する、ステップと、
前記強誘電体キャパシタのＱ_ｍａｘを測定するステップと、
前記測定されたＱ_ｍａｘの分数である第１の電荷を決定するステップであって、前記電荷は、前記書き込みデータ値によって決定される、ステップと、
前記第１の電荷を前記強誘電体キャパシタに保存させるステップと
を含む書き込み動作を含むことを特徴とする方法。

【請求項14】

請求項１３に記載の方法において、Ｑ_ｍａｘは、各書き込み動作が実行される前に測定されることを特徴とする方法。

【請求項15】

請求項１３に記載の方法において、読み出し動作を更に含み、前記読み出し動作は、
前記強誘電体キャパシタに保存された第２の電荷を決定するステップと、
前記強誘電体キャパシタのＱ_ｍａｘを決定するステップと、
前記決定されたＱ_ｍａｘおよび前記第２の電荷をデータ値に変換するステップであって、前記データ値は、３つ以上の可能な状態を有する、ステップと
を含むことを特徴とする方法。

【請求項16】

請求項１５に記載の方法において、前記強誘電体キャパシタは、寄生線形キャパシタを含み、Ｑ_ｍａｘを決定するステップは、前記強誘電体キャパシタが、１つの方向に完全に分極された状態から反対方向に完全に分極された状態に切り替えられる際に前記強誘電体キャパシタから流れる第３の電荷を測定するステップを含み、前記第３の電荷は、前記寄生線形キャパシタに保存された寄生電荷に対して補正されることを特徴とする方法。

【請求項17】

請求項１５に記載の方法において、Ｑ_ｍａｘは、各読み出し動作が実行されるときに決定されることを特徴とする方法。

【請求項18】

請求項１３に記載の方法において、前記強誘電体キャパシタは、第１および第２の導電プレートによって特徴付けられ、前記方法は、前記第１および第２の導電プレートを接続する放電路を提供するステップを更に含み、前記放電路は、前記強誘電体メモリセルが読み出し動作または書き込み動作を受けていない場合、妨害電圧よりも大きい電圧が前記第１および第２の導電プレート間に生じることを防止するインピーダンスを有し、前記妨害電圧は、前記強誘電体キャパシタに保存された電荷を変更するであろう電圧を、前記強誘電体キャパシタに保存されたデータ値を変更するであろう量よりも大きく下回り、および前記放電路は、前記強誘電体キャパシタが前記読み出し動作または前記書き込み動作を受けている場合、前記読み出し動作また前記書き込み動作にエラーを生じさせるであろうインピーダンスよりも大きいインピーダンスを有することを特徴とする方法。

【請求項19】

強誘電体キャパシタであって、前記強誘電体キャパシタに保存され得る最大残留電荷Ｑ_ｍａｘによって特徴付けられる強誘電体キャパシタを含む強誘電体メモリセルと、
前記強誘電体キャパシタに保存されたデータ値を決定する読み出し回路と
を含む強誘電体メモリにおいて、前記読み出し回路は、前記強誘電体キャパシタに保存された電荷を測定し、前記強誘電体キャパシタのＱ_ｍａｘを測定し、かつ前記電荷および前記測定されたＱ_ｍａｘから前記データ値を決定することを特徴とする強誘電体メモリ。

【発明の詳細な説明】

【背景技術】

【0001】

不揮発メモリは、多くのデータ処理システム等に必要な部分である。メモリは、機械およびメモリに通電されていない期間の機械、プログラムおよびデータの状態を保持する。回転磁気ディスクを用いるメモリは、最も安価な読み出し／書き込み不揮発メモリを提供する。しかし、このような機械式メモリは、読み出しおよび書き込みが比較的遅い。データ保存および検索の速度は、所望のデータを含むディスクの部分が読み出し／書き込みヘッドの下に来るまでの待ち時間およびディスクが回転する速度によって決定される。

【0002】

ＥＥＰＲＯＭアーキテクチャに基づく不揮発メモリでは、待ち時間が実質的になくなり、並列読み出し／書き込み設計もそのようなメモリにおける読み出し／書き込み時間を短縮する。しかし、ＥＥＰＲＯＭメモリは、依然として従来のＤＲＡＭまたはＳＲＡＭメモリよりも大幅に遅い。また、これらのメモリの１ビット当たりのコストは、依然としてＤＲＡＭよりも一桁高い。

【0003】

強誘電体材料を用いる不揮発メモリは、不揮発メモリのコストおよび速度の両方を改良する可能性を有する。従来の強誘電体メモリセルは、データの保存に強誘電体を有するキャパシタを用いる。データは、強誘電体の分極状態を変えることによって保存される。最も簡単な形式では、１つの方向に完全に分極された誘電体を有する強誘電体キャパシタは、データ値「０」を表し、反対方向に完全に分極された誘電体を有する強誘電体キャパシタは、「１」を表す。データ値は、誘電体を所望の方向に完全に分極させるのに十分な電圧を強誘電体キャパシタの両端に印加することによって保存される。保存されたデータ値は、強誘電体キャパシタを所定の方向に完全に分極させる方向に電圧を印加して、強誘電体キャパシタから流れる電荷を測定することによって読み出される。強誘電体キャパシタが既に所定の方向に分極された場合、電荷は、強誘電体キャパシタのプレート間で殆ど移動しない。しかし、強誘電体キャパシタが反対方向に分極された場合、はるかに大きい電荷がプレート間を流れる。

【0004】

強誘電体メモリのコストは、強誘電体キャパシタに保存され得るデータのビット数が上述のバイナリ記憶セルよりも増やせる場合に大幅に削減することができる。複数の状態を単一の強誘電体キャパシタに保存する最初の試みは、強誘電体キャパシタを完全に分極させるのに必要な電圧よりも低いプログラミング電圧を用いた。これらのスキームにおいて、強誘電体キャパシタは、最初に、リセット電圧を印加することによって完全分極状態にリセットされる。次いで、強誘電体キャパシタに逆向きの中間電圧が印加されて強誘電体キャパシタを部分的に分極させる。プログラミング電圧の強さは、保存するデータ値に依存する。強誘電体キャパシタから読み出すため、強誘電体キャパシタに再びリセット電圧が印加されて、強誘電体キャパシタから流れる電荷量が測定される。キャパシタから流れる電荷量により、保存されたデータ値を決定できるはずである。残念ながら、流れる電荷量は、強誘電体キャパシタのヒステリシス曲線に依存する。ヒステリシス曲線は、加工ばらつき、強誘電体キャパシタの過去のプログラム履歴および温度に起因して強誘電体キャパシタ毎に大きく異なる。従って、メモリ内の別々の強誘電体キャパシタに同一のプログラミング電圧が印加されても、保存される電荷が異なる場合がある。

【0005】

参照によりその全体が組み込まれる米国特許第７，９９０，７４９号明細書では、保存するデータ値を、データ値のみに依存する電荷に変換することによって強誘電体キャパシタをプログラミングする改良されたアナログ強誘電体メモリが記述されている。この電荷は、次いで、強誘電体キャパシタに強制注入される。ヒステリシスループにおける強誘電体キャパシタの変動に起因して、別々の強誘電体キャパシタが異なる分極状態にある。しかし、強誘電体キャパシタがリセットされた場合、強誘電体キャパシタから流れる電荷は、読み出し時の強誘電体キャパシタの温度がプログラミング時の強誘電体キャパシタの温度と同じであることを条件として、強制的に保存された電荷と同一であるため、加工バラツキおよびプログラム履歴に起因するヒステリシスループにおける変動が大幅に減少する。

【発明の概要】

【0006】

本発明は、強誘電体メモリおよび強誘電体メモリを動作させる方法を含む。本発明による強誘電体メモリは、強誘電体メモリセルおよび書き込み回路を含む。強誘電体メモリセルは、強誘電体キャパシタを含み、強誘電体キャパシタは、それに保存され得る最大残留電荷Ｑ_ｍａｘによって特徴付けられる。書き込み回路は、強誘電体キャパシタに保存するための３つ以上の状態を有する書き込みデータ値を受信する。書き込み回路は、強誘電体キャパシタのＱ_ｍａｘを測定し、測定されたＱ_ｍａｘの分数である第１の電荷を決定し、かつ第１の電荷を強誘電体キャパシタに保存させる。第１の電荷は、書き込みデータ値およびＱ_ｍａｘによって決定される。

【0007】

本発明の一態様において、強誘電体メモリは、強誘電体キャパシタに保存される保存データ値を決定する読み出し回路も含む。読み出し回路は、強誘電体キャパシタに保存された第２の電荷を測定し、強誘電体キャパシタのＱ_ｍａｘを測定し、かつ第２の電荷および測定されたＱ_ｍａｘから保存データ値を決定する。

【0008】

本発明の別の態様において、強誘電体メモリは、複数の強誘電体メモリセルおよび１つのメモリセル選択回路を含む。各強誘電体メモリセルは、強誘電体キャパシタであって、強誘電体キャパシタに保存され得る最大残留電荷Ｑ_ｍａｘによって特徴付けられる強誘電体キャパシタを含む。Ｑ_ｍａｘは、温度の関数であり、強誘電体キャパシタ毎に異なり得る。メモリセル選択回路は、強誘電体キャパシタの１つを選択する。書き込み回路は、強誘電体キャパシタの選択された１つに保存するための３つ以上の状態を有する第３のデータ値を受信する。書き込み回路は、強誘電体キャパシタの選択された１つのＱ_ｍａｘを測定し、測定されたＱ_ｍａｘの分数である第３の電荷を決定し、かつ第３の電荷を強誘電体キャパシタの１つに保存させる。第３の電荷は、第３のデータ値によって決定される。

【0009】

本発明の別の態様において、強誘電体メモリは、強誘電体キャパシタの選択された１つに保存された第３のデータ値を決定する読み出し回路も含む。読み出し回路は、強誘電体キャパシタのその１つに保存された第４の電荷を測定し、強誘電体キャパシタのその１つのＱ_ｍａｘを測定し、かつ第４の電荷と測定されたＱ_ｍａｘとの比から第３のデータ値を決定する。

【0010】

本発明の更なる態様において、書き込み回路は、第１の電荷が強誘電体キャパシタに保存されるごとにＱ_ｍａｘを決定する。また、読み出し回路は、強誘電体キャパシタに保存される第２の電荷が測定されるごとにＱ_ｍａｘを決定する。

【0011】

本発明の別の態様において、強誘電体キャパシタは、寄生線形キャパシタを含み、書き込み回路は、強誘電体キャパシタが、１つの方向に完全に分極された状態から反対方向に完全に分極された状態に切り替えられる際に強誘電体キャパシタから流れる第５の電荷を測定する。第５の電荷は、寄生線形キャパシタに保存された寄生電荷に対して補正される。読み出し回路は、強誘電体キャパシタが、１つの方向に完全に分極された状態から反対方向に完全に分極された状態に切り替えられる際に強誘電体キャパシタから流れる第５の電荷を測定し、かつ寄生線形キャパシタに保存された寄生電荷に対して第５の電荷を補正する。

【0012】

本発明の別の態様において、強誘電体キャパシタは、強誘電性誘電材料を挟む第１および第２のプレートによって特徴付けられ、強誘電体メモリは、書き込み回路が第１の電荷を強誘電体キャパシタに保存させていないか、または読み出し回路が第２の電荷を測定していない場合、第１および第２のプレートを電気的に接続する短絡回路を含む。短絡回路は、読み出し回路が第２の電荷を測定しているか、または書き込み回路が第１の電荷を強誘電体キャパシタに保存させている場合に動作しない。

【0013】

本発明の更なる態様において、強誘電体メモリは、強誘電体メモリが動作するように設計される最大温度変化速度によって特徴付けられ、強誘電体キャパシタは、強誘電体キャパシタの温度の変化速度を最大速度に制限する熱パッケージを含む。

【0014】

本発明の別の態様において、メモリセル選択回路は、書き込み線と、読み出し線と、複数の強誘電体メモリセル選択バスとを含む。強誘電体メモリセルの各々に対応する選択バスの１つである。強誘電体メモリセルの各々は、強誘電体メモリセルに対応する強誘電体メモリセル選択バスにおける信号に応答して、強誘電体メモリセルを読み出し線および書き込み線にそれぞれ接続するための第１および第２のゲートを含む。

【0015】

本発明の別の態様において、強誘電体キャパシタの各々は、第１および第２の導電プレートによって特徴付けられ、および強誘電体メモリセルの各々は、第１および第２の導電プレートを接続する放電路を含む。放電路は、強誘電体メモリセルが選択されない場合、妨害電圧よりも大きい電圧が第１および第２の導電プレート間に生じることを防止するインピーダンスを有し、放電路は、強誘電体メモリセルが選択される場合、選択インピーダンスよりも大きいインピーダンスを有する。妨害電圧は、強誘電体キャパシタに保存された電荷を変更するであろう電圧を、強誘電体キャパシタに保存されたデータ値を変更するであろう量よりも大きく下回り、および選択インピーダンスは、強誘電体キャパシタからデータ値を読み込むかまたは強誘電体キャパシタにデータを書き込む際にエラーを生じさせるであろうインピーダンスよりも大きい。

【0016】

本発明は、強誘電体キャパシタであって、強誘電体キャパシタに保存され得る最大残留電荷Ｑ_ｍａｘによって特徴付けられる強誘電体キャパシタを有する強誘電体メモリセルを動作させる方法も含む。本方法は、強誘電体キャパシタに保存される書き込みデータ値を受信する書き込み動作を含み、書き込みデータ値は、３つ以上の状態を有する。本方法は、強誘電体キャパシタのＱ_ｍａｘを測定するステップと、測定されたＱ_ｍａｘの分数である第１の電荷を決定するステップと、第１の電荷を強誘電体キャパシタに保存させるステップとを含む。電荷は、書き込みデータ値およびＱ_ｍａｘによって決定される。

【0017】

本発明の一態様において、Ｑ_ｍａｘは、各書き込み動作が実行される前に測定される。

【0018】

本発明の別の態様において、本方法は、読み出し動作を含む。読み出し動作は、強誘電体キャパシタに保存された第２の電荷を決定するステップと、強誘電体キャパシタのＱ_ｍａｘを決定するステップと、決定されたＱ_ｍａｘおよび第２の電荷をデータ値に変換するステップとを含み、データ値は、３つ以上の可能な状態を有する。

【0019】

別の態様において、強誘電体キャパシタは、寄生線形キャパシタを含み、Ｑ_ｍａｘを決定するステップは、強誘電体キャパシタが、１つの方向に完全に分極された状態から反対方向に完全に分極された状態に切り替えられる際に強誘電体キャパシタから流れる第３の電荷を測定するステップを含む。第３の電荷は、寄生線形キャパシタに保存された寄生電荷に対して補正される。

【0020】

別の態様において、Ｑ_ｍａｘは、各読み出し動作が実行されるときに決定される。

【0021】

別の態様において、強誘電体キャパシタは、第１および第２の導電プレートによって特徴付けられ、本方法は、第１および第２の導電プレートを接続する放電路を提供するステップを更に含み、放電路は、強誘電体メモリセルが読み出し動作または書き込み動作を受けていない場合、妨害電圧よりも高い電圧が第１および第２の導電プレート間に生じることを防止するインピーダンスを有する。妨害電圧は、強誘電体キャパシタに保存された電荷を変更するであろう電圧を、強誘電体キャパシタに保存されたデータ値を変更するであろう量よりも大きく下回り、および放電路は、強誘電体キャパシタが読み出し動作または書き込み動作を受けている場合、読み出し動作また書き込み動作にエラーを生じさせるであろうインピーダンスよりも大きいインピーダンスを有する。

【図面の簡単な説明】

【0022】

【図1】図１は、印加電圧と、強誘電体キャパシタに保存される電荷との関係を示す。

【図2】図２は、中間分極値を決定するために中間電圧の使用を試みることに付随する問題を示す。

【図3】図３は、図１に示すヒステリシスループを有する理想的な強誘電体キャパシタに対する実際の強誘電体キャパシタの概略図である。

【図4】図４は、特にデータ値を強誘電体キャパシタに保存する手順のフローチャートである。

【図5】図５は、特にメモリ内の強誘電体キャパシタからデータ値を読み出すために用いる手順のフローチャートである。

【図6】図６は、本発明の一実施形態で用いる基本的なプログラミング原理を示す。

【図7】図７は、本発明の一実施形態で利用できる別のプログラム構成を示す。

【図8】図８は、強誘電体キャパシタに保存された電荷を読み出すための簡素化された回路を示す。

【図9】図９は、本発明の別の実施形態による簡素化された読み出し回路である。

【図10】図１０は、本発明によるアナログ強誘電体メモリの一実施形態を示す。

【図11】図１１は、書き込み動作中、強誘電体キャパシタに保存された電荷量を測定することにより、データを読み出す保存スキームを利用する、本発明による強誘電体メモリの一実施形態を示す。

【図12】図１２は、図７に示すプログラム装置を、寄生線形キャパシタを明示的に示しながら示す。

【図13】図１３は、図８に示す読み出スキームを、強誘電体キャパシタ４３に付随する寄生線形キャパシタを線形キャパシタ２２として明示的に示しながら示す。

【図14】図１４は、メモリの温度が変化し得る速度を下げるようにパッケージされている、本発明の一実施形態によるメモリの断面図である。

【図15】図１５は、強誘電体キャパシタとの間で読み出しおよび書き込みを行う定電流源を利用する本発明の一実施形態を示す。

【発明を実施するための形態】

【0023】

本出願で述べる回路は、２種類のキャパシタを含む。第１の種類は、強誘電体キャパシタ、すなわちそのキャパシタに誘電体としての強誘電体材料を有するキャパシタである。第２の種類は、非強誘電性材料をその誘電層として有する従来のキャパシタである。形容詞「強誘電体」を伴わない用語「キャパシタ」は、後述の文脈で別途指示しない限り従来のキャパシタに用いられる。

【0024】

本発明の利点がどのように得られるかは、強誘電体キャパシタ毎に３つ以上の状態の保存を試みる従来技術の強誘電体キャパシタメモリが遭遇する問題を参考にして容易に理解され得る。強誘電体メモリは、各状態に対応する強誘電体キャパシタの両端に書き込み電圧を印加することにより、データ値が強誘電体の分極の特定状態にマッピングされるモデルに基づいている。誘電体の分極状態は、誘電体を既知の方向に完全に分極させる読み出し電圧を強誘電体キャパシタの両端に印加して、読み出し電圧を印加した結果として強誘電体キャパシタの１枚のプレートから流れる電荷を観察することによって検出される。

【0025】

このようなスキームは、強誘電体キャパシタの両端に印加された電圧の関数としての強誘電体の分極状態がヒステリシスを示すという事実から複雑化する。すなわち、電圧が除去された際に強誘電体キャパシタに留まる残留分極は、強誘電体キャパシタが完全に分極された最後の時点から強誘電体キャパシタの両端に印加された電圧の履歴の関数である。従って、２つの特定の書き込み電圧を除いて、これらの書き込み電圧間の電圧を単に印加するのみでは、電圧が除去された際の分極状態の再現に至らない。強誘電体キャパシタの以前の短期履歴から独立した分極の既知の状態に至る２つの書き込み電圧は、誘電体を上下の何れかの方向に完全に分極させる書き込み電圧である。この完全な分極をもたらす電圧を飽和電圧と称してＶ_ｃと表記する。Ｖ_ｃよりも高い電圧を用いる場合、更なる残留分極は生じない。Ｖ_ｃよりも低い電圧を用いる場合、分極状態は、その書き込み電圧を印加する前の強誘電体キャパシタの履歴に依存するであろう。

【0026】

中間電圧の使用に付随する問題の結果として、強誘電体キャパシタに基づく従来技術の強誘電体メモリは、データの保存のための書き込み電圧として用いられる、Ｖ_ｃおよび−Ｖ_ｃに対応する２つの状態に限られる。これらの電圧の一方を読み出し電圧として用いることができる。

【0027】

分極の中間状態を設定するために中間体書き込み電圧を用いるスキームが提案されている。強誘電体キャパシタのメモリに付随する問題を回避するため、強誘電体キャパシタを完全分極状態の１つに設定することによって最初に中間状態を設定し、次いで、逆分極状態にある強誘電体キャパシタを分極させる傾向がある中間書き込み電圧を印加する。ここで、図１を参照すると、印加された電圧と、強誘電体キャパシタに保存される電荷との関係が示されている。キャパシタ電極に保存された電荷は、誘電体の残留分極によって電荷が電極へ引き付けられるため、誘電体の分極の直接的な測定値であることに留意されたい。強誘電体キャパシタが最初に形成されたとき、強誘電体材料は、分極されていない。正電圧Ｖ_ｃがキャパシタの両端に印加される場合を考える。強誘電体キャパシタの電荷は、最大値Ｖ_ｃに達するまで曲線５０１に沿って増大する。ここで、強誘電体キャパシタの両端の電圧が除去されると、強誘電体キャパシタに保存される電荷は、ヒステリシスループ５００の一部である曲線５０２に沿ってＱ_ｍａｘまで減少する。ここで、Ｑ_ｍａｘは、電圧が印加されない場合に強誘電体キャパシタによって保存される最大残留電荷である。

【0028】

ここで、図２を参照すると、直近の中間分極値を決定するために中間電圧の使用を試みることに付随する問題が示されている。強誘電体キャパシタは、上述のようにＶ_ｃの印加によって置かれた位置から開始されると仮定する。部分的な分極を決定するため、強誘電体キャパシタは、最初に曲線５０７に沿って−Ｖ_ｃまで循環され、次いで電圧を−Ｖ_ｃからＶ_１まで上昇させる。電圧の関数としての電荷を５０４に示す。強誘電体キャパシタがＶ_１と決定されると、電圧は、強誘電体キャパシタの残留電荷Ｑ_１を残して除去される。Ｖ_１より僅かに高い電圧Ｖ_２を用いる場合、分極は、経路５０５に沿って進み、最終的な残留電荷は、Ｑ_２となるであろう。従って、プログラミング電圧の僅かな変化でも残留電荷が大幅に変化する。この問題は、ヒステリシス曲線の急な傾斜に起因し、プログラミング電圧におけるエラーを拡大させる。

【0029】

これらのスキームは、別々の強誘電体キャパシタに保存される特定の状態に対応するプログラミング電圧が、これらの別々の強誘電体キャパシタに応じて異なる方法でプログラムできないため、特定の強誘電体キャパシタを特徴付けるヒステリシスループが一定のままであり、かつメモリ内の全ての強誘電体キャパシタのヒステリシスループが同一であると仮定する。中間電圧によって保存される残留電荷の程度が、特定の強誘電体キャパシタを特徴付けるヒステリシスループの形状に感応する関数であることは、図２から明らかである。ヒステリシスループの形状または位置の僅かな変化は、プログラミング電圧が除去された後に残る残留電荷の大幅な変化につながる。

【0030】

上述の米国特許において、強誘電体キャパシタ毎のヒステリシスループの変化に付随する問題は、電圧ではなく、電荷を用いて強誘電体キャパシタをプログラミングすることによって解決される。すなわち、強誘電体キャパシタに保存するデータ値は、電荷に変換され、その電荷は、強誘電体キャパシタに保存され得る最大電荷を除き、その強誘電体キャパシタの特定のヒステリシスループに依らずに強誘電体キャパシタに強制注入される。ヒステリシスループに差があれば、強誘電体キャパシタ毎に部分的分極が異なる。読み出し時に強誘電体キャパシタがリセットされた場合、強誘電体キャパシタに保存される電荷の全ては、強誘電体キャパシタの分極レベルに依らずに強制排除される。従って、データ値を回復することができる。すなわち、特定のデータ値に対応する電荷は、メモリ内の各種の強誘電体キャパシタのヒステリシスループの変化から独立して同一に維持される。

【0031】

上で記述したプログラミング戦略は、電荷の強制注入によって強誘電体キャパシタがプログラミングされた時点と、強誘電体キャパシタを完全帯電状態にリセットすることによって強誘電体キャパシタから読み出した時点との間で強誘電体キャパシタの温度に有意差がないと仮定する。電荷が強誘電体キャパシタに強制注入された後、電荷は、内部残留分極によって生じた電場によって所定の位置に保たれ、強誘電体キャパシタのプレート間に外部電圧差がない。しかし、強誘電体キャパシタの温度が変化した場合、残留分極も強誘電体材料内の電気双極子の物理的寸法の拡張または収縮に起因して変化する。

【0032】

強誘電体キャパシタは、その容積内に単位セルの集団を含む。キュリー温度未満では、全ての強誘電性単位セルが非対称である。各単位セルの非対称性は、単位セルから生じる正味分極を引き起こす。任意の完璧なキャパシタにおいて単位セルの１００％が同様に分極され、垂直に整列して、外部電気力の印加によってその方向を反転させることができる。現実世界では、単位セルの一部は、上の記述に適合するが、残りは、欠陥または格子応力によって所定の位置に固定される。方向を切り替えることができる単位セルのみが、キャパシタの外部から測定される残留分極に寄与する。要約すれば、切替動作中、キャパシタの外部から測定される残留分極は、キャパシタの容積内の切替可能単位セルが寄与する分極の和である。

【0033】

強誘電体キャパシタが示す電気分極は、表面効果である。完全飽和状態において、全ての切替可能な単位セルの構造的に強制された電気分極は、一方または他方の電極を指向する。部分的に分極された状態は、キャパシタを、表面単位セルの一部が１つの方向を指向し、残りの単位セルが他の方向を指向する状態にすることによって実現できる。キャパシタが部分的に切り替わった状態にある状態から始めて、飽和電圧をキャパシタの１つの方向に印加することで、印加された領域を指向する単位セルのみを印加領域から反対方向に切り替えさせる。他の単位セルは、切り替わらないため、全残留分極のその部分によって保持される電荷のみがキャパシタから流れる。

【0034】

本発明は、温度が変化した際、温度変化に反応して各単位セルの残留分極が変化するが、単位セルの総個数が不変であるという認識に基づいている。すなわち、単位セルは、向きを変えず、各単位セル変化によって生じた電場の大きさのみが変化する。本発明によるアナログ状態は、指定された方向に分極された単位セルの割合に応じて決定される。このアナログ状態は、強誘電体キャパシタが急激な温度変化から保護されることを条件として、強誘電体キャパシタがプログラミングされた時点と、読み出しに際して割合が決定された時点との間の温度変化から独立している。

【0035】

分極の変化が生じる理由は、単位セルの寸法が温度に依存するためである。特定の分極方向における単位セルの割合は変化しない。例えば、単位セルの６０％がアナログ状態で１つの方向にプログラミングされており、温度が変化した場合、単位セルの大きさ、従って全残留分極への個々の寄与が変化するため、キャパシタの全残留分極が変化する。しかし、上向きおよび下向き単位セルの比率６０％は不変のままである。この仮定は、温度変化から生じる焦電効果および熱機械効果が単位セルに力を及ぼし、その相対的な向きを変えることができない限り真である。単位セル方向の比率が温度変化に対して不変のままであるため、その比率は、未知のアナログ状態にある強誘電体キャパシタが完全分極状態に切り替えられる際に放出される電荷を、強誘電体キャパシタが１つの完全分極状態から反対方向の完全分極状態に切り替えられる際に放出される電荷と比較することよって決定することができる。第２の測定値は、読み出し温度で保存され得る最大電荷の測定値を与える。第１の測定値は、読み出し温度でキャパシタに保存された電荷の測定値を与える。これらの電荷は、共に温度と同様に変化するため、比率は、所望の方向に分極された単位セルの割合を表す。

【0036】

ここで、図３を参照すると、図１に示すヒステリシスループを有する理想的な強誘電体キャパシタに対する実際の強誘電体キャパシタの概略図である。強誘電体キャパシタ２０は、理想的な強誘電体キャパシタ２１、非強誘電性キャパシタ２２および漏出レジスタ２３を含む。理想的な強誘電体キャパシタ２１は、電子をプレート２７に強制注入することによって部分的に分極されていると仮定する。温度が上昇すれば、残留分極が減少し、電子がプレート２７から流れて線形キャパシタ２２に一時的に保存される。これにより、漏出レジスタ２３の両端の電圧が上昇して電子を強制的にプレート２６へ移動させる。ここでの記述のため、線形キャパシタ２２の両端で誘導される電圧が低過ぎるため、この電圧では、特定の方向に分極する単位セルの割合が変わらないと仮定する。線形キャパシタ２２に保存された電子は、線形キャパシタ２２の両端の電圧差によってプレート２６まで移動される。この時点で、理想的な強誘電体キャパシタ２１に保存された電荷は、プログラミング中に保存された電荷よりも少ない。従って、新たな温度で強誘電体キャパシタ２０から読み出して、強誘電体キャパシタ２０に保存されるデータの状態を電荷から推定すると、誤ったデータ値が読み出される恐れがある。エラーの大きさは、温度変化の大きさおよび強誘電体キャパシタの特性に依存する。

【0037】

新たな温度で強誘電体キャパシタから読み出すのではなく、温度をプログラミング時の温度に戻すと、強誘電体材料の分極が増大して、電子が再びプレート２７に強制注入されることに留意されたい。ここで、強誘電体キャパシタから読み出せば、正しい電荷が観察されるであろう。従って、データ保存期間中も温度の変化速度が小さいことを条件として、装置から読み出される電荷は、装置に保存された電荷およびプログラミング温度と温度の読み取り値との温度差のみに依存する。中間プログラミング電圧の利用に基づくアナログ強誘電体メモリも温度問題に直面することに留意されたい。

【0038】

上述のシステムにおいて、保存するデータ値は、電荷を保存する特定の強誘電体キャパシタの特性から独立した電荷に変換される。本発明は、データ値を保存する特定の強誘電体キャパシタに保存され得る最大電荷の百分率にデータ値を変換することにより、上述の温度問題が解決され得るという見方に基づいている。

【0039】

任意の温度において、最大残留分極が存在し、従って強誘電体キャパシタに保存され得る最大電荷が存在する。この最大電荷をＱ_ｍａｘと表記する。Ｑ_ｍａｘを保存する際、切替可能な領域の全てが同一方向を指向する。この最大電荷は、たとえ強誘電体キャパシタが全て同じ温度であっても、多強誘電性キャパシタメモリ内の強誘電体キャパシタ毎に異なる。最大の電荷は、強誘電体キャパシタの寿命および特定の強誘電体キャパシタの履歴を通しても変化する。強誘電体キャパシタに保存される状態の個数をＮ_ｓ（Ｎ_ｓ＞２）と表記する。表記の都合上、状態に０〜Ｎ_ｓ−１の番号を付与する。本発明の一態様において、各状態は、保存されるＱ_ｍａｘの異なる割合に対応する。すなわち、状態ｎは、強誘電体キャパシタに保存される電荷（ｎ／Ｎ_ｓ）Ｑ_ｍａｘに対応する。本例では、保存された最大電荷の割合と状態番号との比例関係を用いるが、状態と保存されたＱ_ｍａｘの割合との関係が単調であることを条件として他の関係を用い得る。Ｎ_ｓの最大値を決定する要因について以下でより詳細に述べる。

【0040】

特定の強誘電体キャパシタにデータ値を保存するには、その強誘電体キャパシタのＱ_ｍａｘの現在値を知らなければならない。従って、各書き込み動作前にＱ_ｍａｘを決定する必要がある。典型的に、データ値は、整数であるため、強誘電体キャパシタに強制注入する絶対電荷に達するよう、Ｑ_ｍａｘによって設定される分数にデータ値を変換する必要がある。

【0041】

ここで、図４を参照すると、データ値を特定の強誘電体キャパシタに保存する手順のフローチャートである。本処理は、４５０に示すように、データ値をＱ_ｍａｘの分数に変換することから開始される。次に、４５１に示すように、データ値を保存する特定の強誘電体キャパシタのＱ_ｍａｘを決定する。Ｑ_ｍａｘは、強誘電体キャパシタを１つの方向に完全に分極された状態にリセットし、次いで強誘電体キャパシタが反対方向に完全に分極されるように分極が切り替えられる際に強誘電体キャパシタのプレート間を流れる電荷を測定することによって測定され得る。本ステップの終了時点で、強誘電体キャパシタが完全に分極されることに留意されたい。この分極状態を、以下の記述では下向き状態と称する。

【0042】

次に、４５２に示すように、ステップ４５０で決定された分数にＱ_ｍａｘの測定値を乗算することにより、強誘電体キャパシタに強制注入する電荷を決定する。最後に、ステップ４５２で決定された電荷を４５３に示すように強誘電体キャパシタに強制注入する。電荷は、電荷が強誘電体キャパシタの分極を減らすように強誘電体キャパシタのプレートに強制注入される。すなわち、電荷は、強誘電体キャパシタの分極を部分的に上向きに移動させる。

【0043】

ここで、図５を参照すると、メモリ内の特定の強誘電体キャパシタからデータ値を読み出すために用いる手順のフローチャートである。本手順は、４５４に示すように、注目する強誘電体キャパシタに現在保存されている電荷を測定することから開始される。以下により詳細に述べるように、電荷は、強誘電体キャパシタを完全分極下向き状態にリセットして、強誘電体キャパシタのプレート間を流れる電荷を測定することによって測定され得る。代替的に、保存される電荷は、強誘電体キャパシタを完全分極上向き状態にさせるために強誘電体キャパシタに印加する必要がある電荷を測定することによって測定され得る。

【0044】

次に、４５５に示すように強誘電体キャパシタのＱ_ｍａｘを測定する。これは、キャパシタを完全分極下向き状態から完全分極上向き状態にリセットし、次いで分極が完全分極下向き状態に反転した際にプレート間を流れる電荷を測定することによって実現され得る。最後に、データ値を、４５６に示すようにＱ_ｍａｘの測定値に対する測定電荷の比率を計算して、その割合を対応するデータ値に変換することによって決定する。特定の強誘電体キャパシタからデータ値を読み出し、次いで新たなデータ値を直ちに強誘電体キャパシタに保存する「読み出し／書き込み」動作において、読み出し動作からの強誘電体キャパシタのＱ_ｍａｘ値を後続の書き込み動作に使用できることに留意されたい。また、強誘電体キャパシタは、読み出し動作の終了時点で既に完全分極下向き状態にある。

【0045】

温度に伴う分極の百分率変化は、全ての状態で同じである。従って、電荷をＱ_ｍａｘに正規化することで、強誘電体キャパシタがプログラミングされた場合に時間の関数としての温度変化速度が「小さい」ことを条件として、異なる温度で実行される読み出しおよび書き込み動作から生じる変動が除去される。強誘電体キャパシタのプレート間を流れる電流は、誘電温度の変化速度の関数である。外部漏出経路が何ら存在しない場合、その電流は、図３に示す漏出レジスタ２３を通過しなければならない。漏出レジスタ２３を通してその電流を強制的に流すため、漏出レジスタ２３の両端の電圧を維持しなければならない。強誘電体キャパシタから放出された電荷がこの電圧を与える。その電圧が強誘電体キャパシタの抗電圧の顕著な割合である場合、強誘電体キャパシタの分極が変化し、強誘電体キャパシタから読み出した際にエラーが生じる。例えば、隣接データ状態の分極の差の半分よりも多く分極を移動させる電圧は、重大な問題を引き起こす。以下により詳細に述べるように、このような電圧増強は、強誘電体キャパシタが電荷を保存中であり、エラーを引き起こし得る温度変化に曝される場合、強誘電体キャパシタのプレート間に電流路を提供することによって回避できる。

【0046】

上述の手順は、所定の電荷を強誘電体キャパシタに強制注入して既知の中間分極状態にプログラミングできることに依存する。上述の米国特許は、既知の電荷を強誘電体キャパシタに強制注入するための詳細を提供する。ここで、図６を参照すると、本発明の一実施形態で用いる基本プログラミング原理が示されている。プログラムサイクルの最初に、強誘電体キャパシタ２５は、矢印で示すように下向きにプログラミングされる。これは、電流制限電流源２４を用いて誘電層を図に示す方向に完全に分極させる量だけ、プレート２７に対するプレート２６の電位を増大させることによって実現される。

【0047】

中間分極状態を設定するため、電流制限電流源２４は、強誘電体キャパシタ２５の両端に逆電位を印加するが、流れることができる電流が限られるため、分極を完全に反転させる時間は、非制限電流源を用いた場合に通常必要とされる時間よりも長くなる。本発明は、分極が完全に反転する前に処理が終了した場合、強誘電体キャパシタ２５が中間分極状態に留まるという認識に基づいている。従って、電流制限電流源２４が定電流源である場合、強誘電体キャパシタ２５の分極状態は、プログラミング時間の関数である。例えば、電流制限電流源２４がオンである時間を決定するタイマー２８を用いて入力値を中間分極状態に変換することができる。

【0048】

ここで、図７を参照すると、本発明の実施形態で利用できる別のプログラミング構成が示されている。本実施形態において、デジタル／アナログ変換器３２を用いて、スイッチ３６がデジタル／アナログ変換器３２を強誘電体キャパシタ３３に接続するために設定される際、入力値を強誘電体キャパシタ３３に印加される電圧に変換する。これにより、強誘電体キャパシタ３３に既知の電荷が残る。強誘電体キャパシタ３３が帯電した後、スイッチ３６を用いて、強誘電体キャパシタ３３を既にリセットされている強誘電体キャパシタ３１に接続する。強誘電体キャパシタ３３からの電荷は、次いで、強誘電体キャパシタ３１に流入する。切替前の強誘電体キャパシタ３３の電圧をＶ_１と表記し、切替後の導線３４の電圧をＶ_２と表記する。従って、強誘電体キャパシタ３１へ転送された電荷は、Ｃ（Ｖ_１−Ｖ_２）であり、ここで、Ｃは、強誘電体キャパシタ３３の静電容量である。Ｖ_１＞＞Ｖ_２である場合、転送された電荷は、線形デジタル／アナログ変換器の入力値に比例する。何れの場合も、入力状態を転送された電荷量にマッピングする較正曲線が得られる。代替的に、デジタル／アナログ変換器３２は、非線形伝達関数を用いてＶ_２を補償することができる。

【0049】

図６に示す電流制限電流源２４とタイマー２８との組み合わせ、または図７に示すデジタル／アナログ変換器３２と、スイッチ３６と、強誘電体キャパシタ３３との組み合わせの各々は、既知の電荷をデータ値によって決定された強誘電体キャパシタへ転送する「電荷源」と見なすことができることに留意されたい。転送される電荷量は、電荷が最大電荷Ｑ_ｍａｘ未満であることを条件として、注目する強誘電体キャパシタのヒステリシス曲線および飽和電圧から独立している。Ｑ_ｍａｘ値が僅かに異なり、および／またはヒステリシス曲線が僅かに異なる２つの別々の強誘電体キャパシタを考える。電荷Ｑが各々のキャパシタに強制注入された場合、キャパシタは、たとえこれらの強誘電体キャパシタが同一電荷を保存しても、強誘電体キャパシタの特性の差からその各ヒステリシス曲線上での座標が僅かに異なる。従って、固定電荷を転送することと、保存するデータ値に対応する電圧で強誘電体キャパシタをプログラミングすることとは均等でない。

【0050】

ここで、図８を参照すると、強誘電体キャパシタに保存された電荷を読み出す簡素化された回路が示されている。記述の都合上、強誘電体キャパシタ４３は、実線矢印４６で示すように上向き分極にリセットされたと仮定する。データは、従って、破線矢印の方向に分極を減少させた電荷を保存することによって強誘電体キャパシタ４３に保存された。読み出し回路の目的は、保存された電荷の単調関数である読み出し電圧を印加することにより、強誘電体キャパシタ４３が再び上向き状態にリセットされた際の電荷を測定することである。

【0051】

読み出し動作は、線形キャパシタ４２が電位Ｖ＋に帯電されるようにスイッチ４１が開いており、スイッチ４４が閉じた状態から開始される。線形キャパシタ４２が帯電された後、スイッチ４４が開き、スイッチ４１が閉じる。最初に、強誘電体キャパシタ４３は、強誘電体キャパシタの両端に電位Ｖ＋を有する。Ｖ＋が十分に高い場合、強誘電体キャパシタ４３は、上向き状態にリセットされ、強誘電体キャパシタ４３に保存された電荷Ｑが線形キャパシタ４２の方へ移動することにより、線形キャパシタ４２の電位をＱ／Ｃに等しい量だけ下げる。ここで、Ｃは、線形キャパシタ４２の静電容量である。従って、導線４７の電圧は、強誘電体キャパシタ４３に保存された電荷の関数である。この読み出しスキームが、強誘電体キャパシタ４３に保存され得る電荷の全範囲にわたって動作するには、Ｖ＋がＱ_ｍａｘ／Ｃ＋Ｖｓより大きくなければならない。ここで、Ｖｓは、強誘電体キャパシタ４３を完全にリセットするのに必要な電位である。読み出し動作の終了時点で強誘電体キャパシタ４３が上向き状態にリセットされることにも留意されたい。

【0052】

図８に示す回路は、図９に示すように、Ｖ＋電源が、本発明の別の実施形態による簡素化された読み出し回路であるＶ−電源で代替された場合に第２の読み出しスキームを実行するために用いることもできる。この読み出し回路は、図８に関して上で述べたものと同様に動作する。最初に、線形キャパシタ４２を帯電させるため、スイッチ４４が閉じているのに対し、スイッチ４１が開いている。次いで、スイッチ４４が開き、続いてスイッチ４１が閉じる。電位は、強誘電体キャパシタ４３を完全に下向きに分極させるのに十分である。これを実現するのに必要な電荷が線形キャパシタ４２から提供される。従って、スイッチ４１が閉じる前後での導線４７の電圧の差は、強誘電体キャパシタ４３の分極を部分分極状態から完全下向き状態に遷移させるのに必要な電荷の測定値である。本スキームにおいて、強誘電体キャパシタ４３は、再プログラミングする前に上向き分極にリセットされなければならない。

【0053】

上述の手順は、図３に示す線形キャパシタ２２の静電容量が無視できる程度と仮定する。理想的な強誘電体キャパシタと区別するために、以下の記述では線形キャパシタ２２を線形キャパシタと称する。強誘電体キャパシタのプレートの両端に電圧が印加される場合、ある程度の電荷が線形キャパシタに保存される。この電荷は、電圧差によって線形キャパシタに保持される。電圧が除去された場合、電荷は、何れかの漏出経路を通って消失し、強誘電体キャパシタに保存された残留電荷のみが残る。文脈が別途指示しない限り、本明細書が、強誘電体キャパシタに保存される電荷に言及する場合、注目する電荷は、残留電荷である。

【0054】

ここで、図１２を参照すると、図７に示すプログラム装置と共に寄生線形キャパシタが明示的に示されている。この場合、線形静電容量は、無視できる程度ではないと仮定しており、従って、強誘電体キャパシタ３３から強誘電体キャパシタ３１に転送された電荷の一部は、強誘電体内ではなく、理想的な強誘電体キャパシタ３３に付随する線形キャパシタ２２に存在する。強誘電体キャパシタ内の残留分極によって拘束される実際の電荷を決定するには、線形キャパシタ２２に残った電荷量を決定しなければならない。スイッチ３６が導線３４に接続された後に強誘電体キャパシタ３３に残留電圧が存在すれば、線形キャパシタ２２に保存された電荷が存在する。電荷量は、導線３４の電圧に線形キャパシタ２２の静電容量を乗算した値である。しかし、この時点での線形キャパシタ２２の静電容量は、未知である。線形キャパシタ２２の静電容量Ｃ_Ｌを決定するため、強誘電体キャパシタ３３を導線３４から分離して接地点に短絡させる。次いで、強誘電体キャパシタ３３を導線３４に再接続する。線形キャパシタ２２に保存された電荷の一部が強誘電体キャパシタ３３へ転送されるため、ここで、強誘電体キャパシタ３３が新たな電位Ｖ_３である。次いで、線形キャパシタ２２の静電容量をＣ_Ｌ＝Ｃ＊Ｖ_３／（Ｖ_２−Ｖ_３）から決定することができる。ここで、Ｃは、強誘電体キャパシタ３３の静電容量である。従って、強誘電体材料に保存された電荷は、Ｃ（Ｖ_１−Ｖ_２）−Ｃ_Ｌ＊Ｖ_２である。次いで、この電荷を用いて、強誘電体キャパシタ内の電荷を所望のレベルにするのに必要な任意の追加電荷を決定することができる。

【0055】

強誘電体キャパシタに付随する寄生線形キャパシタも、強誘電体キャパシタから読み出される電荷にエラーを生じさせる恐れがある。ここで、図１３を参照すると、線形キャパシタ２２として明示的に示す強誘電体キャパシタ４３に付随する寄生線形キャパシタと共に図８に示す読み出スキームが示されている。図８に関して記述した読み出スキームにおいて、線形キャパシタ４２は、Ｖ＋に帯電され、次いでスイッチ４１を閉じることによって強誘電体キャパシタ４３に接続される。強誘電体キャパシタ４３に保存された電荷は、次いで、線形キャパシタ４２へ移動して導線４７の電圧をＶ_２に下げる。しかし、スイッチ４１が閉じられた場合、線形キャパシタ２２がここで線形キャパシタ４２と平行であるため、線形キャパシタ４２の静電容量は、Ｃ_Ｌだけ増大する。従って、強誘電体キャパシタ４３から移動する電荷は、（Ｃ_４２＋Ｃ_Ｌ）ΔＶである。ここで、Ｃ_４２は、線形キャパシタ４２の静電容量であり、ΔＶは、スイッチ４１が閉じたときの導線４７の電圧の変化である。従って、Ｃ_Ｌが静電容量の有意な割合であれば、再びＣ_Ｌの推定値が正しい電荷量に達する必要がある。

【0056】

Ｃ_Ｌの測定値は、書き込み動作に関して上で述べたものと同様の手順を用いて得られる。線形キャパシタ４２が事前帯電された後、強誘電体キャパシタ４３が導線４７に接続されると、残留分極に付随する全電荷が強誘電体キャパシタ４３から除去され、強誘電体キャパシタ４３は、完全分極上向き状態にリセットされる。従って、スイッチ４１が開くと、強誘電体キャパシタ４３に残っている電荷があれば線形キャパシタ４２に保存される。線形キャパシタ４２が短絡してスイッチ４１が再び閉じると、線形キャパシタ４２に保存される電荷の一部が線形キャパシタ４２へ流れ、導線４７の電圧は、新たな何らかの電圧（Ｖ_３）へ上昇する。次いで、Ｃ_ＬをＣ_Ｌ＝Ｖ_３Ｃ４２／（Ｖ_２−Ｖ_３）から計算することができる。

【0057】

同様の手順を用いて、強誘電体キャパシタからの読み出しおよび書き込みを行うために定電流源を用いる実施形態における寄生線形静電容量を補正することができる。ここで、図１５を参照すると、強誘電体キャパシタからの読み出しおよび書き込みを行うために定電流源を用いる本発明の実施形態が示されている。図１５に示す実施形態において、強誘電体キャパシタ２５に付随する寄生線形キャパシタを明示的に示す。データ値の読み出しおよび書き込みは、共に強誘電体キャパシタ２５のＱ_ｍａｘに関する知識を必要とする。Ｑ_ｍａｘは、強誘電体キャパシタ２５を完全分極状態にリセットし、次いで強誘電体キャパシタ２５が逆向きの完全分極状態に切り替えられる際に強誘電体キャパシタ２５から流れる電荷を測定することによって決定される。Ｑ_ｍａｘを測定するため、読み出し／書き込み回路４０１は、最初に、強誘電体キャパシタ２５の隣の矢印で示すように、強誘電体キャパシタの分極を完全分極下向き状態に設定する導線４０２に電位を印加する。線形キャパシタ２２に保存された電荷に起因して強誘電体キャパシタ２５の両端に電圧が存在すれば、スイッチ４０７を閉じて強誘電体キャパシタ２５のプレート同士を短絡させることによって除去される。次いで、強誘電体キャパシタ２５の分極を逆向きの完全分極状態に反転させるのに必要な電荷は、スイッチ４０３を閉じて、電流制限電流源２４を用いて強誘電体キャパシタ２５内の電荷を測定することによって決定される。この動作中、スイッチ４０４、４０７は、開いたままである。強誘電体キャパシタ２５が完全に分極されると、強誘電体キャパシタ２５に追加的に電荷を保存することができないため、強誘電体キャパシタ２５が完全に分極されると、電荷の唯一の出口が線形キャパシタ２２であることから、導線４０２の電圧は、急激に上昇し始める。この時点で、強誘電体キャパシタ２５および線形キャパシタ２２に伝送された電荷は、既知の電流および帯電時間から決定される。次に、線形キャパシタ２２に保存された電荷は、スイッチ４０３を開き、導線４０２の電圧を読み取り、次いで既知の「共有」キャパシタ４０８を線形キャパシタ２２と並列に配置するスイッチ４０４を閉じることによって決定される。導線４０２の電圧は、現時点でより大きいキャパシタ（すなわちキャパシタ２２および４０８の静電容量の和）に保存される電荷に起因して低下する。電圧の変化から、線形キャパシタ２２の静電容量Ｃ_Ｌは、上で述べたものと同様に決定することができる。その静電容量が与えられると、強誘電体キャパシタ２５および線形キャパシタ２２の組み合わせに挿入された既に測定済みの電荷からＱ_ｍａｘの値を決定することができる。

【0058】

データは、強誘電体キャパシタ２５を完全に上向きに分極させるために強誘電体キャパシタ２５に追加すべき電荷を決定することによって強誘電体キャパシタ２５から読み出すことができる。この電荷は、現在保存されている電荷とＱ_ｍａｘとの差である。従って、Ｑ_ｍａｘが与えられると、強誘電体キャパシタ２５に保存される電荷を決定することができる。強誘電体キャパシタ２５を完全に分極させる電荷を測定する手順は、電流制限電流源２４を介して電荷を追加する前に強誘電体キャパシタ２５の分極が変更されない点以外には、Ｑ_ｍａｘを決定する上述の手順と基本的に同一である。

【0059】

上述の例において、Ｃ_Ｌは、メモリアレイ内の各強誘電性キャパシタについて各読み出しおよび書き込み動作で計算される。しかし、Ｃ_Ｌを補正する必要性は、強誘電体キャパシタに保存されるレベルの個数と、読み出しおよび書き込み動作中に寄生線形キャパシタに保存される電荷量とに依存する。また、各読み出しおよび書き込みでＣ_Ｌを計算する必要性は、メモリアレイ全体にわたるＣ_Ｌの変動性の程度および温度に依存する。Ｃ_Ｌは、強誘電体キャパシタにプログラミングされる電荷および強誘電体キャパシタから読み出される電荷にエラーを生じさせる。連続的な分極状態は、各状態について保存された電荷によって特徴付けられる。電荷エラーが連続的な状態間での電荷の差と比較して小さい場合、更なる補正は不要である。本発明の一態様において、エラーが、連続的なレベル間で保存された電荷の差の０．２５倍未満である場合、エラーは、小さいと考えられる。

【0060】

最も簡単な場合、Ｃ_Ｌが全ての強誘電体キャパシタに対してゼロであると仮定する。これが特定のメモリ設計におけるエラーにつながる場合、次の補正レベルは、アレイが製造された時点でのアレイ内の各強誘電体キャパシタに対するＣ_Ｌを測定して、平均Ｃ_Ｌ値をアレイ較正の一部として保存することであろう。この場合、エラーは、アレイにわたるＣ_Ｌの変動性および温度によって決定される。結果的に生じたエラーが依然として大き過ぎる場合、各読み出しおよび書き込み動作でＣ_Ｌを測定する実施形態を用いることができる。

【0061】

ここで、図１０を参照すると、本発明によるアナログ強誘電体メモリの一実施形態が示されている。強誘電体メモリ５０は、複数の行および列に編成された複数の強誘電体メモリセルを含む。典型的な強誘電体メモリセルに５１とラベル付けする。各強誘電体メモリセルは、強誘電体キャパシタ５２およびインターフェース回路５３を含む。１行内の全ての強誘電体メモリセルは、読み出しおよび書き込み動作中に並列処理される。処理対象の行は、読み出しおよび書き込み中に行処理動作を順序付けるための導体も含む複数の行選択バス５４を動作させる行選択回路５６によって選択される。所与の列内の各強誘電体メモリセルは、５８および５９に示す２列のバスに接続される。列バス５９を用いて、処理対象の強誘電体メモリセル内の強誘電体キャパシタに保存されるデータを読み出し、列バス５８を用いて強誘電体キャパシタを新たなアナログ値でプログラミングする。各強誘電体キャパシタは、Ｎ状態（Ｎ＞２）の１つにプログラミングすることができる。処理中の行内の強誘電体キャパシタの状態は、その強誘電体キャパシタに保存された電荷量を示す列バス５８上の信号を生成することによって確認される。この状態は、回路６２を用いて読み出される。処理中の行内の強誘電体キャパシタの状態は、書き込み回路６１を介して、そのセルに接続された列バス５９に信号を印加することによって設定される。信号は、強誘電体メモリセルに保存する値に関する所定の電荷量をその強誘電体メモリセル内の強誘電体キャパシタに保存させる。

【0062】

行から読み出されたデータは、行バッファ５５に保存される。本発明の一態様において、データは、対応する強誘電体キャパシタに保存される電荷を表すアナログ信号からデジタル値に変換される。読み出し処理が破壊的であるため、データを一切変更しない場合でも書き込み動作によってこのデータを行に書き戻す必要がある。変更する場合、行内の強誘電体メモリセルがリセットされた後に変更が行バッファ５５に入力される。行バッファ５５内のデータは、次いで、対応する強誘電体キャパシタに保存される電荷に変換される。

【0063】

読み出しおよび書き込み動作は、アドレス（ＡＤＤＲ）、動作コード（ＯＰＣＯＤＥ）およびアドレスで指定される強誘電体メモリセルに書き込むデータを受信するコントローラ５７を用いる。指定されたアドレスからのデータは、データ導線に出力される。行選択回路５６は、適当な信号をアドレスによって指定された行選択バスに印加する。

【0064】

強誘電体メモリ５０は、メモリセルの各列について２列のバスを読み出し用に１つおよび書き込み用に１つ含む。本構成は、詳細な実施形態の以下の記述を簡潔にするものである。しかし、１列のバスのみを要する実施形態も考えられる。

【0065】

ここで、図１１を参照すると、書き込み動作中に強誘電体キャパシタに保存された電荷量を測定することによってデータを読み出す、上述の保存スキームを用いる本発明による強誘電体メモリの一実施形態が示されている。記述を簡潔にするために、強誘電体メモリ７０内の１つの強誘電体メモリセルのみを示す。４本の行導線Ｒ１〜Ｒ４は、強誘電体メモリセル３１０が位置するメモリセルの行に対応する行バスの一部である。

【0066】

読み出しおよび書き込み動作は共に、読み出しまたは書き込み時点での強誘電体キャパシタ８２のＱ_ｍａｘに関する知識を必要とする。書き込み動作において、強誘電体キャパシタ８２に保存されたデータは、既に読み出されるであろう。従って、強誘電体キャパシタ８２のＱ_ｍａｘは、強誘電体キャパシタ８２を完下向き状態にプログラミングし、次いで強誘電体キャパシタ８２を上向き状態に完全に分極させる電圧が強誘電体キャパシタ８２に印加された際に放出される電荷を測定するように読み出し回路７４に要求することによって測定することができる。この動作により、強誘電体キャパシタ８２は、完全上向き状態に分極される。書き込み動作において、Ｑ_ｍａｘの値は、書き込み回路７５に伝送され、この回路は、次いで、受信したデータ値および強誘電体キャパシタ８２に保存するデータ状態の最大個数から、強誘電体キャパシタ８２をプログラミングするのに必要な電荷を計算する。ゲート８４を導電状態に、かつゲート８６を非導電状態にすることにより、強誘電体メモリセル３１０に値が書き込まれる。キャパシタ７７は、次いで、書き込まれているデータに対応する値を有する電荷を、書き込み回路７５によってゲート７６が導電状態になった際に強誘電体キャパシタ８２へ転送させる電位に帯電される。キャパシタ７７の電圧は、Ｖ_２を、書き込まれるデータ値に依存する量だけ下回る。強誘電体キャパシタ８２がゲート８４を介して書き込み導線７３に接続された場合、上部プレートの電位は、Ｖ_２に保たれた底部プレートよりも低く、従って、書き込み動作は、リセット動作によって生じる分極の一部を反転させる。

【0067】

読み出し動作において、Ｑ_ｍａｘの決定は、強誘電体キャパシタ８２に現在保存されている電荷が決定された後に行わなければならない。データは、ゲート８８によって読み出し線７２に接続された読み出し回路７４による３段階処理で強誘電体メモリセル３１０から読み出される。最初に、キャパシタ８３は、ゲート８６によって強誘電体キャパシタ８２から絶縁されている間にＶ_１に帯電される。ゲート８５を用いてキャパシタ８３をＶ_１に接続する。ここで、Ｖ_１は、Ｖ_２よりも、最大設計電荷をキャパシタ８３へ転送させても依然としてキャパシタ８３の上部プレートをＶ_２よりも高い電圧に維持できる量だけ大きい。キャパシタ８３の最終的な電圧は、ソースフォロア８７によって増幅されて、読み出し回路７４内のキャパシタに電圧を保存する読み出し回路７４によって読み出される。次に、ゲート８４がオフになってゲート８６が導電状態になり、強誘電体キャパシタ８２の両端でキャパシタ８３に電圧を印加する。これにより、強誘電体キャパシタ８２がリセットされ、強誘電体キャパシタ８２に保存される電荷を放出させることにより、ソースフォロア８７のゲートでの電圧が下がる。この電圧は、次いで、読み出し回路７４によって読み出され、以前に保存された電圧から差し引かれて、強誘電体キャパシタ８２から放出された電荷を示す電圧差に到達する。最後に、Ｑ_ｍａｘが決定される。強誘電体キャパシタ８２は、再び完全分極下向き状態にプログラミングされ、読み出し処理が繰り返されてＱ_ｍａｘを決定する。次いで、最初の２段階で測定されたＱに対するＱ_ｍａｘの比率がデジタル化されて出力データが得られる。

【0068】

上述のように、強誘電体メモリの動作中および強誘電体メモリに通電されていない期間に急速な温度変動が予想される場合、強誘電体キャパシタに現れる焦電効果により、これらの温度変動中に強誘電体キャパシタのプレート間で生じ得る電圧を制限することが有利である。本発明の一態様において、強誘電体メモリセル３１０に電圧が印加されない場合に強誘電体キャパシタ８２の両端の電圧を制限するため、任意選択的な短絡回路８９が強誘電体キャパシタ８２のプレート間に接続される。

【0069】

上述の例示的な短絡回路において、短絡回路８９内の各トランジスタは、通常、導電状態にあるが、トランジスタのゲートの両端に正電圧が印加されるとオフになる。強誘電体メモリセル３１０が選択された場合、通電状態での動作中、導線８９ａの電圧は、Ｖ_２を中心として上下に変動し得る。電圧がＶ_２を超えた場合、１つのトランジスタがオフになる。Ｖ_２よりも下がった場合、他のトランジスタがオフになる。従って、強誘電体キャパシタ８２のプレート同士は、読み出しおよび書き込み動作中に短絡しない。電力が遮断された場合、Ｖ_２電力線およびＲ１は、０ボルトになり、従って３つのトランジスタが全て導電状態になり、保存データ値を変えるのに十分な電圧が温度変化によって強誘電体キャパシタ８２の両端に誘導されることを防止するためにプレート同士が短絡する。

【0070】

典型的に、本発明によるメモリの読み出しおよび書き込み時間は、温度変化が発生する時間よりもはるかに短い。この場合、短絡回路８９は、適当なサイズのレジスタで代替することができる。レジスタは、読み出しおよび書き込み時間と比較して大きいＲＣ時定数を有すること必要となるであろう。ここで、静電容量は、強誘電体キャパシタ８２の寄生静電容量である。レジスタは、強誘電体キャパシタ８２から流れる電荷が、強誘電体キャパシタ８２に保存されるデータ値を変更するのに十分な電圧をレジスタの両端に生じさせることなく、強誘電体キャパシタ８２の反対側のプレートへ移動できる程度に十分に小さいことが必要となるであろう。

【0071】

上述のように、温度が変動する間に乱されるデータに関する問題は、強誘電体キャパシタの温度変化の速度に依存する。温度変化の速度を制限できる場合、データ変更に付随する問題を大幅に軽減することができる。典型的に、最も懸念される温度変化は、気温の変動である。強誘電体キャパシタの温度変化の速度は、メモリ回路の熱質量に依存する。熱質量が十分に大きいかまたは熱抵抗体層がメモリ回路を環境から分離する場合、非通電回路の温度が変動し得る速度を、任意の所与のメモリ設計によるデータを乱す速度未満に保つことができる。ここで、図１４を参照すると、メモリの温度が変化し得る速度を低下させるようにパッケージされた本発明の一実施形態によるメモリの断面図である。メモリ回路３０１が層３０２および３０３間に挟まれている。一実施形態において、層３０３、３０２は、メモリ回路３０１から外部環境へ熱を流出させながら、メモリ回路３０１の温度変化の速度を低下させるのに十分な熱質量を有する熱導体である。本実施形態により、層３０２、３０３がヒートシンクとして作用するため、温度変化の速度を制限しながら、通電状態での動作中にメモリ回路３０１で生じた熱を逃がすことができる。ここで、メモリ回路３０１または層３０２、３０３は、メモリ回路３０１内での短絡を防止する絶縁層を含むと仮定する。

【0072】

別の実施形態において、層３０２、３０３は、メモリ回路３０１に通電されていない期間中、温度変化の速度を制限するのに十分な熱抵抗を提供する熱絶縁体である。

【0073】

読み出しおよび書き込み機能を別々の要素に分割するメモリシステムも考えられることに留意されたい。システムは、３つの要素、すなわち書き込み装置、強誘電体キャパシタを含むメモリモジュールおよび読み出し装置を含み得る。着脱可能なメモリモジュールは、プログラミングのために書き込み装置にプラグインするように適合される。従って、着脱可能なモジュールは、取り外されて、読み出しのため読み出し装置に移設される。この種のシステムは、多数の書き込みステーションがある期間にわたりデータを蓄積する状況に適合される。書き込みモジュールは、次いで、データを読み出してそのデータを処理する処理システムの一部である共通の読み出しステーションへ送られる。

【0074】

上述の実施形態は、強誘電体キャパシタの誘電体の分極方向を記述するための用語「上向き」および「下向き」を用いる。しかし、これらは、地球とは無関係の単に便利なラベルに過ぎないことを理解されたい。

【0075】

本発明の上述の実施形態は、本発明の各種の態様を示すために提供されている。しかし、異なる特定の実施形態で示す本発明の異なる態様を組み合わせて、本発明の他の実施形態を提供できることを理解されたい。また、上の記述および添付図面から、本発明に対する各種の変更形態が明らかになるであろう。従って、本発明は、以下の請求項によってのみ限定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】