特許 6965222 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6965222

(24)【登録日】2021年10月22日

(45)【発行日】2021年11月10日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/027 20060101AFI20211028BHJP

   H01L 21/3205 20060101ALI20211028BHJP

   H01L 21/768 20060101ALI20211028BHJP

   H01L 23/522 20060101ALI20211028BHJP

   G03F 7/20 20060101ALI20211028BHJP

   H01L 27/00 20060101ALI20211028BHJP

   H01L 25/065 20060101ALI20211028BHJP

   H01L 25/07 20060101ALI20211028BHJP

   H01L 25/18 20060101ALI20211028BHJP

【ＦＩ】

   H01L21/30 541W

   H01L21/88 S

   H01L21/30 541D

   G03F7/20 504

   H01L27/00 301B

   H01L25/08 B

【請求項の数】12

【全頁数】15

(21)【出願番号】特願2018-173109(P2018-173109)

(22)【出願日】2018年9月14日

(65)【公開番号】特開2020-47667(P2020-47667A)

(43)【公開日】2020年3月26日

【審査請求日】2020年7月3日

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】東 和幸

(72)【発明者】

【氏名】香西 昌平

【審査官】 田中 秀直

(56)【参考文献】

【文献】 特表２０１３−５０８９９１（ＪＰ，Ａ）

【文献】 特開２００８−２３５５７１（ＪＰ，Ａ）

【文献】 特開２０１２−０７９４７５（ＪＰ，Ａ）

【文献】 特開２００８−０４１８７０（ＪＰ，Ａ）

【文献】 特開２００２−２１７０８９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０３Ｆ ７／２０

Ｈ０１Ｌ ２１／０２７

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２７／００

Ｈ０１Ｌ ２５／０６５

(57)【特許請求の範囲】

【請求項1】

電位が固定された第１の基板領域を有する第１の半導体層と、
電位が固定された第２の基板領域を有する第２の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に設けられ、前記第１の半導体層から前記第２の半導体層に向かう第１の方向に積層された複数の第１の導電層を有する第１の多層配線層と、
前記第１の多層配線層と前記第２の半導体層との間に設けられ、前記第１の方向に積層された複数の第２の導電層を有する第２の多層配線層と、
前記第１の半導体層の中の第１の不純物領域を有する第１のトランジスタと、
前記第２の半導体層の中の第２の不純物領域を有する第２のトランジスタと、
前記第１の半導体層、前記第１の多層配線層、前記第２の多層配線層、及び、前記第２の半導体層を貫通する第１の孔と、
前記第１の半導体層、前記第１の多層配線層、前記第２の多層配線層、及び、前記第２の半導体層を貫通する第２の孔と、
前記第１の多層配線層の中に設けられた第１の電極と、
前記第１の多層配線層の中に設けられ、前記第１の孔を間に挟んで前記第１の電極に対向する第２の電極と、
を備える半導体装置。

【請求項2】

前記第１の電極は前記第１の導電層を含む積層構造を有し、
前記第２の電極は前記第１の導電層を含む積層構造を有する請求項１記載の半導体装置。

【請求項3】

前記第１の電極は、前記第１の半導体層に電気的に接続される請求項１又は請求項２記載の半導体装置。

【請求項4】

前記第２の電極は、前記第１の不純物領域に電気的に接続される請求項１ないし請求項３いずれか一項記載の半導体装置。

【請求項5】

前記第２の多層配線層の中に設けられ、前記第１の電極に電気的に接続された第３の電極と、
前記第２の多層配線層の中に設けられ、前記第２の電極に電気的に接続され、前記第１の孔を間に挟んで前記第３の電極に対向する第４の電極と、
を更に備える請求項１ないし請求項４いずれか一項記載の半導体装置。

【請求項6】

前記第３の電極は前記第２の導電層を含む積層構造を有し、
前記第４の電極は前記第２の導電層を含む積層構造を有する請求項５記載の半導体装置。

【請求項7】

前記第３の電極は前記第２の半導体層に電気的に接続される請求項５又は請求項６記載の半導体装置。

【請求項8】

前記第１の多層配線層の中に設けられた第５の電極と、
前記第１の多層配線層の中に設けられ、前記第２の孔を間に挟んで前記第５の電極に対向する第６の電極と、
前記第２の多層配線層の中に設けられ、前記第５の電極に電気的に接続された第７の電極と、
前記第２の多層配線層の中に設けられ、前記第６の電極に電気的に接続され、前記第２の孔を間に挟んで前記第７の電極に対向する第８の電極と、
を更に備える請求項５ないし請求項７いずれか一項記載の半導体装置。

【請求項9】

前記第５の電極は、前記第１の半導体層に電気的に接続される請求項８記載の半導体装置。

【請求項10】

前記第８の電極は、前記第２の不純物領域に電気的に接続される請求項８又は請求項９記載の半導体装置。

【請求項11】

前記第１の電極及び前記第２の電極は、前記第１の孔の側面に露出する請求項１ないし請求項１０いずれか一項記載の半導体装置。

【請求項12】

前記第１の基板領域及び前記第２の基板領域の電位は、グラウンド電位である請求項１ないし請求項１１いずれか一項記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

マルチビーム方式の電子ビーム描画装置では、複数の電子ビームを試料に同時に照射する。複数の電子ビームの試料への照射と非照射を個別に制御するために、ブランキングアパーチャアレイ（ＢＡＡ）が用いられる。ＢＡＡの半導体層には、複数の電子線ビームを通過させるための貫通孔が複数設けられる。各々の貫通孔が１対の電極を有し、電極間に発生する電界により各々の電子ビームを独立して偏向する。

【0003】

例えば、電子ビームの本数が増加すると、貫通孔の配置ピッチを短くすることが要求される。しかし、貫通孔の配置ピッチが短くなると、隣り合う貫通孔の電極によって発生する電界の影響で電子ビームの偏向精度が低くなる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１２−７９４７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、電子ビームの偏向精度を向上させる半導体装置を提供することにある。

【課題を解決するための手段】

【0006】

本発明の一態様の半導体装置は、電位が固定された第１の基板領域を有する第１の半導体層と、電位が固定された第２の基板領域を有する第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられ、前記第１の半導体層から前記第２の半導体層に向かう第１の方向に積層された複数の第１の導電層を有する第１の多層配線層と、前記第１の多層配線層と前記第２の半導体層との間に設けられ、前記第１の方向に積層された複数の第２の導電層を有する第２の多層配線層と、前記第１の半導体層の中の第１の不純物領域とを有する第１のトランジスタと、前記第２の半導体層の中の第２の不純物領域と、を有する第２のトランジスタと、前記第１の半導体層、前記第１の多層配線層、前記第２の多層配線層、及び、前記第２の半導体層を貫通する第１の孔と、前記第１の半導体層、前記第１の多層配線層、前記第２の多層配線層、及び、前記第２の半導体層を貫通する第２の孔と、前記第１の多層配線層の中に設けられた第１の電極と、前記第１の多層配線層の中に設けられ、前記第１の孔を間に挟んで前記第１の電極に対向する第２の電極と、を備える。

【図面の簡単な説明】

【0007】

【図1】第１の実施形態の半導体装置の模式図。

【図2】第１の実施形態の半導体装置の一部の拡大模式断面図。

【図3】第１の実施形態の半導体装置の製造途中の模式断面図。

【図4】第１の実施形態の半導体装置の製造途中の模式断面図。

【図5】第１の実施形態の半導体装置の製造途中の模式断面図。

【図6】第１の実施形態の半導体装置の製造途中の模式断面図。

【図7】第１の実施形態の半導体装置の製造途中の模式断面図。

【図8】第１の実施形態の半導体装置の製造途中の模式断面図。

【図9】第１の実施形態の半導体装置の作用の説明図。

【図10】第２の実施形態の半導体装置の一部の拡大模式断面図。

【発明を実施するための形態】

【0008】

本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。

【0009】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0010】

（第１の実施形態）
第１の実施形態の半導体装置は、第１の半導体層と、第２の半導体層と、第１の半導体層と第２の半導体層との間に設けられ、第１の半導体層から第２の半導体層に向かう第１の方向に積層された複数の第１の導電層を有する第１の多層配線層と、第１の多層配線層と第２の半導体層との間に設けられ、第１の方向に積層された複数の第２の導電層を有する第２の多層配線層と、第１のゲート電極と、第１の半導体層の中の第１の不純物領域とを有する第１のトランジスタと、第２のゲート電極と、第２の半導体層の中の第２の不純物領域と、を有する第２のトランジスタと、第１の半導体層、第１の多層配線層、第２の多層配線層、及び、第２の半導体層を貫通する第１の孔と、第１の半導体層、第１の多層配線層、第２の多層配線層、及び、第２の半導体層を貫通する第２の孔と、第１の多層配線層の中に設けられた第１の電極と、第１の多層配線層の中に設けられ、第１の孔を間に挟んで第１の電極に対向する第２の電極と、を備える。

【0011】

図１は、第１の実施形態の半導体装置の模式図である。図１（ａ）は上面図、図１（ｂ）は断面図である。図１（ｂ）は、図１（ａ）のＡＡ’断面図である。

【0012】

第１の実施形態の半導体装置は、例えば、マルチビーム方式の電子ビーム描画装置に用いられるＢＡＡ１００である。マルチビーム方式の電子ビーム描画装置は、複数の電子ビームを用いて試料にパターンを描画する。

【0013】

ＢＡＡ１００は、複数の電子ビームの各々を個別に偏向する機能を備える。例えば、ＢＡＡ１００と電子ビームを遮蔽するアパーチャとを組み合わせることによって、各々の電子ビームの試料への照射と非照射を独立に制御することができる。

【0014】

図１に示すようにＢＡＡ１００は、中央部に複数の貫通孔１０１を有する。貫通孔１０１のそれぞれを、電子ビームが通過する。図１（ａ）では、横１１個、縦１１個の計１２１個の貫通孔１０１がアレイ状に配置される場合を例示している。しかし、貫通孔１０１の個数及び配置の形状は、上記形態に限定されるものではない。

【0015】

貫通孔１０１の径は、例えば、３μｍ以上２０μｍ以下である。貫通孔１０１の配置ピッチは、例えば、２０μｍ以上４０μｍ以下である。

【0016】

ＢＡＡ１００の上面には、電極パッド１０２が設けられる。電極パッド１０２は、ＢＡＡ１００に外部から電圧を印加するために設けられる。電極パッド１０２は、例えば、図示しないＢＡＡ１００の制御回路や偏向制御用の電極に電気的に接続される。

【0017】

図２は、第１の実施形態の半導体装置の一部の拡大模式断面図である。図２は、２個の貫通孔１０１の断面を含む。

【0018】

ＢＡＡ１００は、第１の半導体層１０、第２の半導体層２０、第１の多層配線層３０、第２の多層配線層４０、第１のトランジスタＴＲ１、第２のトランジスタＴＲ２を備える。ＢＡＡ１００は、第１の電極Ｅ１、第２の電極Ｅ２，第３の電極Ｅ３、第４の電極Ｅ４，第５の電極Ｅ５、第６の電極Ｅ６、第７の電極Ｅ７、第８の電極Ｅ８を備える。また、ＢＡＡ１００は、第１の貫通孔１０１ａ（第１の孔）、第２の貫通孔１０１ｂ（第２の孔）を有する。

【0019】

第１の半導体層１０は、ｐ型の第１の基板領域１１、ｎ^＋型の第１のソース・ドレイン領域１２（第１の不純物領域）、ｐ^＋型の第１のコンタクト領域１３を有する。第２の半導体層２０は、ｐ型の第２の基板領域２１、ｎ^＋型の第２のソース・ドレイン領域２２（第２の不純物領域）、ｐ^＋型の第２のコンタクト領域２３を有する。

【0020】

第１の多層配線層３０は、第１の導電層３１、第１のゲート電極３２、第１のコンタクトプラグ３３、第１の接続パッド３４、第１の層間絶縁層３５を有する。第２の多層配線層４０は、第２の導電層４１、第２のゲート電極４２、第２のコンタクトプラグ４３、第２の接続パッド４４、第２の層間絶縁層４５を有する。

【0021】

第１の半導体層１０は、例えば、単結晶シリコンである。ｐ型の第１の基板領域１１は、ｐ型不純物を含むシリコンである。ｎ^＋型の第１のソース・ドレイン領域１２はｎ型不純物を含むシリコンである。ｐ^＋型の第１のコンタクト領域１３は、ｐ型不純物を含むシリコンである。

【0022】

第１の半導体層１０の電位は、例えば、グラウンド電位である。ｐ型の第１の基板領域１１の電位は、例えば、グラウンド電位である。

【0023】

第２の半導体層２０は、例えば、単結晶シリコンである。ｐ型の第２の基板領域２１は、ｐ型不純物を含むシリコンである。ｎ^＋型の第２のソース・ドレイン領域２２はｎ型不純物を含むシリコンである。ｐ^＋型の第２のコンタクト領域２３は、ｐ型不純物を含むシリコンである。

【0024】

第２の半導体層２０の電位は、例えば、グラウンド電位である。ｐ型の第２の基板領域２１の電位は、例えば、グラウンド電位である。

【0025】

第１の多層配線層３０は、第１の半導体層１０と第２の半導体層２０との間に設けられる。第１の多層配線層３０は、複数の第１の導電層３１を有する。第１の導電層３１は、第１の半導体層１０から第２の半導体層２０に向かう第１の方向に積層される。第１の方向は、第１の半導体層の表面に対して垂直な方向である。第１の導電層３１の層数は、例えば、３層以上２０層以下である。

【0026】

第１の導電層３１の間には、第１の層間絶縁層３５が設けられる。第１の層間絶縁層３５は、例えば、酸化シリコンである。

【0027】

第１の導電層３１の一部は、配線として機能する。第１の導電層３１は、例えば、金属である。

【0028】

第１のコンタクトプラグ３３は、第１の半導体層１０と第１の導電層３１との間、第１の導電層３１と第１の導電層３１との間、第１の導電層３１と第１の接続パッド３４との間に設けられる。第１のコンタクトプラグ３３は、第１の半導体層１０と第１の導電層３１との間、第１の導電層３１と第１の導電層３１との間、第１の導電層３１と第１の接続パッド３４との間を電気的に接続する機能を有する。第１のコンタクトプラグ３３は、例えば、金属である。

【0029】

第１の接続パッド３４は、第２の接続パッド４４と接する。第１の接続パッド３４は、第２の接続パッド４４と電気的に接続される。第１の接続パッド３４は、例えば、金属である。

【0030】

第１のゲート電極３２は、導電体である。第１のゲート電極３２は、例えば、導電性不純物を含む多結晶シリコンである。

【0031】

第２の多層配線層４０は、第１の多層配線層３０と第２の半導体層２０との間に設けられる。第２の多層配線層４０は、複数の第２の導電層４１を有する。第２の導電層４１は、第１の半導体層１０から第２の半導体層２０に向かう第１の方向に積層される。第２の導電層４１の層数は、例えば、５層以上２０層以下である。

【0032】

第２の導電層４１の間には、第２の層間絶縁層４５が設けられる。第２の層間絶縁層４５は、例えば、酸化シリコンである。

【0033】

第２の導電層４１の一部は、配線として機能する。第２の導電層４１は、例えば、金属である。

【0034】

第２のコンタクトプラグ４３は、第２の半導体層２０と第２の導電層４１との間、第２の導電層４１と第２の導電層４１との間、第２の導電層４１と第２の接続パッド４４との間に設けられる。第２のコンタクトプラグ４３は、第２の半導体層２０と第２の導電層４１との間、第２の導電層４１と第２の導電層４１との間、第２の導電層４１と第２の接続パッド４４との間を電気的に接続する機能を有する。第２のコンタクトプラグ４３は、例えば、金属である。

【0035】

第２の接続パッド４４は、第１の接続パッド３４と接する。第２の接続パッド４４は、第１の接続パッド３４と電気的に接続される。第２の接続パッド４４は、例えば、金属である。

【0036】

第２の接続パッド４４と第１の接続パッド３４とが電気的に接続されることにより、第１の導電層３１と第２の導電層４１とが電気的に接続される。

【0037】

第２のゲート電極４２は、導電体である。第２のゲート電極４２は、例えば、導電性不純物を含む多結晶シリコンである。

【0038】

第１の貫通孔１０１ａは、第１の半導体層１０、第１の多層配線層３０、第２の多層配線層４０、及び、第２の半導体層２０を貫通する。

【0039】

第２の貫通孔１０１ｂは、第１の半導体層１０、第１の多層配線層３０、第２の多層配線層４０、及び、第２の半導体層２０を貫通する。

【0040】

第１の電極Ｅ１、第２の電極Ｅ２、第５の電極Ｅ５、第６の電極Ｅ６は、第１の多層配線層３０の中に設けられる。第１の電極Ｅ１、第２の電極Ｅ２、第５の電極Ｅ５、第６の電極Ｅ６は、複数の第１の導電層３１を含む積層構造を有する。第１の電極Ｅ１、第２の電極Ｅ２、第５の電極Ｅ５、第６の電極Ｅ６は、第１のコンタクトプラグ３３で接続された複数の第１の導電層３１で構成される。

【0041】

第１の電極Ｅ１と第２の電極Ｅ２は、第１の貫通孔１０１ａを間に挟んで対向する。第１の電極Ｅ１と第２の電極Ｅ２は、例えば、第１の貫通孔１０１ａの側面に露出する。

【0042】

第１の電極Ｅ１は、第１の半導体層１０に電気的に接続される。第１の電極Ｅ１は、ｐ^＋型の第１のコンタクト領域１３に電気的に接続される。第１の電極Ｅ１の電位は、グラウンド電位である。

【0043】

第２の電極Ｅ２は、ｎ^＋型の第１のソース・ドレイン領域１２に電気的に接続される。第２の電極Ｅ２の電位は変化する。第２の電極Ｅ２の電位は、例えば、グラウンド電位と所定の正電位との間で変化する。

【0044】

第５の電極Ｅ５と第６の電極Ｅ６は、第２の貫通孔１０１ｂを間に挟んで対向する。第５の電極Ｅ５と第６の電極Ｅ６は、例えば、第２の貫通孔１０１ｂの側面に露出する。

【0045】

第５の電極Ｅ５は、第１の半導体層１０に電気的に接続される。第５の電極Ｅ５は、ｐ^＋型の第１のコンタクト領域１３に電気的に接続される。第５の電極Ｅ５の電位は、グラウンド電位である。

【0046】

第６の電極Ｅ６は、ｎ^＋型の第２のソース・ドレイン領域２２に電気的に接続される。第６の電極Ｅ６の電位は、変化する。第６の電極Ｅ６の電位は、例えば、グラウンド電位と所定の正電位との間で変化する。

【0047】

第３の電極Ｅ３、第４の電極Ｅ４、第７の電極Ｅ７、第８の電極Ｅ８は、第２の多層配線層４０の中に設けられる。第３の電極Ｅ３、第４の電極Ｅ４、第７の電極Ｅ７、第８の電極Ｅ８は、複数の第２の導電層４１を含む積層構造を有する。第３の電極Ｅ３、第４の電極Ｅ４、第７の電極Ｅ７、第８の電極Ｅ８は、第２のコンタクトプラグ４３で接続された複数の第２の導電層４１で構成される。

【0048】

第３の電極Ｅ３と第４の電極Ｅ４は、第１の貫通孔１０１ａを間に挟んで対向する。第３の電極Ｅ３と第４の電極Ｅ４は、例えば、第１の貫通孔１０１ａの側面に露出する。

【0049】

第３の電極Ｅ３は、第２の半導体層２０に電気的に接続される。第３の電極Ｅ３は、ｐ^＋型の第２のコンタクト領域２３に電気的に接続される。第３の電極Ｅ３の電位は、グラウンド電位である。

【0050】

第４の電極Ｅ４は、ｎ^＋型の第１のソース・ドレイン領域１２に電気的に接続される。第４の電極Ｅ４は、第２の電極Ｅ２に電気的に接続される。第４の電極Ｅ４の電位は変化する。第４の電極Ｅ４の電位は、例えば、グラウンド電位と所定の正電位との間で変化する。

【0051】

第７の電極Ｅ７と第８の電極Ｅ８は、第２の貫通孔１０１ｂを間に挟んで対向する。第７の電極Ｅ７と第８の電極Ｅ８は、例えば、第２の貫通孔１０１ｂの側面に露出する。

【0052】

第７の電極Ｅ７は、第２の半導体層２０に電気的に接続される。第７の電極Ｅ７は、ｐ^＋型の第２のコンタクト領域２３に電気的に接続される。第７の電極Ｅ７の電位は、グラウンド電位である。

【0053】

第８の電極Ｅ８は、ｎ^＋型の第２のソース・ドレイン領域２２に接続される。第８の電極Ｅ８は、第４の電極Ｅ４に電気的に接続される。第８の電極Ｅ８の電位は変化する。第８の電極Ｅ８の電位は、例えば、グラウンド電位と所定の正電位との間で変化する。

【0054】

第１のトランジスタＴＲ１は、第１のゲート電極３２と、１対のｎ^＋型の第１のソース・ドレイン領域１２とを有する。第１のゲート電極３２と第１の半導体層１０との間には、図示しない第１のゲート絶縁膜が設けられる。第１のトランジスタＴＲ１は、電子をキャリアとするｎチャネル型のトランジスタである。

【0055】

第１のトランジスタＴＲ１は、例えば、第２の電極Ｅ２、及び、第４の電極Ｅ４に印加される電位を制御する機能を有する。なお、第１の半導体層１０及び第１の多層配線層３０には、第１のトランジスタＴＲ１以外にも、ＢＡＡ１００を制御する多数のトランジスタが含まれる。また、例えば、ｎチャネル型のトランジスタ以外にｐチャネル型のトランジスタも含まれる。第１のトランジスタＴＲ１がｐチャネル型のトランジスタであっても構わない。

【0056】

第２のトランジスタＴＲ２は、第２のゲート電極４２と、１対のｎ^＋型の第２のソース・ドレイン領域２２とを有する。第２のゲート電極４２と第２の半導体層２０との間には、図示しない第２のゲート絶縁膜が設けられる。第２のトランジスタＴＲ２は、電子をキャリアとするｎチャネル型のトランジスタである。

【0057】

第２のトランジスタＴＲ２は、例えば、第６の電極Ｅ６、及び、第８の電極Ｅ８に印加される電位を制御する機能を有する。なお、第２の半導体層２０及び第２の多層配線層４０には、第２のトランジスタＴＲ２以外にも、ＢＡＡ１００を制御する多数のトランジスタが含まれる。また、例えば、ｎチャネル型のトランジスタ以外にｐチャネル型のトランジスタも含まれる。第２のトランジスタＴＲ２がｐチャネル型のトランジスタであっても構わない。

【0058】

次に、第１の実施形態の半導体装置の製造方法の一例について説明する。図３、図４、図５、図６、図７、図８は、第１の実施形態の半導体装置の製造途中の模式断面図である。

【0059】

最初に、第１のウェハに複数の第１の半導体チップＳＣ１を形成する（図３）。第１の半導体チップＳＣ１は、第１の半導体層１０と第１の多層配線層３０とを有する。

【0060】

次に、第２のウェハに複数の第２の半導体チップＳＣ２を形成する（図４）。第２の半導体チップＳＣ２は、第２の半導体層２０と第２の多層配線層４０とを有する。

【0061】

次に、第１のウェハと第２のウェハを、第１の多層配線層３０と第２の多層配線層４０とが接するように、公知のウェハ貼り合わせプロセスにより貼り合わせる。次に、研削により第２の半導体層２０を薄くする（図５）。

【0062】

次に、リソグラフィ法と反応性イオンエッチング法を用いて、第２の半導体層２０及び第２の多層配線層４０に孔１０１ｘを形成する（図６）。

【0063】

次に、接着層５０を用いて第２の半導体層２０に支持基板５２を貼りつける。支持基板５２は、例えば、石英ガラスである。次に、研削により第１の半導体層１０を薄くする。

【0064】

次に、リソグラフィ法と反応性イオンエッチング法を用いて、第１の半導体層１０及び第１の多層配線層３０に孔１０１ｘに達するように、第１の貫通孔１０１ａと第２の貫通孔１０１ｂを形成する（図７）。

【0065】

次に、第１の導電層３１及び第２の導電層４１が、第１の貫通孔１０１ａと第２の貫通孔１０１ｂの側面に露出するように、第１の層間絶縁層３５と第２の層間絶縁層４５をエッチングする（図８）。エッチングは、例えば、ウェットエッチングにより行う。

【0066】

次に、支持基板５２を剥離する。次に、貼り合わせされた第１のウェハと第２のウェハをダイシングにより個片化し、第１の半導体チップＳＣ１と第２の半導体チップＳＣ２とが貼り合わされたＢＡＡ１００が製造される。

【0067】

以下、第１の実施形態の半導体装置の作用及び効果について説明する。

【0068】

図９は、第１の実施形態の半導体装置の作用の説明図である。図９は、ＢＡＡ１００の電子ビームの偏向制御の説明図である。

【0069】

第１の貫通孔１０１ａを通過する電子ビームＥＢ１に着目する。第１の電極Ｅ１及び第３の電極Ｅ３は、グラウンド電位の第１の半導体層１０と第２の半導体層２０に電気的に接続される。したがって、第１の電極Ｅ１及び第３の電極Ｅ３は、グラウンド電位となる。

【0070】

第１の電極Ｅ１に対向する第２の電極Ｅ２と、第３の電極Ｅ３に対向する第４の電極Ｅ４は、電気的に接続されている。第２の電極Ｅ２及び第４の電極Ｅ４は、例えば、第１のトランジスタＴＲ１の制御により、所定の正電位となる。

【0071】

この場合、第１の貫通孔１０１ａには、白矢印で示す向きの電界が生じる。第１の貫通孔１０１ａに生じた電界により、電子ビームＥＢ１は偏向する。

【0072】

次に、第２の貫通孔１０１ｂを通過する電子ビームＥＢ２に着目する。第５の電極Ｅ５及び第７の電極Ｅ７は、グラウンド電位の第１の半導体層１０と第２の半導体層２０に電気的に接続される。したがって、第５の電極Ｅ５及び第７の電極Ｅ７は、グラウンド電位となる。

【0073】

第５の電極Ｅ５に対向する第６の電極Ｅ６と、第７の電極Ｅ７に対向する第８の電極Ｅ８は、電気的に接続されている。第６の電極Ｅ６及び第８の電極Ｅ８は、例えば、第２のトランジスタＴＲ２の制御により、グラウンド電位となる。

【0074】

この場合、第２の貫通孔１０１ｂには、電界が生じない。したがって、電子ビームＥＢ２は偏向せず直進する。

【0075】

一般に、貫通孔の配置ピッチが短くなると、隣り合う貫通孔の電極によって生じる電界の影響で電子ビームの偏向精度が低くなる。このため、隣り合う貫通孔の電極によって生じる電界の影響を低減することが望まれる。

【0076】

第１の実施形態のＢＡＡ１００では、第１の電極Ｅ１、第２の電極Ｅ２，第３の電極Ｅ３、第４の電極Ｅ４，第５の電極Ｅ５、第６の電極Ｅ６、第７の電極Ｅ７、第８の電極Ｅ８は、電位の固定された第１の半導体層１０と第２の半導体層２０との間に挟まれる。このため、例えば、第１の貫通孔１０１ａの電極によって生じる電界は、第１の半導体層１０と第２の半導体層２０によって遮蔽される。したがって、第１の貫通孔１０１ａの電極によって生じる電界が、第１の貫通孔１０１ａに隣り合う第２の貫通孔１０１ｂの電界に与える影響が低減する。よって、ＢＡＡ１００の電子ビームの偏向精度が向上する。

【0077】

第１の貫通孔１０１ａと第２の貫通孔１０１ｂとの間に存在する、第１の導電層３１及び第２の導電層４１によっても、電界の遮蔽効果が生じる。したがって、ＢＡＡ１００の電子ビームの偏向精度が向上する。

【0078】

また、第１の実施形態のＢＡＡ１００では、電極の直下の半導体層によって、電極の電位をグランド電位に固定することが可能となる。更に、電極の上下の第１の半導体層１０と第２の半導体層２０の双方によって、電極の電位をグランド電位に固定することが可能となる。したがって、電極のグラウンド電位が安定し、ＢＡＡ１００の電子ビームの偏向精度が向上する。

【0079】

貫通孔の配置ピッチが短くなると、トランジスタを形成するために用いることのできる半導体層の面積も縮小する。このため、例えば、トランジスタの形成に必要な半導体層の面積を確保するため、貫通孔の配置ピッチの縮小が制限されるということが起こり得る。

【0080】

第１の実施形態のＢＡＡ１００では、第１の半導体層１０に加え、第２の半導体層２０を用いてトランジスタを形成する。例えば、電極の片側にしか半導体層がないＢＡＡと比べ、トランジスタを形成するために用いることのできる半導体層の面積が２倍になる。よって、貫通孔の配置ピッチの縮小が容易になる。

【0081】

第１の電極Ｅ１と第２の電極Ｅ２は、第１の貫通孔１０１ａの側面に露出することが好ましい。第３の電極Ｅ３と第４の電極Ｅ４は、第１の貫通孔１０１ａの側面に露出することが好ましい。第５の電極Ｅ５と第６の電極Ｅ６は、第２の貫通孔１０１ｂの側面に露出することが好ましい。第７の電極Ｅ７と第８の電極Ｅ８は、第２の貫通孔１０１ｂの側面に露出することが好ましい。

【0082】

第１の貫通孔１０１ａの側面及び第２の貫通孔１０１ｂの側面の絶縁層の面積が減少することにより、第１の貫通孔１０１ａの側面及び第２の貫通孔１０１ｂの側面のチャージアップが抑制される。したがって、ＢＡＡ１００の電子ビームの偏向精度が向上する。

【0083】

以上、第１の実施形態の半導体装置によれば、電極を上下の２層の半導体層で挟み込むことにより、電界の遮蔽効果が向上する。したがって、電子ビームの偏向精度が向上する。また、上下の２層の半導体層にトランジスタを形成することが可能となり、貫通孔の配置ピッチの縮小が容易になる。

【0084】

（第２の実施形態）
第２の実施形態の半導体装置は、第１の電極と第３の電極とが電気的に接続されない点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については記述を一部省略する。

【0085】

第２の実施形態の半導体装置は、第１の実施形態の半導体装置と同様、マルチビーム方式の電子ビーム描画装置に用いられるＢＡＡ２００である。

【0086】

図１０は、第２の実施形態の半導体装置の一部の拡大模式断面図である。図１０は、２個の貫通孔１０１の断面を含む。

【0087】

ＢＡＡ２００は、第１の半導体層１０、第２の半導体層２０、第１の多層配線層３０、第２の多層配線層４０、第１のトランジスタＴＲ１、第２のトランジスタＴＲ２を備える。ＢＡＡ１００は、第１の電極Ｅ１、第２の電極Ｅ２，第３の電極Ｅ３、第４の電極Ｅ４，第５の電極Ｅ５、第６の電極Ｅ６、第７の電極Ｅ７、第８の電極Ｅ８を備える。また、ＢＡＡ１００は、第１の貫通孔１０１ａ（第１の孔）、第２の貫通孔１０１ｂ（第２の孔）を有する。

【0088】

第１の半導体層１０は、ｐ型の第１の基板領域１１、ｎ^＋型の第１のソース・ドレイン領域１２（第１の不純物領域）、ｐ^＋型の第１のコンタクト領域１３を有する。第２の半導体層２０は、ｐ型の第２の基板領域２１、ｎ^＋型の第２のソース・ドレイン領域２２（第２の不純物領域）、ｐ^＋型の第２のコンタクト領域２３を有する。

【0089】

第１の多層配線層３０は、第１の導電層３１、第１のゲート電極３２、第１のコンタクトプラグ３３、第１の層間絶縁層３５を有する。第２の多層配線層４０は、第２の導電層４１、第２のゲート電極４２、第２のコンタクトプラグ４３、第２の層間絶縁層４５を有する。

【0090】

ＢＡＡ２００では、第１の導電層３１と第２の導電層４１とは電気的に接続されない。

【0091】

第２の電極Ｅ２と第４の電極Ｅ４は、電気的に接続されない。第２の電極Ｅ２は、ｎ^＋型の第１のソース・ドレイン領域１２に電気的に接続される。第４の電極Ｅ４は、ｎ^＋型の第２のソース・ドレイン領域２２に電気的に接続される。第２の電極Ｅ２の電位と第４の電極Ｅ４の電位は、独立に制御される。

【0092】

第６の電極Ｅ６と第８の電極Ｅ８は、電気的に接続されない。第６の電極Ｅ６は、ｎ^＋型の第１のソース・ドレイン領域１２に電気的に接続される。第８の電極Ｅ８は、ｎ^＋型の第２のソース・ドレイン領域２２に電気的に接続される。第６の電極Ｅ６の電位と第８の電極Ｅ８の電位は、独立に制御される。

【0093】

以上、第２の実施形態の半導体装置によれば、第１の実施形態と同様、電極を上下の２層の半導体層で挟み込むことにより、電界の遮蔽効果が向上する。

【0094】

第１及び第２の実施形態では、第１の半導体層１０及び第２の半導体層２０が単結晶シリコンである場合を例に説明したが、第１の半導体層１０及び第２の半導体層２０は単結晶炭化珪素など、その他の半導体材料であっても構わない。

【0095】

第１及び第２の実施形態では、本発明のＢＡＡを、マルチビーム方式の電子ビーム描画装置に用いる場合を例に説明したが、本発明のＢＡＡを、例えば、マルチビーム方式の電子ビーム検査装置など、その他のマルチビーム方式の電子ビーム露光装置に用いることが可能である。

【0096】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0097】

１０ 第１の半導体層
１２ 第１のソース・ドレイン領域（第１の不純物領域）
２０ 第２の半導体層
２２ 第２のソース・ドレイン領域（第２の不純物領域）
３０ 第１の多層配線層
３１ 第１の導電層
３２ 第１のゲート電極
４０ 第２の多層配線層
４１ 第２の導電層
４２ 第２のゲート電極
１００ ＢＡＡ（半導体装置）
１０１ａ 第１の貫通孔（第１の孔）
１０１ｂ 第２の貫通孔（第２の孔）
２００ ＢＡＡ（半導体装置）
Ｅ１ 第１の電極
Ｅ２ 第２の電極
Ｅ３ 第３の電極
Ｅ４ 第４の電極
Ｅ５ 第５の電極
Ｅ６ 第６の電極
Ｅ７ 第７の電極
Ｅ８ 第８の電極
ＴＲ１ 第１のトランジスタ
ＴＲ２ 第２のトランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】