特許 6965316 キャリアアグリゲーション回路、高周波モジュール、および無線装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6965316

(24)【登録日】2021年10月22日

(45)【発行日】2021年11月10日

(54)【発明の名称】キャリアアグリゲーション回路、高周波モジュール、および無線装置

(51)【国際特許分類】

   H04B 1/18 20060101AFI20211028BHJP

【ＦＩ】

   H04B1/18 D

【請求項の数】18

【外国語出願】

【全頁数】24

(21)【出願番号】特願2019-161347(P2019-161347)

(22)【出願日】2019年9月4日

(62)【分割の表示】特願2015-80857(P2015-80857)の分割

【原出願日】2015年4月10日

(65)【公開番号】特開2019-213221(P2019-213221A)

(43)【公開日】2019年12月12日

【審査請求日】2019年9月27日

(31)【優先権主張番号】61/978,810

(32)【優先日】2014年4月11日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】503031330

【氏名又は名称】スカイワークス ソリューションズ，インコーポレイテッド

【氏名又は名称原語表記】ＳＫＹＷＯＲＫＳ ＳＯＬＵＴＩＯＮＳ，ＩＮＣ．

(74)【代理人】

【識別番号】110001195

【氏名又は名称】特許業務法人深見特許事務所

(72)【発明者】

【氏名】イブラヒム・エンジン・ペーリバノグル

【審査官】 前田 典之

(56)【参考文献】

【文献】 特開２００４−１５３３７８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１３／００４３９４６（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００７／００９３２３０（ＵＳ，Ａ１）

【文献】 特表２００３−５２９２６５（ＪＰ，Ａ）

【文献】 特開２０１４−０３６４０９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｂ １／１８

(57)【特許請求の範囲】

【請求項1】

キャリアアグリゲーションのための増幅回路であって、
第１の入力ノード、第２の入力ノード、および共通の出力ノードと、
第１の電流変換器および第２の電流変換器とを備え、前記第１の電流変換器および前記第２の電流変換器の各々は、それぞれの入力ノードから受けた高周波信号を増幅して、それぞれの増幅された高周波信号を生成し、かつ、バイアス信号を受信するか否かを切り替え可能なように構成され、
加算器回路をさらに備え、前記第１の電流変換器と前記加算器回路とが第１のカスコード増幅器を構成し、前記第２の電流変換器と前記加算器回路とが第２のカスコード増幅器を構成し、前記第１のカスコード増幅器および前記第２のカスコード増幅器の各々の出力が、前記共通の出力ノードに結合される、増幅回路。

【請求項2】

第１の増幅経路は、前記第１の入力ノード、前記第１のカスコード増幅器、および前記共通の出力ノードを含み、かつ、スイッチを有さず、
第２の増幅経路は、前記第２の入力ノード、前記第２のカスコード増幅器、および前記共通の出力ノードを含み、かつ、スイッチを有さない、請求項１に記載の増幅回路。

【請求項3】

前記第１の電流変換器および前記第２の電流変換器の各々は、
前記それぞれの入力ノードに結合された入力と前記加算器回路に結合された出力とを有する増幅トランジスタを含む、請求項１に記載の増幅回路。

【請求項4】

前記加算器回路は、前記第１の電流変換器および前記第２の電流変換器のそれぞれの前記増幅トランジスタの前記出力の一方または両方に結合された入力を有する増幅トランジスタを含む、請求項３に記載の増幅回路。

【請求項5】

前記加算器回路の前記増幅トランジスタは、前記第１の電流変換器および前記第２の電流変換器の前記それぞれの増幅トランジスタの前記出力に結合された入力を有する共通の増幅トランジスタであり、前記第１の電流変換器の前記増幅トランジスタと、前記加算器回路の前記共通のトランジスタとは、前記第１のカスコード増幅器を構成し、前記第２の電流変換器の前記増幅トランジスタと前記加算器回路の前記共通の増幅トランジスタとは、前記第２のカスコード増幅器を構成する、請求項４に記載の増幅回路。

【請求項6】

前記加算器回路の前記増幅トランジスタは、前記第１の電流変換器および前記第２の電流変換器の前記それぞれの増幅トランジスタのうちの一方の前記出力に結合された入力を有する単独の増幅トランジスタであり、前記加算器回路は、さらに、前記第１の電流変換器および前記第２の電流変換器の前記それぞれの増幅トランジスタのうちの他方の出力に結合された入力を有する、さらなる単独の増幅トランジスタを含み、前記第１の電流変換器の前記増幅トランジスタおよび前記加算器回路の単独の増幅トランジスタは、前記第１のカスコード増幅器を構成し、前記第２の電流変換器の前記増幅トランジスタおよび前記加算器回路のさらなる単独の増幅トランジスタは、前記第２のカスコード増幅器を構成する、請求項４に記載の増幅回路。

【請求項7】

前記第１の電流変換器の前記増幅トランジスタ、前記第２の電流変換器の前記増幅トランジスタ、および前記加算器回路の前記増幅トランジスタの各々は、ベース、エミッタ、およびコレクタを有するバイポーラ接合トランジスタとして実装される、請求項４に記載の増幅回路。

【請求項8】

前記ベースは、前記第１の電流変換器および前記第２の電流変換器の各々の前記増幅トランジスタの前記入力であり、前記コレクタは、前記第１の電流変換器および前記第２の電流変換器の各々の前記増幅トランジスタの前記出力である、請求項７に記載の増幅回路。

【請求項9】

前記エミッタは、前記加算器回路の前記増幅トランジスタの前記入力であり、前記コレクタは、前記加算器回路の前記増幅トランジスタの前記出力である、請求項８に記載の増幅回路。

【請求項10】

前記第１の電流変換器および前記第２の電流変換器の各々は、前記それぞれの増幅トランジスタの前記ベースにバイアス信号を供給するか否かを切り替え可能なように構成された切替可能なバイアス経路を含む、請求項７に記載の増幅回路。

【請求項11】

前記切替可能なバイアス経路は、前記それぞれの増幅トランジスタをイネーブルまたはディセーブルにすることを可能あるいは不可能とするように構成される、請求項１０に記載の増幅回路。

【請求項12】

前記第１の電流変換器および前記第２の電流変換器の前記切替可能なバイアス経路は、キャリアアグリゲーションモードにおいて、前記それぞれの増幅トランジスタの両方をイネーブルにするとともに、ノンキャリアアグリゲーションモードにおいて、前記それぞれの増幅トランジスタの一方をイネーブルにし、かつ前記それぞれの増幅トランジスタの他方をディセーブルにするように構成される、請求項１１に記載の増幅回路。

【請求項13】

高周波モジュールであって、
複数の構成要素を支持するように構成された実装基板と、
前記実装基板上に実装され、かつキャリアアグリゲーションをサポートするように構成された増幅回路とを備え、前記増幅回路は、第１の入力ノードと、第２の入力ノードと、共通の出力ノードとを含み、前記増幅回路は、さらに、第１の電流変換器と、第２の電流変換器とを含み、前記第１の電流変換器および前記第２の電流変換器の各々は、それぞれの入力ノードから受けた高周波信号を増幅して、それぞれの増幅された高周波信号を生成し、かつ、バイアス信号を受信するか否かを切り替え可能なように構成され、
前記増幅回路は、さらに、加算器回路を含み、前記第１の電流変換器と前記加算器回路とが第１のカスコード増幅器を構成し、前記第２の電流変換器と前記加算器回路とが第２のカスコード増幅器を構成し、前記第１のカスコード増幅器および前記第２のカスコード増幅器の各々の出力が、前記共通の出力ノードに結合される、高周波モジュール。

【請求項14】

前記第１の入力ノードに結合された出力を有する第１のフィルタおよび前記第２の入力ノードに結合された出力を有する第２のフィルタをさらに備える、請求項１３に記載の高周波モジュール。

【請求項15】

前記第１のフィルタおよび前記第２のフィルタの各々は、入力を含み、前記第１のフィルタおよび前記第２のフィルタの前記入力は、共通の信号入力ノードに結合される、請求項１４に記載の高周波モジュール。

【請求項16】

無線装置であって、
アンテナと、
前記アンテナと通信する高周波モジュールとを備え、前記高周波モジュールは、キャリアアグリゲーションをサポートするように構成された増幅回路を含み、
前記増幅回路は、第１の入力ノードと、第２の入力ノードと、共通の出力ノードとを含み、前記増幅回路は、さらに、第１の電流変換器と、第２の電流変換器とを含み、前記第１の電流変換器および前記第２の電流変換器の各々は、それぞれの入力ノードから受けた高周波信号を増幅して、それぞれの増幅された高周波信号を生成し、かつ、バイアス信号を受信するか否かを切り替え可能なように構成され、
前記増幅回路は、さらに、加算器回路を含み、前記第１の電流変換器と前記加算器回路とが第１のカスコード増幅器を構成し、前記第２の電流変換器と前記加算器回路とが第２のカスコード増幅器を構成し、前記第１のカスコード増幅器および前記第２のカスコード増幅器の各々の出力が、前記共通の出力ノードに結合される、無線装置。

【請求項17】

前記増幅回路は、第１のセルラー帯域および第２のセルラー帯域を含むキャリアアグリゲーションをサポートするように構成される、請求項１６に記載の無線装置。

【請求項18】

前記アンテナはダイバーシティアンテナであり、前記第１のセルラー帯域および前記第２のセルラー帯域は、第１のセルラー受信帯域および第２のセルラー受信帯域を含む、請求項１７に記載の無線装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本願は、２０１４年４月１１に出願され「CIRCUITS AND METHODS RELATED TO SWITCHLESS CARRIER AGGREGATION IN RADIO-FREQUENCY RECEIVERS（高周波受信機におけるスイッ
チレスキャリアアグリゲーションに関連する回路および方法）」と題された米国仮出願第６１／９７８，８１０号に基づく優先権を主張し、その開示全体を本明細書に引用により特に援用する。

【0002】

背景
分野
本開示は高周波（ＲＦ）受信機におけるキャリアアグリゲーションに関する。

【背景技術】

【0003】

関連技術の説明
いくつかのＲＦ用途において、セルラーキャリアアグリゲーション（ＣＡ）には、共通の経路を通して処理されている２つ以上のＲＦ信号が関与し得る。たとえば、キャリアアグリゲーションには、それぞれの周波数範囲が十分に離れている複数の周波数帯に対して１つの経路を使用することが関与し得る。このような構成では、２つ以上の周波数帯を同時に機能させることができる。

【発明の概要】

【課題を解決するための手段】

【0004】

概要
いくつかの実装例において、本開示は、第１の周波数帯での動作を可能にするように構成された第１のフィルタと第２の周波数帯での動作を可能にするように構成された第２のフィルタとを含むキャリアアグリゲーション（ＣＡ）回路に関する。ＣＡ回路はさらに、第１のフィルタと出力ノードとの間に実装された第１の信号経路を含む。第１の信号経路は、第１の高周波（ＲＦ）信号を増幅するように構成された複数の増幅段を含む。第１の信号経路には実質的にスイッチがない。ＣＡ回路はさらに、第２のフィルタと上記出力ノードとの間に実装された第２の信号経路を含む。第２の信号経路は、第２のＲＦ信号を増幅するように構成された複数の増幅段を含む。第２の信号経路には実質的にスイッチがない。

【0005】

ある実施形態において、第１の信号経路および第２の信号経路は、低雑音増幅器（ＬＮＡ）の一部であってもよい。第１の信号経路および第２の信号経路に実質的にスイッチがないことにより、ＣＡ回路は雑音指数が減じられた状態で動作することができる。

【0006】

ある実施形態において、第１の信号経路および第２の信号経路各々の複数の増幅段は、第１段と第２段とを含み得る。第１段はそれぞれのＲＦ信号を電流に変換するように構成し得る。第２段は電流を加算するように構成し得る。

【0007】

ある実施形態において、第１の信号経路および第２の信号経路各々の第１段は、そのベースを通してそれぞれのＲＦ信号を受けそのコレクタを通して出力を生成するように構成された第１のバイポーラ接合トランジスタ（ＢＪＴ）を含み得る。ＣＡ回路はさらに、第１のＢＪＴに結合されたバイアス回路を含み得る。バイアス回路は、バイアスノードと上記ベースとの間に、切替可能なバイアス供給経路を含み得る。この切替可能なバイアス供給経路は、オンまたはオフされることによってそれぞれの第１のＢＪＴをアクティブ化ま
たは非アクティブ化することができるように構成される。バイアス回路はさらに、それぞれの第１のＢＪＴが非アクティブ化されたときに分路を与えるように構成された切替可能な分路を含み得る。

【0008】

ある実施形態において、第１の信号経路および第２の信号経路各々の第１のＢＪＴは、インダクタンスを通して接地に結合されたエミッタを含み得る。第１の信号経路および第２の信号経路の第１のＢＪＴのエミッタは、別々のインダクタンスを通してまたは共通のインダクタンスを通して接地に結合し得る。

【0009】

ある実施形態において、第１の信号経路および第２の信号経路の第２段は、そのエミッタを通して第１のＢＪＴからＲＦ信号を受けそのコレクタを通して出力を生成するように構成された共有第２ＢＪＴによって与えられてもよい。共有第２ＢＪＴは、そのベースを通してカスコードバイアス電圧Ｖｃａｓを受けるように構成し得る。カスコードバイアス電圧Ｖｃａｓは、共有第２ＢＪＴの入力の数に応じて調整可能であってもよい。

【0010】

ある実施形態において、第１の信号経路および第２の信号経路各々の第２段は、そのエミッタを通してそれぞれの第１のＢＪＴからＲＦ信号を受けそのコレクタを通して出力を生成するように構成された個別第２ＢＪＴを含み得る。各個別第２ＢＪＴは、そのベースを通してそれぞれのカスコードバイアス電圧Ｖｃａｓを受けるように構成し得る。

【0011】

ある実施形態において、第１のフィルタおよび第２のフィルタは、ダイプレクサの一部であってもよい。ダイプレクサは、アンテナからＲＦ信号を受信するように構成された入力ポートを含み得る。

【0012】

ある実施形態において、第１の信号経路および第２の信号経路は各々、アクティブ状態または非アクティブ状態になることにより、第１の信号経路および第２の信号経路に沿う個別のスイッチなしで、ＣＡ回路をＣＡモードまたは非ＣＡモードで動作させることができるものであってもよい。第１の信号経路および第２の信号経路各々のアクティブ状態または非アクティブ状態は、それぞれの第１段をアクティブ化または非アクティブ化することによって得ることができる。

【0013】

ある実装例に従うと、本開示は、複数の構成要素を支持するように構成された実装基板と、実装基板上に実装されたキャリアアグリゲーション（ＣＡ）回路とを含む高周波（ＲＦ）モジュールに関する。ＣＡ回路は、第１の周波数帯での動作を可能にするように構成された第１のフィルタと第２の周波数帯での動作を可能にするように構成された第２のフィルタとを含む。ＣＡ回路はさらに、第１のフィルタと出力ノードとの間に実装された第１の信号経路を含み、第１の信号経路は、第１の高周波（ＲＦ）信号を増幅するように構成された複数の増幅段を含み、第１の信号経路には実質的にスイッチがない。ＣＡ回路はさらに、第２のフィルタと上記出力ノードとの間に実装された第２の信号経路を含み、第２の信号経路は、第２のＲＦ信号を増幅するように構成された複数の増幅段を含み、第２の信号経路には実質的にスイッチがない。

【0014】

ある実施形態において、第１のフィルタおよび第２のフィルタは各々、表面弾性波（ＳＡＷ）フィルタを含み得る。第１のＳＡＷフィルタおよび第２のＳＡＷフィルタは、ダイプレクサとして実装し得る。第１の信号経路および第２の信号経路各々の複数の増幅段は、低雑音増幅器（ＬＮＡ）の一部であってもよい。

【0015】

ある実施形態において、ＲＦモジュールはフロントエンドモジュールであってもよい。ある実施形態において、ＲＦモジュールはダイバーシティ受信（ＤＲｘ）モジュールであってもよい。

【0016】

いくつかの教示において、本開示は、高周波（ＲＦ）モジュールを製造する方法に関する。この方法は、複数の構成要素を支持するように構成された実装基板を与えるまたは形成することと、キャリアアグリゲーション（ＣＡ）回路を実装基板上に実装することとを含む。ＣＡ回路は、第１の周波数帯での動作を可能にするように構成された第１のフィルタと、第２の周波数帯での動作を可能にするように構成された第２のフィルタとを含む。ＣＡ回路はさらに、第１のフィルタと出力ノードとの間に実装された第１の信号経路を含み、第１の信号経路は、第１の高周波（ＲＦ）信号を増幅するように構成された複数の増幅段を含み、第１の信号経路には実質的にスイッチがない。ＣＡ回路はさらに、第２のフィルタと上記出力ノードとの間に実装された第２の信号経路を含み、第２の信号経路は、第２のＲＦ信号を増幅するように構成された複数の増幅段を含み、第２の信号経路には実質的にスイッチがない。

【0017】

いくつかの実装例に従うと、本開示は、高周波（ＲＦ）装置に関し、この装置は、ＲＦ信号を処理するように構成された受信機と、受信機と通信するＲＦモジュールとを含む。ＲＦモジュールは、第１の周波数帯での動作を可能にするように構成された第１のフィルタと、第２の周波数帯での動作を可能にするように構成された第２のフィルタとを有するキャリアアグリゲーション（ＣＡ）回路を含む。ＣＡ回路はさらに、第１のフィルタと出力ノードとの間に実装された第１の信号経路を含み、第１の信号経路は、第１の高周波（ＲＦ）信号を増幅するように構成された複数の増幅段を含み、第１の信号経路には実質的にスイッチがない。ＣＡ回路はさらに、第２のフィルタと上記出力ノードとの間に実装された第２の信号経路を含み、第２の信号経路は、第２のＲＦ信号を増幅するように構成された複数の増幅段を含み、第２の信号経路には実質的にスイッチがない。ＲＦ装置はさらに、ＲＦモジュールと通信するアンテナを含み、アンテナはＲＦ信号を受信するように構成されている。

【0018】

ある実施形態において、ＲＦ装置は無線装置であってもよい。このような無線装置はたとえば携帯電話であってもよい。ある実施形態において、アンテナはダイバーシティアンテナを含み得る。また、ＲＦモジュールはダイバーシティ受信（ＤＲｘ）モジュールを含み得る。ある実施形態において、無線装置はさらに、ＲＦ信号をダイバーシティアンテナから受信機にルーティングするように構成されたアンテナスイッチモジュール（ＡＳＭ）を含み得る。ＤＲｘモジュールは、ダイバーシティアンテナとＡＳＭの間に実装し得る。

【0019】

本開示を要約するために、この明細書では本発明のある局面、利点、および新規な特徴について説明してきた。本発明のいずれか特定の実施形態に従いすべてのこのような利点を実現し得る訳では必ずしもないことが理解されるはずである。したがって、本明細書で教示されている１つの利点または一群の利点を、本明細書で教示または示唆されているであろうその他の利点は必ずしも得られないが、得るまたは最適化するように、本発明を実施または実行することができる。

【図面の簡単な説明】

【0020】

【図1】２つの入力を受信し出力を生成するように構成された低雑音増幅器（ＬＮＡ）回路を含むキャリアアグリゲーション（ＣＡ）構成を示す。

【図2】３つ以上の周波数帯の集約においても実装し得る本開示の１つ以上の特徴を示す。

【図3】信号経路に沿うスイッチなしでＣＡ機能を提供するように本明細書に記載の１つ以上の特徴を有するＬＮＡ回路を実装し得る例を示す。

【図4】共通アンテナおよび共通ＬＮＡを利用して３つの周波数帯で動作するように構成されたマルチバンド受信機アーキテクチャの例を示す。

【図5】共通アンテナおよび３つの個別ＬＮＡを利用して３つの周波数帯で動作するように構成された、別の例としてのマルチバンド受信機アーキテクチャを示す。

【図6】バンドパスフィルタとＬＮＡとの間のスイッチを省くことができそれでもなおＣＡアーキテクチャがＣＡモードまたは非ＣＡモードで動作できるように構成されたＬＮＡ回路を含むキャリアアグリゲーション（ＣＡ）アーキテクチャを示す。

【図7】図６のＬＮＡ回路のより具体的な例として実装し得るＬＮＡ回路を示す。

【図8】図６のＬＮＡ回路の別のより具体的な例として実装し得るＬＮＡ回路を示す。

【図9】図６のＬＮＡ回路の他のより具体的な例として実装し得るＬＮＡ回路を示す。

【図10】本明細書に記載の１つ以上の特徴を有する装置を製造するために実装し得るプロセスを示す。

【図11】ある実施形態において本明細書に記載の１つ以上の特徴をＲＦ用途に合わせて構成されたモジュールにおいて実装し得ることを示す。

【図12】本明細書に記載の１つ以上の有利な特徴を有する無線装置の例を示す。

【図13】本明細書に記載の１つ以上の有利な特徴を有する無線装置の別の例を示す。

【図14】本開示の１つ以上の特徴をダイバーシティ受信モジュールにおいて実装し得ることを示す。

【図15】図１４のダイバーシティ受信モジュールを有する無線装置の例を示す。

【発明を実施するための形態】

【0021】

いくつかの実施形態の詳細な説明
本明細書では、見出しが設けられていても、それは便宜上設けられているだけでありクレームされている発明の範囲または意味には必ずしも影響しない。

【0022】

セルラーキャリアアグリゲーション（ＣＡ）は、共通経路を通して２つ以上の高周波（ＲＦ）信号が処理されるようにすることができる。たとえば、キャリアアグリゲーションには、それぞれの周波数範囲が十分に離れている複数の周波数帯に対して１つの経路を使用することが関与し得る。このような構成では、２つ以上の周波数帯を同時に機能させることが可能である。

【0023】

受信機との関連では、キャリアアグリゲーションは、複数の周波数帯のＲＦ信号が同時に処理されるようにすることによって、たとえば高データレート能力を提供することができる。このようなキャリアアグリゲーションシステムでは、各ＲＦ信号について低雑音指数（ＮＦ）を保つことが望ましい。集約されている２つの周波数帯の周波数が近い場合、２つの周波数帯の十分な分離を保つことも望ましい。

【0024】

図１は、２つの入力を受信し出力を生成するように構成された低雑音増幅器（ＬＮＡ）回路１１０を含むキャリアアグリゲーション（ＣＡ）構成１００を示す。この２つの入力は、第１のＲＦ信号および第２のＲＦ信号を含み得る。第１のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第１のフィルタ１０６ａを含む第１の経路１０４ａを通してＬＮＡ回路１１０に与えることができる。同様に、第２のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第２のフィルタ１０６ｂを含む第２の経路１０４ｂを通してＬＮＡ回路１１０に与えることができる。本明細書に記載のように、ＬＮＡ回路１１０は、共通出力ノード１１４での出力が、第１および第２のＲＦ信号に関連する２つの分離された周波数帯を含む増幅されたＲＦ信号となるように、構成し得る。また、本明細書に記載のように、ＬＮＡ回路１１０は、低損失、低雑音指数、および２つの信号経路１０４ａ、１０４ｂ間の高度な分離といった望ましい性能の特徴を生出すように構成し得る。

【0025】

図１の例を含む、本明細書におけるさまざまな例について、２つの周波数帯の集約との
関連で説明する。しかしながら、本開示の１つ以上の特徴は３つ以上の周波数帯の集約において実装し得ることが理解されるであろう。たとえば、図２は、３つのＲＦ信号が、共通入力ノード１０２（ＲＦ＿ＩＦ）で分離され、それぞれのフィルタ１０６ａ、１０６ｂ、１０６ｃを通して処理され、ＬＮＡ回路１１０によって処理されることにより、共通出力ノード１１４（ＲＦ＿ＯＵＴ）において増幅ＲＦ信号を与える、ＣＡ構成１００を示す。本明細書に記載の１つ以上の特徴を利用して他の数の周波数帯を集約することも可能であることが理解されるであろう。

【0026】

図１および図２のアグリゲーション構成１００は、多数のＲＦ用途において実装し得る。図３は、本明細書に記載の１つ以上の特徴を有するＬＮＡ回路１１０を、信号経路に沿うスイッチなしでまたはスイッチの数を少なくしてＣＡ機能を提供するように実装し得る、より具体的な例を示す。ＬＮＡ回路１１０は、たとえば２つの入力を受け出力を生成するように構成し得る。２つの入力は第１のＲＦ信号および第２のＲＦ信号を含み得る。第１のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第１のバンドパスフィルタ１２２を含む第１の経路を通してＬＮＡ回路１１０に与えることができる。同様に、第２のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第２のバンドパスフィルタ１２４を含む第２の経路を通してＬＮＡ回路１１０に与えることができる。本明細書に記載のように、ＬＮＡ回路１１０は、共通出力ノード１１４における出力が、第１および第２のＲＦ信号に関連する２つの分離された周波数帯を含む増幅ＲＦ信号となるように、構成し得る。また、本明細書に記載のように、ＬＮＡ回路１１０は、低損失、低雑音指数、および２つの入力信号経路間の高度な分離といった望ましい性能の特徴を生出すように構成し得る。

【0027】

ある実施形態において、ＬＮＡ回路１１０は、十分に広い帯域幅に対して機能することにより第１および第２の周波数帯を効果的に増幅するように構成し得る。ある実施形態において、バンドパスフィルタ１２２、１２４は、たとえば表面弾性波（ＳＡＷ）フィルタを含む多数のやり方で実装し得る。本明細書ではＳＡＷフィルタとの関連でさまざまな例を説明しているが、その他の種類のフィルタも利用できることが理解されるであろう。

【0028】

本明細書に記載のように、図３のアグリゲーション構成１００は、他の受信機構成よりも有利な多数の特徴を提供することができる。たとえば、図４に示すマルチバンド受信機アーキテクチャ１０は、共通アンテナ（図示せず）と共通ＬＮＡ１８を利用して３つの周波数帯で動作するように構成されている。共通アンテナからのＲＦ信号は入力信号ＲＦ＿ＩＮとして受信されることが示されている。第１のスイッチ１２および第２のスイッチ１６によってこのような入力信号を３つの経路のうちの１つを通してルーティングすることができる。たとえば、第１および第２のスイッチ１２、１６が、示されている状態であれば、入力信号は第１のバンドパスフィルタ１４ａにルーティングされて第１の周波数帯に対応するフィルタリングされた第１の信号を与える。第２の周波数帯での動作が望まれる場合は、入力信号が第２のバンドパスフィルタ１４ｂにルーティングされて第２の周波数帯に対応するフィルタリングされた第２の信号を与えるように、第１および第２のスイッチ１２、１６を設定すればよい。同様に、第３の周波数帯での動作が望まれる場合、入力信号が第３のバンドパスフィルタ１４ｃにルーティングされて第３の周波数帯に対応するフィルタリングされた第３の信号を与えるように、第１および第２のスイッチ１２、１６を設定すればよい。

【0029】

図４の例では、ＣＡモードでの動作は一般的には不可能である。なぜなら、２つの経路を同時にオンにすると、結果として２つのフィルタ出力が短絡するからである。さらに、アーキテクチャ１０内のスイッチは、性能および／または設計上の課題をもたらし得る。たとえば第２のスイッチ１６は、たとえば雑音指数性能の劣化をもたらし得る。別の例では、スイッチおよびＬＮＡは、所望の性能を得るために互いに異なるプロセスのものであ
る必要がある場合がある（たとえばスイッチはシリコン・オン・インシュレータ（ＳＯＩ）、ＬＮＡはバイポーラ接合トランジスタ（ＢＪＴ））。また、このように異なるプロセスを使用すると、結果として装置のサイズおよび／またはコストが大幅に増大する可能性がある。

【0030】

図５は、共通アンテナ（図示せず）と３つの個別ＬＮＡ２６ａ、２６ｂ、２６ｃを利用して３つの周波数帯で動作するように構成された、別の例としてのマルチバンド受信機アーキテクチャ２０を示す。共通アンテナからのＲＦ信号は入力信号ＲＦ＿ＩＮとして受信されることが示されている。第１のスイッチ２２および第２のスイッチ２８によってこのような入力信号を３つの経路のうちの１つを通してルーティングすることができる。たとえば、第１および第２のスイッチ２２、２８が、示されている状態であれば、入力信号は第１のバンドパスフィルタ２４ａにルーティングされて第１の周波数帯に対応するフィルタリングされた第１の信号を与える。このようなフィルタリングされた信号は第１のＬＮＡ２６ａに与えられることが示されている。第２の周波数帯での動作が望まれる場合、入力信号が第２のバンドパスフィルタ２４ｂにルーティングされて第２の周波数帯に対応するフィルタリングされた第２の信号を与えるように、第１および第２のスイッチ２２、２８を設定すればよい。このようなフィルタリングされた信号は第２のＬＮＡ２６ｂに与えられることが示されている。同様に、第３の周波数帯での動作が望まれる場合、入力信号が第３のバンドパスフィルタ２４ｃにルーティングされて第３の周波数帯に対応するフィルタリングされた第３の信号を与えるように、第１および第２のスイッチ２２、２８を設定すればよい。このようなフィルタリングされた信号は第３のＬＮＡ２６ｃに与えられることが示されている。

【0031】

図５の例では、図４の例に関連する雑音指数劣化の問題をＬＮＡが大部分解決することができた後に、第２のスイッチ２８が実装されている。第２のスイッチに関連する雑音は増幅されないからである。しかしながら、図５のアーキテクチャ２０は一般的に、複数の信号経路の各フィルタに対して個別のＬＮＡを必要とする。このような複数のＬＮＡは一般的に、受信機アーキテクチャに関連する、サイズ、コスト、および複雑度の増大を生じさせる。さらに、ＣＡモードでの動作は一般的には不可能である。なぜなら、２つの経路を同時にオンにすると、結果としてＬＮＡ出力が短絡するからである。

【0032】

図６は、バンドパスフィルタとＬＮＡとの間のスイッチを省くことができそれでもなおＣＡアーキテクチャ１００がＣＡモードまたは非ＣＡモードで動作できるように構成されたＬＮＡ回路１１０を含むキャリアアグリゲーション（ＣＡ）アーキテクチャ１００を示す。ＬＮＡ回路１１０は、複数の入力（たとえば２つの入力）を受け出力を生成するように構成し得る。この２つの入力は、共通ノード１３０で分離された第１のＲＦ信号と第２のＲＦ信号とを含み得る。第１のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第１のバンドパスフィルタ１２２を含む第１の経路を通してＬＮＡ回路１１０に与えることができる。同様に、第２のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第２のバンドパスフィルタ１２４を含む第２の経路を通してＬＮＡ回路１１０に与えることができる。

【0033】

ＬＮＡ回路１１０は、共通出力ノード１３８での出力（ＲＦ＿ＯＵＴ）が、第１および第２のＲＦ信号に関連する分離された２つの周波数帯を含む増幅されたＲＦ信号となるように構成し得る。本明細書に記載のように、ＬＮＡ回路１１０は、低損失、低雑音指数、および２つの入力信号経路間の高度な分離といった望ましい性能の特徴を生出すように構成し得る。

【0034】

ある実施形態において、ＬＮＡ回路１１０は複数の増幅経路を含み得る。各増幅経路は、電流変換器部分と加算器部分に分割される。図６の例において、ＬＮＡ回路１１０は２
つの増幅経路を含むことが示されている。第１の増幅経路は、第１の入力ノード１３２と、第１の電流変換器１４２と、共通ノード１３６と、加算器１４６と、出力ノード１３８とを含み得る。同様に、第２の増幅経路は、第２の入力ノード１３４と、第２の電流変換器１４４と、共通ノード１３６と、加算器１４６と、出力ノード１３８とを含み得る。ＬＮＡ回路１１０のより具体的な例を本明細書において図７〜図９を参照しながら説明する。

【0035】

ある実施形態において、上記のように構成されたＬＮＡ回路は、たとえば所与の経路のフィルタと増幅回路との間にスイッチがないので雑音指数が減じられているということから利益を得ることができる。加えて、このようにスイッチがないので、ＣＡアーキテクチャに関連するサイズおよび／またはコストを減じることができる。本明細書に記載のように、このようなＬＮＡ回路を、集約されている入力間の分離が十分な状態で、ＣＡモードで動作させることができる。さらに、このようなＬＮＡ回路は、さまざまな数の入力に合わせて容易に拡大／縮小できる。

【0036】

図７は、図６を参照しながら説明したＬＮＡ回路のより具体的な例として実装し得るＬＮＡ回路１１０を示す。図７の例は入力が２つのバージョンであるが、３つ以上の入力を実装できることが理解されるであろう。

【0037】

図７において、第１の電流変換器１４２は、第１のＲＦ信号（ＲＦｉｎ１）を第１の入力ノード１３２で受け第１のＲＦ信号を処理し処理された第１のＲＦ信号を共通ノード１３６に出力するように構成されていることが、示されている。同様に、第２の電流変換器１４４は、第２のＲＦ信号（ＲＦｉｎ２）を第２の入力ノード１３４で受け第２のＲＦ信号を処理し処理された第２のＲＦ信号を共通ノード１３６に出力するように構成されていることが、示されている。処理された第１および第２のＲＦ信号を共通ノード１３６で合成し共通加算器１４６でさらに処理することにより、出力ノード１３８で出力ＲＦ信号（ＲＦｏｕｔ）を与えることができる。

【0038】

図７において、第１の電流変換器１４２と共通加算器１４６の組合わせは、第１のカスコード増幅器として実装し得る。同様に、第２の電流変換器１４４と共通加算器１４６の組合わせは、第２のカスコード増幅器として実装し得る。したがって、第１および第２の電流変換器各々（１４２または１４４）は、それぞれのＲＦ信号に対してトランスコンダクタンス増幅機能を提供することができ、共通加算器１４６は、合成されたＲＦ信号に対して電流バッファ機能を提供することができる。

【0039】

図７において、第１の電流変換器１４２は共通エミッタ構成のバイポーラ接合トランジスタ（ＢＪＴ）Ｑ１を含むことが示されている。第１のＲＦ信号（ＲＦｉｎ１）は、第１の入力ノード１３２からＤＣブロック容量Ｃ１を通してＱ１のベースに与えることができる。Ｑ１からの出力は、共通ノード１３６に結合されたコレクタを通して与えることができる。Ｑ１のエミッタはインダクタンスＬ１を通して接地に結合されることが示されている。Ｑ１に対するバイアス信号（Ｂｉａｓ１）は、バイアススイッチＳ１およびベース抵抗Ｒ１を通してＱ１のベースに与えることができる。Ｑ１がアクティブ状態のときはバイアススイッチＳ１を閉じ分路スイッチＳ２を開くことができる。Ｑ１が非アクティブ状態のときはバイアススイッチＳ１を開き分路スイッチＳ２を閉じることができる。バイアススイッチＳ１および分路スイッチＳ２は第１のＲＦ信号（ＲＦｉｎ１）の経路に直接沿っていないので、これらは第１のＲＦ信号に対する雑音をほとんどまたは全くもたらさない。

【0040】

図７において、第２の電流変換器１４４は共通エミッタ構成のＢＪＴ Ｑ２を含むことが示されている。第２のＲＦ信号（ＲＦｉｎ２）は、第２の入力ノード１３４からＤＣブ
ロック容量Ｃ２を通してＱ２のベースに与えることができる。Ｑ２からの出力は、共通ノード１３６に結合されたコレクタを通して与えることができる。Ｑ２のエミッタはインダクタンスＬ２を通して接地に結合されることが示されている。Ｑ２に対するバイアス信号（Ｂｉａｓ２）は、バイアススイッチＳ３およびベース抵抗Ｒ２を通してＱ２のベースに与えることができる。Ｑ２がアクティブ状態のときはバイアススイッチＳ３を閉じ分路スイッチＳ４を開くことができる。Ｑ２が非アクティブ状態のときはバイアススイッチＳ３を開き分路スイッチＳ４を閉じることができる。バイアススイッチＳ３および分路スイッチＳ４は第２のＲＦ信号（ＲＦｉｎ２）の経路に直接沿っていないので、これらは第２のＲＦ信号に対する雑音をほとんどまたは全くもたらさない。

【0041】

図７において、共通加算器１４６は共通ベース構成のＢＪＴ Ｑ３を含むことが示されている。共通ノード１３６からの合成ＲＦ信号はＱ３のエミッタに与えられＱ３からの出力はそのコレクタを通して与えられることが示されている。コレクタは出力ノード１３８に結合されて出力ＲＦ信号（ＲＦｏｕｔ）を与えることが示されている。Ｑ３のベースには、アクティブ入力の数に応じて調整できるバイアス電圧Ｖｃａｓが与えられることが示されている。

【0042】

図８は、図６を参照しながら説明したＬＮＡ回路の別のより具体的な例として実装し得るＬＮＡ回路１１０を示す。図８の例は入力が２つのバージョンであるが、３つ以上の入力を実装できることが理解されるであろう。図８の例は図７の例に似ているが、図８では第１および第２の電流変換器のＢＪＴのエミッタが共通インダクタンスを共有している。

【0043】

より具体的には、図８において、第１の電流変換器１４２は、第１のＲＦ信号（ＲＦｉｎ１）を第１の入力ノード１３２で受け第１のＲＦ信号を処理し処理された第１のＲＦ信号を共通ノード１３６に出力するように構成されていることが、示されている。同様に、第２の電流変換器１４４は、第２のＲＦ信号（ＲＦｉｎ２）を第２の入力ノード１３４で受け第２のＲＦ信号を処理し処理された第２のＲＦ信号を共通ノード１３６に出力するように構成されていることが、示されている。処理された第１および第２のＲＦ信号を共通ノード１３６で合成し共通加算器１４６でさらに処理することにより、出力ノード１３８で出力ＲＦ信号（ＲＦｏｕｔ）を与えることができる。

【0044】

図８において、第１の電流変換器１４２と共通加算器１４６の組合わせは、第１のカスコード増幅器として実装し得る。同様に、第２の電流変換器１４４と共通加算器１４６の組合わせは、第２のカスコード増幅器として実装し得る。したがって、第１および第２の電流変換器各々（１４２または１４４）は、それぞれのＲＦ信号に対してトランスコンダクタンス増幅機能を提供することができ、共通加算器１４６は、合成されたＲＦ信号に対して電流バッファ機能を提供することができる。

【0045】

図８において、第１の電流変換器１４２は共通エミッタ構成のＢＪＴ Ｑ１を含むことが示されている。第１のＲＦ信号（ＲＦｉｎ１）は、第１の入力ノード１３２からＤＣブロック容量Ｃ１を通してＱ１のベースに与えることができる。Ｑ１からの出力は、共通ノード１３６に結合されたコレクタを通して与えることができる。Ｑ１のエミッタはインダクタンスＬ０を通して接地に結合されることが示されている。Ｑ１に対するバイアス信号（Ｂｉａｓ１）は、バイアススイッチＳ１およびベース抵抗Ｒ１を通してＱ１のベースに与えることができる。Ｑ１がアクティブ状態のときはバイアススイッチＳ１を閉じ分路スイッチＳ２を開くことができる。Ｑ１が非アクティブ状態のときはバイアススイッチＳ１を開き分路スイッチＳ２を閉じることができる。バイアススイッチＳ１および分路スイッチＳ２は第１のＲＦ信号（ＲＦｉｎ１）の経路に直接沿っていないので、これらは第１のＲＦ信号に対する雑音をほとんどまたは全くもたらさない。

【0046】

図８において、第２の電流変換器１４４は共通エミッタ構成のＢＪＴ Ｑ２を含むことが示されている。第２のＲＦ信号（ＲＦｉｎ２）は、第２の入力ノード１３４からＤＣブロック容量Ｃ２を通してＱ２のベースに与えることができる。Ｑ２からの出力は、共通ノード１３６に結合されたコレクタを通して与えることができる。Ｑ２のエミッタはインダクタンスＬ０を通して接地に結合されることが示されている。Ｑ２に対するバイアス信号（Ｂｉａｓ２）は、バイアススイッチＳ３およびベース抵抗Ｒ２を通してＱ２のベースに与えることができる。Ｑ２がアクティブ状態のときはバイアススイッチＳ３を閉じ分路スイッチＳ４を開くことができる。Ｑ２が非アクティブ状態のときはバイアススイッチＳ３を開き分路スイッチＳ４を閉じることができる。バイアススイッチＳ３および分路スイッチＳ４は第２のＲＦ信号（ＲＦｉｎ２）の経路に直接沿っていないので、これらは第２のＲＦ信号に対する雑音をほとんどまたは全くもたらさない。

【0047】

図８において、共通加算器１４６は共通ベース構成のＢＪＴ Ｑ３を含むことが示されている。共通ノード１３６からの合成ＲＦ信号はＱ３のエミッタに与えられＱ３からの出力はそのコレクタを通して与えられることが示されている。コレクタは出力ノード１３８に結合されて出力ＲＦ信号（ＲＦｏｕｔ）を与えることが示されている。Ｑ３のベースには、アクティブ入力の数に応じて調整できるバイアス電圧Ｖｃａｓが与えられることが示されている。

【0048】

図９は、図６を参照しながら説明したＬＮＡ回路の、もう１つのより具体的な例として実装し得る、ＬＮＡ回路１１０を示す。図９の例は入力が２つのバージョンであるが、３つ以上の入力を実装できることが理解されるであろう。図９の例は図７の例に似ているが、図９では第１および第２の電流変換器各々が個別の加算器に結合されている。

【0049】

図９において、第１の電流変換器１４２は、第１のＲＦ信号（ＲＦｉｎ１）を第１の入力ノード１３２で受け第１のＲＦ信号を処理し処理された第１のＲＦ信号を加算器回路１４６によってさらに処理するために出力するように構成されていることが、示されている。同様に、第２の電流変換器１４４は、第２のＲＦ信号（ＲＦｉｎ２）を第２の入力ノード１３４で受け第２のＲＦ信号を処理し処理された第２のＲＦ信号を加算器回路１４６によってさらに処理するために出力するように構成されていることが、示されている。処理された第１および第２のＲＦ信号を加算器回路１４６によってさらに処理することにより、出力ノード１３８で出力ＲＦ信号（ＲＦｏｕｔ）を与えることができる。

【0050】

図９において、第１の電流変換器１４２と加算器回路１４６の一部との組合わせは、第１のカスコード増幅器として実装し得る。同様に、第２の電流変換器１４４と加算器回路１４６の一部との組合わせは、第２のカスコード増幅器として実装し得る。したがって、第１および第２の電流変換器各々（１４２または１４４）は、それぞれのＲＦ信号に対してトランスコンダクタンス増幅機能を提供することができ、加算器回路１４６のそれぞれの一部分は、それぞれのＲＦ信号に対して電流バッファ機能を提供することができる。

【0051】

図９において、第１の電流変換器１４２は共通エミッタ構成のＢＪＴ Ｑ１を含むことが示されている。第１のＲＦ信号（ＲＦｉｎ１）は、第１の入力ノード１３２からＤＣブロック容量Ｃ１を通してＱ１のベースに与えることができる。Ｑ１からの出力は、加算器回路１４６の対応する部分に結合されたコレクタを通して与えることができる。Ｑ１のエミッタはインダクタンスＬ１を通して接地に結合されることが示されている。Ｑ１に対するバイアス信号（Ｂｉａｓ１）は、バイアススイッチＳ１およびベース抵抗Ｒ１を通してＱ１のベースに与えることができる。Ｑ１がアクティブ状態のときはバイアススイッチＳ１を閉じ分路スイッチＳ２を開くことができる。Ｑ１が非アクティブ状態のときはバイアススイッチＳ１を開き分路スイッチＳ２を閉じることができる。バイアススイッチＳ１および分路スイッチＳ２は第１のＲＦ信号（ＲＦｉｎ１）の経路に直接沿っていないので、
これらは第１のＲＦ信号に対する雑音をほとんどまたは全くもたらさない。

【0052】

図９において、第２の電流変換器１４４は共通エミッタ構成のＢＪＴ Ｑ２を含むことが示されている。第２のＲＦ信号（ＲＦｉｎ２）は、第２の入力ノード１３４からＤＣブロック容量Ｃ２を通してＱ２のベースに与えることができる。Ｑ２からの出力は、加算器回路１４６の対応する部分に結合されたコレクタを通して与えることができる。Ｑ２のエミッタはインダクタンスＬ２を通して接地に結合されることが示されている。Ｑ２に対するバイアス信号（Ｂｉａｓ２）は、バイアススイッチＳ３およびベース抵抗Ｒ２を通してＱ２のベースに与えることができる。Ｑ２がアクティブ状態のときはバイアススイッチＳ３を閉じ分路スイッチＳ４を開くことができる。Ｑ２が非アクティブ状態のときはバイアススイッチＳ３を開き分路スイッチＳ４を閉じることができる。バイアススイッチＳ３および分路スイッチＳ４は第２のＲＦ信号（ＲＦｉｎ２）の経路に直接沿っていないので、これらは第２のＲＦ信号に対する雑音をほとんどまたは全くもたらさない。

【0053】

図９において、加算器回路１４６は第１の電流変換器１４２のＢＪＴ Ｑ１に対して共通ベース構成であるＢＪＴ Ｑ３を含むことが示されている。Ｑ１のコレクタからの出力はＱ３のエミッタに与えられることが示されており、Ｑ３からの出力はそのコレクタを通して与えられることが示されている。（Ｑ３の）コレクタは共通ノード１３６に結合されることが示されており、共通ノード１３６では、Ｑ３からの処理後の信号を他方のカスコード増幅経路からの処理後の信号と合成することができる。Ｑ３のベースには第１のバイアス電圧Ｖｃａｓ１が与えられることが示されている。

【0054】

加算器回路１４６は第２の電流変換器１４４のＢＪＴ Ｑ２に対して共通ベース構成であるＢＪＴ Ｑ４をさらに含むことが示されている。Ｑ２のコレクタからの出力はＱ４のエミッタに与えられることが示されており、Ｑ４からの出力はそのコレクタを通して与えられることが示されている。（Ｑ４の）コレクタは共通ノード１３６に結合されることが示されており、共通ノード１３６では、Ｑ４からの処理後の信号を他方のカスコード増幅経路からの処理後の信号と合成することができる。共通ノード１３６は出力ノード１３８に結合されて出力ＲＦ信号（ＲＦｏｕｔ）を与えることが示されている。Ｑ４のベースには第２のバイアス電圧Ｖｃａｓ２が与えられることが示されている。

【0055】

さまざまなレベルの他の変形を実装することもできる。たとえば、本開示の１つ以上の特徴を、ＬＮＡおよび／またはその他の増幅の応用を必要とするアーキテクチャにおいて実装することができる。別の例ではさまざまな実施例がカスコード構成との関連で説明されていが、その他の種類の増幅構成（プッシュプル構成等）を利用できることが理解されるであろう。さらに他の例ではさまざまな実施例がＢＪＴとの関連で説明されているが、その他の種類のトランジスタ（電界効果トランジスタ（ＦＥＴ）等）を利用できることが理解されるであろう。

【0056】

表１は、一例としてのセルラー帯域Ｂ３０（ＲＸに対して２．３５０〜２．３６０ＧＨｚ）およびＢ３８（ＲＸに対して２．５７０〜２．６２０ＧＨｚ）をサポートするように構成された図７のＬＮＡ回路のシミュレーションから得られたさまざまな性能パラメータを一覧表示している。このシミュレーションは、Ｂ３０帯域に対しては周波数約２．３５５ＧＨｚ、Ｂ３８帯域に対しては周波数約２．６ＧＨｚで実施された。

【0057】

【表1】

【0058】

表１において、利得は、対応するＲＦ帯経路によって与えられた総合的な利得であり、ＮＦは、ＬＮＡ回路の出力で測定された雑音指数であり（ダイプレクサ損失およびすべての整合要素からの雑音を含む）、Ｓ１１は入力電圧反射係数を表わし、Ｓ２２は出力電圧反射係数を表わし、電流は、対応するＲＦ帯経路に関連する全電流である。ＣＡモードではＢ３０およびＢ３８帯域の性能の劣化は相対的にほとんどないことがわかる。

【0059】

図１０は、本明細書に記載の１つ以上の特徴を有する装置を製造するために実装し得るプロセス２００を示す。ブロック２０２で、少なくともダイプレクサ機能を有する回路を基板上に装着するまたは与えることができる。さまざまな例においてキャリアアグリゲーション（ＣＡ）はダイプレクサとの関連で説明しているが、ＣＡを３つ以上の帯域とともに実装する（たとえばマルチプレクサを利用）ことも可能であることが理解されるであろう。ある実施形態において、ダイプレクサを装置として実装してもよく、このような装置を基板上に装着してもよい。

【0060】

ブロック２０４で、低雑音増幅器（ＬＮＡ）に対して複数の電流変換器を形成するまたは与えることができる。ブロック２０６で、ＬＮＡに対して１つ以上の加算器を形成するまたは与えることができる。ブロック２０８で、ダイプレクサ回路の出力を電流変換器に結合することができる。ブロック２１０で、電流変換器を１つ以上の加算器に結合することができる。

【0061】

ある実施形態において、図１０で説明した、本明細書に記載の１つ以上の特徴を有する装置は、ＲＦ用途に合わせて構成されたモジュールであってもよい。図１１は、積層基板等の実装基板３０２を有するＲＦモジュール３００（たとえばフロントエンドモジュール）のブロック図を示す。このようなモジュールは１つ以上のＬＮＡ回路を含み得る。ある実施形態において、このようなＬＮＡ回路は半導体チップ３０６上に実装してもよい。このようなチップ上に実装されたＬＮＡ回路は、本明細書に記載のＣＡ動作を容易にするように構成し得る。このようなＬＮＡ回路は、本明細書に記載の改善されたキャリアアグリゲーション（ＣＡ）機能に関連する１つ以上の有利な特徴を提供することも可能である。

【0062】

モジュール３００はさらに、１つ以上の半導体チップ３０４上に実装された複数のスイッチを含み得る。ある実施形態において、このようなスイッチはダイプレクサとＬＮＡ回路との間のＲＦ信号経路に沿って実装されていないので、たとえば改善された雑音指数性能をもたらす。

【0063】

モジュール３００はさらに、ＲＦ信号を処理するように構成された、１つ以上のダイプレクサおよび／または複数のフィルタ（まとめて３１０で示す）を含み得る。このようなダイプレクサ／フィルタは、表面実装装置（ＳＭＤ）として実装してもよく、集積回路（ＩＣ）の一部として実装してもよく、その組合わせであってもよい。このようなダイプレクサ／フィルタは、たとえばＳＡＷフィルタを含み得るまたはＳＡＷフィルタに基づき得るものであり、高Ｑ装置として構成し得る。

【0064】

ある実装例において、本明細書に記載の１つ以上の特徴を有するアーキテクチャ、装置、および／または回路は、無線装置等のＲＦ装置に含まれていてもよい。このようなアーキテクチャ、装置、および／または回路は、無線装置に直接実装されてもよく、本明細書に記載の１つ以上のモジュラー形態で実装されてもよく、または、その組合わせに実装されてもよい。ある実施形態において、このような無線装置は、たとえば、携帯電話、スマートフォン、電話機能付または電話機能なしのハンドヘルド無線装置、無線タブレット、無線ルータ、無線アクセスポイント、無線基地局等を含み得る。本開示の１つ以上の特徴は、無線装置との関連で説明されているが、基地局等のその他のＲＦシステムで実装することも可能であることが理解されるであろう。

【0065】

図１２は、本明細書に記載の１つ以上の有利な特徴を有する一例としての無線装置４００を概略的に示す。ある実施形態において、このような有利な特徴は、本明細書に記載のフロントエンド（ＦＥ）モジュール３００において実装することができる。ある実施形態において、このようなＦＥＭは、点線の枠によって示されるものよりも多いまたは少ない構成要素を含み得る。

【0066】

ＰＡモジュール４１２の中の電力増幅器（ＰＡ）は、増幅および送信すべきＲＦ信号を生成するようにかつ受信した信号を処理するように構成され動作することができるトランシーバ４１０から、それぞれのＲＦ信号を受信することができる。トランシーバ４１０は、ユーザに適したデータおよび／または音声信号とトランシーバ４１０に適したＲＦ信号との間の変換を提供するように構成されたベースバンドサブシステム４０８と対話することが示されている。また、トランシーバ４１０は、無線装置４００の動作のための電力を管理するように構成された電力管理要素４０６に接続されていることが示されている。このような電力管理は、ベースバンドサブシステム４０８および無線装置４００の他の構成要素の動作を制御することもできる。

【0067】

ベースバンドサブシステム４０８は、ユーザインターフェイス４０２に接続されることにより、ユーザに与えられユーザから受ける音声および／またはデータのさまざまな入力および出力を容易にすることが示されている。また、ベースバンドサブシステム４０８は、無線装置の動作を容易にするためにデータおよび／または命令を格納するように、および／またはユーザのための情報の記憶装置を提供するように構成されたメモリ４０４に接続されてもよい。

【0068】

一例としての無線装置４００において、フロントエンドモジュール３００は、本明細書に記載の１つ以上の機能を提供するように構成されたキャリアアグリゲーション対応の１つ以上の信号経路を含み得る。このような信号経路は、それぞれのダイプレクサを通してアンテナスイッチモジュール（ＡＳＭ）４１４と通信することができる。ある実施形態において、アンテナ４２０を通して受信した信号のうちの少なくともいくつかを、本明細書に記載のやり方でＡＳＭ４１４から１つ以上の低雑音増幅器（ＬＮＡ）４１８にルーティングすることができる。ＬＮＡ４１８からの増幅された信号はトランシーバ４１０にルーティングされることが示されている。ある実施形態において、ＬＮＡ４１８のうちの少なくともいくつかは、本明細書に記載の１つ以上の特徴を有するＬＮＡ回路１１０を含み得る。

【0069】

図１３は、本明細書に記載の１つ以上の有利な特徴を有する一例としての無線装置５００を概略的に示す。ある実施形態において、このような有利な特徴は、本明細書に記載のフロントエンド（ＦＥ）モジュール３００において実装することができる。ある実施形態において、このようなＦＥＭは、点線の枠によって示されるものよりも多いまたは少ない構成要素を含み得る。

【0070】

ＰＡモジュール５１２の中のＰＡは、増幅および送信すべきＲＦ信号を生成するようにかつ受信した信号を処理するように構成され動作することができるトランシーバ５１０から、それぞれのＲＦ信号を受信することができる。トランシーバ５１０は、ユーザに適したデータおよび／または音声信号とトランシーバ５１０に適したＲＦ信号との間の変換を提供するように構成されたベースバンドサブシステム５０８と対話することが示されている。また、トランシーバ５１０は、無線装置５００の動作のための電力を管理するように構成された電力管理要素５０６に接続されていることが示されている。このような電力管理は、ベースバンドサブシステム５０８および無線装置５００の他の構成要素の動作を制御することもできる。

【0071】

ベースバンドサブシステム５０８は、ユーザインターフェイス５０２に接続されることにより、ユーザに与えられユーザから受ける音声および／またはデータのさまざまな入力および出力を容易にすることが示されている。また、ベースバンドサブシステム５０８は、無線装置の動作を容易にするためにデータおよび／または命令を格納するように、および／またはユーザのための情報の記憶装置を提供するように構成されたメモリ５０４に接続されてもよい。

【0072】

一例としての無線装置５００において、フロントエンドモジュール３００は、本明細書に記載の１つ以上の機能を提供するように構成されたキャリアアグリゲーション対応の１つ以上の信号経路を含み得る。このような信号経路は、それぞれのダイプレクサを通してアンテナスイッチモジュール（ＡＳＭ）５２４と通信することができる。ある実施形態において、ダイバーシティアンテナ５３０を通して受信した信号のうちの少なくともいくつかを、本明細書に記載のやり方でＡＳＭ５２４から１つ以上の低雑音増幅器（ＬＮＡ）４１８にルーティングすることができる。ＬＮＡ４１８からの増幅された信号はトランシーバ５１０にルーティングされることが示されている。

【0073】

いくつかのその他の無線装置構成は、本明細書に記載の１つ以上の特徴を利用することができる。たとえば、無線装置はマルチバンド装置である必要はない。別の例において、無線装置は、ダイバーシティアンテナ等の他のアンテナ、および、Ｗｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、およびＧＰＳ等の他の接続特徴を含み得る。

【0074】

ダイバーシティ受信（ＤＲｘ）の実装に関する例
無線装置において１つ以上のメインアンテナと１つ以上のダイバーシティアンテナを使用することにより、信号受信の品質を改善することができる。たとえば、ダイバーシティアンテナは、無線装置の近傍においてＲＦ信号をさらにサンプリングすることを可能にする。加えて、無線装置のトランシーバを、メインアンテナおよびダイバーシティアンテナが受信した信号を処理するように構成することにより、メインアンテナのみを使用する構成と比較して、より高エネルギのおよび／または忠実度が改善された受信信号を取得することができる。

【0075】

メインアンテナおよびダイバーシティアンテナが受信した信号間の相関性を減じるためおよび／またはアンテナの分離を高めるためには、無線装置内におけるメインアンテナとダイバーシティアンテナの間の物理的な距離を比較的大きくしてこれらを分離すればよい。たとえば、ダイバーシティアンテナを無線装置の上部近くに配置しメインアンテナを無線装置の下部近くに配置してもよく、または、その逆にしてもよい。

【0076】

無線装置は、信号の送信または受信を、メインアンテナを用いて対応する信号をアンテナスイッチモジュールを通してトランシーバからまたはトランシーバにルーティングすることによって、行なうことができる。設計の規格に合うようにするまたはそれを超えるよ
うにするためには、トランシーバ、アンテナスイッチモジュール、および／またはメインアンテナを、無線装置内で物理的に互いに近くなるようにすればよい。無線装置をこのように構成することにより、比較的小さい信号損失、低い雑音、および／または高度な分離が得られる。

【0077】

上記例において、メインアンテナがアンテナスイッチモジュールに物理的に近いということは、結果として、ダイバーシティアンテナがアンテナスイッチモジュールから相対的に遠いということになり得る。このような構成において、ダイバーシティアンテナとアンテナスイッチモジュールとの間の信号経路が比較的長いことにより、結果として、ダイバーシティアンテナを通して受信した信号に関連する多大な損失および／または損失の追加が生じ得る。したがって、本明細書に記載の１つ以上の特徴の実装を含む、ダイバーシティアンテナを通して受信した信号の処理を、ダイバーシティアンテナの近傍で行なうことは、有利となり得る。

【0078】

図１４は、ある実施形態において本開示の１つ以上の特徴をダイバーシティ受信（ＤＲｘ）モジュール３００において実装できることを示す。このようなモジュールは、複数の構成要素を支持するように、かつこのような構成要素に関連する電気的接続を与えるまたは容易にするように構成された、実装基板３０２（たとえば積層基板）を含み得る。

【0079】

図１４の例において、ＤＲｘモジュール３００は、入力３２０においてダイバーシティアンテナ（図１４には示されていない）からのＲＦ信号を受信しこのようなＲＦ信号を低雑音増幅器（ＬＮＡ）３３２にルーティングするように構成し得る。ＲＦ信号のこのようなルーティングにはキャリアアグリゲーション（ＣＡ）および／または非ＣＡ構成が関与し得ることが理解されるであろう。また、１つのＬＮＡ（たとえばブロードバンドＬＮＡ）が示されているが、ＤＲｘモジュール３００内には２つ以上のＬＮＡがあってもよいことが理解されるであろう。ＬＮＡの種類および動作モード（たとえばＣＡまたは非ＣＡ）に応じて、ＬＮＡ３３２の出力３３４は、１つ以上の周波数帯に関連する１つ以上の周波数成分を含み得る。

【0080】

ある実施形態において、入力３２０とＬＮＡ３３２との間のＲＦ信号の上記ルーティングのうちの一部またはすべてを、入力３２０とダイプレクサおよび／またはフィルタのアセンブリ（まとめて３２４で示す）との間の１つ以上のスイッチのアセンブリ３２２によって、および、ダイプレクサ／フィルタアセンブリ３２４とＬＮＡ３３２との間の１つ以上のスイッチのアセンブリ３３０によって、容易にすることができる。ある実施形態において、スイッチアセンブリ３２２、３３０を、たとえば１つ以上のシリコン・オン・インシュレータ（ＳＯＩ）チップの上に実装することができる。ある実施形態において、入力３２０とＬＮＡ３３２との間のＲＦ信号の上記ルーティングのうちの一部またはすべてを、スイッチアセンブリ３２２、３３０に関連するスイッチのうちのいくつかまたはすべてがなくても実現することができる。

【0081】

図１４の例において、ダイプレクサ／フィルタアセンブリ３２４は、一例としての２つのダイプレクサ３２６および２つの個別フィルタ３２８を含むものとして示されている。ＤＲｘモジュール３００は、より多いまたは少ない数のダイプレクサおよびより多いまたは少ない数の個別フィルタを有し得ることが理解されるであろう。このようなダイプレクサ／フィルタは、たとえば、表面実装装置（ＳＭＤ）として実装してもよく、集積回路（ＩＣ）の一部として実装してもよく、その組合わせであってもよい。このようなダイプレクサ／フィルタは、たとえばＳＡＷフィルタを含み得るまたはＳＡＷフィルタに基づき得るものであり、高Ｑ装置として構成し得る。

【0082】

ある実施形態において、ＤＲｘモジュール３００は、スイッチアセンブリ３２２、３３
０およびＬＮＡ３３２のうちのいくつかまたはすべてに関連する制御機能を提供するようにおよび／または容易にするように構成された、ＭＩＰＩ ＲＦＦＥインターフェイス３４０等の制御要素を含み得る。このような制御インターフェイスは１つ以上のＩ／Ｏ信号３４２に対して動作するように構成し得る。

【0083】

図１５は、ある実施形態において、本明細書に記載の１つ以上の特徴を有するＤＲｘモジュール３００（たとえば図１４のＤＲｘモジュール３００）を、無線装置５００等のＲＦ装置に含めることができることを示す。このような無線装置において、ユーザインターフェイス５０２、メモリ５０４、電力管理５０６、ベースバンドサブシステム５０８、トランシーバ５１０、電力増幅器（ＰＡ）５１２、アンテナスイッチモジュール（ＡＳＭ）５１４、およびアンテナ５２０等の構成要素は、図１２および図１３の例と概ね同様であってもよい。

【0084】

ある実施形態において、ＤＲｘモジュール３００は、１つ以上のダイバーシティアンテナとＡＳＭ５１４との間に実装し得る。このような構成によって、ダイバーシティアンテナ５３０を通して受信したＲＦ信号を、ダイバーシティアンテナ５３０からのＲＦ信号に対して雑音の損失がほとんどまたは全くない状態で、および／または雑音の追加がほとんどまたは全くない状態で、処理する（ある実施形態ではＬＮＡによる増幅を含む）ことができる。次に、ＤＲｘモジュール３００からの、このような処理された信号を、比較的損失が大きい可能性がある１つ以上の信号経路５３２を通してＡＳＭにルーティングすることができる。

【0085】

図１５の例において、ＤＲｘモジュール３００からのＲＦ信号を、１つ以上の受信（Ｒｘ）経路を通しＡＳＭ５１４を通してトランシーバ５１０にルーティングすることができる。このようなＲｘ経路のうちのいくつかまたはすべてはそれぞれのＬＮＡを含み得る。ある実施形態において、ＤＲｘモジュール３００からのＲＦ信号は、このようなＬＮＡを用いてさらに増幅しても増幅しなくてもよい。

【0086】

本開示の１つ以上の特徴は、本明細書に記載のさまざまなセルラー周波数帯とともに実装することができる。このような帯域の例を表２に示す。この帯域のうちの少なくともいくつかはサブ帯域に分割できることが理解されるであろう。また、本開示の１つ以上の特徴を表２の例のような呼称がない周波数帯とともに実装し得ることも理解されるであろう。

【0087】

【表2】

【0088】

説明上「マルチプレクサ」、「多重化」等が「ダイプレクサ」、「二重化」等を含み得ることが理解されるであろう。

【0089】

本明細書および請求項を通して、文脈上明らかに別段の要求がない限り、「含む／備える」等の単語は、排他的または網羅的な意味ではなく、包括的な意味、すなわち「含むがそれに限定されない」という意味で解釈されるべきものである。本明細書において一般的に使用されている「結合される」という単語は、直接接続し得るまたは１つ以上の中間素子を介して接続し得る２つ以上の素子に関連する。加えて、「本明細書において」、「上記」、「下記」という単語および同様の意味を有する単語は、本願で使用される場合、この出願全体に関連しこの出願のある特定の部分に関連しているのではない。文脈上認められる場合、上記詳細な説明の中の、単数形または複数形の単語はそれぞれ、複数形または単数形を含み得る。２つ以上の項目を列挙した場合の「または」という単語は、この単語の解釈、すなわち、列挙された項目のうちのいずれか、列挙された項目すべて、および、列挙された項目の任意の組合わせ、という解釈をすべてカバーする。

【0090】

本発明の実施形態の上記詳細な説明は、網羅的であることまたは本発明を上記開示された形態そのものに限定することを意図していない。本発明の具体的な実施形態および本発明の例は例示を目的として記載されているが、均等であるさまざまな修正が本発明の範囲の中で可能であることを当業者は理解するであろう。たとえば、プロセスまたはブロックは所与の順序で示されているが、代替の実施形態は、他の順序のステップを有するルーチンを実行し得る、または、他の順序のブロックを有するシステムを採用し得る。また、いくつかのプロセスまたはブロックを、削除、移動、追加、細分、結合、および／または修正してもよい。これらプロセスまたはブロックは各々、さまざまな他の方法で実装してもよい。また、プロセスまたはブロックは連続して実行されるものとして示されている場合があるが、これらプロセスもしくはブロックは、その代わりに並列に実行されてもよく、または、異なる時間に実行されてもよい。

【0091】

本明細書において与えられている本発明の教示は、上記システムに限らずその他のシステムに応用できる。上記さまざまな実施形態の要素および機能を組合わせてさらに他の実施形態を提供することができる。

【0092】

発明のいくつかの実施形態について説明してきたが、これら実施形態は、専ら例示のために示しているのであって、本開示の範囲を限定する意図がある訳ではない。実際、本明細書に記載の新規な方法およびシステムは、他のさまざまな形態で実施し得る。さらに、本明細書に記載の方法およびシステムの形態における、さまざまな省略、代用、および変更は、本開示の精神から逸脱することなく行ない得る。以下の請求項およびそれらの均等物は、本開示の範囲および精神に含まれる形態または修正をカバーすることを意図している。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】