特許 6965385 量子乱数発生器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6965385

(24)【登録日】2021年10月22日

(45)【発行日】2021年11月10日

(54)【発明の名称】量子乱数発生器

(51)【国際特許分類】

   G06F 7/58 20060101AFI20211028BHJP

   G02F 3/00 20060101ALI20211028BHJP

   H01S 5/026 20060101ALI20211028BHJP

   H01S 5/06 20060101ALI20211028BHJP

【ＦＩ】

   G06F7/58 680

   G02F3/00

   H01S5/026 618

   H01S5/026 612

   H01S5/06

【請求項の数】21

【外国語出願】

【全頁数】35

(21)【出願番号】特願2020-32085(P2020-32085)

(22)【出願日】2020年2月27日

(65)【公開番号】特開2020-155112(P2020-155112A)

(43)【公開日】2020年9月24日

【審査請求日】2020年5月20日

(31)【優先権主張番号】1903675.5

(32)【優先日】2019年3月18日

(33)【優先権主張国】GB

【前置審査】

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100103034

【弁理士】

【氏名又は名称】野河 信久

(74)【代理人】

【識別番号】100179062

【弁理士】

【氏名又は名称】井上 正

(74)【代理人】

【識別番号】100075672

【弁理士】

【氏名又は名称】峰 隆司

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100162570

【弁理士】

【氏名又は名称】金子 早苗

(72)【発明者】

【氏名】タオフィク パライソ

(72)【発明者】

【氏名】ダヴィデ マランゴン

(72)【発明者】

【氏名】トーマス ロジャー

(72)【発明者】

【氏名】ジリアン ユアン

(72)【発明者】

【氏名】アンドリュー シールズ

【審査官】 豊田 真弓

(56)【参考文献】

【文献】 特開２０１３−０１３０７３（ＪＰ，Ａ）

【文献】 特開２０１６−００６６２９（ＪＰ，Ａ）

【文献】 特許第５３７０５５９（ＪＰ，Ｂ２）

【文献】 特開２０１６−０４２６９４（ＪＰ，Ａ）

【文献】 特開２０１６−１５４３２４（ＪＰ，Ａ）

【文献】 特表２０１０−５２８５４９（ＪＰ，Ａ）

【文献】 国際公開第２０１４／１４１４３０（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ ７／５８

Ｇ０２Ｆ ３／００

Ｈ０１Ｓ ５／０２６

Ｈ０１Ｓ ５／０６

(57)【特許請求の範囲】

【請求項1】

量子乱数発生器のための光デバイスであって、
位相ランダム化された光パルスのソースを備え、
前記位相ランダム化された光パルスのソースは、
各ゲインスイッチレーザが出力を有し、各ゲインスイッチレーザは、パルスストリーム中の各パルスの位相がランダム化されるように、前記パルスストリームを放出するように構成される、複数のゲインスイッチレーザと、
光パルスコンバイナと、
を備え、前記光パルスコンバイナは、各ゲインスイッチレーザの前記出力から前記パルスストリームを受け取り、前記パルスストリームを互いに結合して結合パルスストリームにし、前記結合パルスストリームを前記光パルスコンバイナの少なくとも１つの出力に導くように構成され、前記光パルスコンバイナの前記少なくとも１つの出力は、前記位相ランダム化された光パルスのソースの出力であり、
前記位相ランダム化された光パルスのソースは、前記複数のゲインスイッチレーザによって放出された光パルスストリームが互いに対して時間的にオフセットされるように構成され、
前記光デバイスは、
前記位相ランダム化された光パルスのソースの前記出力から前記結合パルスストリームを受け取るように構成された位相測定要素と、
前記位相測定要素に光学的に結合される光学検出器と、
をさらに備え、
前記位相測定要素における干渉計遅延は、各ゲインスイッチレーザによって放出される前記パルスストリーム中のパルス間の時間的分離に等しい、光デバイス。

【請求項2】

量子乱数発生器のための光デバイスであって、
位相ランダム化された光パルスのソースを備え、
前記位相ランダム化された光パルスのソースは、
各ゲインスイッチレーザが出力を有し、各ゲインスイッチレーザは、パルスストリーム中の各パルスの位相がランダム化されるように、前記パルスストリームを放出するように構成される、複数のゲインスイッチレーザと、
光パルスコンバイナと、
を備え、前記光パルスコンバイナは、各ゲインスイッチレーザの前記出力から前記パルスストリームを受け取り、前記パルスストリームを互いに結合して結合パルスストリームにし、前記結合パルスストリームを前記光パルスコンバイナの少なくとも１つの出力に導くように構成され、前記光パルスコンバイナの前記少なくとも１つの出力は、前記位相ランダム化された光パルスのソースの出力であり、
前記位相ランダム化された光パルスのソースは、前記複数のゲインスイッチレーザによって放出された光パルスストリームが互いに対して時間的にオフセットされるように構成され、
前記光デバイスは、
前記位相ランダム化された光パルスのソースの前記出力から前記結合パルスストリームを受け取るように構成された位相測定要素と、
前記位相測定要素に光学的に結合される光学検出器と、
をさらに備え、
前記位相測定要素における干渉計遅延は、前記光パルスコンバイナの前記少なくとも１つの出力にて出力される前記パルスストリーム中の隣り合うパルス間の時間的分離に等しい、光デバイス。

【請求項3】

量子乱数発生器のための光デバイスであって、
位相ランダム化された光パルスのソースを備え、
前記位相ランダム化された光パルスのソースは、
各ゲインスイッチレーザが出力を有し、各ゲインスイッチレーザは、パルスストリーム中の各パルスの位相がランダム化されるように、前記パルスストリームを放出するように構成される、複数のゲインスイッチレーザと、
光パルスコンバイナと、
を備え、前記光パルスコンバイナは、各ゲインスイッチレーザの前記出力から前記パルスストリームを受け取り、前記パルスストリームを互いに結合して結合パルスストリームにし、前記結合パルスストリームを前記光パルスコンバイナの少なくとも１つの出力に導くように構成され、前記光パルスコンバイナの前記少なくとも１つの出力は、前記位相ランダム化された光パルスのソースの出力であり、
前記位相ランダム化された光パルスのソースは、前記複数のゲインスイッチレーザによって放出された光パルスストリームが互いに対して時間的にオフセットされるように構成され、
前記光デバイスは、
前記位相ランダム化された光パルスのソースの前記出力から前記結合パルスストリームを受け取るように構成された位相測定要素と、
前記位相測定要素に光学的に結合される光学検出器と、
をさらに備え、
前記位相測定要素における干渉計遅延は、前記光パルスコンバイナの前記少なくとも１つの出力にて出力される前記パルスストリーム中の隣り合うパルス間の時間的分離の整数倍に等しい、光デバイス。

【請求項4】

各ゲインスイッチレーザによって放出される前記パルスストリーム中のパルスは、２００ｐｓ以上の時間的分離を有する、請求項１乃至３のいずれか一項に記載の光デバイス。

【請求項5】

各ゲインスイッチレーザによって放出される前記パルスストリーム中のパルスは、前記光パルスコンバイナの前記少なくとも１つの出力にて出力される前記パルスストリーム中の隣り合うパルス間の時間的分離の半分以下の幅を有する、請求項１乃至４のいずれか一項に記載の光デバイス。

【請求項6】

前記位相測定要素は、時間遅延干渉計であり、前記位相ランダム化された光パルスのソースの前記少なくとも１つの出力からの光を２つのアームに導くように構成され、少なくとも１つのアームは、干渉計遅延を含み、前記２つのアームからの光は、互いに干渉し、前記位相測定要素の出力に導かれる、請求項１乃至５のいずれか一項に記載の光デバイス。

【請求項7】

前記位相ランダム化された光パルスのソースは、各ゲインスイッチレーザからの前記光パルスストリームが遅延要素に導かれるように構成され、各遅延要素は、異なる量の遅延を提供し、遅延された各光パルスストリームが前記光パルスコンバイナに導かれる、請求項１乃至６のいずれか一項に記載の光デバイス。

【請求項8】

前記複数のゲインスイッチレーザによって放出される前記光パルスストリームは時間的に同期される、請求項７に記載の光デバイス。

【請求項9】

変調電流が前記複数のゲインスイッチレーザの各々に注入され、前記変調電流は、時間的に同期される、請求項６乃至８のいずれか一項に記載の光デバイス。

【請求項10】

各ゲインスイッチレーザは、各ゲインスイッチレーザからの光パルスストリームが互いに対して時間的にオフセットされるように、前記光パルスストリームを放出するように構成される、請求項１乃至６のいずれか一項に記載の光デバイス。

【請求項11】

変調電流が前記複数のゲインスイッチレーザの各々に注入され、前記変調電流は、互いに対して時間的にオフセットされる、請求項１０に記載の光デバイス。

【請求項12】

各ゲインスイッチレーザは、出力レーザに光学的に結合されたシードレーザを備える、請求項１乃至１１のいずれか一項に記載の光デバイス。

【請求項13】

各ゲインスイッチレーザは、パルスカーバに光学的に結合されたゲインスイッチレーザを備える、請求項１乃至１２のいずれか一項に記載の光デバイス。

【請求項14】

前記位相ランダム化された光パルスのソース、前記光パルスコンバイナ、前記位相測定要素、及び前記光学検出器は、第１の基板上に集積される、請求項１乃至１３のいずれか一項に記載の光デバイス。

【請求項15】

前記複数のゲインスイッチレーザは第１の基板上に配置され、
前記光パルスコンバイナ及び前記位相測定要素は第２の基板上に集積され、
前記複数のゲインスイッチレーザによって放出される光は、光相互接続を介して前記光パルスコンバイナに光学的に結合される、請求項１乃至１３のいずれか一項に記載の光デバイス。

【請求項16】

前記第１の基板はＩｎＰを含む、請求項１４又は１５に記載の光デバイス。

【請求項17】

前記第１の基板はＩｎＰを含み、前記第２の基板はＳｉを含む、請求項１５に記載の光デバイス。

【請求項18】

位相ランダム化された光パルスのソースから位相ランダム化された光パルスを生成することであって、前記位相ランダム化された光パルスのソースは、各ゲインスイッチレーザが出力を有し、各ゲインスイッチレーザは、光パルスストリーム中の各パルスの位相がランダム化されるように、前記光パルスストリームを放出するように構成される、複数のゲインスイッチレーザと、光パルスコンバイナと、を備え、前記光パルスコンバイナは、各ゲインスイッチレーザの前記出力からパルスストリームを受け取り、前記パルスストリームを互いに結合して結合パルスストリームにし、前記結合パルスストリームを前記光パルスコンバイナの少なくとも１つの出力に導くように構成され、前記光パルスコンバイナの前記少なくとも１つの出力は、前記位相ランダム化された光パルスのソースの出力であり、前記位相ランダム化された光パルスのソースは、前記複数のゲインスイッチレーザによって放出された光パルスストリームが互いに対して時間的にオフセットされるように構成されることと、
光検出器に結合された位相測定要素を使用することによって、前記位相ランダム化された光パルスのソースからのパルスの位相を測定することであって、前記位相測定要素は、前記位相ランダム化された光パルスのソースの前記出力から前記結合パルスストリームを受け取るように構成され、前記位相測定要素における干渉計遅延は、各ゲインスイッチレーザによって放出される前記パルスストリーム中のパルス間の時間的分離に等しい、ことと、
を備える乱数を生成する方法。

【請求項19】

位相ランダム化された光パルスのソースから位相ランダム化された光パルスを生成することであって、前記位相ランダム化された光パルスのソースは、各ゲインスイッチレーザが出力を有し、各ゲインスイッチレーザは、光パルスストリーム中の各パルスの位相がランダム化されるように、前記光パルスストリームを放出するように構成される、複数のゲインスイッチレーザと、光パルスコンバイナと、を備え、前記光パルスコンバイナは、各ゲインスイッチレーザの前記出力からパルスストリームを受け取り、前記パルスストリームを互いに結合して結合パルスストリームにし、前記結合パルスストリームを前記光パルスコンバイナの少なくとも１つの出力に導くように構成され、前記光パルスコンバイナの前記少なくとも１つの出力は、前記位相ランダム化された光パルスのソースの出力であり、前記位相ランダム化された光パルスのソースは、前記複数のゲインスイッチレーザによって放出された光パルスストリームが互いに対して時間的にオフセットされるように構成されることと、
光検出器に結合された位相測定要素を使用することによって、前記位相ランダム化された光パルスのソースからのパルスの位相を測定することであって、前記位相測定要素は、前記位相ランダム化された光パルスのソースの前記出力から前記結合パルスストリームを受け取るように構成され、前記位相測定要素における干渉計遅延は、前記光パルスコンバイナの前記少なくとも１つの出力にて出力される前記パルスストリーム中の隣り合うパルス間の時間的分離に等しい、ことと、
を備える乱数を生成する方法。

【請求項20】

位相ランダム化された光パルスのソースから位相ランダム化された光パルスを生成することであって、前記位相ランダム化された光パルスのソースは、各ゲインスイッチレーザが出力を有し、各ゲインスイッチレーザは、光パルスストリーム中の各パルスの位相がランダム化されるように、前記光パルスストリームを放出するように構成される、複数のゲインスイッチレーザと、光パルスコンバイナと、を備え、前記光パルスコンバイナは、各ゲインスイッチレーザの前記出力からパルスストリームを受け取り、前記パルスストリームを互いに結合して結合パルスストリームにし、前記結合パルスストリームを前記光パルスコンバイナの少なくとも１つの出力に導くように構成され、前記光パルスコンバイナの前記少なくとも１つの出力は、前記位相ランダム化された光パルスのソースの出力であり、前記位相ランダム化された光パルスのソースは、前記複数のゲインスイッチレーザによって放出された光パルスストリームが互いに対して時間的にオフセットされるように構成されることと、
光検出器に結合された位相測定要素を使用することによって、前記位相ランダム化された光パルスのソースからのパルスの位相を測定することであって、前記位相測定要素は、前記位相ランダム化された光パルスのソースの前記出力から前記結合パルスストリームを受け取るように構成され、前記位相測定要素における干渉計遅延は、前記光パルスコンバイナの前記少なくとも１つの出力にて出力される前記パルスストリーム中の隣り合うパルス間の時間的分離の整数倍に等しい、ことと、
を備える乱数を生成する方法。

【請求項21】

前記光検出器によって提供される数値は、ランダム性抽出アルゴリズムを使用して処理される、請求項１８乃至２０のいずれか一項に記載の乱数を生成する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に記載の実施形態は、量子乱数発生器、及び量子力学的装置を使用して乱数を生成する方法に関する。

【背景技術】

【0002】

乱数のシーケンスは、シーケンスからの将来の数の値をランダムな見込みより良好に予測することができないように、連続する数間に相関がないという特性を示す。乱数は、乱数が暗号化を可能にするための暗号鍵を生成するために必要である暗号、乱数がシステムの力学をシミュレーションするための例えばモンテカルロ法における入力を生成するために使用される数値シミュレーション、又は乱数が機会の推測を含む任意のゲームに必要であるロトリーを含む様々な用途で使用される。

【0003】

乱数は、量子乱数発生器（ＱＲＮＧ）から生成することができる。ＱＲＮＧでは、ランダム性の源は、物理的なものであり、測定の予測不能性に依拠し、特に予測不能性は、量子力学特性に依拠する。ＱＲＮＧは、ゲインスイッチダイオードレーザを使用して実装することができる。ゲインスイッチダイオードレーザでは、レーザ閾値は、放出されるパルスの位相がランダムであるように、量子力学プロセスである自然放出によって規定される。ダイオードレーザをオンとオフに繰り返しスイッチングすることにより、各々がランダム位相を有する光パルスのストリームを生成することができる。光パルスのストリーム中の各光パルスのランダム位相を測定することにより、乱数のシーケンスを得ることができる。

【0004】

ゲインスイッチレーザに基づくＱＲＮＧの性能を改善することが引き続き求められている。さらに、ゲインスイッチレーザに基づくＱＲＮＧの速さを改善することが引き続き求められている。

【図面の簡単な説明】

【0005】

【図1(a)】図１（ａ）は、比較例に係るＱＲＮＧのための光デバイスの概略図である。

【図1(b)】図１（ｂ）は、別の比較例に係るＱＲＮＧのための光デバイスの概略図である。

【図2】図２は、複数のゲインスイッチレーザ及び光パルスコンバイナを含む位相ランダム化された光のパルスのソースと、位相測定要素と、光検出器と、を備える光デバイスＱＲＮＧの概略図である。

【図3(a)】図３（ａ）は、ゲインスイッチレーザの概略図である。

【図3(b)】図３（ｂ）は、ゲインスイッチレーザの駆動電流信号波形（上段）、キャリア密度変動（中段）、及び出力レーザ強度（下段）を示す。

【図3(c)】図３（ｃ）は、半導体レーザのための電気駆動回路の概略図である。

【図3(d)】図３（ｄ）は、シードレーザ及び出力レーザをさらに備えるゲインスイッチレーザの概略図である。

【図3(e)】図３（ｅ）は、基板上に横方向に集積されたシードレーザ及び出力を示す。

【図3(f)】図３（ｆ）は、レーザ及びパルスカーバをさらに備えるゲインスイッチレーザの概略図である。

【図3(g)】図３（ｇ）は、パルスカーバの入力に光学的に結合されたレーザの出力を示す。

【図4(a)】図４（ａ）は、各ゲインスイッチレーザからの光のパルスのストリームが遅延要素に導かれるＱＲＮＧのためのソースの概略図である。

【図4(b)】図４（ｂ）は、変調電流が複数のゲインスイッチレーザのそれぞれに注入され、変調電流が互いに対して時間的にオフセットされるＱＲＮＧのためのソースの概略図である。

【図5(a)】図５（ａ）は、各ゲインスイッチレーザが独立した光パルスストリームを放出し、独立した光パルスストリームがインターリーブされたパルスストリームを形成するために結合され、位相測定システムにおける干渉計遅延が各ゲインスイッチレーザによって放出されるパルスストリーム中のパルス間の時間的分離１／Ｒに等しい、ＱＲＮＧのための光デバイスの概略図である。

【図5(b)】図５（ｂ）は、各ゲインスイッチレーザが独立した光パルスストリームを放出し、独立した光パルスストリームがインターリーブされたパルスストリームを形成するために結合され、位相測定システムにおける干渉計遅延がインターリーブされたパルスストリーム中の隣り合うパルス間の時間的分離に等しい、ＱＲＮＧのための光デバイスの概略図である。

【図5(c)】図５（ｃ）は、各ゲインスイッチレーザが独立した光パルスストリームを放出し、独立した光パルスストリームがインターリーブされたパルスストリームを形成するために結合され、位相測定システムにおける干渉計遅延がインターリーブされたパルスストリーム中の隣り合うパルス間の時間的分離の整数倍に等しい、ＱＲＮＧのための光デバイスの概略図である。

【図6(a)】図６（ａ）は、８×２カプラの概略図である。

【図6(b)】図６（ｂ）は、マルチモード干渉カプラの概略図である。

【図7(a)】図７（ａ）は、位相ランダム化された光パルスのソース、第１の光学要素、位相測定要素、及び光学検出器が第１の基板上に集積されている実施形態に係るＱＲＮＧのためのフォトニック集積回路（ＰＩＣ）の概略図を示す。

【図7(b)】図７（ｂ）は、図７（ａ）のデバイスの側面図を示す。

【図7(c)】図７（ｃ）は、位相ランダム化された光パルスのソースが第１の基板上に配置され、第１の光学要素、位相測定要素、及び光学検出器が第２の基板上に集積され、位相ランダム化された光パルスのソースの複数の出力の各出力は、光相互接続を介して第１の光学要素の複数の入力の各入力に光学的に結合される別の実施形態に係るＱＲＮＧのための光デバイスの概略図を示す。

【図7(d)】図７（ｄ）は、図７（ｃ）のデバイスの側面図を示す。

【図8(a)】図８（ａ）は、分布帰還型（ＤＦＢ）半導体レーザの側面図を示す。

【図8(b)】図８（ｂ）は、図８（ａ）のＤＦＢの断面図を示す。

【図8(c)】図８（ｃ）は、導光領域に光学的に結合されたＤＦＢレーザの側面図を示す。

【図8(d)】図８（ｄ）は、並べて配置された２つのＤＦＢレーザのアレイの構造を示す。

【図8(e)】図８（ｅ）は、導光領域を介して出力ＤＦＢレーザに光学的に結合されたシードレーザを備えるＤＦＢレーザの側面図を示す。

【図8(f)】図８（ｆ）は、出力ＤＦＢレーザに光学的に結合されたシードレーザを備えるＤＦＢレーザの側面図を示す。

【図9(a)】図９（ａ）は、一実施形態に係る、モノリシックに集積されたレーザの成長及び作製の方法のフローチャートである。

【図9(b)】図９（ｂ）は、ＤＦＢレーザを有する光デバイスのための、図９（ａ）のプロセスの選択されたステップ後のデバイスの構造を示す。

【図10】図１０は、マッハツェンダー干渉計（ＭＺＩ）スイッチの概略図である。

【図11】図１１は、乱数を得るための検出器の出力のデジタル化及び処理を示す。

【発明を実施するための形態】

【0006】

以下、添付の図を参照して非限定的な実施形態に係るデバイス及び方法を説明する。

【0007】

一実施形態では、量子乱数発生器のための光デバイスが提供され、
この光デバイスは、位相ランダム化された光パルスのソースを備え、
位相ランダム化された光パルスのソースは、
各ゲインスイッチレーザが出力を有し、各ゲインスイッチレーザが、パルスストリーム中の各パルスの位相がランダム化されるように、パルスストリームを放出するように構成される、複数のゲインスイッチレーザ（gain-switched lasers）と、
光パルスコンバイナと、
を備え、光パルスコンバイナは、各ゲインスイッチレーザの出力からパルスストリームを受け取り、パルスストリームを互いに結合して結合パルスストリーム（combined stream of pulses）にし、結合パルスストリームを光パルスコンバイナの少なくとも１つの出力に導くように構成され、光パルスコンバイナの少なくとも１つの出力は、位相ランダム化された光パルスのソースの出力であり、
位相ランダム化された光パルスのソースは、複数のゲインスイッチレーザによって放出された光パルスストリームが互いに対して時間的にオフセットされるように構成され、
光デバイスは、
位相ランダム化された光パルスのソースの出力から結合パルスストリームを受け取るように構成される位相測定要素と、
位相測定要素に光学的に結合される光学検出器と、
をさらに備える。

【0008】

さらなる実施形態では、乱数を生成する方法が提供され、
この方法は、
位相ランダム化された光パルスのソースから位相ランダム化された光パルスを生成することであって、位相ランダム化された光パルスのソースは、各ゲインスイッチレーザが出力を有し、各ゲインスイッチレーザが、パルスストリーム中の各パルスの位相がランダム化されるように、光パルスストリームを放出するように構成される、複数のゲインスイッチレーザと、光パルスコンバイナと、を備え、光パルスコンバイナが、各ゲインスイッチレーザの出力からパルスストリームを受け取り、パルスストリームを互いに結合して結合パルスストリームにし、結合パルスストリームを光パルスコンバイナの少なくとも１つの出力に導くように構成され、光パルスコンバイナの少なくとも１つの出力は、位相ランダム化された光パルスのソースの出力であり、位相ランダム化された光パルスのソースは、複数のゲインスイッチレーザによって放出された光パルスストリームが互いに対して時間的にオフセットされるように構成されることと、
光検出器に結合された位相測定要素を使用することによって、位相ランダム化された光パルスのソースからのパルスの位相を測定することと、位相測定要素が、位相ランダム化された光パルスのソースの出力から結合パルスストリームを受け取るように構成されることと、
を備える。

【0009】

レーザベースのＱＲＮＧは、ゲインスイッチレーザにおいて位相ランダム化を利用する。位相ランダム化されたパルスは、例えばゲインスイッチダイオードレーザにおいて生成され、ランダム位相は、位相測定要素を使用して測定される。

【0010】

一手法では、単一のゲインスイッチレーザからのパルスは、位相測定要素に送られる。位相測定要素は、遅延線干渉計とも称され、各到来パルスは、２つのパルスに分割され、１つのパルスは遅延され、１つのパルスは遅延されない。到来パルスに由来する遅延パルスは、後続の到来パルスに由来する非遅延パルスと干渉させられる。干渉したパルスの強度に対応する信号が、光検出器を使用して測定され、測定された信号は、乱数を表す。

【0011】

別の手法では、２つのレーザ（１つはパルス化され、１つは連続波状態にある）が互いに干渉させられる。別の手法では、２つのレーザがパルス化され、各レーザによって放出されるパルスが互いに干渉させられる。次いで、干渉信号の強度に対応する信号が、光検出器を使用して測定され、測定された信号は、乱数を表す。

【0012】

上記の手法では、パルスレーザは、非常に高速でオンオフをスイッチングすることができず、そうでない場合、連続するパルス間の位相関係は、もはやランダムでない。連続するパルス間のランダム位相を保証するためには、ダイオードレーザ内のキャリア密度を降下させなければならない。したがって、ダイオードレーザが位相ランダム化されたパルスを生成することができる最大速度に制限があり、したがって、乱数生成の速度に制限がある。

【0013】

開示されるＱＲＮＧ及び乱数を生成する方法は、パルスレーザベースのＱＲＮＧで使用される光検出器がパルスレーザより速い速度で動作することができることを実現すること、複数のパルスレーザのうちの各パルスレーザからより低い速度で生成された位相ランダム化されたパルスを結合して位相ランダム化されたパルスの結合パルスシーケンスを形成し、ランダム化されたパルスの生成より高い速度を達成すること、及び位相ランダム化されたパルスの位相を測定することによって、パルスレーザに基づくＱＲＮＧの性能及び速さに対して改善をもたらす。

【0014】

一実施形態では、位相測定要素は、時間遅延干渉計であり、位相ランダム化されたパルスのソースの少なくとも１つの出力から光を２つのアームに導くように構成され、少なくとも１つのアームは、干渉計遅延を含み、２つのアームからの光は、互いに干渉し、位相測定要素の出力に導かれる。

【0015】

位相ランダム化された光パルスのソースは、各ゲインスイッチレーザからの光パルスストリームが遅延要素に導かれるように構成され得、各遅延要素は、異なる量の遅延を提供し、各遅延された光パルスストリームは、光パルスコンバイナに導かれる。複数のゲインスイッチレーザによって放出される光パルスストリームは、時間的に同期されてもよい。

【0016】

さらなる実施形態では、変調電流は、複数のゲインスイッチレーザのそれぞれに注入され、変調電流は、時間的に同期される。

【0017】

さらなる実施形態では、各ゲインスイッチレーザは、各ゲインスイッチレーザからの光パルスストリームが互いに対して時間的にオフセットされるように、光パルスストリームを放出するように構成される。

【0018】

一実施形態では、変調電流は、複数のゲインスイッチレーザのそれぞれに注入され、変調電流は、互いに対して時間的にオフセットされる。

【0019】

一実施形態では、位相測定要素における干渉計遅延は、各ゲインスイッチレーザによって放出されるパルスストリーム中のパルス間の時間的分離に等しい。

【0020】

さらなる実施形態では、位相測定要素における干渉計遅延は、光パルスコンバイナの少なくとも１つの出力にて出力されるパルスストリーム中の隣り合うパルス間の時間的分離に等しい。

【0021】

さらなる実施形態では、位相測定要素における干渉計遅延は、光パルスコンバイナの少なくとも１つの出力にて出力されるパルスストリーム中の隣り合うパルス間の時間的分離の整数倍に等しい。

【0022】

各ゲインスイッチレーザによって放出されるパルスストリーム中のパルスは、２００ｐｓ以上の時間的分離を有し得る。

【0023】

各ゲインスイッチレーザによって放出されるパルスストリーム中のパルスは、光パルスコンバイナの少なくとも１つの出力にて出力されるパルスストリーム中の隣り合うパルス間の時間的分離の半分以下の幅を有し得る。

【0024】

上記の実施形態では、各ゲインスイッチレーザは、出力レーザに光学的に結合されたシードレーザを備え得る。また、各ゲインスイッチレーザは、パルスカーバに光学的に結合されたゲインスイッチレーザを備えてもよい。

【0025】

一実施形態では、位相ランダム化された光パルスのソース、光パルスコンバイナ、位相測定要素、及び光学検出器は、第１の基板上に集積される。

【0026】

さらなる実施形態では、
複数のゲインスイッチレーザは第１の基板上に配置され、
光パルスコンバイナ及び位相測定要素は第２の基板上に集積され、
複数のゲインスイッチレーザによって放出される光は、光相互接続（optical interconnect）を介して光パルスコンバイナに光学的に結合される。

【0027】

第１の基板は、ＩｎＰを含み得、及び／又は第２の基板は、Ｓｉを含み得る。

【0028】

さらなる実施形態では、光学検出器によって提供される数値は、ランダム性抽出アルゴリズムを使用して処理される。

【0029】

図１（ａ）は、ＱＲＮＧのための光デバイスの概略図である。このデバイスは、一定の反復速度で駆動されてパルスのストリームを出力する単一のパルスレーザ１０を備える。反復速度が十分低いとき、パルスストリーム中の各パルスは、ランダム位相を有し得る。これらのパルスは、時間遅延干渉計３の参照アーム及びロングアームに結合される。時間遅延干渉計３は、非対称マッハツェンダー干渉計（ＡＭＺＩ）とも称される。時間遅延干渉計のロングアームは、遅延要素８を備え、遅延要素８は、参照アームを移動するパルスに対して時間Ｄだけパルスを遅延させる。遅延要素８は、導入される遅延Ｄが、各遅延パルスが参照アーム内の以前の参照パルスと時間的に重なり合うようなものであるように構成される。遅延パルス及び参照パルスは、時間遅延干渉計３内の２×２方向性カプラ又はビームスプリッタで干渉し、干渉したパルスは光検出器に送られ、光検出器では、干渉パルスの強度が信号に変換される。干渉したパルスの強度に対応する信号は、参照パルス及び遅延パルスの位相がランダムであるため、ランダム値を有する。干渉したパルスのランダムな強度から乱数が生成され得る。

【0030】

図１（ｂ）は、ＱＲＮＧのための別のタイプの光デバイスの概略図である。２つの独立したパルスレーザであるレーザ１及びレーザ２が、等しい反復速度で駆動される。２つのレーザは、同じ強度及び波長で光を出力する。反復速度が十分低いとき、パルスストリーム中の各パルスは、ランダム位相を有し得る。さらに、各レーザからのパルスストリームは、互いに独立であり、したがって各レーザからのパルスは、互いに対してランダム位相を有する。２つのレーザからのパルスは、時間的に重なり合い、２×２方向性カプラ又はビームスプリッタ４で干渉する。干渉信号は、光検出器５に送られ、光検出器では、干渉したパルスの強度が信号に変換される。干渉したパルスの強度に対応する信号は、レーザ１及びレーザ２からのパルスの位相がランダムであるため、ランダム値を有する。干渉パルスのランダム強度から乱数が生成され得る。

【0031】

図１（ａ）及び図１（ｂ）の例では、乱数生成速度は、パルスが干渉する速度に線形比例し、パルスが干渉する速度は、レーザの反復速度に等しい。レーザの反復速度は、最大値を有し、それを越えると、連続するパルス間の位相関係は、もはやランダムではない。したがって乱数生成速度は、その値に制限される。

【0032】

図２は、一実施形態に係るＱＲＮＧのための光デバイスの概略図である。この光デバイスは、ソース１を備え、ソース１は、複数のゲインスイッチレーザを備え、各ゲインスイッチレーザは出力を有し、各レーザの出力は、光パルスコンバイナ６に向けられ、光パルスコンバイナ６は、各ゲインスイッチレーザによって放出される光を結合し、結合された光を、光パルスコンバイナ６の少なくとも１つの出力に導くように構成される。光パルスコンバイナ６の少なくとも１つの出力は、ソース１の出力である。ソース１の出力は、位相測定要素３に光学的に結合され、位相測定要素３の出力は、少なくとも１つの光検出器５に光学的に結合される。さらなる実施形態では、位相測定要素３は、時間遅延干渉計を備える。一例では、図２に示されるように、時間遅延干渉計は、参照アーム及びロングアームという２つのアームを備えるマッハツェンダー干渉計（ＭＺＩ）であり、ロングアームは、干渉計遅延８を含み、２つのアームからの光は、互いに干渉し、干渉計の出力に導かれる。図示しない別の例では、時間遅延干渉計は、参照アーム及びロングアームという２つのアームを備えるマイケルソン干渉計（ＭＩ）であり、両アームとも鏡によって終端され、ロングアームは、干渉計遅延を含み、２つの鏡からの反射光は、互いに干渉し、干渉計の出力に導かれる。

【0033】

ソース１は、各ゲインスイッチレーザが位相ランダム化されたパルスストリームを出力するように、各ゲインスイッチレーザに変調電流を注入するように構成される。変調電流の注入については、図３（ａ）から図３（ｃ）に関連して下記でさらに説明する。ソース１は、各ゲインスイッチレーザからの各パルスストリームが参照時間から異なる量だけ時間的にオフセットされるようにさらに構成され、すべてのゲインスイッチレーザは、同じ反復速度を有する。パルスの時間的にオフセットされたパルスストリームは、別のパルスストリーム又は参照時間点から進む又は遅れるパルスストリームである。図４（ａ）に関連して下記でさらに説明する実施形態では、ソース１は、各ゲインスイッチレーザが物理的な遅延要素に光学的に結合され、その結果、各ゲインスイッチレーザによって放出されるパルスストリームが互いに対して時間的にオフセットされる。物理的な遅延要素は、例えば異なる長さの光ファイバであってよい。図４（ｂ）に関連して下記でさらに説明する代替の実施形態では、ソース１は、各ゲインスイッチレーザに印加される変調電流が互いに対して時間的にオフセットされるように構成され、その結果、各ゲインスイッチレーザによって放出されるパルスストリームはまた、互いに対して時間的にオフセットされる。各ゲインスイッチレーザは、実質的に同じ光周波数で、また実質的に同じ強度でパルスを放出するように構成される。実質的に同じ周波数でパルスを放出するゲインスイッチレーザとは、各ゲインスイッチレーザからのパルスの光スペクトルが重なり合うことを意味する。各ゲインスイッチレーザによって放出される各時間的にオフセットされたパルスストリームは、光パルスコンバイナ６に導かれ、光パルスコンバイナ６は、時間的にオフセットされたパルスストリームを結合して結合パルスストリーム１５にするように構成される。結合パルスストリーム１５は、インターリーブされたパルスストリーム１５とも称される。インターリーブされたパルスストリーム１５は、ソース１の出力である光パルスコンバイナ６の少なくとも１つの出力に導かれる。インターリーブされたパルスストリームは、時間遅延干渉計３に導かれ、時間遅延干渉計３では、インターリーブされたパルスストリームは、インターリーブされたパルスストリームの遅延されたバージョンと干渉する。干渉パルスのストリームは、光検出器に送られ、光検出器では、干渉パルスの強度が信号に変換される。ソース１からの結合されたパルスのストリーム中のパルスの位相がランダムであるため、干渉パルスのストリームの強度に対応する信号はランダム値を有する。

【0034】

図３（ａ）は、ゲインスイッチ半導体レーザ１４０の概略図を示す。ゲインスイッチレーザは、レーザがレーザ閾値より高くなるようにスイッチングされたとき光を生成し、レーザがレーザ閾値より低くなるようにスイッチングされたとき光を生成しない。コントローラ１４１は、時間変化するようにポンプ電力を変調することによってレーザのゲインの変調を制御する。レーザは、電流を印加することによって電気的にポンプされる。半導体レーザのゲインを変調するために、コントローラ１４１は、レーザに印加される電流を変調する。

【0035】

したがって、ソース１内の複数のゲインスイッチレーザ１０からの各ゲインスイッチレーザは、時間変化電流を印加することによってレーザ閾値より高く、及び低くなるように個々に周期的にスイッチングされ得る。一例では、電気接続を通じて電流を印加することによって各レーザのゲインを変調するために、ゲインスイッチレーザ１０の各々にコントローラ（図示せず）が接続され得る。このようにして、レーザは、光パルスを生成する。コントローラ（図示せず）は、レーザがレーザ閾値より高くなるように周期的にスイッチングされ、光パルスを生成するように、時間変化電流を印加する駆動回路を備える。レーザに印加される電流は、一連の電流変調パルスの形態を有する。レーザは、キャリア密度がレーザ閾値より高いときに光を出力する。レーザによって出力される光のパルスは、時間的に同期される。

【0036】

別の例では、単一のコントローラの代わりに、各コントローラがゲインスイッチレーザの１つに接続される複数のコントローラを使用し、電気接続を通じて電流を印加することによって各レーザのゲインを変調してもよい。各コントローラは、各レーザがレーザ閾値より高くなるように周期的にスイッチングされて、それにより光パルスを生成するように、時間変化電流を各レーザに印加する駆動回路を備える。各レーザに印加される電流は、一連の電流変調パルスの形態を有し、各電流変調におけるパルスは、同時に生じてもよく、異なる時に生じてもよい。各レーザは、そのキャリア密度がそのレーザ閾値より高いときに光を出力する。レーザは、独立した時に光を出力し、光は、同時に出力されてもよく、光は、異なる時に出力されてもよい。

【0037】

図３（ｂ）は、半導体ゲインスイッチレーザのゲイン変調を説明する３つのグラフを示す。上のグラフは、縦軸にレーザに印加される電流を示し、時間が横軸である。ＤＣバイアスが横点線によって示される。レーザに印加される電流は、一連の電流変調パルスの形態を有する。波は、方形タイプの波形である。この場合、電流は、電流変調パルスの間でゼロに減少されず、バイアス値（点線によって示される）まで減少されるだけである。

【0038】

電流変調信号は、レーザに印加され、レーザのゲインを周期的にレーザ閾値より高く、及び低くなるようにスイッチングする。第２のグラフは、横軸の時間に対して、縦軸にレーザのキャリア密度を示す。レーザ閾値は、横破線によって示される。電流変調パルスがレーザに印加されると、注入されたキャリアはキャリア密度を増大させ、光子密度が増大する。光子密度の急速な増大は、キャリア密度の減少を引き起こす。次いでこれは、光子密度を減少させ、これはキャリア密度を増大する。電流変調パルスがスイッチングされてＤＣバイアスレベルに戻ると、レーザ放出は途絶える。

【0039】

変調信号によって生成されるレーザ出力が下のグラフに示される。縦軸はレーザ強度を示し、横軸が時間である。レーザは、キャリア密度がレーザ閾値より高いときに光を出力する。レーザキャビティ内の自然放出によって生成される光子が、出力信号を生成するために、誘導放出によって十分に増幅される。電流変調パルスの印加と出力光の生成との間の遅延の長さは、レーザタイプ、キャビティ長さ、及びポンピング電力などいくつかのパラメータに依存する。

【0040】

図３（ｃ）は、半導体ゲインスイッチレーザダイオード１４５のための電気駆動回路の概略図を示す。レーザダイオード１４５のカソードは、インダクタ１４７と抵抗器又はキャパシタ１４８とを備えるバイアスティ１４６に接続される。インダクタ１４７を介して、ＤＣバイアス電流がレーザダイオードに送られる。これは、ゲインバイアス（図３（ｂ）における点線によって示される最小レベルの電流）を提供する。抵抗器又はキャパシタ１４８を介して、ＡＣ変調電流がレーザダイオードに送られ、レーザ閾値より高くなったり低くなったりするようにレーザをゲインスイッチングするために必要とされるゲイン変調を提供する。この場合、バイアスティ１４６への変調入力は、コントローラ１４１によって提供される。一例では、時間変化電流は、２ＧＨｚの周波数を有する方形タイプの波形を有する。代替の実施形態では、時間変化電流は、周波数シンセサイザによって生成される電気的な正弦波である。時間変化電流は、任意のパルス形状を有する信号を含み得る。

【0041】

ゲインバイアスは、レーザ閾値に近くなるように選択され得る。なぜなら、この方式でゲインスイッチレーザを駆動することは、出力光のパルスジッタ及び周波数チャープを低減し得るからである。これは、キャリア密度がより早くレーザ閾値を超えることを意味し、これにより、光パルスが生じるための時間が増す。最初に、光強度は、オーバーシュートし、急速にキャリア密度を減少させる。次いでこれは、光子密度を減少させ、キャリア密度を増大させ、次いで光強度を増大する。この競争プロセスは、パルスの始まりに光強度の振動を引き起こし、これらの振動は、強く減衰され、強度が一定である定常状態に急速に至る。これらの振動は、弛緩振動と呼ばれる。ＱＲＮＧの場合、パルスの干渉は、パルスが定常状態に落ち着いた後で、測定される。レーザパルスは、電流パルスが終了し、電流を再びバイアス値にスイッチングしたときに終了する。

【0042】

図３（ｄ）は、一例に係る、ＱＲＮＧのためのゲインスイッチレーザ１０ｄの概略図を示す。ゲインスイッチレーザに狭いパルス幅を有するパルスのストリームを放出させることが望ましい。しかし、狭いパルス幅を有するようにＡＣ変調信号を単純に設定することは、パルスからパルスへのタイミングの変動（ジッタ）をもたらし得る。図３（ｄ）に示される例では、ゲインスイッチレーザ１０ｄは、２つのレーザ１４５及び１４０を備える。レーザ１４５は、シードレーザと称され、一方、レーザ１４０は、出力レーザと称される。シードレーザ１４５と出力レーザ１４０は共に、それぞれコントローラ１５１及びコントローラ１４１によって駆動されるゲインスイッチレーザであってよい。コントローラ１５１は、図３（ａ）から図３（ｃ）に関連して説明したように、反復速度Ｒでパルスのストリームを放出するように、ＡＣ変調電流１５２を速度Ｒでシードレーザ１４５に注入する。反復速度Ｒは、パルス１４３のストリーム中のパルスがランダム位相を有するように、十分低くなるように選択される。パルス１４３は、パルス幅Ｗ_seedを有し得、Ｗ_seedは、ＡＣ変調電流１５２パルスの幅に比例する。パルス１４３のストリームは、出力レーザ１４０がシードレーザ１４５によってシードされるように、出力レーザ１４０に光学的に結合される。コントローラ１４１は、ＡＣ変調電流１５６を出力レーザ１４０に注入するように構成され、ＡＣ変調電流１５６は、同じ速度Ｒを有するが、シードレーザに印加されるＡＣ変調電流１５２より狭いパルス幅を有する。コントローラ１５１及び１４１によって印加される変調電流１５２及び１５６は、それらが重なるように時間的に同期される。したがって、出力レーザ１４０は、シードレーザ１４５によってコヒーレントにシードされている間、その閾値レベルより高くなるように一度オンにスイッチングされる。したがって、出力レーザ１４１は、速度Ｒでパルス１４２のストリームを放出し、各パルスは、シードレーザ１４３からのパルスに対して固定された位相関係を有する。シードレーザからのパルス１４３のストリーム中の各パルスはランダム位相を有するので、出力パルス１４２のストリーム中の各パルスもまた、ランダム位相を有する。しかし、出力パルス１４２のストリーム中のパルスのパルス幅は、シードレーザ１４３中のパルスより狭い。典型的には、レーザ１０ｄにおける出力パルス１４２の幅は、約４０ｐｓ以下である。

【0043】

図３（ｅ）は、一例に係る図３（ｄ）のシードレーザ１４５及び出力レーザ１４０の概略図を示す。シードレーザ１４５及び出力レーザ１４２は、基板２００上に、基板の表面に平行な平面内で横方向に集積される。シードレーザ及び出力レーザの集積については、図８（ｅ）及び図８（ｆ）に関連して下記でさらに説明する。図示しない別の例では、シードレーザ１４５及び出力レーザ１４２は、シードレーザ１４５によって放出される光が可変光アテネータ（ＶＯＡ）に導かれ、ＶＯＡによって放出される光が出力レーザ１４０に導かれるように、ＶＯＡとともに、基板２００上に、基板の表面に平行な平面内で横方向に集積される。

【0044】

図３（ｆ）は、別の例に係る、ＱＲＮＧのためのゲインスイッチレーザ１０ｆの概略図を示す。ゲインスイッチレーザに狭いパルス幅を有するパルスのストリームを放出させることが望ましい。しかし、狭いパルス幅を有するようにＡＣ変調信号（駆動電流）を単純に設定することは、パルスからパルスへのタイミングの変動（ジッタ）をもたらし得る。図３（ｆ）は、ゲインスイッチレーザ１０ｄがゲインスイッチレーザ１４０、コントローラ１４１、及びパルスカーバ１５８を備える例を示す。パルスカーバ１５８は、約１００ｐｓのパルスを生成するために使用することができる高帯域幅強度変調器である。ゲインスイッチレーザ１４０は、図３（ａ）から図３（ｃ）に関連して説明したように、パルス１４３のストリームを生成する。パルスストリームは、パルスカーバ１５８に注入される。パルスカーバ１５８は、コントローラ１５４によって制御される。コントローラ１５４は、変調制御信号をパルスカーバ１５８に送るように構成され、この制御信号は、コントローラ１４１のＡＣ変調信号と時間的に同期され、同じ反復速度を有する。パルスカーバ１５８に印加される制御信号は、パルスカーバ１５８が注入された光を減衰するか、又は注入された光を通過させるかを決定する。したがって、パルスカーバ１５８は、パルス１４３が注入される時間の一部の間、光を減衰し、残りの時間に光を通過させるように構成され得、それにより、ゲインスイッチレーザ１４０によって出力されるパルス１４３より狭いパルス幅を有する出力パルス１４２をもたらす。典型的には、レーザ１０ｆにおける出力パルス１４２の幅は、約１００ｐｓ以下である。

【0045】

図３（ｇ）は、図３（ｆ）のレーザ１４０及びパルスカーバ１５８の概略図を示す。レーザ１４０は、図８（ａ）に関連してさらに説明するように、半導体レーザであってよい。レーザ１４０によって出力されるパルス１４３は、光相互接続（図示せず）を使用してパルスカーバ１５８に光学的に結合される。光相互接続は、例えば光ファイバを含み得る。

【0046】

図４（ａ）は、一例に係る、ＱＲＮＧのためのソース１ａの概略図である。変調電流１１は、ソース１ａの複数のゲインスイッチレーザのそれぞれに注入される。各ゲインスイッチレーザのための変調電流は、図３（ａ）から図３（ｃ）に関連して説明したように、コントローラ及びバイアスティ回路１４６によって提供され得る。換言すれば、各ゲインスイッチレーザについて１つのコントローラ１４１及び１つのバイアスティ回路１４６が設けられる。代替として、ゲインスイッチレーザのための変調電流は、単一のコントローラ（図示せず）によって提供されてもよい。変調電流は、時間的に同期される。すなわち、それらは時間的に重なり合い、同じ反復速度を有する。ゲインスイッチレーザによって出力されるパルスストリームもまた、時間的に同期される。すなわち、それらは時間的に重なり合い、同じ反復速度を有する。各ゲインスイッチレーザのための変調電流の振幅は、ゲインスイッチレーザが同じ強度のパルスを放出するように構成される。

【0047】

各ゲインスイッチレーザは、各ゲインスイッチレーザによって出力される各パルスストリームが量Δｔ_１、Δｔ_２、Δｔ_３、．．．Δｔ_ｎだけ時間的にオフセットされるように、異なる遅延要素８ａに光学的に結合される。遅延要素８ａは、例えば、異なる長さの光ファイバ、異なる長さのエアギャップ、又は異なる光路長の導波路を含んでもよい。時間的にオフセットされたパルスストリームは、光パルスコンバイナ６に導かれ、光パルスコンバイナ６は、時間的にオフセットされたパルスストリームを結合してインターリーブされたパルスストリーム１５にするように構成される。インターリーブされたパルスストリームは、ソース１ａの出力でもある$光パルスコンバイナの少なくとも１つの出力に導かれる。

【0048】

図４（ｂ）は、別の例に係る、ＱＲＮＧのためのソース１ｂの概略図である。変調電流１２は、ソース１ｂの複数のゲインスイッチレーザのそれぞれに注入される。各ゲインスイッチレーザのための変調電流は、図３（ａ）から図３（ｃ）に関連して説明したように、コントローラ及びバイアスティ回路１４６によって提供され得る。換言すれば、各ゲインスイッチレーザについて１つのコントローラ１４１及び１つのバイアスティ回路１４６が提供される。各ゲインスイッチレーザに注入される変調電流は、参照時刻に対して量Δｔ_１、Δｔ_２、Δｔ_３、．．．Δｔ_ｎだけ時間的にオフセットされ、その結果、各ゲインスイッチレーザによって出力されるパルスストリームもまた、参照時刻に対して量Δｔ_１、Δｔ_２、Δｔ_３、．．．Δｔ_ｎだけ時間的にオフセットされる。時間的にオフセットされたパルスストリームは、光パルスコンバイナ６に導かれ、光パルスコンバイナ６は、時間的にオフセットされたパルスストリームを結合してインターリーブされたパルスストリーム１５にするように構成される。インターリーブされたパルスストリームは、ソース１ｂの出力でもある光パルスコンバイナの少なくとも１つの出力に導かれる。

【0049】

一例によれば、時間的にオフセットされた変調電流１２を、マルチチャネルの任意波形発生器（ＡＷＧ）を使用して生成することができ、ＡＷＧの各出力チャネルは、トランスコンダクタンス増幅器に電気的に結合される。別の例によれば、時間的にオフセットされた変調電流１２は、増幅器及び図３に関連して説明したバイアスティ回路１４６に電気的に結合された位相ロックループ（ＰＬＬ）回路を使用して生成され、各ＰＬＬ回路は、同期のために同じ周波数の参照信号を受信し、各ＰＬＬ回路は、周波数Ｒであり０と２πの間の位相を有する変調信号を出力するようにプログラムされる。２πの位相は、１／Ｒの遅延に対応する。図４（ｂ）を参照すると、Ｎ個のゲインスイッチレーザ及びＮ個の変調電流の場合、ＰＬＬ回路の位相は、２π／Ｎだけ互いに異なるように構成され得、その結果、Δｔ_２−Δｔ_１＝Δｔ_３−Δｔ_２＝．．．＝Δｔ_ｎ−Δｔ_ｎ−１＝１／（ＮＲ）となる。各ＰＬＬ回路によって生成される変調信号の周波数Ｒ及び位相は、例えば、ソフトウェアインターフェースを介して、又はアナログ電圧をＰＬＬチップに入力することによって制御することができる。さらなる例によれば、各ＰＬＬ回路は、同じ周波数の参照信号を受信し、周波数Ｒであり同じ位相を有する変調信号を出力するようにプログラムされる。各ＰＬＬ回路からの変調信号は、電子遅延器を通され、各遅延器は、異なる遅延を有し、増幅器及びバイアスティ回路にさらに結合され、時間的にオフセットされた変調電流１２を生成する。代替の例によれば、単一のＰＬＬ回路を使用し、周波数Ｒの変調信号を生成し、この変調信号は、電力スプリッタを使用して分割され、Ｎ個の経路に導かれ、各経路は、異なる電子遅延器を有し、各経路は、増幅器及びバイアスティ回路にさらに結合され、時間的にオフセットされた変調電流１２を生成する。周波数Ｒであり０と２πの間の位相を有する変調信号を出力するようにプログラムされたＰＬＬ回路は、時間的にオフセットされた変調電流１２を生成するために、電力スプリッタ及び電子遅延器と組み合わせることができることも理解されたい。

【0050】

図示しないさらなる実施形態では、ＱＲＮＧのためのソース１は、図４（ａ）に関連して説明した遅延要素８ａと、図４（ｂ）に関連して説明した時間的にオフセットされた変調電流１２と、を含む。遅延要素８ａ及び時間的にオフセットされた変調電流１２は、各ゲインスイッチレーザによって出力されるパルスストリームが量Δｔ_１、Δｔ_２、Δｔ_３、．．．Δｔ_ｎだけ互いに対して時間的にオフセットされるように構成される。各パルスストリームの時間的オフセットは、遅延要素８ａ（物理的遅延）と時間的にオフセットされた変調電流１２（電子的オフセット）の組み合わせを使用して達成される。

【0051】

図５（ａ）は、一実施形態に係るＱＲＮＧの概略図である。ソース１は、２つのゲインスイッチレーザを備え、各ゲインスイッチレーザは、同じ波長及び強度を有するランダム化されたパルスのストリームを出力するように構成される。両ゲインスイッチレーザからのパルス１３は、同じ反復速度Ｒで生成され、ここで、Ｒは、パルスの位相がランダムであるように各ゲインスイッチレーザを駆動することができる最大反復速度以下である。一実施形態では、Ｒは約２ＧＨｚである。別の実施形態では、Ｒは約５ＧＨｚである。各ゲインスイッチレーザによって放出される連続するパルス間の時間的間隔は、１／Ｒである。ソース１は、各ゲインスイッチレーザによって出力されるパルスストリームが時間的にオフセットされるように構成され、その結果、第１のゲインスイッチレーザからのパルスストリームが第２のゲインスイッチレーザからのパルスストリームと時間的に重なり合わない。例えばＲが５ＧＨｚであるとき、パルス間の分離は２００ｐｓであり、パルスの幅は、＜１００ｐｓでなければならない。ソース１は、図４（ａ）又は図４（ｂ）に関連して説明したように実装されてもよい。ソース１からのパルスストリームは、光パルスコンバイナ６に導かれ、光パルスコンバイナ６は、ソース１からのパルスストリームを結合するように構成される。光パルスコンバイナについては、図６（ａ）及び図６（ｂ）に関連して下記でさらに説明する。結合されたパルスストリーム１５は、インターリーブされたパルスストリーム１５とも称され、時間遅延干渉計３の入力に光学的に結合される。遅延要素８は、時間遅延Ｄが１／Ｒに等しくなるように構成される。Ｄ＝１／Ｒの場合、第１のゲインスイッチレーザに由来するパルスは、例えば、同じレーザに由来する先行するパルスと干渉する。同様に、第２のゲインスイッチレーザに由来するパルスは、同じレーザに由来する先行するパルスと干渉する。ゲインスイッチレーザによって放出されるパルスの位相がランダムであるため、干渉パルスの強度に対応する信号は、ランダム値を有する。

【0052】

図５（ｂ）は、別の実施形態に係るＱＲＮＧの概略図である。ソース１は、２つのゲインスイッチレーザを備え、各ゲインスイッチレーザは、同じ波長及び強度を有するランダム化されたパルスのストリームを出力するように構成される。両ゲインスイッチレーザからのパルスは、同じ反復速度Ｒで生成され、ここで、Ｒは、パルスの位相がランダムであるように各ゲインスイッチレーザを駆動することができる最大反復速度以下である。一実施形態では、Ｒは約２ＧＨｚである。別の実施形態では、Ｒは約５ＧＨｚである。各ゲインスイッチレーザによって放出される連続するパルス間の時間的間隔は、１／Ｒである。ソース１は、各ゲインスイッチレーザによって出力されるパルスストリームが時間的にオフセットされるように構成され、その結果、第１のゲインスイッチレーザからのパルスストリームが第２のゲインスイッチレーザからのパルスストリームと時間的に重なり合わない。特に、第２のゲインスイッチレーザによって放出されるパルスは、反復速度の２倍の逆数に等しい量Δｔ、すなわち、Δｔ＝１／（２Ｒ）だけ時間的にオフセットされる。例えばＲが５ＧＨｚであるとき、１つのストリーム中のパルス間の分離は２００ｐｓであり、パルスの幅は、＜１００ｐｓでなければならない。オフセットΔｔ＝１００ｐｓである。ソース１は、図４（ａ）又は図４（ｂ）に関連して説明したように実装されてもよい。ソース１からのパルスストリームは、光パルスコンバイナ６に導かれ、光パルスコンバイナ６は、ソース１からのパルスストリームを結合するように構成される。光パルスコンバイナについては、図６（ａ）及び図６（ｂ）に関連して下記でさらに説明する。インターリーブされたパルスストリーム１５は、時間遅延干渉計３の入力に光学的に結合される。遅延要素８は、時間遅延ＤがΔｔ＝１／（２Ｒ）に等しくなるように構成される。Ｄ＝Δｔの場合、第１のゲインスイッチレーザに由来するパルスは、例えば、第２のゲインスイッチレーザに由来する先行するパルスと干渉する。干渉パルスの強度に対応する信号は、異なるゲインスイッチレーザからのパルスの位相がランダムであるため、ランダム値を有する。インターリーブされたパルスストリーム１５中のパルス間の時間的分離は、Δｔ＝１／（２Ｒ）であり、一方、各レーザによって生成されるパルス間の時間的分離は、１／Ｒである。各干渉パルス間の時間的分離は、Δｔ＝１／（２Ｒ）である。パルスが干渉する速度は、２Ｒである。したがって、Ｒ＝５ＧＨｚである場合、２つのゲインスイッチレーザの各々は、５ＧＨｚの速度で放出するが、パルス干渉速度は、１０ＧＨｚである。

【0053】

図５（ｃ）は、別の実施形態に係るＱＲＮＧの概略図である。ソース１は、Ｎ個のゲインスイッチレーザを備え、各ゲインスイッチレーザは、同じ波長及び強度を有するランダム化されたパルスのストリームを出力するように構成される。Ｎ個のゲインスイッチレーザからのパルスは、同じ反復速度Ｒで生成され、ここで、Ｒは、パルスの位相がランダムであるように各ゲインスイッチレーザを駆動することができる最大反復速度以下である。各ゲインスイッチレーザによって放出される連続するパルス間の時間的間隔は、１／Ｒである。ソース１は、各ゲインスイッチレーザによって出力されるパルスストリームが時間的にオフセットされるように構成され、その結果、いずれか１つのゲインスイッチレーザによって出力されるパルスストリームが別のゲインスイッチレーザからのパルスストリームと時間的に重なり合わない。特に、ゲインスイッチレーザによって放出されるパルスは、反復速度のＮ倍の逆数に等しい量Δｔ、すなわち、Δｔ＝１／（ＮＲ）だけ互いに時間的にオフセットされる。例えばＲが５ＧＨｚであるとき、１つのストリーム中のパルス間の分離は２００ｐｓであり、パルスの幅は、＜１００ｐｓでなければならない。オフセットΔｔ＝２００／Ｎｐｓである。ソース１は、図４（ａ）又は図４（ｂ）に関連して説明したように実装されてもよい。ソース１からのパルスストリームは、光パルスコンバイナ６に導かれ、光パルスコンバイナ６は、ソース１からのパルスストリームを結合するように構成される。光パルスコンバイナについては、図６（ａ）及び図６（ｂ）に関連して下記でさらに説明する。インターリーブされたパルスストリーム１５は、時間遅延干渉計３の入力に光学的に結合される。遅延要素８は、時間遅延Ｄがレーザの数に各レーザの反復速度を乗じたものの逆数の整数倍に等しい、すなわち、Ｄ＝ｍ×Δｔであり、ここでΔｔ＝１／（Ｎ×Ｒ）であり、ｍは整数であり、ｍ≧１であるように構成される。Ｄ＝ｍ×Δｔの場合、第１のゲインスイッチレーザに由来するパルスは、例えば、同じ第１のゲインスイッチレーザを含めて、任意の他のゲインスイッチレーザに由来する先行するパルスと干渉する。干渉パルスの強度に対応する信号は、パルスの位相がランダムであるため、ランダム値を有する。インターリーブされたパルスストリーム１５中のパルス間の時間的分離は、Δｔ＝１／（Ｎ×Ｒ）であり、一方、各レーザによって生成されるパルス間の時間的分離は、１／Ｒである。各干渉パルス間の時間的分離は、Δｔ＝１／（Ｎ×Ｒ）である。パルスが干渉する速度は、Ｎ×Ｒである。したがって、Ｒ＝５ＧＨｚである場合、個々のゲインスイッチレーザは、５ＧＨｚの速度で放出するが、パルス干渉速度は、Ｎ×５ＧＨｚである。

【0054】

図５（ａ）、図５（ｂ）、及び図５（ｃ）の例では、干渉パルスのストリームは、光検出器５に送られ、光検出器５では、干渉パルスの強度が信号に変換される。図５（ｂ）の例では、光検出器は、少なくとも２Ｒ＝１０ＧＨｚの速度でパルスの強度を検出するように構成される。図５（ｃ）の例では、光検出器は、少なくともＮ×Ｒの速度でパルスの強度を検出するように構成される。好適な光検出器は、２０ＧＨｚを超える帯域幅を有するＩｎＰベースのオンチップ光検出器を含み得る。

【0055】

図６（ａ）は、受動光コンバイナ３０３の概略図を示す。一実施形態では、光パルスコンバイナ６は、受動光コンバイナ３０３を含む。入力では、光パルスコンバイナ６は、Ｎ個の入力を備え、ここでＮ≧２であり、出力では、光パルスコンバイナ６は、少なくとも１つの出力を備える。

【0056】

光は、例えばシングルモードファイバ３０２−１から３０２−ＮによってＮ個の入力に提供され得、光は、ファイバ３０４−１又は３０４−２によって出力から収集され得、ファイバ３０４−１又は３０４−２は、シングルモードファイバ又はマルチモードファイバである。基板上のリッジ導波路などのような光を送達し収集する他の手段が使用されてもよい。

【0057】

入力３０２−１は、Ｎ×２受動光コンバイナ内で２×１受動光カプラの第１の入力に接続され、一方、入力３０２−２は、２×１受動光カプラの第２の入力に接続される。２×１受動光カプラは、入力３０２−１及び３０２−２からの光パルスを結合する。同様に、入力３０２−３及び３０２−４、又は３０２−５及び３０２−６などからの光パルスは、Ｎ×２受動光スプリッタ内の他の２×１受動スプリッタにおいて結合される。２×１受動スプリッタ対の出力は、入力パルスをさらに結合するためにさらなる２×１に接続される。いくつかの２×１受動光カプラを共にカスケード接続する（cascading）ことにより、Ｎ個の入力は、カスケード接続の第１の段の後でＮ／２個の信号になるように、カスケード接続の第２の段の後でＮ／４個の信号になるようになど、カスケード接続の最後から２番目の段まで組み合わされ得、最後から２番目の段では、Ｎ個の入力信号が２つの信号になるように組み合わされている。一例では、図６（ａ）に示されるように、カスケード接続における最後のカプラは、２×２受動光カプラを含み、これは、カスケード接続の最後から２番目の段からの２つの信号を結合し、それを２つの出力チャネル３０４−１及び３０４−２に出力する。上記の構成では、Ｎ×２受動光コンバイナが得られる。図示しない別の例では、カスケード接続における最後のカプラは、２×１受動光カプラを含み、これは、従属接続の最後から２番目の段からの２つの信号を結合し、それを１つの出力チャネルに出力し、その結果、Ｎ×１受動光コンバイナが得られる。

【0058】

図６（ａ）に示されている例では、Ｎ＝８である。Ｎの他の値を使用することができることも理解されたい。図６（ａ）に示されている構成は、一例であり、他の構成を使用することもできることも理解されたい。

【0059】

Ｎ＝８の場合、各入力信号３０２−１から３０２−Ｎは、２つの２×１受動光カプラ及び１つの２×２受動光カプラを通過してから、３０４−１及び３０４−２で出力される。

【0060】

受動光コンバイナ３０３は、Ｎ×Ｍ受動光コンバイナであってよく、ここでＭ≧１及びＮ≧２である。一実施形態では、受動光コンバイナ３０３は、エバネッセント結合を使用し、１つの導波路からの光を１つの又はいくつかの他の導波路に結合する。一実施形態では、受動光コンバイナ３０３は、２つの以上の光ファイバを備え、光ファイバのクラッド厚が削減され、２つの以上のファイバが密に接して配置される。接触領域では、光は、１つのファイバから他方のファイバに振動するようにエバネッセント結合される。すなわち、結合領域の長さは、どれだけの光が１つのファイバから他方のファイバに結合されるかを決定する。換言すれば、結合領域の長さは、分割比を決定する。結合領域の長さは、例えば５０％の光が１つの導波路から他方に結合されるようなものとすることができる。一実施形態では、受動光コンバイナ３０３は、フォトニックチップ上に実装される。フォトニックチップ上のいくつかの導波路は、接触領域では、光が１つの導波路から他方の導波路にエバネッセント結合されるように、互いに密に接して配置される。

【0061】

代替の実施形態では、受動光コンバイナ３０３は、１つの導波路から別の導波路に光を結合するために２つの導波路が交差される光クロスカプラである。

【0062】

一実施形態では、受動光コンバイナは、カスケード接続で共に接続された複数の２×１受動光カプラ及び／又は２×２受動光カプラを備える。

【0063】

代替として、受動光スプリッタは、密に接して配置されたＮ個の入力導波路とＭ個の出力導波路とを有する単一の受動光カプラを備え、その結果、光がＮ個の導波路からＭ個の導波路に結合される。

【0064】

さらなる実施形態では、導波路及び／又は光ファイバは、受動光コンバイナ３０３のＮ個の入力３０２−１から３０２−Ｎのいずれかにて提供されるパルスが同じ距離を移動してから出力に到達するように構成される。換言すれば、任意の入力から任意の出力までの光路長（ＯＰＬ）が同じである。したがって、入力にて提供されるパルスは、出力に到達したとき、同じ量だけ遅延されている。別の実施形態では、入力から出力までのＯＰＬは、入力ごとに異なる。この場合、異なる入力にて提供されるパルスは、出力に到達したとき、異なる量だけ遅延されることになる。異なる入力からのパルスが重なり合わないように出力におけるパルスの結合を可能にするために、各入力から出力までのＯＰＬの差を決定してもよく、複数のゲインスイッチレーザ１０に印加される電流変調信号１２の時間的オフセットΔｔ_１、Δｔ_２、Δｔ_３．．．Δｔ_ｎを調整し、不等のＯＰＬを補償してもよい。別の例では、受動光コンバイナ３０３の出力が、各変調電流に加えられる時間的オフセットを決定するためにモニタされる。

【0065】

図６（ｂ）は、マルチモード干渉（ＭＭＩ）カプラである受動光コンバイナ３３１の概略図である。一実施形態では、光パルスコンバイナ６は、ＭＭＩカプラを備える。ＭＭＩカプラは、Ｎ×Ｍ ＭＭＩであってよく、ここでＮ≧２及びＭ≧１である。

【0066】

ＭＭＩカプラは、Ｎ個（この場合Ｎ＝４）の入力シングルモード導波路３３４、マルチモードの干渉により自己結像が生成されるマルチモードセクション３３３、及びＭ個の出力シングルモード導波路３３２を備える。

【0067】

カプラは、好適な方法、例えばエッチング又は高強度レーザビームでの直接描画で作製されたチップ上の導波路を有して実現され得る。しかし、他の実現方法も可能である。ＭＭＩカプラ３３１は、例えばシリコンであってよく、シリコンオンインシュレータ導波路を含み得る。

【0068】

ＭＭＩカプラは、シングルモード入力／出力を備え、エバネッセント結合を使用する図６（ａ）に示される受動光コンバイナとは異なる、信号を分割する方法を使用する。

【0069】

ＭＭＩカプラ３３１では、光は、シングルモード導波路からマルチモード導波路領域３３３に挿入される。マルチモード導波路領域３３３内で励起されるいくつかのモード間の干渉により、マルチモード導波路内の或る伝播距離に関する入力光分布の自己結像が生成される。出力シングルモード導波路は、入力からの光を或る強度分布で出力導波路に結合するように、好適な距離で入力導波路に位置決めされる。例えば２×２カプラは、マルチモード導波路の長さにより、各々が入力光パルスのそれぞれの５０％を有する２つの自己結像が生成されるように設計される。これらの自己結像が生成される位置に、出力シングルモード導波路が配置される。これは入力強度分布の像であるため、光は、各出力において５０％で、出力導波路に効率的に結合される。

【0070】

一実施形態では、ＭＭＩカプラは、Ｎ×２スプリッタである。一実施形態では、第１の入力導波路３３４−１に挿入される光信号は、固定比率で２つの出力に分配される。信号は、第１の入力導波路３３４−１に挿入された光信号の半分が各出力導波路３３２に分配されるように、２分の１に分割される。また、第２の入力導波路３３４−２に挿入される光信号は、固定比率で２つの出力に分配される。

【0071】

第１の出力導波路３３２−１に挿入される光信号は、固定比率で２つの入力のそれぞれに分配される。信号は、第１の出力３３２−１に挿入された光信号の１／ＮがＮ個の入力のそれぞれに分配されるように、Ｎ分の１に分割される。

【0072】

図７（ａ）及び図（ｂ）は、一実施形態に係るＱＲＮＧのためのフォトニック集積回路（ＰＩＣ）の概略図を示す。図７（ａ）は平面図を示し、一方、図７（ｂ）は側面図を示す。この実施形態では、ゲインスイッチレーザ１００と光パルスコンバイナ６とを備えるソース１、時間遅延干渉計３３、及び光検出器５は、ＩｎＰ標準集積プロセスに基づいてフォトニックチップ上に集積され、単一の基板２００上に配置される。異なる構成要素が、導光セクション１１０により互いに光学的に結合される。この実施形態では、ゲインスイッチレーザ１００は、分布帰還型（ＤＦＢ）レーザ１００であるが、分布ブラッグ反射器（ＤＢＲ）又はリッジレーザなどの他のレーザを使用することもできることを理解されたい。ＤＦＢレーザについては、図８（ａ）に関連して下記でより詳細に説明する。ＤＦＢレーザは、導光セクション１１０を介してＭＺＩスイッチ９０ａに光学的に結合される。ＭＺＩスイッチ９０ａについては、図１０に関連して下記でさらに説明する。ＭＺＩスイッチ９０ａは、可変光アテネータ（ＶＯＡ）として働き、位相コンバイナ６の各入力に注入されるパルスの強度が実質的に等しくなるように、ＤＦＢレーザ１００によって出力されるパルスの強度を調整するように構成される。図７（ａ）のデバイスでは、図６（ａ）及び図６（ｂ）に関連してさらに上述した光パルスコンバイナ６は、２×２方向性カプラであり、ＭＺＩスイッチ９０ａを介して２つのＤＦＢレーザ１００からの入力パルスを結合し、結合されたパルスを遅延ライン干渉計３３及び補助構成要素８０に出力する。結合された入力パルスは、例えば５０：５０の比率で分割され得る。補助構成要素８０は、光相互接続、回折格子カプラ、フォトダイオードなどのさらなる光学構成要素である。補助構成要素８０は、較正のために使用され得、例えばＭＺＩスイッチ９０ａにおける減衰の量を決定するために使用され得る。図示しない代替例では、光パルスコンバイナは、ＭＺＩスイッチ９０ａを介して２つのＤＦＢレーザ１００からの入力パルスを結合し、結合されたパルスを遅延ライン干渉計３３に出力する２×１カプラである。遅延ライン干渉計３３は、ＭＺＩスイッチ９０ｂ、参照アーム、遅延要素８を有するロングアーム、及び２×２出力カプラ６ｂを備えるＭＺＩである。図示しない別の例によれば、出力カプラ６ｂは、２×１カプラである。ＭＺＩスイッチ９０ｂは、参照及びロングアームにおける不等の損失を補償するように働く。図示しない別の例によれば、遅延ライン干渉計は、２×２カプラ、参照アーム、及びロングアームを備えるマイケルソン干渉計（ＭＩ）であり、両アームは鏡に結合され、ロングアームは、干渉計遅延要素を備え、２つの鏡から反射される光は、２×２カプラにて互いに干渉し、干渉計の出力に導かれる。例えば、遅延要素８は、典型的には、遅延Ｄ＝５００ｐｓを得るために長さ数センチメートルであり、したがって、参照アームに比べてロングアームに蓄積される損失は異なる。出力カプラ６ｂに入る参照パルス及び遅延パルスが実質的に同じ強度を有することを確実にするために、より多くのパワーが干渉計のロングアームに注入され、より少ないパワーが干渉計の参照アームに注入されるように、ＭＺＩスイッチを構成することができる。参照パルス及び遅延パルスは、２×２カプラ６ｂで干渉し、光検出器５及び別の補助構成要素８０ｂに導かれる。２×２カプラ６ｂの出力は、例えば、５０：５０の比率に分割され得る。光検出器は、ＩｎＰベースの光検出器であってよい。

【0073】

各ゲインスイッチＤＦＢレーザ１００は、図３（ａ）から図３（ｃ）に関連して説明したように、コントローラ（図示せず）に電気的に結合される。ＤＦＢレーザ１００に注入される変調電流１２は、図４（ｂ）及び図５（ｂ）に関連して説明したように、インターリーブされたパルスストリーム１５が得られるように構成される。

【0074】

図７（ｃ）及び図７（ｄ）は、別の実施形態に係るＱＲＮＧのためのフォトニック集積回路（ＰＩＣ）の概略図を示す。図７（ｃ）は平面図を示し、一方、図７（ｄ）は側面図を示す。図７（ａ）及び図７（ｂ）に示される実施形態とこの実施形態の違いは、ゲインスイッチレーザ１００を備えるソース１が第１の基板２００上に配置されていることである。光パルスコンバイナ６、時間遅延干渉計３３、及び光検出器５は、第２の基板４００上に配置される。第２の基板４００は、例えばＳｉベースの基板であり、光パルスコンバイナ６、時間遅延干渉計３３、及び光検出器５は、例えばＣＭＯＳ互換プロセスを使用して集積される。第２の基板上の異なる構成要素は、導光セクション１１０により互いに光学的に結合される。第１の基板２００上に配置されたゲインスイッチレーザ１００は、光相互接続１２０を介してＭＺＩスイッチ９０ａに光学的に結合される。光相互接続１２０は、第１の半導体基板２００上の導光領域を、第２の半導体基板４００上の導光領域又はＭＺＩスイッチ９０に接続し、例えば光ファイバを含み得る。光相互接続は、図３（ｆ）及び図３（ｇ）に関連して説明したようにパルスカーバ（図示せず）をさらに備え得、パルスカーバは、ゲインスイッチレーザ１００からパルスを入力としてとり、より狭いパルスをＭＺＩスイッチ９０ａに出力するように構成されている。代替例では、光相互接続１２０は、図４（ａ）に関連して説明したように異なる時間的オフセットを各ゲインスイッチレーザによって放出されるパルスストリームに適用する遅延要素（図示せず）をさらに備える。

【0075】

第１の基板はＩｎＰベースのものであってよく、ゲインスイッチレーザ１００は、分布帰還型（ＤＦＢ）レーザ１００であってよいが、分布ブラッグ反射器（ＤＢＲ）又はリッジなどの他のレーザを使用することもできることを理解されたい。ＩｎＰ基板上のＤＦＢレーザについては、図８（ａ）に関連して下記でより詳細に説明する。

【0076】

第２の基板４００上の構成要素は、図７（ａ）及び図７（ｂ）に示される構成要素に対応する。第２の基板がＳｉベースのものであるとき、遅延ライン干渉計３３は、図７（ａ）及び図７（ｂ）に示されるＩｎＰ基板上の遅延ライン干渉計３３より低い挿入損失を有することになる。特に、遅延要素８は、典型的には、長さ数ｃｍ（例えば、ＩｎＰ上の５００ｐの遅延について長さ約４．５ｃｍ、窒化シリコンベースの基板上の５００ｐｓの遅延について８ｃｍ）である。伝播損失は、ＩｎＰ上で２ｄＢ／ｃｍ、Ｓｉ₃Ｎ₄上で０．５ｄＢ／ｃｍのものとなり得、ＩｎＰ上で１０ｄＢ、Ｓｉ₃Ｎ₄上で４ｄＢの挿入損失をもたらす。光検出器は、ＣＭＯＳ互換作製プロセスを使用してＳｉ上に成長されたＧｅを含み得る。ＧｅオンＳｉ光検出器は、例えば２０ＧＨｚを超える帯域幅を有する。

【0077】

図示しない別の実施形態では、第２の基板４００上の遅延ライン干渉計３３によって放出される光は、光相互接続を介して第３の基板上に配置されたＩｎＰベースの光検出器に光学的に結合され、光相互接続は、例えば光ファイバを含む。

【0078】

位相ランダム化された光パルスのソース１内の複数のゲインスイッチレーザのうちのゲインスイッチレーザの各々は、分布帰還型（ＤＦＢ）レーザ、分布ブラッグ反射器（ＤＢＲ）レーザ、又はリッジレーザとして実装されてよい。

【0079】

ゲインスイッチレーザは、回折格子領域を備え得る。回折格子領域は、活性領域とは別々であってもよく、又は活性領域は、回折格子を含んでもよい。活性領域と回折格子が別々であるレーザは、ＤＢＲ（分布ブラッグ反射器）レーザ（図示せず）と称される。活性領域が回折格子を含むレーザは、ＤＦＢレーザである。

【0080】

リッジレーザ（図示せず）は、ストライプレーザとも称される。ファブリ−ペローレーザは、１つのタイプのリッジレーザ又はストライプレーザである。ストライプ及びリッジという用語は、レーザ導波路の形態を指す。ファブリペローは、レーザキャビティの形態、すなわち、導波路の端面によって構成された２つの平行な鏡を指す。リッジレーザは、明確なファセットを有する導波路を含む。材料構造は、クラッド材料によって囲まれたコアを含む。クラッド材料は、ＩｎＰ基板に整合された格子であってよい。一例では、クラッド材料はＩｎＰであり、コアはＡｌＩｎＧａＡｓである。ＡｌＩｎＧａＡｓは、ＩｎＰに比べて高い屈折率を有するので使用され得る。

【0081】

図８（ａ）は、ＱＲＮＧにおけるゲインスイッチレーザとして使用するのに適しているＤＦＢレーザを示す。図８（ａ）から図８（ｄ）及び下記の説明は、ＤＦＢレーザについて述べているが、ＤＢＲ（図示せず）又はリッジレーザ（図示せず）を代替としてＱＲＮＧにおいて使用することができることを理解されたい。

【0082】

図８（ａ）の場合のＤＦＢレーザ内の活性領域は、多重量子井戸領域（ＭＱＷ）を含む。ＭＱＷ領域は、複数の量子井戸層を含む。レーザが１．５５μｍ動作のために構成されているとき、ＭＱＷ領域は、例えばＡｌＩｎＧａＡｓ／ＩｎＰ、ＡｌＩｎＧａＡｓ／ＡｌＩｎＡｓ、ＩｎＧａＡｓＰ／ＩｎＰ、ＩｎＧａＡｓＰ／ＡｌＩｎＡｓ、又はＩｎＧａＡｓ／ＡｌＩｎＧａＡｓなどの材料の交互層を含む。これらの層すべてが、ＩｎＰ基板に格子整合される。

【0083】

デバイスは、基板２００を備える。ｎ型コンタクト２２６が、基板の１つの表面の上にある。バッファ層２０６が、基板２００の反対側の表面にあり、そこに接触している。基板２００及びバッファ層２０６は共にｎ型層である。代替として、基板２００がｐ型層であるように、この構造を逆にすることもできる。これらの層は、ｎドープされたＩｎＰであってよい。ｎ型層２０８が、バッファ層２０６上にあり、そこに接触している。ｎ型層２０８は、ｎドープされたＩｎＰであってよい。第１の導波路材料２１０ａが、ｎ型層２０８のストリップ（strip）の上にあり、そこに接触している。ＭＱＷ層２１２が、第１の導波路材料２１０ａの上にあり、そこに接触している。第２の導波路材料２１０ｂが、ＭＱＷ層２１０の上にあり、そこに接触している。ｐドープされたＩｎＰであってよいｐ型材料２１６が、ストリップの両側で、ｎ型材料２０８の上にあり、そこに接触している。ｎ型層２１８は、ｐ型層２１６の上にあり、そこに接触しており、ｎドープされたＩｎＰであってよい。ｐ型層２２０は、第２の導波路層２１０ｂ及びｎ型層２１８の上にあり、そこに接触しており、ｐドープされたＩｎＰであってよい。ｐ型層２２２は、ｐ型層２２０の上にあり、そこに接触している。一実施形態では、ｐ型層２２２は、高濃度ドープされたＩｎＰである。すなわち、層２２０のドーパント濃度より高いドーパント濃度を有する。ｐコンタクト金属２２４は、ｐコンタクト層２２２の一部の上にあり、そこに接触している。デバイス断面の概略図が図８（ｂ）に示されている。

【0084】

図８（ａ）における側面図に示されるように、ＭＱＷストリップは、デバイスの長さに沿って延びる。ＭＱＷストリップの一部の上に第１のｐ型層２２４がある。光が放出される方向に沿った第１のｐコンタクト２２４の下のストリップの一部の片側において、第２の導波路材料内に回折格子がある。

【0085】

レーザのＭＱＷストリップ内で光を生成するために、第１のｐ型コンタクト２２４とｎ型コンタクト２２６との間に電流が印加される。レーザのＭＱＷストリップ内で生成された光は、ＭＱＷ層に沿って放出される。光は、横方向でｐ型層２１６によって閉じ込められ、垂直方向で導波路層２１０ａ及び２１０ｂによって閉じ込められる。光は、レーザのアパーチャを通ってＭＱＷ層を出る。アパーチャについては、下記に説明する。

【0086】

図８（ａ）は、導波路領域２１０ｂの表面上の構造全体に沿っているＤＦＢの回折格子を示す。ＤＦＢレーザは、分離した鏡を有しておらず、その代わりに、回折格子が、活性領域にわたって分配される光フィードバックを提供し、光は、回折格子によって反射される。これは、分離した鏡がレーザの端部における回折格子によって形成され、活性領域と回折格子が別々であるＤＢＲレーザとは異なる。

【0087】

図８（ｃ）に示されるようなＤＦＢレーザ１００及び導波路セクション１１０などの複数の異なるデバイスがモノリシックに成長される場合、物理的な間隙２７０がそれらの間に作成され、これは、例えばトレンチをエッチングすることによって実現され得る。この間隙は、トレンチがエッチングされた後、同様の屈折率を有する材料で充填することができ、又は、この間隙は、空いたままにされてもよい（すなわち、空気で充填される）。

【0088】

図８（ｃ）は、デバイスの長さに沿った、すなわち、光が放出される方向に沿った側面図を示す。ＤＦＢレーザ１００からの光は、導光領域１１０に向かって放出される。ＤＦＢ１００と導光領域１１０との間に間隙がある。この間隙は、デバイス全体にわたって、光が放出される方向に対して直交する方向に延び得る。この間隙は、バッファ層２０６まで延びる。光は、自由空間２７０を通って、又は間隙２７０内に充填された材料を通ってＤＦＢレーザ１００と導光領域１１０との間で移動する。

【0089】

図８（ｄ）もまた、光が放出される方向に対して直交する方向を通る断面を示す。例えば図４（ｂ）又は図７（ａ）に示されるように、光が放出される方向に対して直交する方向に、複数のレーザが互いに並んで位置し得るため、間隙２７１もまた、レーザをこの方向に分離するために含まれ得る。別の例では、これらの間隙は、例えば図９（ａ）に示されるレベル０Ａ成長ステップにおいて、Ｓｉ−ＩｎＰを使用して充填されてもよい。

【0090】

導光領域１１０は、バッファ層２０６の上にあり、そこに接触している第１の層２８２と、第１の層２８２の上にあり、そこに接触している導波路領域と、導波路領域の上にあり、そこに接触している第２の層２８０と、を含む。光は、垂直方向及び横方向で導波路領域内に閉じ込められる。第１の層２８２及び第２の層２８０は、例えばＩｎＰであってよい。導波路領域は、ＩｎＡｌＡｓクラッド領域を有するＩｎＧａＡｓ層を含み得る。

【0091】

図８（ｅ）は、シードレーザ１４５及び出力レーザ１４０を備えるレーザ１００の側面図を示す。レーザ１００のこの構成は、図３（ｄ）に関連して説明したように、狭いパルスを出力するのに適している。図８（ｅ）の例では、シードレーザ１４５及び出力レーザ１４０は共にＤＦＢレーザである。ＤＢＲレーザ又はリッジレーザを使用することもできることを理解されたい。レーザは、異なるタイプのものであってもよく、例えばシードレーザ１４５はＤＢＲレーザであってよく、一方、出力レーザ１４０は、ＤＦＢレーザ又はリッジレーザであってもよいことも理解されたい。

【0092】

図８（ｅ）は、デバイスの長さに沿った、すなわち、光が放出される方向に沿った側面図を示す。シードレーザ１４５と出力レーザ１４０との間に導光領域２２１ａがある。シードレーザ１４５と導光領域２２１ａとの間に間隙２７０、及び導光領域２２１ａと出力レーザ１４０との間に間隙２７０がある。間隙は、デバイス全体にわたって、光が放出される方向に対して直交する方向に延び得る。間隙は、バッファ層２０６まで延びる。光は、間隙内の自由空間及び導光領域２２１ａを通ってシードレーザ１４５と出力レーザ１４０との間で移動する。別の例では、間隙２７０は、例えば図９（ａ）に示されるレベル０Ａ成長ステップにおいて、Ｓｉ−ＩｎＰを使用して充填されてもよい。

【0093】

図８（ｆ）は、別の例によるシードレーザ１４５及び出力レーザ１４０を備えるレーザ１００の側面図を示す。レーザ１００のこの構成は、図３（ｄ）に関連して説明したように、狭いパルスを出力するのに適している。図８（ｆ）の例では、シードレーザ１４５及び出力レーザ１４０は共にＤＦＢレーザである。ＤＢＲレーザ又はリッジレーザを使用することもできることを理解されたい。レーザは、異なるタイプのものであってもよく、例えばシードレーザ１４５はＤＢＲレーザであってよく、一方、出力レーザ１４０は、ＤＦＢレーザ又はリッジレーザであってもよいことも理解されたい。図８（ｆ）は、デバイスの長さに沿った、すなわち、光が放出される方向に沿った側を示す。シードレーザ１４５によって出力される光は、出力レーザ１４０に結合される。すなわち、図８（ｅ）の例とは対照的に、間に導光領域はない。シードレーザ１４５と出力レーザ１４０との間に間隙２７０がある。間隙は、デバイス全体にわたって、光が放出される方向に対して直交する方向に延び得る。間隙は、バッファ層２０６まで延びる。別の例では、間隙２７０は、例えば図９（ａ）に示されるレベル０Ａ成長ステップにおいて、Ｓｉ−ＩｎＰを使用して充填されてもよい。

【0094】

図示しない別の例では、シードレーザ１４５と出力レーザ１４０との間にＶＯＡが配置される。ＶＯＡは、シードレーザ１４５及び出力レーザ１４０と共に、基板２００上に、基板の表面に平行な平面内で横方向に集積され、その結果、シードレーザ１４５によって放出される光は、ＶＯＡに導かれ、ＶＯＡを通過した光は、出力レーザ１４０に導かれる。ＶＯＡは、図１０に関連して下記でさらに説明されるようなＭＺＩスイッチを備えてもよい。

【0095】

図９（ａ）は、横方向接合を使用してモノリシックに集積されたＤＦＢレーザ１００を成長及び作製する方法のフローチャートを示す。この方法は、図８（ｃ）に示されるような導光領域１１０に結合されたＤＦＢレーザ１００、又は図８（ｅ）及び図３（ｅ）に関連して説明したようなシードレーザと出力レーザとを含むＤＦＢレーザを作製するために使用することができる。また、この方法は、図８（ｅ）、図７（ａ）、又は図７（ｃ）に関連して説明したような複数のＤＦＢレーザを作製するために使用することができる。図９（ａ）の方法は、複数のＤＢＲレーザ（図示せず）を作製するために使用されてもよい。

【0096】

この方法では、これらのレーザは、基板、例えばＳｉ−ＩｎＰ基板上にモノリシックに集積される。Ｓｉ−ＩｎＰ基板は、すべての電流が横方向のｎ型コンタクトとｐ型コンタクトとの間に流れる横方向接合を作成するために使用される。

【0097】

ステップＳ３０１では、バッファ層２０６が成長され、その後に活性領域構造が続く。一実施形態では、バッファ層は、厚さ２００ｎｍである。一実施形態では、バッファ層は、半絶縁性ＩｎＰである。活性領域構造は、以前の図に関連して説明したように、多重量子井戸（ＭＱＷ）構造を含むことができる。このステップは、「０レベル成長」と称される。

【0098】

次いで、「０レベル作製」であるステップＳ３０２では、成長装置からサンプルが取り出される。これは、Ｓｉ₃Ｎ₄又はＳｉＯ₂層であり得る誘電ハードマスクの堆積を含む。この誘電層の厚さは、成長される活性領域の厚さ、及びドライエッチング選択性に依存し得る。次に、フォトレジストがスピンコートされ、ｎ型トレンチエリアが光リソグラフィによって画定される。現像後、レジスト内に画定されたパターンが、例えばＣＦ₄又はＣＨＦ₃化学反応に基づくドライエッチングを通じて誘電層に転写される。次に、表面上の残りのレジストが、レジスト剥離溶液内で又はＯ₂プラズマ洗浄によって、除去される。次に、半導体ドライエッチングが実施される。Ｃｌ₂ベースの化学反応が、良質な垂直側壁を設けるために使用されてもよい。

【0099】

一例によれば、Ｓ３０２について上述の半導体ドライエッチングを使用して、図８（ｄ）に関連して説明したデバイスに従って、アレイ内の隣り合うレーザ間の分離トレンチを形成してもよい。

【0100】

別の例によれば、「０レベル作製」は、「０Ａレベル成長」及び「０Ａレベル作製」という２つのさらなるステップを含むことができる。「０Ａレベル成長」は、半絶縁性ＩｎＰ層の成長を含む。成長後、誘電ハードマスク（上記のようにＳｉ₃Ｎ₅又はＳｉＯ₂とすることができる）が堆積され、ハードマスクは、例えばステップＳ３０２のためのものと同じプロセスを使用してパターン形成される。半導体ドライエッチングをＳ３０２に従って再度実施し、レーザを含む領域など不必要な領域から半導体を除去する。

【0101】

次いで、サンプルは、ステップＳ３０３「１レベル過成長」のための準備ができている。誘電ハードマスクは、ｎ型トレンチの外側の領域上に残される。これは、選択的エリア成長を提供することになる。ｎ型層２２８は、ｎ型トレンチ内で成長され、エッチングされた領域は平坦化される。ｎ型層２２８は、例えばＩｎＰであってよい。

【0102】

ステップＳ３０４「１レベル作製」では、誘電ハードマスクが除去される。これは、サンプルをＨＦ内に浸漬すること又はドライエッチングを含む。この時点で、ドライエッチングのための新しいハードマスクとして働くことになる新しい誘電層が堆積される。この場合も、この層の厚さは、成長される活性領域の厚さ、及びドライエッチング選択性に依存し得る。光リソグラフィによってｐ型トレンチ領域を画定するために、フォトレジストがスピンコートされ、現像される。例えばＣＨＦ₃又はＣＦ₄化学反応に基づくドライエッチングによって、パターンが誘電層に転写される。次いで、レジストが以前のように除去される。次いで、ｐ型トレンチ領域は、Ｃｌ₂化学反応に基づいてドライエッチングされる。

【0103】

ステップＳ３０５「２レベル過成長」は、エッチングされたｐ型トレンチ領域の上部にエピタキシャルｐ型層２３０を成長することを含む。ｐ型層２３０は、例えばＩｎＰであってよい。以前の成長ステップで残された誘電層は、選択的領域エピタキシを可能にする。

【0104】

ステップＳ３０６「２レベル作製」は、浸漬又はドライエッチングによって誘電ハードマスクを除去することを含む。ＤＦＢレーザの場合、新しい誘電層が堆積され、そこに次いでレジストがスピンコートされ、回折格子パターンが電子ビームパターン形成される。次いで、これはドライエッチング又はウェットエッチングされて誘電領域になる。

【0105】

最後のステップでは、ｎ型コンタクト及びｐ型コンタクトが、ｎ型トレンチ及びｐ型トレンチの上部に、それぞれ光リソグラフィによって画定される。ｎ型コンタクト及びｐ型コンタクトのための適切な金属が堆積され、リフトオフされ、アニールされる。

【0106】

同様のデバイスを２つの独立した工程で作製し、ダイシングし、次いで別のプラットフォーム上にフリップチップ実装し、位置合わせすることができる。例えば２つのＩｎＰベースのレーザを、共通のＳｉキャリア基板上にフリップチップ実装することができる。

【0107】

図９（ｂ）は、ＤＦＢレーザを有する光デバイスのための、図９（ａ）のステップ後のサンプルの構造を示す。

【0108】

ステップＳ３０１の後、サンプルは、基板２００と、基板２００の上にあり、そこに接触しているバッファ層２０６と、バッファ層２０６の上にあり、そこに接触している層２３２と、層２３２の上にあり、そこに接触している第１の導波路層２１０ａと、第１の導波路層２１０ａの上にあり、そこに接触しているＭＱＷ層２１２と、ＭＱＷ層２１２の上にあり、そこに接触している第２の導波路層２１０ｂと、を備える。

【0109】

ステップＳ３０２の後、誘電ハードマスク２１４と、第２の導波路層２１０ｂと、ＭＱＷ層２１２と、第１の導波路層２１０ａとを備えるプラトーが、層２３２の一部の上にあり、そこに接触している。

【0110】

ステップＳ３０３の後、ｎ型層２２８は、層２３２の上にあり、そこに接触しており、プラトーに隣接し、誘電ハードマスク２１４が除去されている。

【0111】

ステップＳ３０４の後で、ｎ型層２２８の上にあり、そこに接触している誘電ハードマスク２１４と、第２の導波路層２１０ｂ、ＭＱＷ層２１２、及び第１の導波路層２１０ａを備えるスタックと、を備えるプラトーがある。プラトーは、層２３２の一部の上にあり、そこに接触している。

【0112】

ステップＳ３０５の後で、ｎ型層２２８と、第２の導波路層２１０ｂ、ＭＱＷ層２１２、及び第１の導波路層２１０ａを備えるスタックと、ｐ型層２３０とが、層２３２の上にあり、そこに接触している。ｎ型層２２８は、スタックの一方の側に隣接し、ｐ型層２３０は、スタックの反対側に隣接する。

【0113】

ステップＳ３０６の後で、回折格子が第２の導波路層２１０ｂ上に形成されている。ｐコンタクト金属２２４がｐ型層２３０の上にあり、そこに接触している。ｎコンタクト金属２２６がｎ型層２２８の上にあり、そこに接触している。

【0114】

図７（ａ）及び図７（ｂ）に戻ると、各ＤＦＢレーザ１００の出力は、出力導光領域１１０に注入され、出力導光領域は、ＭＺＩスイッチ９０に接続されている。ＭＺＩスイッチ９０の概略図が図１０に示される。ＭＺＩスイッチは、２つの入力及び２つの出力を有し得る。しかし、単一の入力及び／又は単一の出力が使用されてもよい。入力側では、入力は、共にエバネッセント結合され、次いで干渉計の２つのアームへ分割される。１つのアームは、位相変調器９１を含む。位相変調器９１は、位相を入力光に追加するように構成されており、追加される位相の量が制御され得る。位相変調器を通過した光は、位相変調器を通過しなかった光と干渉し、ＭＺＩの各出力での光の振幅は、相対的な位相シフトに依存する。位相変調器９１の位相シフトを動的に調整することにより、パワー分割比が制御され得、各出力に移送されるパワーが制御され得る。

【0115】

単一の入力及び単一の出力が使用されるとき、ＭＺＩスイッチは、可変光アテネータ（ＶＯＡ）として動作する。図７（ａ）を参照すると、ＤＦＢレーザ１００に接続されたＭＺＩスイッチ９０の目的は、（より高い振幅パルスをより低い振幅パルスに等しいものに減衰することによって）各レーザからのパルスの電力を等化するように構成されたＶＯＡとして働くことである。

【0116】

図７（ａ）の遅延線干渉計３３のような単一の入力及び２つの出力が使用されるとき、ＭＺＩスイッチ９０ｂは、パワー分割比を制御する。遅延線干渉計３３では、１つのアームが遅延要素８を含み、遅延要素８は、参照アーム内の導波路に比べて導波路のより長い区間であってよい遅延線によって実装される。遅延線は、典型的には長さ数ｃｍである（例えば、ＩｎＰ上の５００ｐの遅延のためには長さ約４．５ｃｍ、窒化シリコンベースの基板上では８ｃｍ）。オンチップ遅延線における伝播損失は、ＩｎＰ導波路では２ｄＢ／ｃｍ、Ｓｉ₃Ｎ₄導波路では０．５ｄＢ／ｃｍとなり得、ＩｎＰでは１０ｄＢ、Ｓｉ₃Ｎ₄では４ｄＢの追加の損失を引き起こす。したがって、この追加の損失を補償するために、ＭＺＩスイッチ９０ｂは、参照アームに比べてより多くの光が遅延線干渉計のロングアーム内を通過するように、パワーを分割するように構成される。

【0117】

位相変調器９１は、材料の屈折率が印加される電場に依存する電気光学変調器であってよい。屈折率の変化は、光路長の変化をもたらし、位相変調器によって加えられる位相シフトの変化をもたらす。異なる位相シフトをもたらすように、異なる電圧が位相変調器に印加される。説明したような位相変調器は、屈折率が電場強度に依存するＬｉＮｂＯ₃結晶などの結晶を含むことができ、電場は、ＬｉＮｂＯ₃結晶周りに配置された電極に電圧を印加することによって印加され得る。

【0118】

代替として、位相変調器９１は、光路長が温度に依存する熱光学変調器であってよく、温度は、例えば基板上に集積されたマイクロヒータにより変えられる。光路長の変化は、位相変調器によって加えられる位相シフトの変化をもたらす。

【0119】

代替として、位相変調器９１は、圧電アクチュエータを使用することによって実装されてもよい。圧電アクチュエータを使用する位相変調は、光導波路上に堆積された圧電薄膜を必要とする。圧電薄膜は、例えばチタン酸ジルコン酸鉛（ＰＺＴ）であってよい。電極は、基板上で、ＰＺＴ薄膜及び光導波路周りに集積され得る。ＰＺＴ薄膜周りの電極に対して電圧を印加したとき、電界がＰＺＴ膜にわたって誘導され、それを伸長させ、光導波路に圧力を加える。光導波路に対する圧力は、応力を誘導し、これは、有効屈折率の変化をもたらし得る。屈折率の変化は、光路長の変化をもたらし、これは、位相変調器によって加えられる位相シフトの変化をもたらす。

【0120】

位相変調器９１に加えられる相対的な位相シフトは、ＭＺＩスイッチ９０の位相変調器９１に制御信号（電気光学的に若しくは圧電作動される位相変調器のための電圧、又は熱光学変調器のための電流）を印加するように構成されたコントローラ（図示せず）によって設定される。

【0121】

図１１は、ポストプロセッサ５０２にさらに結合されるアナログ−デジタルコンバータ（ＡＤＣ）５０１に結合された光検出器５の概略図を示す。ポストプロセッサ５０２の出力は、一様確率分布５０５を有する乱数のシーケンスである。

【0122】

一例によれば、光検出器５は、位相測定要素３又は３３の出力から光を受けるように構成される。光検出器は、少なくともＮ×Ｒに等しい帯域幅を有し、ここでＮは、ゲインスイッチレーザの数であり、Ｒは、各ゲインスイッチレーザの反復速度である。例えば、図５（ａ）及び図５（ｂ）に関連して説明したものなど、Ｒ＝５ＧＨｚ及びＮ＝２のとき、好適な光検出器は、典型的には２０ＧＨｚを超える帯域幅を有するＩｎＰベースの光検出器であってよい。

【0123】

ＡＤＣ５０１は、光検出器５によって出力されるアナログ信号をデジタル信号に変換する。一例によれば、ＡＤＣは、１０ビットコンバータであってよい。

【0124】

ＡＤＣ５０１の出力は、一様分布でないため、乱数として直接使用され得ない。ポストプロセッサ５０２は、ＡＤＣからの生データを乱数に変換する。ポストプロセッサ５０２は、ＡＤＣの出力を乱数に変換するために、有限インパルス応答（ＦＩＲ）フィルタリングを実装し得る。

【0125】

ポストプロセッサは、出力データのビットの数を削減し得る。例えば、ＡＤＣが１０ビットデータを出力する場合、ポストプロセッサの出力は、８ビットデータストリームとなり得る。ｘ（ｎ）がＡＤＣによって出力されポストプロセッサに入力されるデータを示す場合、出力ｙ（ｎ）は、ｙ（ｎ）＝［ｂ₀ｘ（ｎ）＋ｂ₁ｘ（ｎ−１）＋．．．＋ｂ_Mｘ（ｎ−Ｍ）］ｍｏｄ２⁸によって与えられ、ここで、ｂ_i＝Ｍ！／（ｉ！（Ｍ−ｉ）！）は２項係数であり、例えばＭ＝７である。

【0126】

ポストプロセッサ５０２は、中央処理装置（ＣＰＵ）、グラフィック処理装置（ＧＰＵ）、又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）であってよい。ＦＰＧＡは、ＦＩＲフィルタリングをリアルタイムで実施し得る。フィルタリングの他に、ポストプロセッサは、代替として、ランダム性抽出アルゴリズムを実装することによってＡＤＣ５０１の生出力を乱数に変換し得、このアルゴリズムは、一様分布を有する非常にランダムなデータのシーケンスを生成するために、完全にランダムであるとは限らないデータのシーケンスに適用され得る関数を含む。ランダム性抽出関数の例は、トレヴィザンの抽出器及びテプリッツ抽出器である。

【0127】

いくつかの実施形態について説明したが、これらの実施形態は、例として提示されているにすぎず、本発明の範囲を限定することは意図されていない。実際、本明細書に記載の新規なデバイス及び方法は、様々な他の形態で実施され得、さらに、本明細書に記載のデバイス、方法、及び製品の形態における様々な省略、代替、及び変更は、本発明の精神から逸脱することなしになされ得る。添付の特許請求の範囲及びそれらの均等物は、本発明の範囲及び精神に入るそのような形態又は修正を包含することが意図されている。

【図1(a)】

【図1(b)】

【図2】

【図3(a)】

【図3(b)】

【図3(c)】

【図3(d)】

【図3(e)】

【図3(f)】

【図3(g)】

【図4(a)】

【図4(b)】

【図5(a)】

【図5(b)】

【図5(c)】

【図6(a)】

【図6(b)】

【図7(a)】

【図7(b)】

【図7(c)】

【図7(d)】

【図8(a)】

【図8(b)】

【図8(c)】

【図8(d)】

【図8(e)】

【図8(f)】

【図9(a)】

【図9(b)】

【図10】

【図11】