特許 6972327 仮想インダクタを備えたフィルタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6972327

(24)【登録日】2021年11月5日

(45)【発行日】2021年11月24日

(54)【発明の名称】仮想インダクタを備えたフィルタ

(51)【国際特許分類】

   H03H 7/06 20060101AFI20211111BHJP

   H03H 7/03 20060101ALI20211111BHJP

【ＦＩ】

   H03H7/06

   H03H7/03

【請求項の数】14

【全頁数】17

(21)【出願番号】特願2020-519827(P2020-519827)

(86)(22)【出願日】2018年4月2日

(65)【公表番号】特表2020-536468(P2020-536468A)

(43)【公表日】2020年12月10日

(86)【国際出願番号】JP2018014831

(87)【国際公開番号】WO2019077783

(87)【国際公開日】20190425

【審査請求日】2020年4月6日

(31)【優先権主張番号】15/785,584

(32)【優先日】2017年10月17日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100110423

【弁理士】

【氏名又は名称】曾我 道治

(74)【代理人】

【識別番号】100111648

【弁理士】

【氏名又は名称】梶並 順

(74)【代理人】

【識別番号】100122437

【弁理士】

【氏名又は名称】大宅 一宏

(74)【代理人】

【識別番号】100147566

【弁理士】

【氏名又は名称】上田 俊一

(74)【代理人】

【識別番号】100161171

【弁理士】

【氏名又は名称】吉田 潤一郎

(72)【発明者】

【氏名】テオ、クーン・フー

(72)【発明者】

【氏名】チョウドリー、ナディム

【審査官】 志津木 康

(56)【参考文献】

【文献】 特開２００９−２７８５２６（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１６／０３３６３１２（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１７／０１６２７０２（ＵＳ，Ａ１）

【文献】 特開２００３−０６０４８５（ＪＰ，Ａ）

【文献】 特開２０１０−１７１７５５（ＪＰ，Ａ）

【文献】 特開２０１３−０６２６３４（ＪＰ，Ａ）

【文献】 Konstantin O. Koval et al.，"Electrical controlled active low-pass filter"，2013 International Siberian Conference on Control and Communications(SIBCON)，米国，IEEE，2013年09月12日

【文献】 Dinesh Prasad et al.，"New Electronically-Controllable Lossless Synthetic Floating Inductance Circuit Using Single VDCC"，Circuits and Systems，vol.05, no.01 pp.13-17，2014年01月，pp.13-17

【文献】 Asif Islam Khan et al.，"Negative capacitance behavior in a leaky ferroelectric"，IEEE Transactions on Electron Devices，米国，IEEE，2016年11月，Vol.63,no.11，pp.4416-4422

【文献】 Girish Pahwa et al.，"Designing energy efficient and hysteresis free negative capacitance FinFET with negative DIBL and 3.5X ION using compact modeling approach"，42nd European Solid-State Circuits Conference，米国，IEEE，2016年09月12日，pp.49-54

【文献】 Asif Islam Khan et al.，"Negative capacitance in a ferroelectric capacitor"，Nature Materials，2015年02月，Vol.14

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ２９／７８

Ｈ０１Ｌ２９／８０

Ｈ０３Ｈ１／００−Ｈ０３Ｈ３／００

Ｈ０３Ｈ５／００−Ｈ０３Ｈ７／１３

Ｈ０３Ｈ１１／００−Ｈ０３Ｈ１１／５４

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

同じ電流を受け入れるように直列に接続された抵抗器、正の静電容量を有する正のキャパシタ及び負の静電容量を有する負のキャパシタを備える回路と、
前記回路の両端の入力電圧を受け入れる入力端子と、
前記抵抗器の両端、前記正のキャパシタの両端、又は前記正のキャパシタ及び前記負のキャパシタの両端で取得される出力電圧を送出する出力端子と、
を備えるフィルタであって、
共振回路を形成するように構成できるとともに、ローパスフィルタ、ハイパスフィルタ及びバンドパスフィルタの各機能を備え、前記出力端子が設けられる位置に応じて前記各機能のいずれかの動作を提供する
フィルタ。

【請求項2】

前記負のキャパシタは、２つの金属層の間に挟挿された強誘電体酸化物（ＦＥＯ）層を使用して形成されている、請求項１に記載のフィルタ。

【請求項3】

前記ＦＥＯ層の材料はドープされている、請求項２に記載のフィルタ。

【請求項4】

前記出力電圧は前記正のキャパシタの両端で取得され、その結果、前記フィルタは、通過帯域において前記出力電圧が前記入力電圧より大きく、パワーロールオフが２０ｄＢ／ｄｅｃａｄｅより大きい、パッシブローパスフィルタである、請求項１に記載のフィルタ。

【請求項5】

前記出力電圧は前記抵抗器の両端で取得され、その結果、前記フィルタは、通過帯域において前記出力電圧が前記入力電圧より大きく、パワーロールオフが２０ｄＢ／ｄｅｃａｄｅより大きい、パッシブハイパスフィルタである、請求項１に記載のフィルタ。

【請求項6】

前記回路は共振回路であり、前記出力電圧は前記正のキャパシタ及び前記負のキャパシタ全体の両端で取得され、共振周波数帯域において、前記回路は、前記正のキャパシタ及び前記負のキャパシタ全体の両端の前記出力電圧が前記回路の両端に印加された前記入力電圧より大きい、パッシブフィルタである、請求項１に記載のフィルタ。

【請求項7】

前記回路は、基板の上に形成された集積回路である、請求項１に記載のフィルタ。

【請求項8】

前記回路は、
第１の金属層と第２の金属層との間に挟挿された誘電体酸化物層であって、前記第１の金属層は前記誘電体酸化物層を越えて拡張し、前記第１の金属層の拡張部分はパターニングされている、誘電体酸化物層と、
前記第２の金属層と第３の金属層との間に挟挿された強誘電体層と、
を備える、請求項７に記載のフィルタ。

【請求項9】

前記第１の金属層は前記基板の上に配置されている、請求項８に記載のフィルタ。

【請求項10】

前記抵抗器は、トライオード領域で動作するトランジスタによって形成することができる、請求項１に記載のフィルタ。

【請求項11】

フィルタを製造する方法であって、前記フィルタは、同じ電流を受け入れるように直列に接続された抵抗器、正の静電容量を有する正のキャパシタ及び負の静電容量を有する負のキャパシタを備える回路を備え、前記方法は、
基板を準備することと、
前記基板の上に第１の金属層を形成することと、
前記第１の金属層の上に誘電体層を堆積させることと、
前記誘電体層の上に第２の金属層を形成することと、
前記第２の金属層の上に強誘電体酸化物層を堆積させることと、
前記強誘電体酸化物層の上に第３の金属層を形成することと、
前記誘電体層の一部をエッチングで除去して、前記誘電体層を越えて拡張する前記第１の金属層の部分を形成することと、
前記第１の金属層の拡張部分をパターニングすることと、
を含み、
前記負のキャパシタは、前記第２の金属層と前記第３の金属層との間に挟挿された前記強誘電体酸化物層によって形成され、
前記正のキャパシタは、前記第１の金属層と前記第２の金属層との間に挟挿された前記誘電体層によって形成され、
前記抵抗器は、前記第１の金属層のパターニングされた拡張部分によって形成され、
前記抵抗器の両端、前記正のキャパシタの両端、又は前記正のキャパシタ及び前記負のキャパシタの両端のいずれかに出力電圧を送出する出力端子が形成され、
共振回路を形成するように構成できるとともに、ローパスフィルタ、ハイパスフィルタ及びバンドパスフィルタの各機能を備え、前記出力端子が形成される位置に応じて前記各機能のいずれかの動作を提供するフィルタを製造する方法。

【請求項12】

前記強誘電体酸化物層に隣接していない前記第３の金属層の表面をパターニングすること、
を更に含む、請求項１１に記載の方法。

【請求項13】

前記誘電体層及び前記強誘電体酸化物層のうちの一方又は組合せは、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、有機金属気相エピタキシー（ＭＯＶＰＥ）、プラズマ促進化学気相成長（ＰＥＣＶＤ）及びマイクロ波プラズマ堆積のうちの１つ又は組合せを使用して堆積させる、請求項１１に記載の方法。

【請求項14】

前記第１の金属層及び前記第３の金属層は前記回路の入力端子としての役割を果たし、前記第２の金属層及び前記第３の金属層は前記回路の出力端子としての役割を果たす、請求項１１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、包括的には、信号処理に関し、より詳細には、信号の混合周波数から１つの周波数又は周波数の範囲を選択的にフィルタリングするフィルタに関する。

【背景技術】

【0002】

或る回路において異なる周波数の混合物から１つの周波数又は周波数の範囲を選択的にフィルタリングすることができる回路があることが望ましい場合がある。この周波数選択を実施するように設計された回路は、フィルタ回路又は単にフィルタと呼ばれる。フィルタは、莫大な数の実際の応用で使用される。

【0003】

例えば、フィルタ回路が一般に必要とされるのは、高性能ステレオシステムである。そこでは、優れた音声品質及び出力効率のために、特定の範囲の音声周波数を増幅させるか又は抑制する必要がある。例えば、イコライザーにより、聴取者の嗜好及び聴取領域の音響特性に適合するようにいくつかの周波数範囲の振幅を調整することができる。対照的に、クロスオーバーネットワークは、特定の範囲の周波数がスピーカーに到達するのを遮断する。イコライザー及びクロスオーバーネットワークの両方は、特定の周波数のフィルタリングを達成するように設計されたフィルタの例である。

【0004】

フィルタ回路の実際的な応用の別の例としては、電源回路における非正弦波電圧波形の「コンディショニング」がある。電子デバイスには、電源電圧における高調波に影響を受けやすいものがあり、そのため、そのような電子デバイスには、適切な動作のためにパワーコンディショニングが必要である。歪んだ正弦波電圧が、基本周波数に追加される一連の高調波の波形のように挙動する場合、基本波形周波数のみが通過するのを可能にし、全て（より高い周波数）の高調波を遮断するフィルタ回路を構成することが必要となる。

【0005】

周波数選択回路すなわちフィルタ回路は、所望の範囲の周波数（通過帯域と呼ばれる）にある入力信号のみを出力する。この範囲に入らない周波数（阻止帯域と呼ばれる）の信号の振幅は低減される（理想的にはゼロまで低減される）。通常、これらの回路では、入力電流及び出力電流は小さい値に維持される。したがって、周波数領域において、電流伝達関数は電圧伝達関数より重要性の低いパラメータである。

【0006】

図１に、同じ電流を受け入れることができるように直列に接続された抵抗器１０１及びキャパシタ１０２を備える、従来の１次パッシブローパスフィルタ１００を示す。入力端子１１０は、回路全体の両端に接続され、出力端子１２０は、正のキャパシタの両端にのみ接続されている。フィルタ１００は、構成が単純であるが、０ｄＢを上回る利得、及び／又はカットオフ周波数の周囲かつそれを超える２０ｄＢ／ｄｅｃａｄｅを上回る値の急速なパワーロールオフ（power roll off：出力減衰）を提供しない。

【0007】

図２Ａに、１次パッシブローパスフィルタ１００についての例示的な利得対周波数曲線２００を示す。ここで、利得は２０ｌｏｇ（Ｈ（ｆ））として定義され、式中、Ｈ（ｆ）＝Ｖ_ｏｕｔ（ｆ）／Ｖ_ｉｎ（ｆ）である。通過帯域２１０におけるパッシブフィルタについての利得の値は、０ｄＢであるか又はそれよりわずかに小さい。カットオフ周波数２３０は、その点での利得が−３ｄＢであるように定義される。パワーロールオフ２２０、すなわちカットオフ周波数を超える阻止帯域における利得曲線２００の勾配は、−２０ｄＢ／ｄｅｃａｄｅである。１次ローパスフィルタは、０ｄＢを上回る利得と、カットオフ周波数の周囲かつそれを超える−２０ｄＢ／ｄｅｃａｄｅを上回る値のパワーロールオフとを提供することができない。パッシブローパスフィルタにおいてより高いパワーロールオフを達成するためには、こうしたローパスフィルタを２つカスケード接続して、それを２次ローパスフィルタにしなければならない。また、０ｄＢより高い利得を有するために、トランジスタ、演算増幅器のような能動素子を備えたアクティブフィルタが必要である。

【0008】

図２Ｂに、２つの１次パッシブローパスフィルタ１００をカスケード接続することによって形成された２次パッシブローパスフィルタについての例示的な利得対周波数曲線２０５を示す。利得は、２０ｌｏｇ（Ｈ（ｆ））として定義され、式中、Ｈ（ｆ）＝Ｖ_ｏｕｔ（ｆ）／Ｖ_ｉｎ（ｆ）であり、通過帯域２１５における利得の値は、常に０ｄＢであるか又はわずかにそれより小さい。カットオフ周波数２３５は、その点における利得が−３ｄＢであるように定義される。カットオフ周波数を超える阻止帯域における利得曲線の勾配であるパワーロールオフ２２５は、−４０ｄＢ／ｄｅｃａｄｅである。留意すべき点は、パワーロールオフは２次フィルタにおいて著しく改善したということである。しかしながら、利得は、依然として０ｄＢ以下である。さらに、カスケード接続を行って２次パッシブローパスフィルタにすることには、１次パッシブローパスフィルタの電気部品の二重化が必要である。

【0009】

別のタイプのフィルタは、抵抗器（Ｒ）、インダクタ（Ｌ）及びキャパシタ（Ｃ）の組合せに基づいて構成されるＲＬＣフィルタである。ＲＬＣフィルタはまた、パッシブフィルタとしても知られている。その理由は、ＲＬＣフィルタが外部電源に依存せず、及び／又はトランジスタ等の能動部品を含まないためである。ＲＬＣフィルタは、特定の帯域の周波数の場合に高い利得を提供する共振回路を形成するように構成することができる。

【0010】

インダクタは、高周波信号を遮断するとともに低周波信号を伝導し、一方で、キャパシタはその逆を行う。信号がインダクタを通過するか、又はキャパシタが接地への経路を提供するフィルタは、高周波信号より低周波信号に対して低い減衰を呈し、したがって、ローパスフィルタである。信号がキャパシタを通過するか、又は、インダクタを通して接地への経路を有する場合、フィルタは、低周波信号より高周波信号に対して低い減衰を呈し、したがって、ハイパスフィルタである。抵抗器は、それ自体は周波数選択特性を有していないが、回路の時定数、したがって回路が応答する周波数を決定するために、インダクタ及びキャパシタに追加される。

【0011】

ＲＬＣフィルタは、１次パッシブフィルタより優れたパワーロールオフを提供することができる。しかしながら、インダクタは、電流の形態のエネルギーを蓄積する必要があるため、非常にかさばる。そのために、集積回路（ＩＣ）においてインダクタを製造する／実現することは、非常に困難であり、多くのダイ領域を消費する。さらに、ＲＬＣフィルタもまた、０ｄＢより大きい利得を提供しない。

【発明の概要】

【発明が解決しようとする課題】

【0012】

トランジスタ及び演算増幅器等のいかなる能動素子も使用することなく、通過帯域およびより高い周波数領域において利得を提供することができる、小型かつ効率的な回路を開発することが差し迫って必要とされている。

【課題を解決するための手段】

【0013】

いくつかの実施形態は、抵抗器と、負の静電容量ゾーンで動作する強誘電体酸化物キャパシタとに直列に接続されたキャパシタによって形成されたフィルタを開示する。シミュレーションによれば、負のキャパシタを備えたフィルタのパワーロールオフは、４０ｄＢ／ｄｅｃより更に高くすることができ、負のキャパシタを備えたフィルタの利得は正にすることができる。

【0014】

正のキャパシタに関連する電荷は正のキャパシタの両端の電圧の上昇とともに増大し、一方で、負のキャパシタに関連する電荷は負のキャパシタの両端の電圧の上昇とともに低減するという点で、負のキャパシタは正のキャパシタと異なる。いくつかの実施形態は、負のキャパシタの両端の電圧が、インダクタの両端の電圧に類似する項を含むという認識に基づく。いくつかのシミュレーション及び／又は実験の後、いくつかの実施形態は、負のキャパシタが一部にはインダクタとして作用するということを明らかにする。このため、負のキャパシタは、インダクタの代わりに使用することができる可能性がある。このため、回路において誘導目的のために使用される負のキャパシタは、本明細書では仮想インダクタと呼ぶ。

【0015】

いくつかの実施形態は、負のキャパシタは孤立した状態では不安定であるが、正のキャパシタと直列に接続された場合、安定化させることができる、という認識に基づく。いくつかの実施形態は、正のキャパシタは、フィルタにおいて高周波信号を減衰させるようにその役割を果たすという別の理解に基づく。そのために、同じ正のキャパシタが、フィルタにおいて二重の役割、すなわち、高周波信号を減衰させる役割と負のキャパシタを安定化させる役割とを果たすことができる。このように、負のキャパシタとして仮想インダクタを備えたフィルタのパワーロールオフは、実際のインダクタを使用することなしに増大させることができる。

【0016】

いくつかの実施形態は、直列に接続された２つの正のキャパシタの結合した静電容量はそれらの個々の静電容量の合計より小さいため、通常、２つのキャパシタを直列に接続することは実際的ではない、という認識に基づく。しかしながら、いくつかの実施形態は、負のキャパシタが正のキャパシタに直列に追加されると、結合した静電容量が増大するという理解に基づく。このように、負のキャパシタとして仮想インダクタを備えるフィルタの利得は、トランジスタ及び演算増幅器等のいかなる能動素子も使用することなしに正とすることができる。

【0017】

したがって、１つの実施形態は、同じ電流を受け入れるように直列に接続された抵抗器、正のキャパシタ及び負のキャパシタを備える回路と、前記回路の両端の入力電圧を受け入れる入力端子と、前記抵抗器又は前記正のキャパシタの両端で取得される出力電圧を送出する出力端子とを有する、フィルタを開示する。

【0018】

別の実施形態は、フィルタを製造する方法を開示する。前記方法は、基板を準備することと、前記基板の上に第１の金属層を形成することと、前記第１の金属層の上に誘電体層を堆積させることと、前記誘電体層の上に第２の金属層を形成することと、前記第２の金属層の上に強誘電体酸化物層を堆積させることと、前記強誘電体酸化物層の上に第３の金属層を形成することとを含む。

【図面の簡単な説明】

【0019】

【図1】従来の１次パッシブローパスフィルタを示す図である。

【図2A】図１の１次パッシブローパスフィルタについての例示的な利得対周波数曲線を示す図である。

【図2B】図１の２つの１次パッシブローパスフィルタをカスケード接続することによって形成された２次パッシブローパスフィルタについての例示的な利得対周波数曲線を示す図である。

【図3A】いくつかの実施形態によるフィルタのブロック図である。

【図3B】１つの実施形態によるフィルタの回路の回路図である。

【図4】いくつかの実施形態による負のキャパシタの断面図である。

【図5】いくつかの実施形態によって使用される負のキャパシタの両端の電圧及びインダクタの両端の電圧の概略図である。

【図6】１つの実施形態による正のキャパシタによって安定化した負のキャパシタの概略図である。

【図7A】いくつかの実施形態によって形成された正のキャパシタの電荷電圧特性のプロットである。

【図7B】いくつかの実施形態による負のキャパシタの電荷電圧特性のプロットである。

【図8A】いくつかの実施形態による正のキャパシタのエネルギー対電荷特性のプロットである。

【図8B】いくつかの実施形態によって採用された負のキャパシタのエネルギー対電荷特性のプロットである。

【図9A】いくつかの実施形態によって使用される強誘電体酸化物材料のエネルギーランドスケープ曲線のプロットである。

【図9B】本発明のいくつかの実施形態による材料ベースパラメータαを計算するために使用された分極量対電界のプロットである。

【図10】いくつかの実施形態による仮想インダクタを備えたフィルタの利得対周波数特性のプロットである。

【図11】１つの実施形態による半導体プラットフォームにおけるフィルタの３Ｄ概略図である。

【図12A】１つの実施形態によるローパスフィルタの回路の概略図である。

【図12B】１つの実施形態によるハイパスフィルタの回路の概略図である。

【図12C】１つの実施形態による共振回路の回路概略図である。

【図13】いくつかの実施形態による半導体デバイスとしてフィルタを製造する方法のブロック図である。

【発明を実施するための形態】

【0020】

図３Ａは、いくつかの実施形態によるフィルタ３００のブロック図を示す。フィルタ３００は、同じ電流を受け入れるように直列に接続された、抵抗器３０１、正のキャパシタ３０３及び負のキャパシタ３０２を備える回路３３０を備える。抵抗器、正のキャパシタ及び負のキャパシタの接続の順序は変更することができる。フィルタ３００はまた、回路の両端の入力電圧を受け入れる入力端子３１０、及び、抵抗器又は正のキャパシタの両端で取得された出力電圧を送出する出力端子３３０も備える。いくつかの実施形態では、フィルタ３００は、抵抗器及びキャパシタ等の受動素子のみを備える。いくつかの実施形態では、フィルタ３００は、抵抗器、正のキャパシタ及び負のキャパシタの組合せのみを含む。

【0021】

図３Ｂは、１つの実施形態によるフィルタの回路の回路図を示す。回路は、抵抗器３０１、キャパシタ３０３及び負のキャパシタ３０２を備える。この図に示すように、これらの素子３０１、３０２及び３０３の全てが、いったん電圧源に接続されると、同じ電流３０４が全ての素子を通過する。このような特定の電気接続は、直列接続として知られており、これに応じて本明細書でもそのように呼ぶ。

【0022】

負のキャパシタを備えたフィルタのパワーロールオフは、４０ｄＢ／ｄｅｃａｄｅより更に高くすることができ、負のキャパシタを備えたフィルタの利得は正にすることができる。正のキャパシタに関連する電荷は正のキャパシタの両端の電圧の上昇とともに増大し、一方で、負のキャパシタに関連する電荷は負のキャパシタの両端の電圧の上昇とともに低減するという点で、負のキャパシタは正のキャパシタと異なる。

【0023】

図４は、いくつかの実施形態による負のキャパシタ４００の断面図を示す。それらの実施形態では、２つの金属層４１０及び４２０の間に挟挿された強誘電体酸化物（ＦＥＯ）層４３０を使用することによって、負のキャパシタを形成する。

【0024】

いくつかの実施形態は、負のキャパシタの両端の電圧が、インダクタの両端の電圧に類似する項を含むという認識に基づく。いくつかのシミュレーション及び／又は実験の後、いくつかの実施形態は、負のキャパシタが一部にはインダクタとして作用するということを明らかにする。このため、負のキャパシタは、インダクタの代わりに使用できる可能性がある。このため、回路において誘導目的のために使用される負のキャパシタを、本明細書では仮想インダクタと呼ぶ。

【0025】

図５は、いくつかの実施形態によって使用される負のキャパシタの両端の電圧及びインダクタの両端の電圧の概略図を示す。負のキャパシタの両端の電圧５１０は、

【数1】

である。式中、Ｑは総電荷量であり、ｔ_ＦＥは、負のキャパシタを形成する強誘電体酸化物の厚さであり、ｌ、ρ、α、β及びγはそれぞれ強誘電体酸化物の材料定数である。

【0026】

インダクタの両端の電圧５２０は、

【数2】

である。

【0027】

いくつかの実施形態は、式１の第１の項５１５が式２の項５２５と極めて類似しているという理解に基づく。そのために、負のキャパシタは、値ｌｔ_ＦＥの内蔵仮想インダクタンスを有する、ということが理解される。

【0028】

いくつかの実施形態は、負のキャパシタは孤立した状態では不安定であるが、正のキャパシタと直列に接続された場合、安定化させることができる、という認識に基づく。いくつかの実施形態は、正のキャパシタは、フィルタにおいて高周波信号を減衰させるようにその役割を果たすという別の理解に基づく。そのために、同じ正のキャパシタが、フィルタにおいて二重の役割、すなわち、高周波信号を減衰させる役割と負のキャパシタを安定化させる役割とを果たすことができる。このように、負のキャパシタとして仮想インダクタを備えたフィルタのパワーロールオフは、実際のインダクタを使用することなしに増大させることができる。

【0029】

図６に、１つの実施形態による正のキャパシタ６１０によって安定化した負のキャパシタ４００の概略図を示す。この実施形態では、正のキャパシタ６１０は、２つの金属層４２０及び４５０の間に挟挿された誘電体酸化物層４４０を使用することによって形成されている。

【0030】

図７Ａに、いくつかの実施形態による層４４０によって形成された正のキャパシタの電荷電圧特性のプロットを示す。このプロットは、正のキャパシタに関連する電荷が、正のキャパシタの両端の電圧の上昇とともに増大することを論証する。

【0031】

図７Ｂに、いくつかの実施形態によるＦＥＯ層４３０によって形成された負のキャパシタの電荷電圧特性のプロットを示す。このプロットは、負のキャパシタに関連する電荷が、負のキャパシタの両端の電圧の上昇とともに減少することを論証する。

【0032】

図８Ａに、いくつかの実施形態による層４４０によって形成された正のキャパシタのエネルギー対電荷特性のプロットを示す。このプロットは、「Ｖ」字形状のエネルギー対電荷曲線（Ｕ対Ｑ）を有する。Ｕ対Ｑ曲線の曲率により、静電容量の値が与えられる。

【0033】

図８Ｂに、いくつかの実施形態によって採用される負のキャパシタのエネルギー対電荷特性のプロットを示す。このプロットは、反転した／上下反対の「Ｖ」字形状のエネルギー対電荷曲線（Ｕ対Ｑ）を有する。Ｕ対Ｑ曲線の曲率により、静電容量の値が与えられる。しかしながら、こうした負のキャパシタは、更なる補助及び構成なしには不安定である。

【0034】

図９Ａに、いくつかの実施形態によるＦＥＯ層４３０で使用される電荷の関数としての強誘電体酸化物材料のエネルギーランドスケープ曲線３００のプロットを示す。ＦＥＯ材料のエネルギーランドスケープ曲線は、「Ｗ」字形状９００を有する。この曲線９００は、ゼロ電荷値付近で、負の静電容量を生じさせる負の曲率を有し、曲線のこのゼロ電荷値付近を本明細書では「負の静電容量ゾーン」と呼ぶ。通常、ＦＥＯ材料は、より高いエネルギーを有するためこのゾーンではとどまることができず、最終的に２つの極小値９２０及び９３０のうちのいずれかになる。しかしながら、同じ電荷を有するようにキャパシタ６１０を直列に追加することにより、強誘電体酸化物を負の静電容量ゾーンに安定させることができる。これは、通常のキャパシタを追加することにより、システムの全体的なエネルギーが低下するためである。

【0035】

そのため、いくつかの実施形態は、正のキャパシタの電荷に応じてＦＥＯ層４３０の厚さを選択する。例えば、１つの実施形態は、ＦＥＯ層の厚さを、

【数3】

に基づいて求められる臨界厚さＴ_ｃより小さくなるように選択し、式中、αはＦＥＯ層の材料に基づくパラメータであり、Ｃ_ｃａｐは正のキャパシタの静電容量である。

【0036】

図９Ｂに、強誘電体酸化物の測定された分極量対電界特性を示す。この図において９６０として符号が付された電気は、抗電界（Ｅ_ｃ）として知られており、９５０によって符号が付されているゼロ電界における分極量は残留分極量Ｐ_Ｒとして知られている。Ｐ_Ｒ及びＥ_ｃがＰ−Ｅ測定値から既知となると、以下の式を使用することによってαを計算することができる。

【数4】

【0037】

いくつかの実施形態は、直列に接続された２つの正のキャパシタの結合した静電容量はそれらの個々の静電容量の合計より小さいため、通常、２つのキャパシタを直列に接続することは実際的ではない、という認識に基づく。しかしながら、いくつかの実施形態は、負のキャパシタが正のキャパシタに直列に追加されると、結合された静電容量が増大するという理解に基づく。本発明のフィルタにおける入力電圧の増幅は、キルヒホッフの電圧則（ＫＶＬ）から理解することができ、この法則に従って、

【数5】

となる。

【0038】

ここで、Ｖ_Ｒは抵抗器の両端の電圧であり、Ｖ_ＦＥは負のキャパシタの両端の電圧である。大部分の応用では、Ｖ_Ｒ≒０及びＶ_ＦＥ＝−Ｃｈａｒｇｅ／｜Ｃ_ＦＥ｜であり、これらの値を使用して、

【数6】

が得られる。

【0039】

したがって、正の印加電圧に対して電荷は正であるため、Ｖ_{ｏｕｔｐｕｔ}＞Ｖ_{ｉｎｐｕｔ}である。

【0040】

このように、負のキャパシタとして仮想インダクタを備えるフィルタの利得は、トランジスタ及び演算増幅器等のいかなる能動素子も使用する必要なしに正とすることができる。

【0041】

図１０に、いくつかの実施形態による仮想インダクタを備えたフィルタの利得対周波数特性のプロットを示す。ここでは、利得は２０ｌｏｇ（Ｈ（ｆ））として定義され、式中、Ｈ（ｆ）＝Ｖ_ｏｕｔ（ｆ）／Ｖ_ｉｎ（ｆ）である。図から明らかであるように、通過帯域１０１０におけるフィルタについての利得の値は、０ｄＢより大きい＋３ｄＢである。また、カットオフ周波数１０２０を超える阻止帯域における利得曲線の勾配であるパワーロールオフは、−４０ｄＢ／ｄｅｃａｄｅより大きい。

【0042】

対象周波数は、利得が０ｄｂである臨界周波数ｆｃとして定義することができる。上記臨界周波数は、超えると負の静電容量効果が無効になる周波数と考えることができる。図１０に示すように、利得Ｇ（ω）は、低周波数領域において略一定の関数であり、より高い周波数では急速に減少する。利得についての式は、

【数7】

である。

【0043】

ｆｃを回路パラメータ及びＦＥＯの材料ベースパラメータに関連付ける式は、

【数8】

であり、式中、

【数9】

及び

【数10】

である。

【0044】

フィルタに要求されるカットオフ周波数が臨界周波数の周波数未満である限り、負のキャパシタは正の利得を提供することができる。

【0045】

２次フィルタは、１次フィルタと直列にインダクタを有することによって実施することができるが、集積回路にインダクタを有することは、上述したように費用がかかる。負のキャパシタを介して実施される仮想インダクタを備えるフィルタのパワーロールオフ及び利得の利益に加えて、様々な実施形態によるこうしたフィルタは、実際のインダクタを備えるフィルタより小型であり、基板の上に形成された集積回路であるように有利に実施することができる。

【0046】

図１１は、１つの実施形態による半導体プラットフォームにおけるフィルタの３Ｄ概略図を示す。フィルタは、２つの金属層１１０４、１１０６の間に挟挿された強誘電体酸化物層１１０５によって形成される負のキャパシタと、２つの金属層１１０２及び１１０４の間に挟挿された誘電体層１１０３によって形成された正のキャパシタと、金属１１０２の１１１０と符号が付された拡張部分をパターニングすることによって形成された抵抗器とを備える。ここでは、負のキャパシタ、正のキャパシタ及び抵抗器は直列の組合せにある。例えば、誘電体層１１０３は、Ａｌ_２Ｏ_３、Ｓｉ_ｘＯ_ｙ、Ｓｉ_ｘＮ_ｙ、Ｓｉ_ｘＯ_ｙＮ_ｚ、Ｔｅｆｌｏｎ、ＨｆＯ_２、又は２００未満の誘電率を有する他の任意の誘電体のうちの１つ又は組合せを含むことができる。例えば、基板は、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、ダイヤモンド及び窒化ガリウム（ＧａＮ）のうちの１つ又は組合せを含むことができる。

【0047】

出力端子の配置に応じて、いくつかの実施形態のフィルタは、共振回路を形成するようにも構成することができる、ローパスフィルタ、ハイパスフィルタ及びバンドパスフィルタとすることができる。

【0048】

図１２Ａに、１つの実施形態によるローパスフィルタの回路１２３０の概略図を示す。この実施形態では、フィルタは、抵抗器１２０１、負のキャパシタ１２０２及びキャパシタ１２０３の直列の組合せで構築され、入力端子１２１０は全体的な直列の組合せの両端に配置され、出力端子１２２０は正のキャパシタ１２０３の両端に配置されている。入力端子及び出力端子のこうした組合せによりローパスフィルタ動作が提供され、それは、高周波信号より低周波信号に対して小さい減衰を呈する。具体的には、出力電圧が正のキャパシタの両端から取得されることにより、フィルタは、通過帯域において出力電圧が入力電圧より大きく、パワーロールオフが２０ｄＢ／ｄｅｃａｄｅを超える、パッシブローパスフィルタである。

【0049】

図１２Ｂは、１つの実施形態によるハイパスフィルタの回路１２４０の概略図を示す。この実施形態では、フィルタは、抵抗器１２０１、キャパシタ１２０３及び負のキャパシタ１２０２の直列の組合せで構築され、入力端子１２１０は全体的な回路の両端に配置され、出力端子１２２５は抵抗器の両端に配置されている。具体的には、出力電圧が抵抗器の両端から取得されることにより、フィルタは、通過帯域において出力電圧が入力電圧より大きく、パワーロールオフが２０ｄＢ／ｄｅｃａｄｅを超える、パッシブハイパスフィルタである。いくつかの実施態様では、この回路は、ハイパスフィルタのように挙動し、通過帯域において利得を提供することができ、−４０ｄＢ／ｄｅｃａｄｅを超えるパワーロールオフをもたらす。

【0050】

図１２Ｃは、１つの実施形態による共振回路の回路１２５０の概略図を示す。この実施形態では、フィルタは、抵抗器１２０１、キャパシタ１２０３及び負のキャパシタ１２０２の直列の組合せで構築され、入力端子１２１０は全体的な回路の両端に配置され、出力端子１２２６はキャパシタ及び負のキャパシタの両端に配置されている。回路が共振周波数で動作するとき、負のキャパシタから来る仮想インダクタに起因するリアクタンスは、正のキャパシタのリアクタンスを無効にし、高電流が回路を流れ、このように直列共振が達成される。

【0051】

図１３に、いくつかの実施形態による半導体デバイスを製造する方法のブロック図を示す。本方法は、基板を準備すること（１３１０）を含む。ここで、基板は、限定されないが、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、ダイヤモンド、窒化ガリウム（ＧａＮ）等を含む。さらに、本方法は、抵抗器及び正のキャパシタのための第１の金属層の形成（１３２０）を含む。この金属層の形成は、リソグラフィ→金属堆積→リフトオフ及び／又は金属堆積→リソグラフィ→エッチングによって行うことができる。ここでは、リソグラフィは、限定されないが、フォトリソグラフィ、電子ビームリソグラフィを含む方法で実施することができる。金属堆積は、電子ビーム蒸着、ジュール蒸着、化学気相成長及びスパッタリングプロセスのうちの１つ又は組合せを使用して行うことができる。

【0052】

本方法はまた、正のキャパシタを形成するための第１の金属層の上への誘電体層の堆積（１３３０）も含む。次に、本方法は、測定を行うための電気接点を作製することができるように、第１の金属層の拡張領域から誘電体層をエッチングで除去することを含む。本方法は、負のキャパシタを形成するために、誘電体層の上への第２の金属層の堆積（１３４０）と、第２の金属層の上への強誘電体酸化物層の堆積（１３５０）と、強誘電体酸化物層の上への第３の金属層の堆積（１３６０）とを更に含む。第１の金属層及び／又は第３の金属層の拡張部分をパターニングして抵抗器を形成することができる。また、いくつかの実施態様では、第１の金属及び第３の金属は入力端子としての役割を果たし、第２の金属及び第３の金属は出力端子としての役割を果たす。

【0053】

いくつかの実施態様では、本方法は、第１の金属層を用いて測定を行うための電気接点を作製することができるように、拡張領域から強誘電体酸化物層をエッチングで除去することを含む。誘電体層及び強誘電体酸化物層は、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、有機金属気相エピタキシー（ＭＯＶＰＥ）、プラズマ促進化学気相成長（ＰＥＣＶＤ）及びマイクロ波プラズマ堆積のうちの１つ又は組合せを使用して堆積させることができる。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図9A】

【図9B】

【図10】

【図11】

【図12A】

【図12B】

【図12C】

【図13】