特許 6972686 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6972686

(24)【登録日】2021年11月8日

(45)【発行日】2021年11月24日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20211111BHJP

   H01L 25/18 20060101ALI20211111BHJP

   H01L 23/12 20060101ALI20211111BHJP

【ＦＩ】

   H01L25/04 C

   H01L23/12 F

【請求項の数】6

【全頁数】17

(21)【出願番号】特願2017-117719(P2017-117719)

(22)【出願日】2017年6月15日

(65)【公開番号】特開2019-4049(P2019-4049A)

(43)【公開日】2019年1月10日

【審査請求日】2020年5月13日

(73)【特許権者】

【識別番号】000001247

【氏名又は名称】株式会社ジェイテクト

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(72)【発明者】

【氏名】奥村 宣孝

【審査官】 綿引 隆

(56)【参考文献】

【文献】 特開２０１７−０５９７７８（ＪＰ，Ａ）

【文献】 特開２００４−０２２８４４（ＪＰ，Ａ）

【文献】 特開２０１１−２５０４９１（ＪＰ，Ａ）

【文献】 特開２００６−０６６８９５（ＪＰ，Ａ）

【文献】 特開２０１３−１１０１９０（ＪＰ，Ａ）

【文献】 特開２０１３−２２９９８３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／０２ − ２３／５０

Ｈ０１Ｌ ２５／００ − ２５／１６

(57)【特許請求の範囲】

【請求項1】

基板と、前記基板に配置され、電源に接続される上側スイッチング素子および接地される下側スイッチング素子が直列に接続された複数のハーフブリッジと、を有し、前記複数のハーフブリッジは並列に配置される半導体装置において、
前記基板の第１面には少なくとも１つの前記上側スイッチング素子が配置され、前記基板における前記第１面と反対側の第２面には前記下側スイッチング素子が配置され、
前記基板には、同一の前記ハーフブリッジに属する前記上側スイッチング素子と前記下側スイッチング素子とを電気的に接続する経路が設けられており、前記経路は前記基板を貫通する部分を有し、
前記基板を、前記第１面と前記第２面との対向する方向から見たとき、
同一の前記ハーフブリッジに属する前記上側スイッチング素子と前記下側スイッチング素子とは、互いに所定のずれ量だけずれた位置に配置されている半導体装置。

【請求項2】

請求項１に記載の半導体装置において、
同一の前記ハーフブリッジに属する前記上側スイッチング素子と前記下側スイッチング素子とは、前記複数相のハーフブリッジが並ぶ方向と直交する方向において並んで配置されている半導体装置。

【請求項3】

請求項１または２に記載の半導体装置において、
前記上側スイッチング素子および前記下側スイッチング素子は、そのソース電極およびドレイン電極の並ぶ方向が、前記ハーフブリッジにおける前記上側スイッチング素子と前記下側スイッチング素子との間の配線の延びる方向と一致している半導体装置。

【請求項4】

請求項１〜３のいずれか一項に記載の半導体装置において、
前記基板には、各相を流れる電流を検出するためのシャント抵抗が配置され、
前記基板を、前記第１面と前記第２面との対向する方向から見たとき、
前記シャント抵抗は、同一の前記ハーフブリッジに属する前記上側スイッチング素子および前記下側スイッチング素子の少なくとも一方に対して、前記複数のハーフブリッジが並ぶ方向と直交する方向において、所定のずれ量だけずれた位置に配置されている半導体装置。

【請求項5】

請求項１〜４のいずれか一項に記載の半導体装置において、
前記ハーフブリッジを介して給電対象である３相のモータに電力を供給するものであって、
電源から前記上側スイッチング素子を介して前記給電対象へと流れる電流の向きは、前記給電対象から前記下側スイッチング素子を介してグランドへ流れる電流の向きと、反対あるいは直交する方向からずれた向きである半導体装置。

【請求項6】

請求項１〜５のいずれか一項に記載の半導体装置において、
各スイッチング素子には、前記複数のハーフブリッジが並ぶ方向と直交する方向において２つの面を有しており、前記２つの面には、それぞれソース電極に対応した端子およびドレイン電極に対応した端子が延びており、これらの前記端子は、前記基板を前記第１面と前記第２面とが対向する方向から見たとき、前記経路と重なる位置で前記経路と電気的に接続される半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

電動パワーステアリング装置は、アシスト力の発生源であるモータを有している。モータは、たとえば駆動回路によって駆動される。駆動回路は、基板上に配置された、３相交流電力を生成するスイッチング素子群により構成されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１０−１９５２１９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、特許文献１に示される駆動回路では、各相（Ｕ相，Ｖ相，Ｗ相）の駆動回路の構成要素である電界効果トランジスタ（ＦＥＴ）が基板上に配置されている。基板上にＦＥＴを配置する場合、通常、基板の片面において、各相の駆動回路が隣り合うように配置される（比較例としての図６参照）。この場合、たとえばバッテリから供給された電力が、Ｕ相の駆動回路を通ってモータへと伝達されたのち、Ｗ相の駆動回路を通ってグランドに伝達される。このような経路では、電流が流れる経路の長さ（配線ループ）が最も大きくなり、この配線ループに対する鎖交磁束も大きくなってしまう。そして、駆動回路の鎖交磁束が大きくなると、スイッチングにおけるサージ電圧が大きくなってしまう。また、トルクリップルも大きくなってしまう。このため、駆動回路の鎖交磁束を小さくする方法が求められていた。

【0005】

なお、配線ループが最も大きくなるときに限らず、たとえばバッテリから供給された電力が、Ｕ相の駆動回路を通ってモータへと伝達されたのち、Ｖ相の駆動回路を通ってグランドに伝達されるような場合についても、鎖交磁束を小さくすることには意義がある。この場合でも、スイッチングにおけるサージ電圧を小さくできるためである。

【0006】

本発明は、鎖交磁束をより小さくできる半導体装置を提供することにある。

【課題を解決するための手段】

【0007】

上記目的を達成しうる半導体装置は、基板と、前記基板に配置され、電源に接続される上側スイッチング素子および接地される下側スイッチング素子が直列に接続された複数のハーフブリッジと、を有し、前記複数のハーフブリッジは並列に配置される半導体装置において、前記基板の第１面には少なくとも１つの前記上側スイッチング素子が配置され、前記基板における前記第１面と反対側の第２面には前記下側スイッチング素子が配置され、前記基板には、同一の前記ハーフブリッジに属する前記上側スイッチング素子と前記下側スイッチング素子とを電気的に接続する経路が設けられており、前記経路は前記基板を貫通する部分を有している。

【0008】

まず比較例として、基板の同一面に各相の上側スイッチング素子および下側スイッチング素子を配置しようとすると、あるハーフブリッジの上側スイッチング素子と他のハーフブリッジの上側スイッチング素子との間に、あるハーフブリッジの下側スイッチング素子が配置されてしまう。このため、半導体装置における複数のハーフブリッジの並ぶ方向の長さが長くなってしまう。

【0009】

この点、基板を貫通して基板の両面を電気的に接続する経路が設けられることにより、基板の両面に同一のハーフブリッジに属する上側スイッチング素子および下側スイッチング素子を分けて配置することができる。あるハーフブリッジの上側スイッチング素子と他のハーフブリッジの上側スイッチング素子との間に、あるハーフブリッジの下側スイッチング素子を配置しなくてもよくなる。このため、半導体装置における複数のハーフブリッジの並ぶ方向の長さを短くできる。これにより、半導体装置の配線ループ（配線が設けられる面と直交する方向から見たときの面積）を小さくできるので、鎖交磁束をより小さくすることが可能である。

【0010】

上記の半導体装置において、同一の前記ハーフブリッジに属する前記上側スイッチング素子と前記下側スイッチング素子とは、前記複数相のハーフブリッジが並ぶ方向と直交する方向において並んで配置されていることが好ましい。

【0011】

この構成によれば、基板を貫通して基板の両面を電気的に接続する経路が設けられることにより、基板の両面に同一のハーフブリッジに属する上側スイッチング素子および下側スイッチング素子を分けて配置できる。これにより、同一のハーフブリッジに属する上側スイッチング素子および下側スイッチング素子を複数のハーフブリッジが並ぶ方向において同じ位置に設けたとしても、互いが干渉しない。同一のハーフブリッジに属する上側スイッチング素子および下側スイッチング素子が、複数のハーフブリッジが並ぶ方向と直交する方向において並んで配置されることにより、あるハーフブリッジに属する上側スイッチング素子および下側スイッチング素子に隣接して、他のハーフブリッジの上側スイッチング素子および下側スイッチング素子を配置することも可能になる。このため、半導体装置における複数のハーフブリッジの並ぶ方向の長さをより短くできるので、鎖交磁束をより小さくできる。

【0012】

上記の半導体装置において、前記上側スイッチング素子および前記下側スイッチング素子は、そのソース電極およびドレイン電極の並ぶ方向が、前記ハーフブリッジにおける前記上側スイッチング素子と前記下側スイッチング素子との間の配線の延びる方向と一致していることが好ましい。

【0013】

比較例として、上側スイッチング素子および下側スイッチング素子のソース電極およびドレイン電極の並ぶ方向が、上側スイッチング素子と下側スイッチング素子との間の配線が延びる方向と直交する場合には、半導体装置における複数相のハーフブリッジの並ぶ方向の長さが長くなってしまう。これは、上側スイッチング素子および下側スイッチング素子のソース電極およびドレイン電極の並ぶ方向から出た配線は、最終的に上側スイッチング素子と下側スイッチング素子との間の配線の方向に向かう必要があるため、余分な部分が生じてしまうためである。

【0014】

これに対して、ソース電極およびドレイン電極の並ぶ方向が、上側スイッチング素子と下側スイッチング素子との間の配線の方向と一致していれば、余分な部分が生じない分、半導体装置における複数相のハーフブリッジの並ぶ方向の長さをより短くできる。このため、鎖交磁束をより小さくできる。

【0015】

上記の半導体装置において、前記基板を、前記第１面と前記第２面との対向する方向から見たとき、同一の前記ハーフブリッジに属する前記上側スイッチング素子と前記下側スイッチング素子とは、前記複数のハーフブリッジが並ぶ方向と直交する方向において、互いに所定のずれ量だけずれた位置に配置されていることが好ましい。

【0016】

上記の半導体装置において、前記基板には、各相を流れる電流を検出するためのシャント抵抗が配置され、前記基板を、前記第１面と前記第２面との対向する方向から見たとき、前記シャント抵抗は、同一相の前記上側スイッチング素子および前記下側スイッチング素子の少なくとも一方に対して、前記複数のハーフブリッジが並ぶ方向と直交する方向において、所定のずれ量だけずれた位置に配置されていることが好ましい。

【0017】

これらの構成によれば、上側スイッチング素子と下側スイッチング素子との間が所定のずれ量だけずれていることにより、上側スイッチング素子から放射された熱と、下側スイッチング素子から放射された熱とが重複することを抑制できる。また、上側スイッチング素子および下側スイッチング素子の少なくとも一方に対して、シャント抵抗が所定のずれ量だけずれていることにより、上側スイッチング素子および下側スイッチング素子の少なくとも一方から放射された熱と、シャント抵抗から放射された熱とが重複することを抑制できる。

【0018】

上記の半導体装置において、前記ハーフブリッジを介して給電対象に電力を供給するものであって、電源から前記上側スイッチング素子を介して前記給電対象へと流れる電流の向きは、前記給電対象から前記下側スイッチング素子を介してグランドへ流れる電流の向きと、反対あるいは直交する方向からずれた向きであることが好ましい。

【0019】

この構成によれば、電源から上側スイッチング素子を介して給電対象へと流れる電流の向きが、給電対象から下側スイッチング素子を介して給電対象へと流れる電流の向きと反対であることにより、両電流により発生する磁束が互いに打ち消しあう。また、電源から上側スイッチング素子を介して給電対象へと流れる電流の向きが、給電対象から下側スイッチング素子を介してグランドへと流れる電流の向きと直交する方向からずれた向きであることにより、両電流により発生する磁束を互いに打ち消しあう成分が発生する。両電流により発生する磁束が互いに打ち消しあう関係にあることにより、鎖交磁束を小さくすることができる。

【0020】

上記の半導体装置において、各スイッチング素子には、前記複数のハーフブリッジが並ぶ方向と直交する方向において２つの面を有しており、前記２つの面には、それぞれソース電極に対応した端子およびドレイン電極に対応した端子が延びており、これらの前記端子は、前記基板を前記第１面と前記第２面とが対向する方向から見たとき、前記経路と重なる位置で前記経路と電気的に接続されることが好ましい。

【0021】

この構成によれば、半導体装置の配線ループが小さくなるので、鎖交磁束を小さくできる。

【発明の効果】

【0022】

本発明の半導体装置によれば、鎖交磁束をより小さくできる。

【図面の簡単な説明】

【0023】

【図1】第１実施形態の駆動回路を用いた車両用駆動装置の概略構成を示す回路図。

【図2】（ａ）は、第１実施形態の駆動回路を基板の上面から見たときの概略構成を示す構造図、（ｂ）は、図２（ａ）において、Ｗ相駆動回路の概略断面を示す断面図。

【図3】（ａ）は、基板に配置された上側ＭＯＳと下側ＭＯＳとの位置関係について説明する図、（ｂ）は、比較例として、基板に配置された下側ＭＯＳとシャント抵抗との位置関係について説明する図。

【図4】（ａ）は、第１実施形態の駆動回路のスイッチング素子の概略構造を示す構造図、（ｂ）は、他の実施形態の駆動回路のスイッチング素子の概略構成を示す構造図、（ｃ）は、他の実施形態の駆動回路のスイッチング素子の概略構成を示す構造図。

【図5】（ａ）は、第１実施形態の駆動回路において、ビア近傍の下側ＭＯＳの基板への取り付け構造を示す構造図、（ｂ）は、他の実施形態の駆動回路において、ビア近傍の下側ＭＯＳの基板への取り付け構造を示す構造図。

【図6】比較例の駆動回路について、駆動回路で発生する鎖交磁束の大きさを説明するための上面図。

【図7】（ａ）は、第１実施形態の駆動回路について、駆動回路で発生する鎖交磁束の大きさを説明する上面図、（ｂ）は、図７（ａ）の７ｂ−７ｂ断面線に沿ったＵ相駆動回路およびＷ相駆動回路を部分的に示した模式断面図。

【図8】（ａ）は、第２実施形態の駆動回路を基板の上面から見たときの概略構成を示す構造図、（ｂ）は、図８（ａ）において、Ｗ相駆動回路の概略断面を示す断面図。

【図9】（ａ）は、他の実施形態の駆動回路を基板の上面から見たときの概略構成を示す構造図、（ｂ）は、図９（ａ）において、Ｗ相駆動回路の概略断面を示す断面図。

【発明を実施するための形態】

【0024】

＜第１実施形態＞
以下、半導体装置としての駆動回路を車両用の駆動装置に適用した第１実施形態について説明する。

【0025】

図１に示す駆動装置１は、車両の操舵系にアシスト力を付与するためのモータ２（給電対象）に電力を供給するためのものである。モータ２としては、３相（Ｕ相、Ｖ相、Ｗ相）のブラシレスモータが採用されている。駆動装置１は、モータ２に電力を供給する駆動回路３と、駆動回路３の動作を制御するマイコン４（マイクロコンピュータ）とを備えている。

【0026】

駆動回路３は、複数のスイッチング素子を有している。駆動回路３は、複数のスイッチング素子をオンまたはオフすることにより、車載されるバッテリ１１からの直流電力を３相交流電力に変換する。なお、スイッチング素子としては、ＭＯＳ−ＦＥＴ（電界効果トランジスタ：metal-oxide-semiconductor field-effect-transistor）が採用される。

【0027】

駆動回路３は、バッテリ側に接続される第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗと、グランド側に接続される第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗとを有している。駆動回路３は、２つのスイッチング素子を１組とする第１〜第３スイッチングアーム１３ｕ，１３ｖ，１３ｗが並列に接続されることにより形成されている。第１スイッチングアーム１３ｕは、第１上側ＭＯＳ１２Ｈｕと第１下側ＭＯＳ１２Ｌｕとを直列に接続してなる。第２スイッチングアーム１３ｖは、第２上側ＭＯＳ１２Ｈｖと第２下側ＭＯＳ１２Ｌｖとを直列に接続してなる。第３スイッチングアーム１３ｗは、第３上側ＭＯＳ１２Ｈｗと第３下側ＭＯＳ１２Ｌｗとを直列に接続してなる。

【0028】

第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗのドレイン電極ｄｅは、ドレイン配線１５ｕ，１５ｖ，１５ｗを介してバッテリ１１にそれぞれ接続されている。第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗのソース電極ｓｅは、ソース配線１６ｕ，１６ｖ，１６ｗを介してグランドにそれぞれ接続されている。また、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗのソース電極ｓｅと、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗのドレイン電極ｄｅは、中間配線１７ｕ，１７ｖ，１７ｗを介して互いに接続されている。そして、中間配線１７ｕ，１７ｖ，１７ｗ（第１〜第３スイッチングアーム１３ｕ，１３ｖ，１３ｗの中点）は、動力線１８ｕ，１８ｖ，１８ｗを介してそれぞれ各相のモータコイル２ｕ，２ｖ，２ｗに接続されている。

【0029】

マイコン４は、ゲート配線１９ｕ，１９ｖ，１９ｗ，２２ｕ，２２ｖ，２２ｗを介して第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗ及び第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗのゲート電極ｇｅにそれぞれ接続されている。マイコン４はたとえば車載される各種のセンサにより検出される操舵トルクやモータ２の回転角などの状態量を取り込み、これらの状態量に基づいてモータ制御信号（電圧信号）を生成する。そして、マイコン４は、各ゲート電極ｇｅにモータ制御信号を印加することにより、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗ及び第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗのオンオフを制御する。モータ制御信号に応じて第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗ及び第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗがオンオフすることにより、バッテリ１１の直流電力が３相交流電力に変換される。当該変換される３相の交流電力は、動力線１８ｕ，１８ｖ，１８ｗを介してモータ２へと供給される。

【0030】

また、駆動回路３には、第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗが設けられている。第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗは、動力線１８ｕ，１８ｖ，１８ｗの途中に設けられている。第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗとしては、たとえばＭＯＳ−ＦＥＴが採用されている。なお、第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗは、通常オン状態に維持される。これら第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗは、たとえば駆動回路３において断線故障やショート故障などが生じた場合にオフ状態へと切り替えられる。駆動回路３とモータ２との間の給電経路（動力線１８ｕ，１８ｖ，１８ｗ）が遮断されることにより、駆動回路３からモータ２への給電が遮断される。第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗのゲート電極ｇｅは、それぞれゲート配線２０ｕ，２０ｖ，２０ｗを介して、マイコン４に接続されている。マイコン４は、電圧信号を印加または停止することにより、第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗのオンオフを制御する。

【0031】

また、モータ２に実際に付与される電流を検出するために、各相の第１〜第３スイッチングアーム１３ｕ，１３ｖ，１３ｗとグランドとの間に、それぞれ第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗが設けられている。マイコン４は、第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗに電流が流れる際の両端電圧を検出することで、モータ２の各相に流れる実電流値を検出する。

【0032】

つぎに、駆動回路３の概略構成について図２（ａ），（ｂ）を用いて説明する。なお、図２（ａ）では便宜上、基板Ｂの表面（第１面）に設けられる駆動回路３の構成要素である各配線を、基板Ｂの裏面（第２面）に設けられる駆動回路３の構成要素よりも大きく図示している。また、図２（ａ）において、基板Ｂをその表面側から見たとき、駆動回路３の各構成要素のうち表面にあるものを実線で、裏面にあるものを破線で表している。

【0033】

図２（ａ）に示すように、駆動回路３の構成要素である、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗ、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗ、第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗ、および第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗは、基板Ｂの両面に分けて配置されている。基板Ｂとしては、たとえばプリント基板が採用される。なお、駆動回路３におけるＵ相の部分をＵ相駆動回路３ｕとし、Ｖ相の部分をＶ相駆動回路３ｖとし、Ｗ相の部分をＷ相駆動回路３ｗとする。

【0034】

Ｕ相駆動回路３ｕ、Ｖ相駆動回路３ｖ、およびＷ相駆動回路３ｗは、基板ＢのＹ方向（図２（ａ）の上下方向）に配置されている。Ｕ相駆動回路３ｕ、およびＶ相駆動回路３ｖ、ならびにＶ相駆動回路３ｖおよびＷ相駆動回路３ｗは、Ｙ方向に互いに隣り合って配置されている。

【0035】

基板Ｂを表面側から見たとき、Ｕ相駆動回路３ｕの構成要素である、第１上側ＭＯＳ１２Ｈｕ、第１下側ＭＯＳ１２Ｌｕ、第１モータリレー１４ｕ、および第１シャント抵抗２１ｕは、Ｘ方向（図２（ａ）の左右方向）に並んで配置されており、互いに電気的に接続されている。なお、詳しくは、第１上側ＭＯＳ１２Ｈｕおよび第１モータリレー１４ｕは基板Ｂの表面においてＸ方向に並んで配置されており、第１下側ＭＯＳ１２Ｌｕおよび第１シャント抵抗２１ｕは基板Ｂの裏面においてＸ方向に並んで配置されている。また、Ｖ相駆動回路３ｖおよびＷ相駆動回路３ｗも同様に、その各構成要素がＸ方向に並んで配置され、その各構成要素が互いに電気的に接続されている。

【0036】

つぎに、図２（ａ），（ｂ）を用いて、駆動回路３（３ｕ，３ｖ，３ｗ）について詳細に説明する。なお、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗ、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗ、および第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗにおいて、それぞれのドレイン電極ｄｅおよびソース電極ｓｅは基板Ｂ側の面に形成されている。なお、図面の簡略化のために、図２（ａ）においては、ドレイン電極ｄｅ、ソース電極ｓｅ、およびゲート電極ｇｅの図示を省略し、図２（ｂ）においては、ゲート電極ｇｅの図示を省略している。

【0037】

まず、Ｗ相駆動回路３ｗについて詳しく説明する。
図２（ａ），（ｂ）に示すように、基板Ｂの表面には、左方から順に配線Ｗｍｗ，Ｗｐｗ１，Ｗｐｗ２が配置されている。配線Ｗｍｗは、モータ２のＷ相に対応するモータ端子Ｔｍへと繋がっている。なお、配線Ｗｍｗは、動力線１８ｗの一部を構成する。また、配線Ｗｐｗ２は、バッテリ１１に接続される直流電力の流れる経路である電源端子Ｔｐへと繋がっている。なお、配線Ｗｐｗ２は、ドレイン配線１５ｗの一部を構成している。配線Ｗｐｗ２と配線Ｗｐｗ１との間には、第３上側ＭＯＳ１２Ｈｗが配置されている。第３上側ＭＯＳ１２Ｈｗのドレイン電極ｄｅが配線Ｗｐｗ２に接続され、第３上側ＭＯＳ１２Ｈｗのソース電極ｓｅが配線Ｗｐｗ１に接続されている。また、配線Ｗｐｗ１と配線Ｗｍｗとの間には、第３モータリレー１４ｗが配置されている。第３モータリレー１４ｗのドレイン電極ｄｅが配線Ｗｐｗ１に接続され、第３モータリレー１４ｗのソース電極ｓｅが配線Ｗｍｗに接続されている。なお、配線Ｗｐｗ１は、中間配線１７ｗおよび動力線１８ｗの一部を構成している。

【0038】

基板Ｂの裏面には、左方から順に配線Ｗｇｗ１，Ｗｇｗ２，Ｗｇｗ３が配置されている。配線Ｗｇｗ３は、グランド端子Ｔｇへと繋がっている。なお、配線Ｗｇｗ３は、ソース配線１６ｗの一部を構成している。配線Ｗｇｗ３と配線Ｗｇｗ２との間には、第３シャント抵抗２１ｗが配置されている。また、配線Ｗｇｗ２と配線Ｗｇｗ１との間には、第３下側ＭＯＳ１２Ｌｗが配置されている。第３下側ＭＯＳ１２Ｌｗのドレイン電極ｄｅが配線Ｗｇｗ２に接続され、第３下側ＭＯＳ１２Ｌｗのソース電極ｓｅが配線Ｗｇｗ１に接続されている。なお、配線Ｗｇｗ２は、ソース配線１６ｗの一部を構成している。

【0039】

また、駆動回路３を基板Ｂの表面に直交するＺ方向（図２（ａ）の紙面方向）から見たとき、第３下側ＭＯＳ１２Ｌｗは、配線Ｗｐｗ１と重なる（基板Ｂを介して対向する）ように配置されている。また、駆動回路３をＺ方向から見たとき、第３上側ＭＯＳ１２Ｈｗは、配線Ｗｇｗ２と重なるように配置されている。また、駆動回路３をＺ方向から見たとき、第３シャント抵抗２１ｗは、配線Ｗｐｗ２と重なるように配置されている。また、第３上側ＭＯＳ１２Ｈｗ、第３下側ＭＯＳ１２Ｌｗ、および第３モータリレー１４ｗは、そのソース電極ｓｅおよびドレイン電極ｄｅの向きがＸ方向において互いに一致している。

【0040】

基板Ｂには、配線Ｗｐｗ１と配線Ｗｇｗ１とを電気的に接続するビアＶｗが設けられている。これにより、第３上側ＭＯＳ１２Ｈｗのソース電極ｓｅおよび第３モータリレー１４ｗのドレイン電極ｄｅと、第３下側ＭＯＳ１２Ｌｗのソース電極ｓｅとの間は、ビアＶｗによって電気的に接続されている。ビアＶｗとしては、たとえばスルーホール式のビアが採用される。ビアＶｗは、基板ＢをＺ方向に貫通する円形の孔であり、当該孔の内壁面に銅でめっき処理が施されることにより、配線Ｗｐｗ１と配線Ｗｇｗ１との間が電気的に接続される。また、ビアＶｗは、配線Ｗｐｗ１と配線Ｗｇｗ１との間の導電性を高めるために、複数設けられている。

【0041】

つぎに、Ｕ相駆動回路３ｕについて説明する。ただし、Ｗ相と同様の構成については、その詳細な説明を割愛する。
基板Ｂの表面には、左方から順に配線Ｗｍｕ，Ｗｐｕ１，Ｗｐｕ２が配置されている。配線Ｗｍｕは、モータ端子Ｔｍ（Ｕ相）へと繋がっている。また、配線Ｗｐｕ２は、電源端子Ｔｐへと繋がっている。配線Ｗｐｕ２と配線Ｗｐｕ１との間には、第１上側ＭＯＳ１２Ｈｕが配置されている。また、配線Ｗｐｕ１と配線Ｗｍｕとの間には、第１モータリレー１４ｕが配置されている。基板Ｂの裏面には、左方から順に配線Ｗｇｕ１，Ｗｇｕ２，Ｗｇｕ３が配置されている。配線Ｗｇｕ３は、グランド端子Ｔｇへと繋がっている。また、配線Ｗｇｕ３と配線Ｗｇｕ２との間には、第１シャント抵抗２１ｕが配置されている。

【0042】

また、基板Ｂには、配線Ｗｐｕ１と配線Ｗｇｕ１とを電気的に接続するビアＶｕが設けられている。すなわち、第１上側ＭＯＳ１２Ｈｕのソース電極ｓｅおよび第１モータリレー１４ｕのドレイン電極ｄｅと、第１下側ＭＯＳ１２Ｌｕのソース電極ｓｅとの間は、ビアＶｕによって電気的に接続されている。

【0043】

つぎに、Ｖ相駆動回路３ｖについて説明する。
基板Ｂの表面には、左方から順に配線Ｗｍｖ，Ｗｐｖ１，Ｗｐｖ２が配置されている。配線Ｗｍｖは、モータ端子Ｔｍ（Ｖ相）へと繋がっている。また、配線Ｗｐｖ２は、電源端子Ｔｐへと繋がっている。配線Ｗｐｖ２と配線Ｗｐｖ１との間には、第２上側ＭＯＳ１２Ｈｖが配置されている。また、配線Ｗｐｖ１と配線Ｗｍｖとの間には、第２モータリレー１４ｖが配置されている。基板Ｂの裏面には、左方から順に配線Ｗｇｖ１，Ｗｇｖ２，Ｗｇｖ３が配置されている。配線Ｗｇｖ３は、グランド端子Ｔｇへと繋がっている。また、配線Ｗｇｖ３と配線Ｗｇｖ２との間には、第２シャント抵抗２１ｖが配置されている。

【0044】

また、基板Ｂには、配線Ｗｐｖ１と配線Ｗｇｖ１とを電気的に接続するビアＶｖが設けられている。すなわち、第２上側ＭＯＳ１２Ｈｖのソース電極ｓｅおよび第２モータリレー１４ｖのドレイン電極ｄｅと、第２下側ＭＯＳ１２Ｌｖのソース電極ｓｅとの間は、ビアＶｖによって電気的に接続されている。

【0045】

また、図３（ａ）に示すように、第３上側ＭＯＳ１２Ｈｗと第３下側ＭＯＳ１２Ｌｗとは、Ｙ方向から見たとき、Ｘ方向において互いにずれた位置に配置されている。第３上側ＭＯＳ１２Ｈｗと第３下側ＭＯＳ１２Ｌｗとのずれ幅は、基板Ｂの厚さ以上（所定のずれ量）に設定されている。これは、図３（ａ）に破線で示されるように、第３上側ＭＯＳ１２Ｈｗおよび第３下側ＭＯＳ１２Ｌｗから基板Ｂに伝わる熱は、基板の表面および裏面に対して、およそ４５度で拡散すると考えられるためである。第３上側ＭＯＳ１２Ｈｗで発生した熱は基板Ｂの表面から裏面に伝わる際に基板Ｂの厚さ分拡がるものの、第３上側ＭＯＳ１２Ｈｗと第３下側ＭＯＳ１２Ｌｗとが基板厚さ以上ずれた位置に設けられることにより、第３上側ＭＯＳ１２Ｈｗで発生した熱が第３下側ＭＯＳ１２Ｌｗに伝達されないと考えられる。また、第３下側ＭＯＳ１２Ｌｗで発生した熱も、基板Ｂの裏面から表面に伝わる際に基板Ｂの厚さ分拡がるものの、第３上側ＭＯＳ１２Ｈｗには伝達されないと考えられる。また、基板Ｂにおいて、第３上側ＭＯＳ１２Ｈｗから拡散した熱と、第３下側ＭＯＳ１２Ｌｗから拡散した熱とが、重複する（ともに伝達される）場所も生じないと考えられる。このため、第３上側ＭＯＳ１２Ｈｗと第３下側ＭＯＳ１２Ｌｗとのずれ幅を基板の厚さ以上に設定することにより、第３上側ＭＯＳ１２Ｈｗから拡散した熱と第３下側ＭＯＳ１２Ｌｗから拡散した熱が重複する部分を抑制できる。

【0046】

なお、図２（ｂ）に示すように、第３シャント抵抗２１ｗについても、Ｙ方向から見たとき、第３上側ＭＯＳ１２Ｈｗに対してＸ方向へずれた位置に配置されている。第３シャント抵抗２１ｗと第３上側ＭＯＳ１２Ｈｗとのずれ幅は、基板の厚さ以上に設定されている。

【0047】

つぎに、第３下側ＭＯＳ１２Ｌｗについて詳しく説明する。
図４（ａ）には、第３下側ＭＯＳ１２Ｌｗの裏面（基板Ｂ側の面）が示されている。第３下側ＭＯＳ１２Ｌｗは、半導体素子（ＭＯＳ−ＦＥＴ）などを含む本体部３０と、本体部３０から延びる複数の端子３１，３２とを有している。本体部３０は、半導体素子を絶縁性の樹脂により覆うことにより、パッケージ化されている。一例としては、端子３１はドレイン電極ｄｅに対応し、端子３２はソース電極ｓｅに対応している。なお、複数の端子３１のうちの一部がゲート電極ｇｅで、複数の端子３１のうちの残りがドレイン電極ｄｅであってもよいし、複数の端子３２のうちの一部がゲート電極ｇｅで、複数の端子３２のうちの残りがソース電極ｓｅであってもよい。また本体部３０の基板Ｂ側の面あるいは基板Ｂと反対側の面に設けてもよい。なお、第３下側ＭＯＳ１２Ｌｗに限らず、第３上側ＭＯＳ１２Ｈｗなどの他のスイッチング素子についても同様の構造を有している。

【0048】

図５（ａ）に示すように、第３下側ＭＯＳ１２Ｌｗは、その端子３２（ソース電極ｓｅ）が配線Ｗｇｗ１およびビアＶｗに接触するように、基板Ｂに取り付けられている。第３下側ＭＯＳ１２Ｌｗは、基板ＢをＺ方向から見たとき、各端子３２の少なくとも一部分がビアＶｗに重なるように、基板Ｂに配置されている。また、第３下側ＭＯＳ１２Ｌｗに限らず、ビアＶｕ，Ｖｖ，Ｖｗの近傍に設けられる他のスイッチング素子についても同様に、基板ＢをＺ方向から見たとき、各スイッチング素子の端子がビアＶｕ，Ｖｖ，Ｖｗに重なるように設けられている。

【0049】

本実施形態の作用および効果を説明する。
（１）まず、比較例として図６に示すように、Ｕ相、Ｖ相、およびＷ相の駆動回路を基板Ｂの同一平面上に、互いに隣り合うように配置した場合について検討する。ここでは、最も配線ループが大きくなると考えられる場合、すなわちバッテリ１１から電源端子Ｔｐを介して供給された電力が、Ｕ相上側ＭＯＳおよびＵ相モータリレーを通ってモータ２へと伝達されたのち、Ｗ相モータリレー、Ｗ相下側ＭＯＳ、およびＷ相シャント抵抗を通ってグランド端子からグランドに伝達される場合の鎖交磁束について説明する。

【0050】

この場合、Ｕ相上側ＭＯＳおよびＵ相モータリレーを介してＵ相電源端子からＵ相モータ端子へと流れる電流Ｉ１は、Ｗ相モータリレー、Ｗ相下側ＭＯＳ、およびＷ相シャント抵抗を介してＷ相モータ端子からＷ相グランド端子へと流れる電流Ｉ２と反対向きとなる。電流Ｉ１が流れる経路と、電流Ｉ２が流れる経路とは、距離Ｌ２だけ離れているものとする。なお、距離Ｌ２は比較的長い距離である。なぜなら、基板Ｂの同一平面上で、図１の中間配線１７ｕ，１７ｖ，１７ｗと動力線１８ｕ，１８ｖ，１８ｗとの接続点を作る必要がある分、たとえばＵ相上側ＭＯＳとＹ方向においてずれた位置にＵ相下側ＭＯＳを配置することになる。このため、本実施形態ではＵ相駆動回路のＹ方向における長さはＭＯＳ−ＦＥＴ１つ分程度になると考えられるところ、比較例ではＭＯＳ−ＦＥＴ２つ分程度になると考えられるため、Ｕ相駆動回路がＹ方向に大きくなってしまう。また、Ｖ相駆動回路およびＷ相駆動回路についても同様にＹ方向に大きくなると考えられるので、距離Ｌ２は長くなる。

【0051】

ところで、電流Ｉ１，Ｉ２が流れることによって磁場Ｍ１，Ｍ２が発生する。磁場Ｍ１，Ｍ２は、電流Ｉ１，Ｉ２の向きに対応して、互いに反対向きとなるため、互いに打ち消しあう関係にある。しかし、磁場の大きさは距離の２乗に反比例する関係をもつため、磁場Ｍ１，Ｍ２の大きさが同じであっても、互いを完全に打ち消すことはできない。磁場Ｍ１，Ｍ２が十分に打ち消せない分、鎖交磁束は大きくなり、鎖交磁束と駆動回路３に流れた電流との比例係数であるインダクタンスも大きくなってしまう。なお、鎖交磁束の大きさは、配線ループ長やＺ方向から見たときの駆動回路３の面積の大きさとも関係する。駆動回路３のＺ方向から見たときの面積は、鎖交磁束が駆動回路３を鎖交する際の面積と見ることができるためである。配線ループが大きいほど、すなわち基板ＢをＺ方向から見たときの配線ループの面積が大きいほど、鎖交磁束が大きくなる。鎖交磁束とは、駆動回路３に電力が供給されることにより発生する磁束のうち、各配線に鎖交する磁束のことである。鎖交磁束が大きいほど、スイッチングにおけるサージ電圧が大きくなる。また、鎖交磁束が大きい場合、リンギングが発生しやすくなる。また、鎖交磁束が大きい場合には、モータ２の回転に際してモータトルクが変動するトルクリップルが大きくなってしまう。

【0052】

これに対し、本実施形態では、Ｕ相駆動回路３ｕ、Ｖ相駆動回路３ｖ、およびＷ相駆動回路３ｗの各構成要素を基板Ｂの両面に分けて配置している。図６の場合と同様に、ここでは、最も配線ループが大きくなると考えられる場合の鎖交磁束について説明する。

【0053】

図７（ａ），（ｂ）に示すように、バッテリ１１から電源端子Ｔｐを介して供給された電力は、第１上側ＭＯＳ１２Ｈｕおよび第１モータリレー１４ｕを介してモータ２へと伝達される。その後、モータ２へと供給された電力は、第３モータリレー１４ｗ、第３下側ＭＯＳ１２Ｌｗ、および第３シャント抵抗２１ｗを介してグランドに至る。

【0054】

この場合、第１上側ＭＯＳ１２Ｈｕおよび第１モータリレー１４ｕを介して電源端子Ｔｐからモータ端子Ｔｍへと流れる電流Ｉ３は、第３モータリレー１４ｗ、第３下側ＭＯＳ１２Ｌｗ、および第３シャント抵抗２１ｗを介してモータ端子Ｔｍからグランド端子Ｔｇへと流れる電流Ｉ４と反対向きとなる。ここで、電流Ｉ３の経路と電流Ｉ４の経路とは、距離Ｌ１だけ離れている。距離Ｌ１は、距離Ｌ２よりも短い。なぜなら、図１の中間配線１７ｕ，１７ｖ，１７ｗと動力線１８ｕ，１８ｖ，１８ｗとの接続点を作る必要があるとしても、第１上側ＭＯＳ１２Ｈｕを基板Ｂの表面に配置した場合には、第１下側ＭＯＳ１２Ｌｕを基板Ｂの裏面に配置すれば、第１上側ＭＯＳ１２ＨｕとＹ方向においてほとんど同じ位置に第１下側ＭＯＳ１２Ｌｕを配置できる。このため、本実施形態ではＵ相駆動回路３ｕのＹ方向における長さはＭＯＳ−ＦＥＴ１つ分程度になるので、Ｕ相駆動回路３ｕがＹ方向に大きくなることが抑制されている。また、Ｖ相駆動回路３ｖおよびＷ相駆動回路３ｗについても同様にＹ方向に大きくなることが抑制されている。このため、距離Ｌ１は距離Ｌ２よりも小さくなる。

【0055】

電流Ｉ３，Ｉ４が流れることによって磁場Ｍ３，Ｍ４が発生する。磁場Ｍ３，Ｍ４は、電流Ｉ３，Ｉ４の向きに対応して、互いに反対向きとなるため、互いに打ち消しあう関係にある。ここでも、磁場Ｍ３，Ｍ４は互いに完全に打ち消しあうことはできないものの、電流Ｉ３が流れる経路と電流Ｉ４が流れる経路との間の距離Ｌ１が、距離Ｌ２よりも短くなる分、磁場Ｍ３，Ｍ４は、より打ち消しあう。このため、駆動回路３のインダクタンスをより小さくすることができるので、鎖交磁束もより小さくすることが可能となる。

【0056】

ところで、本実施形態では、駆動回路３のＹ方向の長さは短くなることが期待できるものの、Ｕ相駆動回路３ｕ、Ｖ相駆動回路３ｖ、およびＷ相駆動回路３ｗの各構成要素を基板Ｂの両面に配置する分、駆動回路３のＺ方向の長さは長くなってしまう。この場合であっても、ＭＯＳ−ＦＥＴの体格および基板Ｂの厚さの関係によっては、駆動回路３の配線ループ長は短くなるので、鎖交磁束がより小さくなる。また、ＭＯＳ−ＦＥＴの体格および基板Ｂの厚さの関係で、駆動回路３の配線ループが大きくなる場合であっても、鎖交磁束がより小さくなることが期待できる。なぜなら、ビアＶｕ，Ｖｖ，Ｖｗによって基板Ｂの表面と裏面が導通しているが、駆動回路３の配線のうちＺ方向の成分は、鎖交磁束にあまり影響しないからである。ビアＶｕ，Ｖｖ，Ｖｗは物理的な長さがあるものの、Ｚ方向に導通するものである以上、Ｚ方向から見たときの駆動回路３の面積には寄与しないからである。

【0057】

以上のように、基板Ｂの両面に駆動回路３の各構成要素を分けて配置することにより、鎖交磁束を小さくすることが可能である。
（２）図４（ａ）に示すように、各ＭＯＳ−ＦＥＴには、そのソース電極ｓｅおよびドレイン電極ｄｅに対応した端子３１，３２が設けられている。ビアＶｕ，Ｖｖ，Ｖｗを設けた場合、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗを、ビアＶｕ，Ｖｖ，ＶｗとＸ方向において重なるように配置することにより、ビアＶｕ，Ｖｖ，Ｖｗの近傍に配置することが可能である。

【0058】

図５（ａ）に示すように、第３下側ＭＯＳ１２Ｌｗは、その端子３２がビアＶｗに接触するように固定している。これにより、Ｘ方向において、ＭＯＳ−ＦＥＴ間（たとえば、駆動回路３をＺ方向から見たときの第３下側ＭＯＳ１２Ｌｗと第３モータリレー１４ｗとの間）の隙間を小さくすることができる。したがって、Ｚ方向から見たときの駆動回路３の面積を小さくでき、鎖交磁束も小さくなることが期待できる。

【0059】

（３）第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗおよび第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗから基板Ｂに伝わる熱は、基板Ｂの表面および裏面に対しておよそ４５度で拡散すると考えられる。第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗと第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗとのずれ幅を基板Ｂの厚さ以上に設定することにより、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗから拡散した熱と第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗから拡散した熱が重複する部分をなくすことができる。

【0060】

また、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗは、第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗに対して、基板Ｂの厚さ以上にずれた位置に配置されている。これにより、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗから拡散した熱と第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗから拡散した熱とが重複する部分をなくすことができる。

【0061】

これらにより、駆動回路３の各構成要素からの発熱が特定箇所に集中することが抑制され、より的確に放熱を行うことができる。
（４）各ＭＯＳ−ＦＥＴ（第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗ、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗ、および第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗ）のソース電極ｓｅおよびドレイン電極ｄｅの方向は、各配線の方向と一致している。これにより、駆動回路３の配線長をより短くすることが可能となるので、鎖交磁束をより小さくすることが可能である。たとえば、各配線の方向と各ＦＥＴのソース電極ｓｅおよびドレイン電極ｄｅの方向とが直交していると、駆動回路３の配線長が長くなってしまうので、鎖交磁束が大きくなる。

【0062】

（５）Ｕ相駆動回路３ｕ、Ｖ相駆動回路３ｖ、およびＷ相駆動回路３ｗを互いに並行に配置している。これにより、Ｕ相駆動回路３ｕ、Ｖ相駆動回路３ｖ、およびＷ相駆動回路３ｗのＹ方向における長さを短くできる分、駆動回路３の配線長を短くすることができ、鎖交磁束をより小さくできる。

【0063】

（６）駆動回路３の鎖交磁束が小さくなることによって、スイッチング時のサージ電圧を小さくすることができるほか、リンギングの発生を減らすことができる。モータ２のトルクリップルが抑えられるので、追従性および安定性の良いモータ制御を行うことができ、より良好な操舵フィーリングを確保できる。

【0064】

＜第２実施形態＞
以下、半導体装置としての駆動回路を車両用の駆動装置に適用した第２実施形態について説明する。

【0065】

図８（ａ），（ｂ）に示すように、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗは基板Ｂの表面に配置され、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗは基板Ｂの裏面に配置されている。第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗは、基板Ｂを介して第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗと対向して設けられている。すなわち、駆動回路３をＺ方向から見たとき、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗは、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗと同じ位置に設けられている。なお、駆動回路３をＺ方向から見たとき、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗを、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗとわずかに重なるように設けてもよい。

【0066】

第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗと第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２ＬｗとをＸ方向においてずらさない分、配線Ｗｐｕ２，Ｗｐｖ２，Ｗｐｗ２，Ｗｇｕ２，Ｗｇｖ２，Ｗｇｗ２のＸ方向の長さを短くできる。また、駆動回路３のＸ方向の長さを短くすることができ、Ｚ方向から見たときの駆動回路３の各構成要素の実装面積は小さくなる。すなわち、Ｚ方向から見たときの駆動回路３の面積を小さくできるので、鎖交磁束も小さくなる。

【0067】

なお、各実施形態は次のように変更してもよい。また、以下の他の実施形態は、技術的に矛盾しない範囲において、互いに組み合わせることができる。
・各実施形態では、駆動回路３において、Ｕ相駆動回路３ｕ、Ｖ相駆動回路３ｖ、Ｗ相駆動回路３ｗの順で配置したが、この順番は入れ替えてもよい。

【0068】

・第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗは設けなくてもよい。
・各実施形態では、第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗを用いた３シャント方式を採用したが、これに限らない。たとえば、シャント抵抗を１つだけ設けた１シャント方式であってもよい。また、シャント抵抗を用いた電流検出手段に限らない。すなわち、第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗは設けなくてもよい。

【0069】

・各実施形態では、スイッチング素子として、ＭＯＳ−ＦＥＴが用いられたが、これに限らない。たとえば、スイッチング素子として、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いてもよい。

【0070】

・各実施形態では、駆動回路３は３相の駆動回路が採用されたが、２相以上の駆動回路であればよい。
・駆動回路３を２つ並べることにより、冗長化してもよい。

【0071】

・図４（ｂ）に示すように、第３下側ＭＯＳ１２Ｌｗ（各ＭＯＳ−ＦＥＴ）は、その端子３２が本体部３０の裏面（基板Ｂ側の面）を覆うように設けてもよい。この場合、図５（ｂ）に示すように、第３下側ＭＯＳ１２Ｌｗは、端子３２がビアＶｗを全体的に覆うように基板Ｂに配置される。これにより、さらにＭＯＳ−ＦＥＴ間（たとえば、駆動回路３をＺ方向から見たときの第３下側ＭＯＳ１２Ｌｗと第３モータリレー１４ｗとの間）の距離を短くすることができるので、Ｚ方向から見たときの駆動回路３の面積を小さくできる。

【0072】

・基板ＢをＺ方向から見たとき、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗの端子が、ビアＶｕ，Ｖｖ，Ｖｗに重ならないように配置されてもよい。
・図４（ｃ）に示すように、第３下側ＭＯＳ１２Ｌｗ（各ＭＯＳ−ＦＥＴ）の本体部３０の表面（基板Ｂと反対側の面）に放熱パットを設けてもよい。この場合、第３下側ＭＯＳ１２Ｌｗで発生した熱は、基板Ｂ側だけでなく、放熱パットからも放熱される。

【0073】

・各実施形態では、Ｕ相駆動回路３ｕにおいて、基板Ｂの表面に第１上側ＭＯＳ１２Ｈｕおよび第１モータリレー１４ｕを設け、裏面に第１下側ＭＯＳ１２Ｌｕおよび第１シャント抵抗２１ｕを設けた。この場合、Ｗ相駆動回路３ｗも、Ｕ相駆動回路３ｕと同様の配置をしていた。このとき、図７（ａ），（ｂ）を参照すると、電流Ｉ３は基板Ｂの表面を通るのに対し、電流Ｉ４は基板Ｂの裏面を通る。

【0074】

Ｕ相駆動回路３ｕはその各構成要素を前述と同様に配置するのに対し、Ｗ相駆動回路３ｗにおいては、基板Ｂの表面に第３下側ＭＯＳ１２Ｌｗおよび第３シャント抵抗２１ｗを設け、裏面に第３上側ＭＯＳ１２Ｈｗおよび第３モータリレー１４ｗを設けるようにしてもよい。この場合、第１上側ＭＯＳ１２Ｈｕおよび第１モータリレー１４ｕを介して電源端子Ｔｐからモータ端子Ｔｍへと流れる電流Ｉ３は基板Ｂの表面を通り、第３モータリレー１４ｗ、第３下側ＭＯＳ１２Ｌｗ、および第３シャント抵抗２１ｗを介してモータ端子Ｔｍからグランド端子Ｔｇへと流れる電流Ｉ４も基板Ｂの表面を通る。これにより、Ｕ相駆動回路３ｕに対して最も離れて位置するＷ相駆動回路３ｗについては、電流Ｉ３，Ｉ４が基板Ｂの同一面を通るため、さらに基板Ｂの厚さ分だけ、配線ループを短くすることができ、鎖交磁束をより小さくすることができる。

【0075】

・第１実施形態では、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗ、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗ、第１〜第３モータリレー１４ｕ，１４ｖ，１４ｗ、および第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗを、Ｚ方向から見たとき、互いにずれた位置に配置されたが、これに限らない。熱が特に問題とならないのであれば、Ｚ方向からみたとき、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗと、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗとをわずかに重なる位置に配置してもよい。また、たとえば図３（ｂ）に示すように、第３下側ＭＯＳ１２Ｌｗと第３シャント抵抗２１ｗとがともに基板Ｂの裏面に配置すると、第３下側ＭＯＳ１２Ｌｗから拡散する熱と第３シャント抵抗２１ｗから拡散した熱とが重複しやすくなる。この場合であっても、熱が特に問題とならないのであれば、第３下側ＭＯＳ１２Ｌｗと第３シャント抵抗２１ｗとを近接した位置に配置してもよい。

【0076】

・第１実施形態では、Ｚ方向から見たとき、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗと第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗとの間に、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗが配置されたが、これに限らない。

【0077】

図９（ａ），（ｂ）に示すように、熱が特に問題とならないのであれば、第１〜第３上側ＭＯＳ１２Ｈｕ，１２Ｈｖ，１２Ｈｗと第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗとの位置を、配置される基板Ｂの面はそのままで、Ｘ方向に入れ替えてもよい。この場合、第１〜第３下側ＭＯＳ１２Ｌｕ，１２Ｌｖ，１２Ｌｗが第１〜第３シャント抵抗２１ｕ，２１ｖ，２１ｗと隣接する。

【0078】

・各実施形態では、Ｕ相駆動回路３ｕ、Ｖ相駆動回路３ｖ、およびＷ相駆動回路３ｗのいずれについても、各構成要素を基板Ｂの両面に配置したが、駆動回路３のうちいずれか１相のみ各構成要素を基板Ｂの両面に配置するようにしてもよい。

【0079】

・基板Ｂには、樹脂などの絶縁性のある材料であれば、どのようなものが採用されてもよい。
・ビアＶｕ，Ｖｖ，Ｖｗは、孔の内面をめっき加工したスルーホールであってもよいし、孔に導電体のペーストを充填したものであってもよい。すなわち、基板Ｂの両面の導電性を確保できる経路であればどのようなものであってもよい。

【0080】

・各実施形態の駆動回路３は、３相のブラシレスモータに対応した３相の駆動回路であったが、これに限らない。たとえば、上側スイッチング素子および下側スイッチング素子からなるハーフブリッジを複数相有していればよい。また、駆動回路３が電力を供給する対象は、モータ２に限らず、どのような対象であってもよい。

【符号の説明】

【0081】

１…駆動装置、２…モータ（給電対象）、２ｕ，２ｖ，２ｗ…モータコイル、３…駆動回路（半導体装置）、３ｕ…Ｕ相駆動回路、３ｖ…Ｖ相駆動回路、３ｗ…Ｗ相駆動回路、４…マイコン、１１…バッテリ、１２Ｈｕ，１２Ｈｖ，１２Ｈｗ…第１〜第３上側ＭＯＳ、１２Ｌｕ，１２Ｌｖ，１２Ｌｗ…第１〜第３下側ＭＯＳ、１３ｕ，１３ｖ，１３ｗ…第１〜第３スイッチングアーム、１４ｕ，１４ｖ，１４ｗ…第１〜第３モータリレー、１５ｕ，１５ｖ，１５ｗ…ドレイン配線、１６ｕ，１６ｖ，１６ｗ…ソース配線、１７ｕ，１７ｖ，１７ｗ…中間配線、１８ｕ，１８ｖ，１８ｗ…動力線、１９ｕ，１９ｖ，１９ｗ，２０ｕ，２０ｖ，２０ｗ…ゲート配線、２１ｕ，２１ｖ，２１ｗ…第１〜第３シャント抵抗、３０…本体部、３１，３２…端子、Ｂ…基板、ｄｅ…ドレイン電極、ｇｅ…ゲート電極、ｓｅ…ソース電極、Ｉ１〜Ｉ４…電流、Ｍ１〜Ｍ４…磁場、Ｖｕ，Ｖｖ，Ｖｗ…ビア（経路、基板を貫通する部分）、Ｗｍｕ，Ｗｍｖ，Ｗｍｗ，Ｗｐｕ１〜２，Ｗｐｖ１〜２，Ｗｐｗ１〜２，Ｗｇｕ１〜３，Ｗｇｖ１〜３，Ｗｇｗ１〜３…配線。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】