特許第6973657号(P6973657)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 東芝三菱電機産業システム株式会社の特許一覧

<>
  • 特許6973657-電力変換装置および電力変換システム 図000002
  • 特許6973657-電力変換装置および電力変換システム 図000003
  • 特許6973657-電力変換装置および電力変換システム 図000004
  • 特許6973657-電力変換装置および電力変換システム 図000005
  • 特許6973657-電力変換装置および電力変換システム 図000006
  • 特許6973657-電力変換装置および電力変換システム 図000007
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6973657
(24)【登録日】2021年11月8日
(45)【発行日】2021年12月1日
(54)【発明の名称】電力変換装置および電力変換システム
(51)【国際特許分類】
   G05F 1/10 20060101AFI20211118BHJP
   H02M 7/48 20070101ALI20211118BHJP
【FI】
   G05F1/10 301A
   G05F1/10 304G
   H02M7/48 R
   H02M7/48 F
【請求項の数】4
【全頁数】13
(21)【出願番号】特願2020-543834(P2020-543834)
(86)(22)【出願日】2019年1月21日
(86)【国際出願番号】JP2019001683
(87)【国際公開番号】WO2020152751
(87)【国際公開日】20200730
【審査請求日】2020年8月17日
(73)【特許権者】
【識別番号】501137636
【氏名又は名称】東芝三菱電機産業システム株式会社
(74)【代理人】
【識別番号】100082175
【弁理士】
【氏名又は名称】高田 守
(74)【代理人】
【識別番号】100106150
【弁理士】
【氏名又は名称】高橋 英樹
(72)【発明者】
【氏名】多和田 義大
(72)【発明者】
【氏名】田中 嗣大
(72)【発明者】
【氏名】木下 雅博
【審査官】 高野 誠治
(56)【参考文献】
【文献】 特開2003−009399(JP,A)
【文献】 特開2011−067014(JP,A)
【文献】 特開2008−283764(JP,A)
【文献】 特開2007−325333(JP,A)
【文献】 特開2000−060000(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G05F 1/10
H02M 7/42 − 7/98
(57)【特許請求の範囲】
【請求項1】
直流電力を交流電力に変換する電力変換回路と、
電圧指令値に基づいて、前記電力変換回路に対する制御信号を生成する制御装置と、
を備え、
前記制御装置は、前記電力変換回路の出力電圧が予め定められた閾値以上である場合には前記電力変換回路の前記出力電圧の大きさに基づいて演算された補正値を前記電圧指令値から減算する補正である減算補正を施した補正後の電圧指令値に基づいて前記制御信号を生成し、且つ前記電力変換回路の前記出力電圧が前記閾値よりも低い場合には前記減算補正が施されない電圧指令値に基づいて前記制御信号を生成するように構築され
前記制御装置は、前記電力変換回路の前記出力電圧と予め定めた係数である第一ゲインとに基づいて第一補正値を演算する第一演算部を含み、
前記制御装置は、前記電力変換回路の前記出力電圧が前記閾値以上である場合には、前記電圧指令値、前記電圧指令値を演算するための電流指令値、または前記電圧指令値を演算するための電力指令値に対して前記第一補正値の減算を行うことにより、前記電圧指令値に対する前記減算補正を実施するように構築された電力変換装置。
【請求項2】
前記制御装置は、前記電力変換回路の前記出力電圧と予め定めた第二ゲインとを乗算した第二補正値を出力する第二演算部を含み、
前記制御装置は、前記電力変換回路の前記出力電圧が前記閾値以上であるか否かに関わらず前記第二補正値で前記電圧指令値を補正するように構築された請求項1に記載の電力変換装置。
【請求項3】
前記第一演算部は、第一時定数で前記電力変換回路の前記出力電圧をフィルタリングした値に対して、前記第一ゲインを乗じるように構築され、
前記第二演算部は、第二時定数で前記電力変換回路の前記出力電圧をフィルタリングした値に対して、前記第二ゲインを乗じるように構築され、
前記第一時定数は、前記第二時定数よりも小さく設定された請求項2に記載の電力変換装置。
【請求項4】
電力制御指令値を生成する上位監視装置と、
直流電力を交流電力に変換する電力変換回路と、前記電力制御指令値と前記電力変換回路の出力電圧とに基づいて前記電力変換回路に対する制御信号を生成する制御装置と、を有する電力変換装置と、
を備え、
前記上位監視装置は、前記電力変換回路の前記出力電圧が予め定められた閾値以上である場合には前記電力制御指令値を減少させるために前記電力変換回路の出力電力の大きさに基づいて演算された補正値を前記電力制御指令値から減算する補正である減算補正を施した補正後の電力制御指令値を前記制御装置に対して出力し、且つ前記電力変換回路の前記出力電圧が前記閾値よりも低い場合には前記減算補正が施されない前記電力制御指令値を前記制御装置に対して出力するように構築された電力変換システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換装置および電力変換システムに関するものである。
【背景技術】
【0002】
従来、例えば日本特開2015−122931号公報に記載されているように、系統電圧に基づいてフィードフォワード制御を行う電力変換装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】日本特開2015−122931号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
系統連系システムにおいて、電力系統と電力変換装置とが突然に切り離される異常事態が想定される。このような異常事態が起きた瞬間には、電力変換装置は通常運転どおりに電力を出力し続けようとする。これに起因して、異常事態が起きた直後に、電力変換装置の出力電圧が急峻且つ異常なレベルに増大してしまう。
【0005】
電力変換装置内には、異常電圧発生時の保護機能が設けられていることが普通である。保護機能が作動することで、電力変換装置の出力電圧の異常増大は解消されうる。しかしながら、その一方で、保護機能が作動するまでの期間には異常電圧の発生を抑制できないという問題がある。
【0006】
上記公報の技術にかかる従来のフィードフォワード制御は、外乱を相殺するように電力変換装置の制御内容を補正することを主目的とするものである。このような通常のフィードフォワード制御では、一般的に、ノイズ等への過敏な応答を避ける目的から信号フィルタの応答速度がある程度大きめに設定されていたり、過剰に大きなゲインを設定することが制限されたりする。これらの設計上の制約があるので、通常のフィードフォワード制御では、上述した異常事態に伴う急峻かつ異常なレベルの出力電圧増大に対処することは難しいという問題があった。
【0007】
本発明は、上述のような課題を解決するためになされたもので、電力変換装置の出力電圧が異常に増大することを抑制するために改良された電力変換装置および電力変換システムを提供することを目的とする。
【課題を解決するための手段】
【0008】
本願の一実施形態にかかる電力変換装置は、
直流電力を交流電力に変換する電力変換回路と、
制御指令値と前記電力変換回路の出力電圧とに基づいて、前記電力変換回路に対する制御信号を生成する制御装置と、
を備え、
前記制御装置は、前記電力変換回路の前記出力電圧が予め定められた閾値以上である場合には減算補正を施した補正後の電圧指令値に基づいて前記制御信号を生成し、且つ前記電力変換回路の前記出力電圧が前記閾値よりも低い場合には前記減算補正が施されない電圧指令値に基づいて前記制御信号を生成するように構築されたものである。
【0009】
本願の一実施形態にかかる電力変換システムは、
電力制御指令値を生成する上位監視装置と、
直流電力を交流電力に変換する電力変換回路と、前記電力制御指令値と前記電力変換回路の出力電圧とに基づいて前記電力変換回路に対する制御信号を生成する制御装置と、を有する電力変換装置と、
を備え、
前記上位監視装置は、前記電力変換回路の前記出力電圧が予め定められた閾値以上である場合には前記電力制御指令値を減少させる減算補正を施した補正後の電力制御指令値を前記制御装置に対して出力し、且つ前記電力変換回路の前記出力電圧が前記閾値よりも低い場合には前記減算補正が施されない前記電力制御指令値を前記制御装置に対して出力するように構築されたものである。
【発明の効果】
【0010】
上記電力変換装置および電力変換システムによれば、電力変換回路の出力電圧が過大になったときに限り指令値を減算補正するともに、電力変換回路の出力電圧が大きくないときにはこの減算補正機能を無効化することができる。出力電圧が過大ではない期間には減算補正機能を無効化できるので、正常時の制御内容に制約を受けることなく異常電圧の上昇抑制を重視して、減算補正の内容を自由に設計することができる。その結果、異常電圧上昇を抑制するために改良された電力変換装置および電力変換システムが提供される。
【図面の簡単な説明】
【0011】
図1】実施の形態1にかかる電力変換装置を示す図である。
図2】実施の形態1にかかる電力変換装置が備える制御装置を示す図である。
図3】実施の形態1の変形例にかかる電力変換装置が備える制御装置を示す図である。
図4】実施の形態1の変形例にかかる電力変換装置が備える制御装置を示す図である。
図5】実施の形態2にかかる電力変換システムを示す図である。
図6】実施の形態1、2における電力変換装置または電力変換システムにおいて制御手段に利用可能なハードウェア構成の一例を示す図である。
【発明を実施するための形態】
【0012】
実施の形態1.
図1は、実施の形態1にかかる電力変換装置10を示す図である。図1には、電力変換装置10を含む電力変換システム1も示されている。
【0013】
実施の形態1にかかる電力変換システム1は、直流電源の一例である太陽電池アレイ2と、電力変換装置10と、上位監視装置であるMSC(Main Site Controller)321と、を備えている。
【0014】
電力変換装置10の入力端には、太陽電池アレイ2からの直流電力が入力される。電力変換装置10の出力端は、系統側遮断器6を介して、電力系統4に接続している。MSC321は、電力変換装置10に対して電力制御指令値Prefを与える。電力系統4は、系統電圧Vを持っている。系統側遮断器6が導通している場合には、電力変換装置10の出力電圧Voutは系統電圧Vと一致している。
【0015】
電力変換装置10は、入力側遮断器13と、直流電力を交流電力に変換する電力変換回路12と、交流リアクトル14と、キャパシタユニット15と、出力側遮断器16と、電力変換回路12の出力電圧Voutを計測する出力電圧計17と、制御装置20と、を備えている。電力変換装置10は、出力電流を計測する出力電流計18も備えている。この出力電流計によって計測された出力電流Ioutの値は、図1に示す電流フィードバック値Ifbとして制御装置20へとフィードバックされる。
【0016】
入力側遮断器13は、太陽電池アレイ2と電力変換回路12との間に直列に挿入されている。電力変換回路12は、複数の半導体スイッチング素子で構成されたインバータ回路を含み、三相交流電力を出力する。
【0017】
交流リアクトル14の一端が、電力変換回路12の出力端に接続されている。交流リアクトル14の他端が、出力側遮断器16に接続されている。交流リアクトル14と出力側遮断器16とを接続する配線に、キャパシタユニット15が並列接続されている。出力電圧計17は、キャパシタユニット15と出力側遮断器16との間の電圧を検知することで、電力変換回路12の出力電圧Voutを計測する。
【0018】
出力電圧Voutの計測値は、制御装置20の制御に用いられる。以下の説明では、「出力電圧計17による出力電圧Voutの計測値」を、単に「出力電圧Vout」と表したり、あるいは「出力電圧Voutの値」と表したりすることがある。
【0019】
図2は、実施の形態1にかかる電力変換装置10が備える制御装置20を示す図である。制御装置20は、電力制御指令値Prefと電力変換回路12の出力電圧Voutとに基づいて、電力変換回路12の半導体スイッチング素子を駆動するためのPWM信号VPWMを生成する。
【0020】
制御装置20は、電力指令値取得部21と、第一出力電圧取得部22と、除算部121と、第一減算器23と、フィードバック制御部24と、を備えている。実施の形態では、一例として、フィードバック制御部24を、PI制御を実施する比例積分制御部として構築している。しかしながら、PI制御ではない他のフィードバック制御が適用されても良い。
【0021】
電力指令値取得部21は、MSC321からの電力制御指令値Prefを受け取る。第一出力電圧取得部22は、出力電圧計17から出力電圧Voutの計測値を受け取る。除算部121は、電力制御指令値Prefを出力電圧Voutで除算することで電流指令値iref0を出力する。
【0022】
第一減算器23は、電流指令値iref0から電流フィードバック値ifbを減算した値を出力する。フィードバック制御部24は、第一減算器23の出力値に対して比例積分制御を実施する。
【0023】
制御装置20は、第一演算部30と、マスク部33と、出力切替部35と、電圧判定部36と、第二減算器37と、を備えている。
【0024】
第一演算部30は、第一ゲインKaiが設定された第一ゲイン部31と、電力変換回路12の出力電圧Voutを取得する第二出力電圧取得部32と、第一時定数τで出力電圧Voutをフィルタリングする第一フィルタ部38と、第一フィルタ部38でフィルタリングされた値と第一ゲインKaiとを乗算する乗算器34と、を備えている。第一ゲインKaiおよび第一時定数τは、予め定めた係数である。
【0025】
第一演算部30は、出力電圧Voutに第一フィルタ部38でフィルタリングした値と第一ゲインKaiとを乗算した値を、第一補正値iabとして出力する。
【0026】
第一時定数τは、後述する第二演算部60の第二時定数τよりも小さく設定されている。第一時定数τは、次のように設定される。何らかの理由により系統側遮断器6が突然開放され電力系統4と電力変換装置10とが突然に切り離される異常事態が想定される。このような異常事態が起きた直後には電力変換装置10が出力を保持しようとするので、電力変換装置10の出力電圧Voutが急峻且つ異常なレベルに増大してしまう。第一フィルタ部38がこの急峻な電圧上昇波形を通過させるように、第一時定数τの値が予め設定されている。
【0027】
電圧判定部36は、電力変換回路12の出力電圧Voutの大きさに応じて、出力を切り替える。すなわち、電圧判定部36は、電力変換回路12の出力電圧Voutが閾値Vth以上である場合には、第一出力である「1」を発する。電圧判定部36は、電力変換回路12の出力電圧Voutが閾値Vthよりも低い場合には、第二出力である「0」を発する。
【0028】
出力切替部35は、電圧判定部36が第一出力を発した場合には第一補正値iabを第二減算器37に伝達する。一方、出力切替部35は、電圧判定部36が第二出力を発した場合には、マスク部33に設定されたマスク値で第一補正値iabをマスクする。実施の形態では、マスク部33のマスク値はゼロに設定されている。このマスクがされている場合には、出力切替部35は第二減算器37にゼロを伝達する。
【0029】
第二減算器37は、第一補正値iabとゼロとのうちいずれか一方の値を出力切替部35から受け取る。第二減算器37が出力切替部35から第一補正値iabを受け取ったときに、電圧指令値Vref0を演算するための電流指令値iref1に対して第一補正値iabの減算が行われる。
【0030】
以上の構成を備えることで、制御装置20は、電力変換回路12の出力電圧Voutが閾値Vth以上である場合には、電流指令値iref1に対して第一補正値iabの減算を行う。これにより、電圧指令値Vref0に対する減算補正を実施することができる。
【0031】
制御装置20は、係数演算部125と、加算器126と、PWM信号VPWMを生成するPWM信号生成部27と、を備えている。
【0032】
係数演算部125は、第二減算器37から出力された補正後の電流指令値iref2に対して、予め定めた演算係数αを乗ずることで、電圧指令値Vref0を演算する。加算器126は、電圧指令値Vref0に、第二演算部60からの第二補正値Vffを加算することで、電圧指令値Vref1を算出する。PWM信号生成部27は、電圧指令値Vref1に基づいて、電力変換回路12のゲート駆動信号であるPWM信号VPWMを算出する。
【0033】
制御装置20は、第二演算部60を備えている。第二演算部60は、電力変換回路12の出力電圧Voutを取得する第三出力電圧取得部61と、第二時定数τを持つ第二フィルタ部62と、第二ゲインKが設定された第二ゲイン部63と、を備えている。第二ゲインKおよび第二時定数τは、予め定められた値である。
【0034】
第二演算部60は、第二フィルタ部62によって第二時定数τで電力変換回路12の出力電圧Voutをフィルタリングした値に対して、第二ゲインKを乗じるように構築されている。第二演算部60は、電力変換回路12の出力電圧Voutと予め定めた第二ゲインKとを乗算した第二補正値Vffを出力する。
【0035】
第二ゲインKは、前述した第一ゲインKaiとは異なる値に予め設定される。具体的には、実施の形態1では、第一補正値iabの減算補正に応じた電圧減算量が第二補正値Vffよりも大きくなるように、第一ゲインKaiおよび第二ゲインKが予め設定されている。
【0036】
第二演算部60は、電圧フィードフォワード補正値である第二補正値Vffを、加算器126に入力する。第一補正値iabの場合とは異なり、第二補正値Vffは、電力変換回路12の出力電圧Voutが閾値Vth以上であるかとは無関係に加算器126に入力される。制御装置20は、電力変換回路12の出力電圧Voutが閾値Vth以上であるか否かに関わらず、電圧指令値Vref0を第二補正値Vffで補正する。
【0037】
以上説明したように、制御装置20は、電力変換回路12の出力電圧Voutが予め定められた閾値Vth以上である場合には、電圧指令値Vref0を減少させるように第一補正値iabを用いた減算補正を実施することができる。その一方で、制御装置20は、電力変換回路12の出力電圧Voutが閾値Vthよりも低い場合には、電圧指令値Vref0に減算補正を施さない。
【0038】
従って、実施の形態1にかかる電力変換装置10によれば、電力変換回路12の出力電圧Voutが過大になったときに限り電圧指令値Vref0を減算補正するともに、電力変換回路12の出力電圧Voutが大きくない範囲にあるときにはこの減算補正機能を無効化することができる。
【0039】
出力電圧Voutが過大ではない期間にはこの減算補正機能を無効化できるので、制御装置20の持つ減算補正機能の各種仕様を、異常電圧の上昇を抑制する観点から自由に且つ大胆に設計することができる。その結果、異常電圧の上昇を抑制するために好適化された減算補正機能を搭載することができる。
【0040】
また、実施の形態1にかかる電力変換装置10は、第一ゲインKaiおよび第二ゲインKが予め設定されている。
【0041】
第二演算部60は、出力電圧Vout異常時以外にも作動する通常フィードフォワード制御を実施している。実施の形態1によれば、予めゲインの設定がされることで、通常フィードフォワード制御と比べて、第一演算部30の減算補正を大きなゲインで実施するように構築されている。
【0042】
平常時(つまりVth>Voutのとき)には第一演算部30が無効化されているので、誤って第一演算部30による過大な減算補正が行われることは確実に防止される。その一方で、電圧異常発生時には第一演算部30によって大きな減算補正を実施できるので、異常電圧抑制のための補正を確実に実現することができる。
【0043】
また、実施の形態1にかかる電力変換装置10は、第一時定数τが第二時定数τよりも小さく予め設定されるという好ましい構成を備える。これにより、次に述べる好ましい効果が得られる。
【0044】
第二演算部60の処理からはできるだけノイズ等が除外されることが好ましいのに対して、第一演算部30の処理は急峻な電圧変化に対して瞬時に応答することが好ましい。このような観点から第一演算部30と第二演算部60とにおけるフィルタ応答速度に差がつけられている。
【0045】
第二演算部60は、出力電圧Voutが通常範囲内でも作動する通常のフィードフォワード制御に用いられるので、電圧ノイズに対して過敏になることを防止する必要がある。よって第二時定数τをある程度大きくすることで、信号ノイズ等が拾われないようにすべきである。
【0046】
しかしながら、第一演算部30は、電圧異常時における緊急対処を行うためのものなので、ノイズ除去よりも、急峻な電圧変化に対して敏感であることが重視される。電力系統から電力変換装置10が遮断されたときに発生する異常な出力電圧Voutの上昇に適切に応答するためには、その異常な出力電圧Voutの上昇を確実に拾える程度のフィルタ時定数を設定する必要がある。例えば、数ミリ秒オーダーで変換する急峻な電圧跳ね上がり波形を確実に通過させられる程度の値に、第一時定数τを予め設定することが好ましい。
【0047】
以下、図3および図4を参照しつつ、実施の形態1の変形例を説明する。以下の説明では、上記実施の形態1との相違点を中心に説明を行い、共通点については説明を省略または簡略化する。また、上記実施の形態1と下記の変形例との間で同一または対応する構成については、図面中で同一の符号を付して説明を省略する。
【0048】
図3は、実施の形態1の変形例にかかる電力変換装置が備える制御装置120を示す図である。図3の変形例にかかる制御装置120は、図2の制御装置20の代わりに図1の電力変換装置10に適用可能である。制御装置120は、第一演算部30の代わりに第一演算部130を有する点、第二減算器37を備えない点、および加算器126の代わりに加減算器226を備える点が、制御装置20とは異なっている。
【0049】
制御装置120は、第一演算部130を含んでいる。第一演算部130は、電力変換回路12の出力電圧Voutと第一ゲインKavとに基づいて第一補正値iabを演算する。第一演算部130の第一ゲイン部131には、予め定めた係数である第一ゲインKavが設定されている。
【0050】
制御装置120は、電力変換回路12の出力電圧Voutが閾値Vth以上である場合には、電圧指令値Vref0に対して第一補正値Vabの減算を行うことにより、減算補正を実施する。加減算器226は、出力切替部35から伝達された第一補正値Vabを受け取る。加減算器226は、電圧指令値Vref0に対して第一補正値Vabの減算を行う。
【0051】
図3に示す変形例では、第一補正値Vabは電圧補正値である。制御装置120は、電力変換回路12の出力電圧Voutに基づいて電圧指令値Vref0を減算する制御を実行するものである。この場合、第一ゲインKavと第二ゲインKはいずれも電圧値に対する係数である。第一ゲインKavと第二ゲインKとが異なる値に設定されてもよく、例えば第一ゲインKavが第二ゲインKよりも大きな値に設定されてもよく、逆に第一ゲインKavが第二ゲインKよりも小さな値に設定されてもよい。
【0052】
図4は、実施の形態1の変形例にかかる電力変換装置が備える制御装置220を示す図である。図4の変形例にかかる制御装置220は、図2の制御装置20の代わりに図1の電力変換装置10に適用可能である。制御装置220は、第一演算部30の代わりに第一演算部230を有する点、第二減算器37を備えない点、第三減算器223を備える点、および係数演算部125の代わりに係数演算部225が設けられている点が、制御装置20とは異なっている。
【0053】
制御装置220は、第一演算部230を含んでいる。第一演算部230は、電力変換回路12の出力電圧Voutと第一ゲインKapとに基づいて第一補正値Pabを演算する。第一演算部230の第一ゲイン部231には、予め定めた係数である第一ゲインKapが設定されている。
【0054】
制御装置220は、電力変換回路12の出力電圧Voutが閾値Vth以上である場合には、電圧指令値Vref0を演算するための電力制御指令値Prefに対して第一補正値Pabの減算を行う。具体的には、第三減算器223が出力切替部35から伝達された第一補正値Pabを受け取ることで、電圧指令値Vref0を演算するための電力制御指令値Prefに対して第一補正値Pabの減算が行われる。
【0055】
第一補正値Pabが減算された補正後の電力指令値Pref1は、除算器121に入力される。その後、図2の制御装置20と同様の演算処理が行われる。その結果、電圧指令値Vref0の減算補正が実施される。
【0056】
図4に示す変形例では、第一補正値Pabは電力補正値である。制御装置220は、電力変換回路12の出力電圧Voutに基づいて電力制御指令値Prefを減算する制御を実行するものである。電力制御指令値を減算するという点で、制御装置20、120とは減算処理の方法が異なっている。
【0057】
以上説明したように、図2に示した実施の形態1にかかる制御装置20およびその変形例にかかる制御装置120、220は、電流指令値iref1、電圧指令値Vref0または電力制御指令値Prefに対して第一補正値iab、Vab、Pabの減算を行うことにより、電圧指令値Vref0の減算補正を実施することができる。なお、図2および図3にかかる制御装置20、120において減算補正が施された場合、電流指令値と電圧指令値とを乗算した値が、電力制御指令値Prefの値よりも小さくなるという特徴がある。
【0058】
制御装置20、120、220は、例えば下記のように構築されても良い。定格出力の10%以下などの十分に低いレベルまで出力電圧Voutあるいは出力電力を低下させるような大幅な減算補正を実施するように、第一ゲインKai、Kav、Kapが予め設定されてもよい。通常フィードフォワード制御の変動幅を超えて出力電圧Voutが減算されるように、制御装置20、120、220が構築されてもよい。
【0059】
また、電力変換回路12が電圧異常検出時に保護停止される機能が設けられている場合、この保護停止機能が作動するよりも十分に早く上記の減算補正を作動させるように制御装置20、120、220が構築されてもよい。
【0060】
実施の形態2.
図5は、実施の形態2にかかる電力変換システム201を示す図である。電力変換システム201は、電力変換装置10と、上位監視装置であるMSC321と、を備えている。実施の形態2にかかる電力変換装置10は、制御装置20に代えて制御装置320を備えている。
【0061】
制御装置320は、図2に示す制御装置20から、第一演算部30、マスク部33、出力切替部35、および電圧判定部36を取り除いたものである。MSC321は、指令値演算部322と、補正値演算部323と、第四減算器324と、を備えている。これらの点において実施の形態2は実施の形態1と相違している。
【0062】
第四減算器324は、指令値演算部322で生成されたPrefから、補正値演算部323で算出した第一補正値Pabを減算する。補正値演算部323は、電力変換回路12の出力電圧Voutが予め定められた閾値Vth以上である場合には、所定の第一ゲインKapと電力変換回路12の出力電力Poutとを乗算した値を、第一補正値Pabとして算出する。電力変換回路12の出力電力Poutは、出力電圧Voutと出力電流Ioutとを乗算することで得られる。
【0063】
従って、MSC321は、電力変換回路12の出力電圧Voutが予め定められた閾値Vth以上である場合には、電力制御指令値Prefを減少させる減算補正を電力制御指令値Prefに施す。MSC321は、補正後の電力制御指令値Prefを制御装置320に対して出力する。
【0064】
一方、補正値演算部323は、電力変換回路12の出力電圧Voutが予め定められた閾値Vthよりも低い場合には、ゼロを出力する。したがって、MSC321は、電力変換回路12の出力電圧Voutが閾値Vthよりも低い場合には減算補正を施さずに電力制御指令値Prefを制御装置320に対して出力する。
【0065】
つまり、実施の形態2では、実施の形態1における第一演算部230、マスク部33、出力切替部35、および電圧判定部36の機能が、補正値演算部323で置き換えられている。
【0066】
実施の形態2にかかる電力変換システム201によれば、電力変換回路12の出力電圧Voutが過大になったときに限り電力制御指令値Pref0を減算補正するともに、電力変換回路12の出力電圧Voutが大きくない範囲にあるときにはこの減算補正機能を無効化することができる。
【0067】
出力電圧Voutが過大ではない期間にはこの減算補正機能を無効化できるので、この減算補正機能の各種仕様を異常電圧の上昇を抑制する観点から自由に設計することができる。その結果、異常電圧の上昇を抑制するために好適化された減算補正機能を搭載することができる。
【0068】
実施の形態1にかかる制御装置20、120、220または実施の形態2にかかるMCS321に設けられた減算補正の制御機能は、アナログ回路、ディジタル回路、およびこれらの組み合わせのうちいずれの形態で実現されてもよい。ディジタル回路が用いられる場合には、より具体的には、減算補正の制御機能が専用ハードウェアで実現されてもよく、減算補正の制御機能がマイコン等による汎用ハードウェアへのプログラミング実装により実現されてもよい。
【0069】
図6は、実施の形態1、2における電力変換装置または電力変換システムにおいて制御手段に利用可能なハードウェア構成の一例を示す図である。
【0070】
実施の形態1にかかる制御装置20、120、220または実施の形態2にかかるMCS321が、図6に示される制御ユニット411のハードウェア構造で実現されてもよい。制御ユニット411の各機能は、処理回路により実現し得る。処理回路は、プロセッサ430aとメモリ430bとを備える。
【0071】
例えば、プロセッサ430aは、中央処理装置、処理装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ又はDSPなどのCPU(Central Processing Unit)である。
【0072】
例えば、メモリ430bは、RAM、ROM、フラッシュメモリ、EPROM、EEPROM等の不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVDである。
【0073】
実施の形態1にかかる制御装置20、120、220または実施の形態2にかかるMCS321で行なわれた制御内容の一部または全部が、メモリ430bに制御プログラムの形態で記憶されてもよい。この場合、処理回路において、メモリ430bに格納されたプログラムがプロセッサ430aによって実行される。
【符号の説明】
【0074】
1、201 電力変換システム、2 太陽電池アレイ(直流電源)、4 電力系統、6 系統側遮断器、10 電力変換装置、12 電力変換回路、13 入力側遮断器、14 交流リアクトル、15 キャパシタユニット、16 出力側遮断器、17 出力電圧計、20、120、220、320 制御装置、21 電力指令値取得部、22 第一出力電圧取得部、23 第一減算器、24 比例積分制御部、27 PWM信号生成部、30、130、230 第一演算部、31、131、231 第一ゲイン部、32 第二出力電圧取得部、33 マスク部、34 乗算器、35 出力切替部、36 電圧判定部、37 第二減算器、38 第一フィルタ部、60 第二演算部、61 第三出力電圧取得部、62 第二フィルタ部、63 第二ゲイン部、121 除算部、125 係数演算部、126 加算器、223 第三減算器、226 加減算器、322 指令値演算部、323 補正値演算部、324 第四減算器、411 制御ユニット、430a プロセッサ、430b メモリ、iab、Vab、Pab 第一補正値、Vff 第二補正値、ifb 電流フィードバック値、Kai、Kap、Kav 第一ゲイン、K 第二ゲイン、Pref 電力制御指令値、Vout 出力電圧、iref0、iref1、iref2 電流指令値、Vref0、Vref1 電圧指令値、V 系統電圧、Vth 閾値、τ 第一時定数、τ 第二時定数
図1
図2
図3
図4
図5
図6