(58)【調査した分野】(Int.Cl.,DB名)
前記第1プロセッサーは、前記第1診断コントローラと通信可能に接続し、前記第2プロセッサーは、前記第2診断コントローラと通信可能に接続する、請求項1〜請求項3の何れか1項に記載の装置。
前記第1プロセッサーは、前記第2診断コントローラと通信可能に接続し、前記第2プロセッサーは、前記第1診断コントローラと通信可能に接続する、請求項1〜請求項4の何れか1項に記載の装置。
前記第1スイッチ、前記第1ゲート、前記第2ゲート、前記第3スイッチ、前記第3ゲート、または、前記第4ゲートの1つ以上は、トランジスタ、電界効果トランジスタ(FET)、または、中継器を含むことを特徴とする、請求項1〜請求項6の何れか1項に記載の装置。
前記第1診断コントローラは、前記第3スイッチ、または、前記第2プロセッサーが故障した時に、前記第4スイッチを制御することを特徴とする、請求項1〜請求項7の何れか1項に記載の装置。
前記第2診断コントローラは、前記第1スイッチ、または、前記第1プロセッサーが故障した時に、前記第2スイッチを制御することを特徴とする、請求項1〜請求項8の何れか1項に記載の装置。
前記第1診断コントローラは、前記第1ゲート及び前記第2ゲートを交互に試験し、前記第2診断コントローラは、前記第3ゲート及び前記第4ゲートを交互に試験することを特徴とする、請求項1〜請求項9の何れか1項に記載の装置。
前記第1プロセッサーは、前記第1ゲートに関連する第1電圧、前記第2ゲートに関連する第2電圧、及び、前記第1スイッチに関連する第3電圧を測定することを特徴とする、請求項1〜請求項11の何れか1項に記載の装置。
前記第2プロセッサーは、前記第3ゲートに関連する第4電圧、前記第4ゲートに関連する第5電圧、及び、前記第3スイッチに関連する第6電圧を測定することを特徴とする、請求項1〜請求項12の何れか1項に記載の装置。
前記第1ゲート及び前記第2ゲートを閉鎖及び開放する前記ステップは、前記フィールド装置の動作中に定期的に実施することを特徴とする、請求項14〜請求項16の何れか1項に記載の方法。
【発明を実施するための形態】
【0007】
本明細書では、例示的装置、及び、方法を、とりわけ、ハードウェア上で実行される構成要素、ソフトウェア、及び/または、ファームウェアも含めて開示しているが、この様な装置は説明に過ぎず、限定的なものと見なさないものとする。例えば、これらのハードウェア構成要素、ソフトウェア構成要素、及び、ファームウェア構成要素のうちの任意、または、全てを、ハードウェアとして単独で、ソフトウェアとして単独で、或いは、ハードウェアとソフトウェアの任意の組み合わせとして具現化できることが想定される。従って、以下では例示的装置、及び、方法について説明するが、当業者であれば、ここで提供された例は、この様な装置や方法を実現する上での唯一の方法ではないことを容易に理解できることであろう。
【0008】
例示的なプロセス制御システムは、特定のプロセス(例えば、化学プロセス、石油プロセス、製薬プロセス、パルプ・紙プロセス等)に関連する操作(例えば、バルブ制御、モータ制御、ボイラー制御、監視、パラメータ測定等)を実行する複数のフィールド装置を含む。一部のプロセス制御システムは、重要なプロセス・システム、つまり、問題が発生した場合に安全な状態を確保する必要のあるシステムである。例えば、緊急状態を含むある状況において、フィールド装置に供給される電力を、遮断、または、除去する。高度な診断率を備えたプロセス制御装置は、緊急停止適用中に適切に実行する。種々の耐障害性を備えたプロセス制御装置を、実装できる。例えば、ハードウェア耐障害度1(例えば、1oo2、1oo3)は、2つ、または、3つの構成要素のうち1つが、故障する可能性があり、これら構成要素のそれぞれに関連する機能は実行し続けることを示唆している。
【0009】
プロセス制御システムのハードウェア制御、ソフトウェア制御、及び、ファームウェア制御を備えた安全計装システム(SIS)を用いて、安全な操作の維持、及び/または、プロセス制御システムを停止させるための所定の制御機能を実行する。例示的なSISには、1つ以上のフィールド装置に向かう電力流を制御する(例えば、ゲート制御、切り替え、規制)コントローラ・カード(例えば、I/Oカード、マイクロプロセッサー)が含まれる。1つの素子が故障した場合、他の素子が所望の機能を供給する能力、例えば、フィールド装置(複数)から電力を除去するためにフィールド装置(複数)への電気経路を破壊、または、遮断することを持続できるよう、冗長性供給のために構成された複数のチャンネル、または、素子(例えば、トランジスタ、FET、中継装置、スイッチ)が、例示的なカードに含まれる。一部の例示的コントローラ、または、I/Oカードは、8、16、または、32本のチャンネルを備える。ある例では、カードの各チャンネルを用いて各フィールド装置への電力を除去するか、または、全カードを主電力レベルで停止して、1枚のカード上の全てのチャンネルからの電力を除去することが可能であり、これにより、カードに接続する全てのフィールド装置(複数)の安全な停止を、確実に実行できる。
【0010】
本明細書で開示された例示的システムでは、チャンネル単位ごとに選択可能な冗長性を持たせるよう、SISには冗長性が組み込まれている。この冗長性によって、SISの動作中に、重要なチャンネルが、これを指定した時に、確実に動作することが保証される。冗長性を指定ごとにチャンネルに追加できるので、冗長性を必要としない他のチャンネルへの冗長性の追加によるコストの増加を、防止することが可能である。従って、以下でより詳細に説明するように、例示的装置は、出力レベルで素子の構成(例えば、アーキテクチャー)を用いて、1つ以上の素子が損傷した場合に電力を除去するための冗長性を高める間、フィールド装置への電力流を制御する。この他、例示的装置、及び、方法は、迅速な停止能力を確保するために、複数の診断点検(例えば、試験)も提供する。
【0011】
図1は、プロセス制御システムのフィールド装置への電力を除去する等のために使用可能な例示的な冗長型安全装置100の概略図である。装置100は、負荷106(例えば、フィールド装置、コントローラ、バルブ、駆動装置、バルブ・ポジショナー、スイッチ、送信器、及び/または、プロセス制御装置に関連する他の任意の負荷)への電力流を制御するための第1プロセッサー102(例えば、マイクロプロセッサー、カード、I/Oカード、FPGA、ASIC、及び/または、他の適切な任意の処理装置)、及び、第2プロセッサー104を含む。第1プロセッサー102は、第1電源112から負荷106までの電力の印加、または、供給を制御するため、第1素子108、及び、第2素子110に接続する。この例で示す様に、第1、第2素子108、110は、例えば、1つ以上のスイッチ素子(例えば、金属酸化膜半導体電界効果トランジスタ(MOSFET)、接合ゲート電界効果トランジスタ(JFET)、バイポーラトランジスタ(BJT)、電気機械型スイッチ素子、及び/または、他の適切な任意のスイッチ素子(複数))を含められる。第2素子110は、並列接続する(例えば、電気接続)第1ゲート114、及び、第2ゲート116を含む。この例では、第2素子110は、第1素子108と直列接続する(例えば、電気接続)。第1素子108、及び、第2素子110の第1、第2ゲート114、116の一方、または、双方が電気的に閉じている時(即ち、素子108、110を介して電流が流れるよう、回路が形成されていること)、第1電源112から負荷106へと電力が供給される。だが、第1素子108、または、第1、第2ゲート114、116が共に電気的に開放している場合(即ち、回路が形成されず、電流が流れない場合)、負荷106への電力が切断される(例えば、除去、断線)。この例では、第2素子110は、安全機構(例えば、バックアップ・スイッチ)として動作する。従って、安全性動作により、負荷106(例えば、フィールド装置)への電力を除去するために回路を開き、第1素子108が故障時閉状態の場合(即ち、回路を開くのに失敗し、電流が流れ続ける場合)、第1、第2ゲート114、116双方の開放により、第1素子108を介した負荷106への電力流を遮断するよう、第2素子110を実装できる。
【0012】
例示的装置100では、第1素子108は、第1プロセッサー102により制御される。第1プロセッサー102は、第1素子108を介した負荷106への電力印加を制御するため、第1素子108を開放、及び/または、閉じるための信号を送信する。第2素子110の第1、第2ゲート114、116は、第1プロセッサー102と通信可能に接続する第1診断コントローラ118により制御される。第1診断コントローラ118は、以下でより詳細に説明する様な第1、第2ゲート114、116を制御、試験するための、例えば、FPGA、ASIC、または、他の任意の構成要素の組み合わせで良い。
【0013】
動作時、第1診断コントローラ118は、第2素子110を介した第1素子108への電力印加、または、供給を制御するため、第1ゲート114、及び/または、第2ゲート116を開放、及び/または、閉じるための信号を送信する。第1素子108、第1ゲート114、及び、第2ゲート116は、それぞれのダイオード120、122、124に接続する。ダイオード120、122、124は、任意の適切なダイオード、または、適切な任意の他の整流素子で良い。ダイオード120、122、124は、以下で詳細に説明する電圧読み取りと併せて使用される。
【0014】
図1で示す様に、第2プロセッサー104は、第1プロセッサー102のものと類似の出力回路を含み、負荷106への電力の供給、及び、その除去のための冗長性供給点として機能する。第2プロセッサー104は、第3素子126を調整して、第2電源128から負荷106までの電力流を制御する。代替として、電源112、128は、同じ電源でも良い。装置100は、第3素子126への電力を制御するための第4素子130を含む。図示の例では、第3、第4素子126、130は、例えば、1つ以上のスイッチ素子(例えば、金属酸化膜半導体電界効果トランジスタ(MOSFET)、接合ゲート電界効果トランジスタ(JFET)、バイポーラトランジスタ(BJT)、電気機械型スイッチ素子、及び/または、他の適切な任意のスイッチ素子(複数))を含められる。第4素子130には、この例では、並列接続する(例えば、電気接続)第3ゲート132、及び、第4ゲート134が含まれる。この場合、第4素子130が、第3素子126と直列接続する(例えば、電気接続)。第2プロセッサー104と通信可能に接続する第2診断コントローラ136は、第3、第4ゲート132、134を制御する。第3素子126、及び、第3、第4ゲート132、134の一方、または、双方が電気的に閉じている際、電力は第2電源128から負荷106まで供給される。だが、第3素子126、または、第3、第4ゲート132、134両者の何れかが、電気的に開放している場合、負荷106への電力が遮断される。第4素子130は、安全機構として動作する。従って、安全動作により、負荷106(例えば、フィールド装置)への電力を除去するために回路を開いて、第3素子126が故障時閉の場合(即ち、回路を開放したり、遮断するために動作しない場合)、第3素子126を介した負荷106への電力流を抑止するよう第4素子130を実装する。更に、第3素子126、第3ゲート132、及び、第4ゲート134は、以下でより詳細に説明する電圧読み取りと併せて使用されるそれぞれのダイオード138、140、142に関連している。ダイオード120、122、124と類似して、ダイオード138、140、142は、適切な任意の種類のダイオード、または、他の適切な任意の種類の整流素子でも良い。
【0015】
図1で示すように、第1プロセッサー102の出力回路は、第1ツェナー・ダイオード144を含み、第2プロセッサー104の出力回路は、第2ツェナー・ダイオード146を含む。第1、第2ツェナー・ダイオード144、146は、回路内の電圧が高すぎると(即ち、電圧が、ある破壊電圧よりも高い時)、電力流を接地可能とする安全機構である。
【0016】
動作時、第1プロセッサー102とその各出力回路、及び/または、第2プロセッサー104とその各出力回路は、電力を負荷106に供給できる。緊急時の停止状態、つまり、電力を負荷106から除去する場合において、第1、第2プロセッサー102、104、及び、第1、第2診断コントローラ118、136は、第1、第2、第3、第4素子108、110、126、130を動作させ、回路を電気的に開放することで、負荷106への電力を遮断する。それ故、これらの例では、安全停止のための冗長性が、プロセッサーの出力レベルに存在する。即ち、第1、第2プロセッサー102、104はそれぞれ、第1素子108、及び/または、第3素子126が故障時閉の場合において、負荷106への電力をゲート処理して、独自の安全性機構(例えば、第2、第4素子110、130)を供給できる。
【0017】
例えば、負荷106への電力を除去する緊急停止状態において、第2素子110が閉じていると仮定した場合では、第1プロセッサー102は、第1電源112から負荷106まで流れる電力を遮断するため、第1素子108を開放する。そして、第1プロセッサー102は、第1素子ダイオード120両端の電圧を測定する。略ゼロ値の電圧が検知されると、第1素子108を適切に作動させて、負荷106に電力は流れない。だが、第1素子108が故障時閉の場合(即ち、回路が形成されて、電力が第1素子108を介して負荷106に流れる場合)、第1プロセッサー102は、第1素子ダイオード120両端の電圧(例えば、ゼロより大きな電圧)を検知する。この場合、第1プロセッサー102は、第2素子110(即ち、第1、第2ゲート114、116)を開放するための信号を、第1診断コントローラ118に送信する。第2素子110が開放していれば、第1素子108、そして、負荷106までの電力が遮断される。それ故、第2素子110は、第1素子108が開放できない場合におけるバックアップ、または、安全性機構として機能する。
【0018】
同様に、緊急停止状態において、第2プロセッサー104は、第3素子126を開放する。だが、第3素子が故障時閉の場合において、第2プロセッサー104が第4素子130の第3、第4ゲート132、134を開放するための信号を、第2診断コントローラ136へと送信することで、電力が第3素子126、そして、負荷106に流れることが抑止される。
【0019】
例示的装置100で示す様に、安全停止のための冗長性も、全プロセッサー点において形成される。第1、第2診断コントローラ118、136は、第1通信線148を介して、それぞれのノード150、152で、互いに、そして、第1、第2プロセッサー102、104と通信可能に(例えば、交差結合)接続する。第1プロセッサー102が故障した場合、第1、及び/または、第2素子108、110を制御できなくなり、第2プロセッサー104が故障すると、第3、及び/または、第4素子126、130を制御することが不可能となる。だが、第1、第2プロセッサー102、104、及び、第1、第2診断コントローラ118、136は、通信可能に接続しているので、動作可能なプロセッサーは、各素子を開いて、負荷106への電力を遮断するための信号を、故障したプロセッサーに関連する診断コントローラに送ることができる。ある実施例では、第1通信線148は、通常、固定線である。従って、プロセス制御システムの通常動作中、第1通信線148には、信号が含まれない。障害があり、且つ、プロセッサー102、104の1つが他のプロセッサーと接続する他の素子110、130を制御する場合には、パルスを発生させて、これを第1通信線148を介して送る。それ故、一部の例では、第1通信線148上での何らかの信号の検知に基いて、冗長性制御を実装することが可能である。
【0020】
例えば、ある緊急停止状況において、第1プロセッサー102が、第1素子108を開き、そして、第2プロセッサー104が、第3素子126を開いて、負荷106への電力流を除去する。第1プロセッサー102が応答不可能となる様なプロセッサーの障害が発生した場合、例えば、第1通信線148(例えば、通信線148が固定線ではない場合)、及び/または、第2通信線154を介した、及び/または、例示的システム100内の他のセンサーを介した通信により、または、この通信を使わずに、第2プロセッサー104は、第1プロセッサー102が故障したということを認識する。第1プロセッサー102が故障しているので、第1プロセッサー102は、負荷106への電力を遮断する信号を、第1、及び/または、第2素子108、110に送らず、それ故、電力は、負荷106を通して流れ続ける。更に、第2プロセッサー104、または、第2診断コントローラ136は、第2素子110(即ち、第1、第2ゲート114、116)を開くための信号を、第1通信線148を介して第1診断コントローラ118に送信すると、第1素子108、つまり、負荷108への電力流が抑止される。この様なプロセッサー点での冗長性によって、緊急停止状況中にプロセッサーが故障した場合における適切な停止が確保される。
【0021】
更に、以下で詳細に説明する様に、装置100は、第1、第2診断コントローラ118、136、並びに、第2、第4素子110、130における他の冗長性供給点も形成する。この冗長性供給点は、安全装置100の準備試験中に電力が確実に負荷106に供給されるよう動作する。装置100は2つのチャンネルを備えたものとして図示しているが、装置100は、冗長性を高めるために、任意の複数のチャンネルを含むことができる。
【0022】
図2は、
図1の例示的な冗長型安全装置100に統合可能な例示的な安全装置200の構成図である。例示的装置200には、複数のゲート204に接続する電源202が含まれる。この説明例では、ゲート204は、負荷206への電力流を制御する。電源202は、例えば、
図1で示した安全装置100からの第1、または、第2電源112、128であり、ゲート204は、例えば、
図1で示した安全装置100からの第1、第2、第3、第4素子108、110、126、130で良い。この説明例では、電源202から負荷206までに供給される電力を制御するためのトランジスタ、FET、または、中継器を用いて、ゲート204を実装できる。
【0023】
図2で示す様に、装置200は、ゲート204に接続するプロセッサー208を含む。プロセッサー208は、ゲート204を開閉し、負荷206に供給される電力流を制御するための信号を、ゲート204に送信する。この説明例では、このプロセッサー208は、更に、ゲート204が適切に開放されたか、及び/または、閉じられたかを判定する。例えば、プロセッサー208は、負荷206への電力を遮断、または、除去するための信号を、1つ以上のゲート204に送信する。そして、プロセッサー208は、ゲート(複数)204が開放されたかどうかを判断するため、電力がゲート(複数)204両端を流れたままの状態にあるかどうかを測定する。ゲート(複数)204が開いていない場合、プロセッサー208は、故障したゲート(即ち、この例における第1ゲート)までの電力を遮断するための1つ以上の信号を、1つ以上の他のゲート(複数)、例えば、第1ゲートより前に配置されたゲート(複数)に送信することが可能である。
【0024】
この説明例において、プロセッサー208は、診断コントローラ210にも接続して、ゲート204に接続する。診断コントローラ210は、例えば、
図1で示す例示的な装置100からの第2、第4素子110、130をそれぞれ制御する第1、または、第2診断コントローラ118、136でも良い。この説明例の診断コントローラ210は、ゲート204が適切に動作し、それ故、緊急事態、または、安全装置200を始動させる他の状況での使用に備えて準備が整うよう、複数の開放閉止試験を実施する。
【0025】
安全装置200の準備試験時、診断コントローラ210は、ゲートを開放、及び/または、閉じ、その間に、ゲートに関連する電圧レベルを読み取る。例えば、2つのゲート(例えば、
図1の装置のゲート114、116)を並列電気接続する場合、診断コントローラ210は、第1ゲートを開き、第2ゲートを閉じ、そして、第1ゲートに関連する電圧を測定すること等により、装置200の準備を試験する。略ゼロ電圧が検知されると、装置200は、第1ゲートが正しく動作し、安全装置200の動作が始動した場合の動作の準備状態にあることを判断する。準備試験を継続するため、診断コントローラ210は、更に、第1ゲートを閉じ、第2ゲートを開き、そして、第2ゲートの電圧を測定する。略ゼロ電圧が検知された場合、装置200は、第2ゲートが正しく動作し、安全装置200の動作が始動した場合の準備状態にあることを判断する。ゲートが正しく開放、及び、閉じている限りは、第1ゲートと第2ゲート間の1サイクルの交互試験を継続可能である。実施例によっては、準備試験を、約50ミリ秒毎に実施することがある。だが、非均一な周期(即ち、非周期的)等を含む他の適切な周期も使用可能である。
【0026】
更に、一部の例示的なプロセス・システムでは、安全装置200に対して負荷206からの電力を除去させる緊急状態、または、他の状態が無い場合、電力を負荷206に連続的に供給することが望ましい。この様な例示的装置では、装置に冗長性を供給するため、2つのゲートを供給して、これらを並列電気接続する。従って、第2ゲートを開放、及び、試験する間、電力を供給するため、第1ゲートを閉じたままにできる。そして、第1ゲートを開放、及び、試験する間、第2ゲートを閉じて、負荷に電力を供給する。
【0027】
この説明例では、上記説明の様に、ゲート204が適切に動作することを確保するよう、プロセッサー208、及び、診断コントローラ210は、ゲート204上の準備試験を実行する。ゲート(複数)204の1つ以上が適切に動作していない場合(例えば、故障時閉が発生し、開放しない場合)、装置200は、警告モジュール212を備える。警告モジュール212は、安全装置200のゲート(複数)204の1つ以上が誤作動を起こし、これを修理、または、交換する必要があることを適切な作業者に警告する出力信号214を送信する。
【0028】
図2の例示的装置200では、電源202、ゲート204、プロセッサー208、診断コントローラ210、及び、警告モジュール212は、通信リンク218を介して通信可能に接続する。通信リンク218は、旧式、現行、または、次世代の任意の通信プロトコル(例えば、Bluetooth(登録商標)、USB2.0等)を用いた任意の種類の有線(例えば、データバス、USB接続等)、または、無線通信機構(例えば、無線周波数、赤外線等)で良い。更に、例示的装置200の構成要素を、1つの装置に統合すること、2つ以上の装置に分散させること、及び/または、冗長性や安全性を高めるために重複することが可能である。
【0029】
図1や
図2において、安全装置100、200を実現する例示的な方法について説明したが、
図1や
図2で説明した構成要素、プロセス、及び/または、装置の1つ以上を、他の任意の方法により組み合わせ、分割、再構成、省略、削除、及び/または、実装することができる。更に、
図1や
図2の例示的プロセッサー102、104、208、例示的診断コントローラ118、136、210、例示的電源112、128、202、例示的ゲート108、114、116、126、132、134、204、例示的警告モジュール212、例示的出力214、及び/または、より一般的な例示的装置100、200を、ハードウェア、ソフトウェア、ファームウェア、及び/または、ハードウェア、ソフトウェア、及び/または、ファームウェアによって実装可能である。従って、
図1や
図2の例示的プロセッサー102、104、208、例示的診断コントローラ118、136、210、例示的電源112、128、202、例示的ゲート108、114、116、126、132、134、204、例示的警告モジュール212、例示的出力214、及び/または、より一般的な例示的装置100、200を、1つ以上の回路(複数)、プログラマブル・プロセッサー(複数)、特定用途向け集積回路(複数)(ASIC(複数))、プログラマブル論理装置(複数)(PLD(複数))、及び/または、フィールド・プログラマブル論理装置(複数)(FPLD(複数))等によって実装可能である。本特許の装置、または、方法に関する請求項の何れかを、純粋なソフトウェア、及び/または、ファームウェア実装を網羅するよう読むに際して、例示的プロセッサー102、104、208、例示的診断コントローラ118、136、210、例示的電源112、128、202、例示的ゲート108、114、116、126、132、134、204、例示的警告モジュール212、及び/または、例示的出力214を、ソフトウェア、及び/または、ファームウェアを記憶する有形コンピュータ可読媒体、例えば、メモリー、DVD、CD、Blu−ray(登録商標)などを含めるよう明確に規定される。更に、
図1や
図2の例示的装置100、200は、
図1や
図2で説明したものに追加、若しくは、これらの代わりに、1つ以上の構成要素、プロセス、及び/または、装置を含めること、及び/または、説明した構成要素、プロセス、及び、装置の何れか、または、その全ての1つ以上を含めることができる。
【0030】
図1や
図2の例示的装置100、200を実現するための例示的プロセス、または、方法を表す流れ図を、
図3や
図4において示す。この例では、
図5と併せて以下で論じる例示的コンピュータ500において示したプロセッサー512の様なプロセッサーによって実行するためのプログラムを用いて、方法を実装する。プログラムは、プロセッサー512に関連するCD−ROM、フロッピー・ディスク、ハード・ドライブ、デジタル多用途ディスク(DVD)、Blu−ray(登録商標)ディスク、または、メモリー等の有形コンピュータ可読媒体上に記憶されたソフトウェアとして具現化可能であるが、プログラム全体、及び/または、その一部を、代替的に、プロセッサー512以外の装置によって実行、及び/または、ファームウェア、若しくは、専用ハードウェア内で具現化することが可能である。更に、
図3や
図4中で説明される流れ図を参照して、例示的なプログラムについて述べているが、例示的装置100、200を実装する他の多くの方法も、代替として利用できる。例えば、ブロックの実行順序を、変更すること、及び/または、ここで述べたブロックの一部を変更、削除、及び/または、組み合わせることが可能である。
【0031】
前述の様に、
図3や
図4の例示的方法は、任意の持続時間の間(例えば、長時間周期に渡り、永続的、短時間、一時的なバッファリング用、及び/または、情報キャッシング用)、情報が記憶されるハードディスク・ドライブ、フラッシュ・メモリー、読み取り専用メモリー(ROM)、コンパクト・ディスク(CD)、デジタル多用途ディスク(DVD)、キャッシュ、ランダム・アクセス・メモリー(RAM)、及び/または、他の任意の記憶媒体の様な有形コンピュータ可読媒体上に記憶された符号化命令(例えば、コンピュータ可読命令)を使って実装可能である。本明細書において、用語「有形コンピュータ可読記憶媒体」は、任意の種類のコンピュータ可読記憶装置、及び/または、ストレージ・ディスクを含めること、及び/または、電搬信号を排除し、更に、伝送媒体も排除するよう明確に定義される。付加的、若しくは、代替的に、
図3や
図4の例示的プロセスは、任意の持続時間の間(例えば、長時間周期に渡り、永続的、短時間、一時的なバッファリング用、及び/または、情報キャッシング用)、情報が記憶されるハードディスク・ドライブ、フラッシュ・メモリー、読み取り専用メモリー、コンパクト・ディスク、デジタル多用途ディスク、キャッシュ、ランダム・アクセス・メモリー、及び/または、他の任意の記憶媒体の様な非一時的コンピュータ可読媒体上に記憶された符号化命令(例えば、コンピュータ可読命令)を用いて実装可能である。本明細書において、用語「非一時的コンピュータ可読記憶媒体」は、任意の種類のコンピュータ可読記憶装置、及び/または、ストレージ・ディスクを含めること、及び/または、電搬信号を排除し、更に、伝送媒体も排除するよう明確に定義される。本明細書では、請求項の前提部分において語句「少なくとも(at least)」を移行語句として使用する際、この語句は、用語「含む(comprising)」が開放形式であるのと同じく開放形式である。従って、前提部分内で「少なくとも(at least)」を移行語句として用いた請求項には、請求項内で明示的に引用されたものに追加した構成要素を含むことができる。
【0032】
装置(ブロック300)の準備試験に関する例示的方法300を、
図3において示している。例示的方法300は、例えば、
図1で示した例示的装置100の第1、第2ゲート114,116上の第1診断コントローラ118、及び、第1プロセッサー102によって、及び/または、第3、第4ゲート132、134上の第2診断コントローラ136、及び、第2プロセッサー104によって実行可能である。例えば、
図1で示す様に、第1素子108は、第1電源112から負荷106までの電力流を制御する。第1素子108が、緊急停止状態中に故障時閉である場合、第1、第2ゲート114、116を含む第2素子110は、第1素子108、そして、負荷106への電力を遮断する。第2素子110(即ち、安全機構)が正しく動作することを確保するよう、例示的な方法300を、他の冗長性供給点として利用できる。
【0033】
例示的なプロセス300は、第1ゲートを閉じるステップと(ブロック302)、第2ゲートを開くステップと(ブロック304)、更に、第2ゲート・ダイオード両端の電圧を測定するステップ(ブロック306)とを含む。この電圧は、例えば、
図1の装置100で示した第1プロセッサー102によって測定可能である。電圧が特定された場合(ブロック308)(即ち、電圧が非ゼロ値であり、電力が第2ゲートを介して流れる場合)、第2ゲートは、開放できなかったものと判定され、例えば、視覚的、及び/または、聴覚的な警告をプロセス制御ワークステーションに送信する等によって、第2ゲートを交換するための警告信号を出力する(ブロック310)。電圧が特定されない場合(電圧が略ゼロの等しい場合)(ブロック308)、第2ゲートは適切に開放され、第2ゲートを介して電力が遮断されたものと判定される。
【0034】
更に、例示的プロセス300は、第2ゲートを閉じるステップ(ブロック312)と、第1ゲートを開くステップ(ブロック314)も含む。第1ゲート・ダイオード両端の電圧を測定する(ブロック316)。電圧は、例えば、第1プロセッサーによって測定できる。電圧が特定された場合(ブロック318)(即ち、電圧が非ゼロ値であり、電力が第1ゲートを介して流れる場合)、第1ゲートは、開放できなかったものと判定され(即ち、故障時閉)、例示的プロセス300は、例えば、視覚的、及び/または、聴覚的な警告をプロセス制御ワークステーションに送信する等によって、第1ゲートを交換するための警告信号を出力する(ブロック310)。電圧が特定されない場合(ブロック318)、第1ゲートは適切に開放されたものと判定され、安全装置300の準備試験を実行する例示的プロセスを再開する。例示的プロセス300は、約50ミリ秒ごと、若しくは、これより短い間隔ごとに反復可能であり、これによって、第2素子110、及び/または、第4素子130、つまり、安全機構が、正しく動作しているかどうかを(例えば、準備状態にあること)反復的に点検する。
【0035】
この説明例において、2つのゲートの1つが常時閉じており、これにより、負荷に電力を供給するための閉回路が形成される。一部の例示的プロセス装置では、一定の電力供給が望ましい。それ故、並列電気接続する2つのゲートの使用によって、診断コントローラは、中断せずに電力流を負荷に供給できるよう閉ゲートを並列に維持する間、一方のゲートを開いて、これを点検する準備評価を含むシステム診断を実行することが可能となる。
【0036】
図4は、フィールド装置への電力を除去する例示的方法400(ブロック400)の流れ図である。例示的プロセス400を、負荷106への電力を除去するための
図1で示した例示的システム100等によって実行可能である。例えば、
図1で示すように、第1素子108は、第1電源112から負荷106までの電力流を制御する。第1素子108が、緊急停止状態中に故障時閉である場合、第1、第2ゲート114、116を含む第2素子110は、第1素子108、そして、負荷106への電力を遮断する。更に、第1プロセッサー102が応答に失敗した場合、第2プロセッサー104、または、第2診断コントローラ136が、第2素子110を開き、負荷106までの電力を遮断するためのパルス信号を第1診断コントローラ118に送信する。
【0037】
例示的プロセス400は、フィールド装置からの電力を除去する信号を送信するステップ(ブロック402)を含む。例えば、プロセス制御ワークステーション、または、他のロジック・ソルバが、フィールド装置/負荷からの電力を除去するための信号を、第1プロセッサーに送信する。第1プロセッサーは、第1素子を開放する信号を送信する(ブロック404)、これにより、フィールド装置から流れる電流を除去する。第1プロセッサーが応答中にあると判定されると(ブロック406)、第1素子が負荷への電力を適切に遮断していることを確認するため、第1素子ダイオード両端の電圧を測定する(ブロック408)。例示的プロセス400において、第1素子ダイオード両端に電圧があるかどうかを判定する(ブロック410)。第1素子ダイオード両端で電圧が検知されなければ(例えば、略ゼロ電圧)、第1素子が適切に開放されており、フィールド装置に電力が流れず、例示的プロセス400は終了する(ブロック412)。だが、略非ゼロの電圧が検知された場合(ブロック410)、第1診断を動作するための信号を送信し(ブロック414)、これを用いて、第1素子、そして、フィールド装置への電力を除去するため、第2素子を開放する(ブロック416)。この例では、
図3の例示的な準備試験プロセス300の実装によって、第2素子が正しく動作しているものと仮定している。第2素子の開放と共に(ブロック416)、例示的プロセス400は終了する(ブロック412)。
【0038】
図4の例示的プロセス400において、第1プロセッサーが応答していないと判定されると(ブロック406)、第1プロセッサーは、第2素子を開き、フィールド装置への電力を除去するため、第1素子の開放、及び/または、第1診断素子の動作を始動するよう機能しない。第1プロセッサーが応答していない場合(ブロック406)、第2診断コントローラ、または、第2プロセッサーは、第1プロセッサーが誤作動していることを認識して、パルス信号を第1診断コントローラに送信する(ブロック418)。第1診断コントローラが、第1素子への電力を除去して、フィールド装置への電力を遮断するよう、第2素子を開放すると(ブロック416)、例示的プロセス400は終了する(ブロック412)。
【0039】
図5は、
図1、
図2の例示的装置100、200を実装するため、
図3、
図4の命令を実行可能な例示的コンピュータ500の構成図である。コンピュータ500は、例えば、サーバ、パーソナル・コンピュータ、インターネット機器、Blu−ray(登録商標)プレーヤ、または、他の種類のコンピュータ装置で良い。
【0040】
本実例の装置500は、プロセッサー512を含む。例えば、プロセッサー512は、任意の所望の種類、または、製造者からの1つ以上のマイクロプロセッサー、若しくは、コントローラによって実装可能である。
【0041】
プロセッサー512は、ローカル・メモリー513(例えば、キャッシュ)を含み、揮発性メモリー514、及び、不揮発性メモリー516を含む主メモリーと、バス518を介して通信する。揮発性メモリー514は、同期式ダイナミック・ランダム・アクセス・メモリ(SDRAM)、ダイナミック・ランダム・アクセス・メモリ(DRAM)、RAMBUSダイナミック・ランダム・アクセス・メモリ(RDRAM)、及び/または、他の任意の種類のランダム・アクセス・メモリー素子により実装可能である。不揮発性メモリー516は、フラッシュ・メモリー、及び/または、他の任意のメモリー素子により実装できる。主メモリー514、516へのアクセスは、メモリー・コントローラ(図示せず)によって制御される。
【0042】
更に、コンピュータ500は、インターフェース回路520も含む。インターフェース回路520は、任意の種類のインターフェース規格、例えば、イーサネット(登録商標)・インターフェース、ユニバーサル・シリアル・バス(USB)、及び/または、PCI express(登録商標)インターフェース等により実装可能である。
【0043】
1つ以上の入力装置522が、インターフェース回路520に接続する。入力装置(複数)522によって、ユーザが、データや命令をプロセッサー512に入力することが可能となる。入力装置(複数)は、例えば、キーボード、マウス、タッチスクリーン、トラック・パッド、トラックボール、アイソポイント、及び/または、音声認識システムによって実装可能である。
【0044】
更に、1つ以上の出力装置524も、インターフェース回路520に接続する。出力装置524は、例えば、ディスプレイ装置(例えば、液晶ディスプレイ、陰極線管ディスプレイ(CRT),プリンター、及び/または、スピーカ)によって実装できる。インターフェース回路520は、主として、グラフィックス・ドライバー・カードを含む。
【0045】
更に、インターフェース回路520は、ネットワーク526(例えば、イーサネット(登録商標)接続、デジタル加入者線(DSL)、電話線、同軸ケーブル、セルラー式電話システム等)を介して外部コンピュータとのデータの交換を支援するモデム、または、ネットワーク・インターフェース・カードの様な通信装置を含む。
【0046】
更に、コンピュータ500は、ソフトウェアやデータを記憶するための1つ以上の大容量記憶装置528も含む。この様な大容量記憶装置528には、フロッピー・ディスク・ドライブ、ハード・ドライブ・ディスク、コンパクト・ディスク・ドライブ、及び、デジタル多用途ディスク(DVD)ドライブがある。大容量記憶装置528は、ローカル・ストレージ装置を実装できる。
【0047】
図3や
図4の方法を実現する符号化命令532は、大容量記憶装置528内、揮発性メモリー514内、不揮発性メモリー516内、及び/または、CD、若しくは、DVDの様なリムーバブル記憶媒体上に記憶可能である。
【0048】
本明細書で開示された例示的なシステム、並びに、方法は、フィールド装置の適切な停止を確保するよう、チャンネル単位で複数の冗長性供給点を生成する。
【0049】
本明細書では、ある一部の例示的方法、装置、製品が開示されているが、本特許の網羅範囲は、これに限定されない。その代わり、本特許は、その特許請求の範囲内で公正に収まる全ての方法、装置、及び、製品を網羅する。