(58)【調査した分野】(Int.Cl.,DB名)
【背景技術】
【0002】
AC/DCコンバータをはじめとする様々な電源回路に、フライバック方式のDC/DCコンバータが利用される。
図1は、ダイオード整流型のフライバックコンバータ200Rの回路図である。
【0003】
フライバックコンバータ200Rは、その入力端子P1に入力電圧V
INを受け、所定の目標電圧に安定化された直流の出力電圧V
OUTを生成し、出力端子P2と接地端子P3の間に接続される負荷(不図示)に供給する。トランスT1の一次巻線W1には、スイッチングトランジスタM1が接続され、二次巻線W2には、ダイオードD1が接続される。出力キャパシタC1は、出力端子P2に接続される。
【0004】
フィードバック回路(シャントレギュレータ回路ともいう)206は、出力電圧V
OUTとその目標電圧V
OUT(REF)の誤差に応じた電流I
ERRで、フォトカプラ204の発光素子を駆動する。フォトカプラ204の受光素子には、誤差に応じたフィードバック電流I
FBが流れる。一次側コントローラ(Primary Controller)202のフィードバック(FB)ピンにはフィードバック電流I
FBに応じたフィードバック信号V
FBが発生する。一次側コントローラ202は、フィードバック信号V
FBに応じたデューティ比(あるいは周波数)を有するパルス信号を発生し、スイッチングトランジスタM1を駆動する。
【発明の概要】
【発明が解決しようとする課題】
【0006】
図2は、本発明者が検討した一次側コントローラ500Rの回路図である。一次側コントローラ500Rは、パルス変調器510、ドライバ530、バーストコンパレータ550を備える。一次側コントローラ500RのFBピンには、フィードバック電流I
FBに応じたフィードバック信号V
FBが発生する。具体的には、フィードバック信号V
FBは、以下の式で表される。
V
FB=V
REF−R×I
FB
【0007】
電流センス(CS)ピンには、スイッチングトランジスタM1のオン期間において一次巻線W1に流れる電流I
Sに比例した電圧降下(電流検出信号)V
CSが入力される。パルス変調器510は、PWMタイプあるいは疑似共振(QR:Quasi-Resonant)タイプであり、フィードバック信号V
FBおよび電流検出信号V
CSに応じたデューティ比(あるいは周波数)を有する制御パルスS
11を生成する。ドライバ530は、制御パルスS
11に応じてスイッチングトランジスタM1を駆動する。
【0008】
軽負荷状態において、スイッチング損失に起因する効率低下を抑制するために、DC/DCコンバータ200Rは、間欠モードで動作する。間欠モードの制御のために、バーストコンパレータ550が設けられる。フィードバック電流I
FBには、フィードバックループのカットオフ周波数に対応する振動成分が重畳しており、フィードバック信号V
FBにもこの振動成分が重畳している。バーストコンパレータ550は、フィードバック信号V
FBをしきい値V
BURSTと比較し、比較結果に応じたバーストパルスS
BURSTを生成する。パルス変調器510は、バーストパルスS
BURSTが第1レベルのときに、制御パルスS
11を生成する。バーストパルスS
BURSTが第2レベルのときには、制御パルスS
11がオフレベルを維持し、スイッチングトランジスタM1のスイッチングが停止する。
【0009】
図3は、
図2の一次側コントローラ500Rの軽負荷状態の動作波形図である。フィードバック信号V
FBには、フィードバックループのカットオフ周波数に応じたリップル成分が重畳している。このフィードバック信号V
FBが、しきい値V
BURSTでスライスされ、V
FBとV
BUSRTの大小関係に応じたレベル(ハイ・ロー)を有するバーストパルスS
BURSTが生成され、スイッチングトランジスタM1のスイッチングに間欠動作が導入される。
図3では一定のデューティ比に簡素化されているが、実際にはスイッチングトランジスタM1のスイッチングのデューティ比はフィードバック信号V
FBに応じているから、フィードバック信号V
FBがしきい値V
BURSTより低い領域、すなわちデューティ比が小さい領域においてスイッチングを停止することで、スイッチング損失が低減される。
【0010】
近年、DC/DCコンバータには一層の低消費電力化が求められており、
図2の回路構成による電力削減では不十分なアプリケーションが存在する。
【0011】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電力をさらに低減したDC/DCコンバータの提供にある。
【課題を解決するための手段】
【0012】
本発明の態様は、絶縁型のDC/DCコンバータの一次側コントローラに関する。DC/DCコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、を備える。一次側コントローラは、DC/DCコンバータの出力の状態を示す出力検出信号を極性反転し、第1ゲイン倍してフィードバック信号を生成するフィードバック信号生成回路と、フィードバック信号をしきい値と比較し、比較結果に応じたバースト信号を生成するバーストコントローラと、フィードバック信号に応じたデューティ比を有する制御パルスを生成するパルス変調器と、制御パルスに応じてスイッチングトランジスタを駆動するドライバと、を備え、バースト信号に応じてスイッチングトランジスタのスイッチングが間欠化される。
【0013】
本発明の別の態様は絶縁型のDC/DCコンバータに関する。DC/DCコンバータは上述の一次側コントローラを備えてもよい。
【0014】
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備えてもよい。
【0015】
本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のDC/DCコンバータと、を備えてもよい。
【0016】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【0017】
本発明のある態様によれば、DC/DCコンバータの消費電力を低減できる。
【発明を実施するための形態】
【0019】
(概要)
本開示は、絶縁型のDC/DCコンバータに関する。DC/DCコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、を備える。一次側コントローラは、DC/DCコンバータの出力の状態を示す出力検出信号を極性反転し、第1ゲイン倍してフィードバック信号を生成するフィードバック信号生成回路と、フィードバック信号をしきい値と比較し、比較結果に応じたバースト信号を生成するバーストコントローラと、フィードバック信号に応じたデューティ比を有する制御パルスを生成するパルス変調器と、制御パルスに応じてスイッチングトランジスタを駆動するドライバと、を備え、バースト信号に応じてスイッチングトランジスタのスイッチングが間欠化される。
【0020】
出力検出信号の極性を反転し、第1ゲイン倍することにより、軽負荷状態において、間欠動作の動作期間(スイッチング区間)におけるフィードバック信号のレベルが高くなり、制御パルスのデューティ比が増大する。大きなデューティ比の制御パルスでスイッチングトランジスタを駆動すると、より大きなエネルギーが投入されるため、出力電圧の増大幅が増える。これにより、スイッチング区間に続く停止区間の長さが引き延ばされ、スイッチング回数、ひいてはスイッチング損失をさらに減らすことができる。これにより軽負荷状態の消費電力が低減される。
【0021】
しきい値は、出力検出信号に連動してもよい。これによりしきい値を、出力検出信号に連動させることができ、さまざまな条件化で適切なバースト動作を提供できる。
【0022】
しきい値は、出力検出信号を第2ゲイン倍し、平均化したものであってもよい。
【0023】
出力検出信号は、フィードバック端子を介して流れるフィードバック電流であってもよい。フィードバック信号生成回路は、一端の電位が固定され、フィードバック電流の経路に設けられた抵抗と、フィードバック端子の電圧を増幅し、フィードバック信号を出力する非反転アンプと、を含んでもよい。
【0024】
一次側コントローラは、抵抗の電圧降下を第2定数倍した信号を平滑化(平均化)し、しきい値を生成するしきい値生成回路をさらに備えてもよい。
【0025】
出力検出信号は、フィードバック端子を介して流れるフィードバック電流であってもよい。フィードバック信号生成回路は、一端の電位が固定され、フィードバック電流の経路に設けられた抵抗と、フィードバック端子の電圧を増幅し、フィードバック信号を出力する第1の非反転アンプと、フィードバック端子の電圧を増幅する第2の非反転アンプと、を含んでもよい。一次側コントローラは、第2の非反転アンプの出力を増幅し、平滑化(平均化)してしきい値を生成するしきい値生成回路をさらに備えてもよい。
【0026】
DC/DCコンバータは、発光素子および受光素子を含むフォトカプラと、DC/DCコンバータの出力電圧に応じた検出電圧が目標電圧に近づくように、フォトカプラの前記発光素子を駆動するフィードバック回路と、をさらに備えてもよい。
【0027】
DC/DCコンバータは、スイッチングトランジスタの経路上に設けられた電流センス抵抗をさらに備えてもよい。一次側コントローラは、電流センス抵抗の電圧降下を受ける電流センス端子をさらに備えてもよい。パルス変調器は、電流センス抵抗の電圧降下に応じた電流検出信号が、フィードバック信号に達するとアサートされるリセット信号を生成するリセットコンパレータと、セット信号のアサートに応じてオンレベル、リセット信号のアサートに応じてオフレベルとなる制御パルスを生成するロジック回路と、を含んでもよい。
【0028】
セット信号は、所定の周波数を有してもよい。これによりPWM制御が可能となる。
【0029】
一次側コントローラは、ひとつの半導体基板に一体集積化されていてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0030】
(実施の形態)
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0031】
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【0032】
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【0033】
図4は、実施の形態に係るフライバック方式のDC/DCコンバータ200の回路図である。DC/DCコンバータ200は、その入力端子P1に入力電圧V
INを受け、所定の目標電圧に安定化された直流の出力電圧V
OUTを生成し、出力端子P2と接地端子P3の間に接続される負荷(不図示)に供給する。
【0034】
トランスT1は、一次巻線W1、二次巻線W2を有する。一次巻線W1の一端は入力端子P1と接続され、直流の入力電圧V
INを受ける。スイッチングトランジスタM1のドレインは、トランスT1の一次巻線W1の他端と接続される。スイッチングトランジスタM1のソースと接地ラインの間には、電流検出用のセンス抵抗R
CSが挿入される。
【0035】
二次側には、ダイオードD1と出力キャパシタC1が設けられており、それらは、トランスT1の二次巻線W2に流れる電流を整流、平滑化し、出力電圧V
OUTを生成する。
【0036】
フォトカプラ204は、発光素子および受光素子を含む。発光素子は、抵抗R
21,R
22によってバイアスされている。フィードバック回路240は、DC/DCコンバータ200の出力電圧V
OUTが目標電圧V
OUT(REF)に近づくように、フォトカプラ204の発光素子を駆動する。たとえばフィードバック回路240は、その制御入力(SH_IN)ピンに出力電圧V
OUTを抵抗R
11,R
12によって分圧した検出電圧V
OUTSを受け、検出電圧V
OUTSとその目標電圧V
REFの誤差に応じた電流I
ERRによりフォトカプラ204の発光素子を駆動する。
【0037】
トランスT1の一次側には、補助巻線W3が設けられる。ダイオードD2およびキャパシタC2は、補助巻線W3に流れる電流を整流・平滑化して一次側の電源電圧V
CCを生成する。電源電圧V
CCは一次側コントローラ500の電源(VCC)端子に供給される。
【0038】
一次側コントローラ500は、DC/DCコンバータ200の出力に応じた出力検出信号にもとづいて、スイッチングトランジスタM1を駆動する。本実施の形態において出力検出信号は、フォトカプラ204の受光素子に流れる電流I
FBであり、フィードバック電流I
FBにもとづいてスイッチングトランジスタM1を駆動する。以下、一次側コントローラ500の構成を具体的に説明する。
【0039】
一次側コントローラ500のフィードバック(FB)端子は、フォトカプラ204の受光素子と接続される。一次側コントローラ202の出力(OUT)端子は、スイッチングトランジスタM1のゲートと接続される。電流検出(CS)端子には、電流検出信号V
CSが入力される。
【0040】
一次側コントローラ500は、パルス変調器510、ドライバ530、フィードバック信号生成回路540、バーストコントローラ560を備える。フィードバック信号生成回路540は、FB端子を介して流れるフィードバック電流I
FBを第1ゲイン倍してフィードバック信号V
FBを生成する。
【0041】
バーストコントローラ560は、フィードバック信号V
FBをしきい値V
THと比較し、比較結果に応じたバースト信号S
BURSTを生成する。
【0042】
パルス変調器510は、フィードバック信号V
FBに応じたデューティ比を有する制御パルスS
11を生成する。ドライバ530は、制御パルスS
11に応じてスイッチングトランジスタM1を駆動する。スイッチングトランジスタM1のスイッチングは、バースト信号S
BURSTに応じて間欠化される。
【0043】
以上が一次側コントローラ500の構成である。続いてその動作を説明する。
図5は、
図4の一次側コントローラ500の動作を説明する図である。フィードバック信号V
FBは、フィードバック電流I
FBを第1ゲイン倍した波形を有する。これによりスイッチング期間におけるフィードバック信号V
FBの電圧レベルが大きくなり、制御パルスS
11のデューティ比が増大する。大きなデューティ比の制御パルスS
11でスイッチングトランジスタM1を駆動すると、より大きなエネルギーが投入されるため、出力電圧V
OUTの増大幅が増える。
【0044】
図6(a)は、
図4のDC/DCコンバータ200のフィードバック信号V
FBとそれに関連する信号の波形図であり、
図6(b)は、
図2のDC/DCコンバータ200Rのフィードバック信号V
FBとそれに関連する信号の波形図である。
【0045】
図6(a)と
図6(b)を比較すると、
図6(a)の方が、制御パルスS
11のデューティ比が大きく、したがってスイッチング期間における出力電圧V
OUTの増大幅が大きくなる。その結果、
図6(a)の方が、停止期間の長さが長くなる。停止期間の長さが引き延ばされると、スイッチングトランジスタM1のスイッチング回数が減少する。これにより軽負荷状態の消費電力を低減できる。
【0046】
図7(a)は、
図4の一次側コントローラ500におけるフィードバック信号とフィードバック電流の関係を示す図であり、
図7(b)は、
図2の一次側コントローラ500Rにおけるフィードバック信号とフィードバック電流の関係を示す図である。
【0047】
図2の構成では、基準電圧V
REFは固定であり、設計時に調節可能なパラメータは、抵抗Rの抵抗値のみである。したがって
図7(b)に示すように、フィードバック信号V
FBの傾きのみを変化させることができる。
【0048】
これに対して、
図4の一次側コントローラ500では、抵抗値Rと、第1ゲインg
1を独立に設定できる。したがって、基準電圧V
REFが一定であったとしても、
図7(a)に示すように、(i)フィードバック電圧V
FBの傾き、すなわちデューティ比に対する感度と、(ii)フィードバック電圧V
FBの変動範囲、すなわちデューティ比の変動範囲と、独立に設定できる。
【0049】
本発明は、
図4のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【0050】
図8は、第1実施例に係る一次側コントローラ500Aの構成例を示す回路図である。
フィードバック信号生成回路540Aは、抵抗542および非反転アンプ544を含む。抵抗542は、FBピンと基準電圧ライン546の間に設けられる。抵抗542には、フィードバック電流I
FBに応じた電圧降下が発生し、FBピンの電圧は、V
REF−R×I
FBで与えられる。Rは、抵抗542の抵抗値である。FBピンの電圧V
Aは、出力検出信号であるフィードバック電流I
FBの極性を反転した電圧となる。
V
A=(V
REF−R×I
FB)
非反転アンプ544は、FBピンの電圧V
Aをゲインg
1で非反転増幅し、フィードバック電圧V
FBを生成する。
V
FB=g
1×V
A
=g
1×(V
REF−g
1×R×I
FB)
【0051】
しきい値生成回路570Aは、フィードバック信号V
FBを第2定数倍(×g
2)した信号を平滑化し、しきい値V
THを生成する。しきい値生成回路570Aの構成は特に限定されないが、アナログアンプとフィルタの組み合わせで構成してもよいし、ピークホールド回路などを用いて構成してもよい。
【0052】
バーストコントローラ560は、フィードバック信号V
FBとしきい値V
THを比較する電圧コンパレータを含み比較結果を示すバースト信号S
BURSTを生成する。
【0053】
パルス変調器510は、フィードバック信号V
FBに応じたデューティ比を有する制御パルスS
11を生成する。またパルス変調器510は、バースト信号S
BUSRTが所定レベル(ここではロー)であるとき、制御パルスS
11をオフレベル(ロー)に固定する。
【0054】
パルス変調器510の構成は特に限定されず、公知の技術を用いることができる。
図8のパルス変調器510は、電流モードのパルス幅変調器である。PWMコンパレータ512は、電流検出信号V
CSをフィードバック信号V
FBと比較し、V
CS>V
FBとなるとアサート(ハイ)されるリセット信号S
RESETを生成する。リセット信号S
RESETおよびバースト信号S
BURSTは、ORゲート514を経て、フリップフロップ518のリセット端子に入力される。制御パルスS
11は、リセット信号S
RESETのアサートもしくはバースト信号S
BURSTのローレベルへの遷移に応答して、オフレベルとなる。
【0055】
フリップフロップ518のセット端子には、ANDゲート516を経由して、セット信号S
SETおよびバースト信号S
BURSTが入力される。セット信号S
SETは、所定の周波数を有するパルスであり、図示しないオシレータにより生成される。ANDゲート516によって、バースト信号S
BURSTがローである停止期間中、セット信号S
SETがマスクされ、制御パルスS
11のオフレベルが維持される。
【0056】
図9は、第2実施例に係る一次側コントローラ500Bの構成例を示す回路図である。
フィードバック信号生成回路540Bは、抵抗542、非反転アンプ544に加えて、アンプ548を含む。アンプ548は、FBピンの電圧を、第3ゲイン(g
3)倍する。
【0057】
しきい値生成回路570Bは、アンプ548の出力電圧を第2ゲイン倍(×g
2)し、平滑化してしきい値V
THを生成する。たとえばしきい値生成回路570Bは、平均回路572と、アンプ574を含んでもよい。平均回路572とアンプ574は入れ替えてもよい。アンプ548のゲインを最適化することにより、アンプ574は省略可能である。
【0058】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【0059】
(第1変形例)
実施の形態ではダイオード整流型のフライバックコンバータを例としたが、同期整流型であってもよい。またフライバックコンバータには限定されず、LLCコンバータにも本発明は適用可能である。
【0060】
(第2変形例)
実施の形態ではPWM方式の一次側コントローラ500を説明したがその限りではなく、疑似共振(QR)方式にも本発明は適用可能である。この場合、補助巻線W3に発生する電圧をしきい値と比較し、比較結果に応じた信号を、
図8のセット信号S
SETとすればよい。
【0061】
(第3変形例)
実施の形態では、フォトカプラ204の出力を、出力検出信号としたがその限りではない。一次側と二次側の絶縁が要求されない用途においては、フォトカプラ204およびシャントレギュレータ206の代わりに、エラーアンプを設け、エラーアンプの出力を出力検出信号としてもよい。あるいは、
図4の補助巻線W3に発生する信号を、出力検出信号として利用してもよい。つまり出力検出信号は、DC/DCコンバータ200の出力と相関を有していればよい。
【0062】
(用途)
続いて、実施の形態で説明したDC/DCコンバータ200の用途を説明する。DC/DCコンバータ200は、AC/DCコンバータ100に用いることができる。
図10は、DC/DCコンバータ200を備えるAC/DCコンバータ100の回路図である。
【0063】
AC/DCコンバータ100は、フィルタ102、整流回路104、平滑キャパシタ106およびDC/DCコンバータ200を備える。フィルタ102は、交流電圧V
ACのノイズを除去する。整流回路104は、交流電圧V
ACを全波整流するダイオードブリッジ回路である。平滑キャパシタ106は、全波整流された電圧を平滑化し、直流電圧V
INを生成する。DC/DCコンバータ200は直流電圧V
INを受け、出力電圧V
OUTを生成する。
【0064】
図11は、AC/DCコンバータ100を備えるACアダプタ800を示す図である。ACアダプタ800は、プラグ802、筐体804、コネクタ806を備える。プラグ802は、図示しないコンセントから商用交流電圧V
ACを受ける。AC/DCコンバータ100は、筐体804内に実装される。AC/DCコンバータ100により生成された直流出力電圧V
OUTは、コネクタ806から電子機器810に供給される。電子機器810は、ラップトップコンピュータ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【0065】
図12(a)、(b)は、AC/DCコンバータ100を備える電子機器900を示す図である。
図12(a)、(b)の電子機器900はディスプレイ装置であるが、電子機器900の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
【0066】
プラグ902は、図示しないコンセントから商用交流電圧V
ACを受ける。AC/DCコンバータ100は、筐体904内に実装される。AC/DCコンバータ100により生成された直流出力電圧V
OUTは、同じ筐体904内に搭載される、マイコン、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【0067】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。