特許 6983360 スイッチギヤ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】6983360

(24)【登録日】2021年11月25日

(45)【発行日】2021年12月17日

(54)【発明の名称】スイッチギヤ

(51)【国際特許分類】

   H02B 13/065 20060101AFI20211206BHJP

   H02B 3/00 20060101ALI20211206BHJP

   H02H 7/22 20060101ALI20211206BHJP

【ＦＩ】

   H02B13/065 A

   H02B3/00 M

   H02H7/22 A

【請求項の数】8

【全頁数】16

(21)【出願番号】特願2021-513930(P2021-513930)

(86)(22)【出願日】2020年10月8日

(86)【国際出願番号】JP2020038110

【審査請求日】2021年3月11日

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110002941

【氏名又は名称】特許業務法人ぱるも特許事務所

(72)【発明者】

【氏名】甲斐 孝幸

(72)【発明者】

【氏名】宮内 俊彦

(72)【発明者】

【氏名】木村 透

(72)【発明者】

【氏名】金丸 誠

(72)【発明者】

【氏名】堀之内 克彦

【審査官】 関 信之

(56)【参考文献】

【文献】 国際公開第２０１５／１７８１６０（ＷＯ，Ａ１）

【文献】 特開２０００−２０９７１４（ＪＰ，Ａ）

【文献】 特開平７−２２７０１８（ＪＰ，Ａ）

【文献】 特表２０１９−５０７５７３（ＪＰ，Ａ）

【文献】 特開２０１５−００１４０３（ＪＰ，Ａ）

【文献】 特開２０１４−２０４５４５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｂ １３／０６５

Ｈ０２Ｂ ３／００

Ｈ０２Ｈ ７／２２

(57)【特許請求の範囲】

【請求項1】

受電側遮断器及び受電側電流センサ及び接地スイッチからなる受電側回路を有し、外部から電力供給を受ける受電盤、
フィーダ側遮断器及びフィーダ側電流センサからなり負荷を接続する負荷回路を有し、前記受電盤から電力供給を受ける複数のフィーダ盤、
複数のフィーダ側電流センサの検出値の和を前記受電側電流センサの検出値から減じた差が、事前に定めたしきい値を超えた場合、内部アークの発生と判断する検出器を備え、
前記検出器は、前記受電側電流センサまたは前記フィーダ側電流センサの検出電流値を電圧信号に変換するアナログ入力回路、前記アナログ入力回路に接続され、変換された電圧信号から前記差を算出するアナログ算出回路、前記アナログ算出回路で算出された前記差が前記しきい値を超えた場合、論理回路に第１の信号を出力するアナログ判定回路、で構成されており、前記アナログ入力回路は、前記受電側電流センサまたは前記フィーダ側電流センサの電流値を電圧値に変換する変換回路、変換された電圧値を校正する校正回路、前記受電側電流センサまたは前記フィーダ側電流センサの飽和を検出する飽和検出回路からなり、前記第１の信号と前記フィーダ側電流センサが飽和していないことを示す第２の信号との入力を条件に、前記論理回路から出力される信号に基づいて前記受電側回路の接地スイッチを導通状態とすることを特徴とするスイッチギヤ。

【請求項2】

前記校正回路は、増幅回路と前記増幅回路に接続され、増幅率を調整する校正値調整用抵抗により構成されていることを特徴とする請求項１に記載のスイッチギヤ。

【請求項3】

前記校正値調整用抵抗は、切替え可能に複数設けられていることを特徴とする請求項２に記載のスイッチギヤ。

【請求項4】

前記アナログ算出回路は、増幅回路と前記増幅回路に接続され、増幅率を調整する増幅率調整用抵抗により構成され、前記増幅率調整用抵抗は、前記アナログ入力回路と前記増幅回路との間に接続されていることを特徴とする請求項１に記載のスイッチギヤ。

【請求項5】

前記アナログ算出回路が前記校正回路を兼ねるように、前記増幅率調整用抵抗と前記校正回路の校正値調整用抵抗とをまとめた抵抗が、前記増幅率調整用抵抗および前記校正値調整用抵抗の代わりに前記増幅回路に接続されていることを特徴とする請求項４に記載のスイッチギヤ。

【請求項6】

前記アナログ入力回路は、前記変換回路、前記校正回路、前記飽和検出回路を１つのパッケージにモジュール化してなることを特徴とする請求項１から４のいずれか１項に記載のスイッチギヤ。

【請求項7】

前記アナログ算出回路は、モジュール化された前記１つのパッケージ内に配置されることを特徴とする請求項６に記載のスイッチギヤ。

【請求項8】

三相交流により電力供給を行い、前記検出器も各相に構成され、いずれかの相の検出器の前記論理回路から信号が出力された場合に前記受電側回路の全ての相の接地スイッチを導通状態とすることを特徴とする請求項１から７のいずれか１項に記載のスイッチギヤ。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、スイッチギヤに関するものである。

【背景技術】

【0002】

スイッチギヤ内の短絡事故等により、内部アークが発生した場合、急激に装置内圧力が上昇し、同時に温度上昇も生じる。そのため、内部アークによる被害を防止するために、内部アークの発光を検知し、高速に消滅させる内部アークの抑制システムが開示されている（特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平５−２９７０５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の、光センサを用いた内部アークの検出器では、内部アークの発光を光センサで検知するため、照明及びカメラのフラッシュ等が周囲に配置されている場合には、誤動作することが考えられ、配電系統内で発生した地絡及び相間短絡等を正確に捉えることができないという問題があった。

【0005】

本願は、上記のような課題を解決するためになされたものであって、内部アークを迅速に誤動作なく検出することができるスイッチギヤを得ることを目的とする。

【課題を解決するための手段】

【0006】

本願に開示されるスイッチギヤは、
受電側遮断器及び受電側電流センサ及び接地スイッチからなる受電側回路を有し、外部から電力供給を受ける受電盤、
フィーダ側遮断器及びフィーダ側電流センサからなり負荷を接続する負荷回路を有し、前記受電盤から電力供給を受ける複数のフィーダ盤、
複数のフィーダ側電流センサの検出値の和を受電側電流センサの検出値から減じた差が、事前に定めたしきい値を超えた場合、内部アークの発生と判断する検出器を備え、
検出器は、受電側電流センサまたはフィーダ側電流センサの検出電流値を電圧信号に変換するアナログ入力回路、アナログ入力回路に接続され、変換された電圧信号から差を算出するアナログ算出回路、アナログ算出回路で算出された差がしきい値を超えた場合、論理回路に第１の信号を出力するアナログ判定回路、で構成されており、アナログ入力回路は、受電側電流センサまたはフィーダ側電流センサの電流値を電圧値に変換する変換回路、変換された電圧値を校正する校正回路、受電側電流センサまたはフィーダ側電流センサの飽和を検出する飽和検出回路からなり、第１の信号とフィーダ側電流センサが飽和していないことを示す第２の信号との入力を条件に、論理回路から出力される信号に基づいて受電側回路の接地スイッチを導通状態とすることを特徴とする。

【発明の効果】

【0007】

本願に開示されるスイッチギヤによれば、検出器をアナログ回路と論理回路で構成しているため、内部アークの発生を迅速に誤動作なく検出することができる。

【図面の簡単な説明】

【0008】

【図1】実施の形態１に係るスイッチギヤの単線結線図である。

【図2】実施の形態１に係るスイッチギヤの受電側遮断器が「閉」状態の単線結線図である。

【図3】実施の形態１に係る内部アークの抑制フローを示す図である。

【図4】実施の形態２に係るスイッチギヤ群の単線結線図である。

【図5A】実施の形態２に係る内部アークの抑制フローを示す図である。

【図5B】実施の形態２に係る内部アークの抑制フローを示す図である。

【図6】実施の形態２に係るスイッチギヤ群の受電側遮断器が「閉」状態の単線結線図である。

【図7】実施の形態に係る検出器のハードウエア構成の概念図である。

【図8】実施の形態に係る検出器の別のハードウエア構成の概念図である。

【図9】実施の形態に係る検出器のハードウエア構成の回路構成を示す図である。

【図10】実施の形態に係る検出器のハードウエア構成の回路構成を示す図である。

【図11】実施の形態に係る検出器のハードウエア構成の回路構成を示す図である。

【発明を実施するための形態】

【0009】

実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。

【0010】

実施の形態１．
本実施の形態について、図１及び図２を用いて説明する。
＜スイッチギヤの概略構成＞
図１は、本実施の形態のスイッチギヤ１０の構成を単線結線図で示したものである。
スイッチギヤ１０は、上部の破線で囲んだ受電盤１と、下部の破線で囲んだフィーダ盤９ａ〜９ｃとで構成される。

【0011】

受電盤１は、スイッチギヤ１０の電力供給側に位置し、受電側回路１４として、受電側遮断器２と、受電側遮断器２のフィーダ側に隣接する受電側電流センサ４と接地スイッチ３とを備えている。受電側電流センサ４は、後述するフィーダ側電流センサ６ａ〜６ｃと同様に、検出器８に接続されており、電流値を測定して測定結果を検出器８へ入力する。

【0012】

フィーダ盤９ａ〜９ｃは、受電盤１から接続された配線を分岐し、負荷７へ給電する複数の負荷回路１５が接続されている。各々の負荷回路１５は、フィーダ側遮断器５ａ〜５ｃ、フィーダ側電流センサ６ａ〜６ｃとを経て、負荷７へ接続する構造となっており、上述のように、フィーダ側電流センサ６ａ〜６ｃで測定した電流値は、検出器８へ入力される。なお、図１においてフィーダ側遮断器５ａ〜５ｃはスイッチとして記載されているが、これに限定するものではなく、ヒューズも用いることができる。

【0013】

また、本実施の形態においては、受電盤１に負荷回路１５が各々形成されたフィーダ盤９ａ〜９ｃが３つ接続された構成を示した。これは一例であり、接続されるフィーダ盤９ａ〜９ｃの数は、図１で１点鎖線で示した方向に増やしてもよく、それに伴い遮断器の数および電流センサの数も変えることができる。なお、以下の説明では、３つのフィーダ盤９ａ〜９ｃの場合で説明する。

【0014】

また、本実施の形態の図においては、受電盤１およびフィーダ盤９ａ〜９ｃは三相の内の一相（例えばＵ相）しか示していないが、Ｖ相、及びＷ相にも同じように受電盤、フィーダ盤が存在し、受電盤およびフィーダ盤の電流センサは同じ検出器８内に接続されている。これにより、一相の短絡による内部アークの発生だけでなく、２相以上の短絡による内部アークの発生を検出することが可能である。実施の形態２も同様である。

【0015】

本実施の形態において、検出器８は、各電流センサの測定結果に基づいて演算を実施して内部アークの発生の有無を検知し、後述のように接地スイッチ３に対する信号を出力する機能を有する。ただし、一体としてこれらの機能を有する必要はなく、複数の機器に分散した形態として、これらの機能を有してもよい。

【0016】

図２に示すように、受電盤１に配置された受電側回路１４の受電側遮断器２が「閉」状態の場合、スイッチギヤ１０の上部から、３つのフィーダ盤９ａ、９ｂ、９ｃに電力供給され、フィーダ盤９ａ〜９ｃに配置された負荷回路１５のうち、フィーダ側遮断器５ａ〜５ｃが「閉」状態の負荷回路１５に接続された負荷７に電力が供給され、稼働状態となる。

【0017】

＜内部アークの抑制フロー＞
図３に本実施の形態での内部アークの抑制フローを示す。
本実施の形態においては、一例として、図２に示すように、３つの負荷回路１５のフィーダ側遮断器５ａ〜５ｃがすべて「閉」状態の場合について述べる。なお、受電側電流センサ４の電流値はＩｕ、フィーダ側電流センサ６ａ〜６ｃのそれぞれの電流値はＩｄとする。また、電流センサの最大電流値をＩｍａｘとし、電流センサの電流値がこの最大電流値Ｉｍａｘに至っていない場合に、電流が飽和することなく正しく動作していると判断する。

【0018】

まず、図３中、ステップＳ１０１において、最大電流値Ｉｍａｘより、フィーダ側電流センサ６ａ〜６ｃのそれぞれの電流値Ｉｄが小さいことを確認し、電流センサが飽和していないとみなす。
次に、ステップＳ１０２において、受電側電流センサ４の電流値Ｉｕと、フィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄとの差を検出器８により演算する。地絡及び相間短絡が生じていない場合は、受電側電流センサ４の電流値Ｉｕとフィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄは等しくなる。しかし、地絡及び相間短絡が生じ、内部アークが発生すると、アークを介して電流が負荷回路１５以外に流れるため、フィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄは低下する。

【0019】

そこで、受電側電流センサ４の電流値Ｉｕから、フィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄを減じた差が検出される場合、内部アークが生じていると判断することができる。さらに、検出の信頼性を高めるために、電流値の差が一定のしきい値Ｉｔｈを超えた場合に、内部アークが発生したとみなすこともできる。
内部アークが生じていると判断した場合、ステップＳ１０３において、受電側回路１４の接地スイッチ３へ信号を出力し、接地スイッチ３を「閉」状態とする。

【0020】

本実施の形態においては、受電側電流センサ４とフィーダ側電流センサ６ａ〜６ｃとの間の電流値の差を検出器８で求め、一定のしきい値を超えた場合に、接地スイッチ３に信号を出力し「閉」状態とする。そのため、従来の光学的評価により内部アークを検知する場合のように外乱の影響により誤動作を生じることがなく、確実に内部アークを抑制することができる。

【0021】

また、遮断器の動作時間は下位のフィーダ側遮断器５ａ〜５ｃとの保護協調のために上位の受電側遮断器２ほど遅れて動作させる必要がある。そのため、内部アークが発生した場合、電流が遮断されるまでに、スイッチギヤ１０が大きく損傷してしまう。しかし、受電側遮断器２が動作する前に高速に接地することで電流が遮断されるまで内部アークを抑制する。

【0022】

実施の形態２．
本実施の形態について、図４、図５Ａ及、図５Ｂ及び図６を用いて説明する。
＜スイッチギヤ群の概略構成＞
図４は、本実施の形態のスイッチギヤ１０、３０を用いたスイッチギヤ群６０の構成を単線結線図で示したものであり、左側に位置する第一のスイッチギヤ１０と右側に位置する第二のスイッチギヤ３０が、接続部５０を介して配置された構造を示している。

【0023】

本実施の形態では、第一のスイッチギヤ１０と第二のスイッチギヤ３０の各々の構成は同じであり、第一のスイッチギヤ１０が、受電側遮断器２、接地スイッチ３及び受電側電流センサ４からなる受電側回路１４と、フィーダ側遮断器５ａ〜５ｃ、フィーダ側電流センサ６ａ〜６ｃからなり、負荷７と接続した負荷回路１５と、さらに各電流センサが接続される検出器８を備えている。
一方、第二のスイッチギヤ３０も、受電側遮断器２２、接地スイッチ２３及び受電側電流センサ２４からなる受電側回路３４と、フィーダ側遮断器２５ａ〜２５ｃ、フィーダ側電流センサ２６ａ〜２６ｃからなり負荷２７に接続した負荷回路３５と、各電流センサが接続される検出器２８とを備えている。

【0024】

第一のスイッチギヤ１０は受電盤１とフィーダ盤９ａ、９ｂ、９ｃで構成されているのと同様に、第二のスイッチギヤ３０も受電盤２１とフィーダ盤２９ａ、２９ｂ、２９ｃで構成されている。
なお、図４においてフィーダ側遮断器５ａ〜５ｃ、２５ａ〜２５ｃはスイッチとして記載されているが、これに限定するものではなく、ヒューズも用いることができる。

【0025】

２つのスイッチギヤ１０、３０の間に配置する接続部５０は、接続用遮断器４１と接続用電流センサ４２とからなる接続回路４３を備え、接続用電流センサ４２は、第一のスイッチギヤ１０の検出器８と第二のスイッチギヤ３０の検出器２８の両者と接続されており、接続用電流センサ４２で得られた電流値はいずれの検出器８、２８へも入力することができる。
本実施の形態において、検出器８、２８は、実施の形態１と同様に、内部アークの発生の有無の判断に用いる。

【0026】

本実施の形態では、複数のスイッチギヤ１０、３０と、各々の間に接続部５０を有し、スイッチギヤ群６０を構成する点で実施の形態１と異なっている。図４では、スイッチギヤ１０、３０の、配置数が２つのスイッチギヤ群を例に示したがこれに限定されるものではなく、３つ以上のスイッチギヤ１０、３０を配置し、それぞれの間に接続部５０を配置したスイッチギヤ群６０も用いることもできる。また、各スイッチギヤ１０、３０のフィーダ盤９ａ〜９ｃ、２９ａ〜２９ｃの数は、増やしてもよく、それに伴い遮断器の数および電流センサの数も変えることができる。
本実施の形態においては、説明を容易とするために、上述のように２つのスイッチギヤ１０、３０を用いた構成のスイッチギヤ群６０を例に説明する。

【0027】

図４に示した第一のスイッチギヤ１０と第二のスイッチギヤ３０を備えたスイッチギヤ群６０は、通常の駆動時においては、接続部５０に配置した接続用遮断器４１を「開」状態としており、第一のスイッチギヤ１０と第二のスイッチギヤ３０とは切り離して、個別のスイッチギヤとして用いていることができる。

【0028】

つまり、第一のスイッチギヤ１０においては、受電側回路１４を経て電力が供給される。本実施の形態の場合、供給された電力は３つに分岐し、それぞれをモータ等の負荷７に接続して駆動している。また、第二のスイッチギヤ３０も同様に、受電側回路３４を経て電力が供給され、分岐後、モータ等の負荷２７に接続して駆動している。

【0029】

しかし、電力供給源が故障した場合、又は電力供給源の点検等を行う場合、上記の通常の駆動方法では、電力の供給を休止しているスイッチギヤに接続されている負荷は駆動することができない。そこで、接続部５０の接続用遮断器４１を「閉」状態とする。ここでは第一のスイッチギヤ１０の電力供給源が停止し、接続用遮断器４１を「閉」状態として駆動する場合を例に用いて、図５Ａ及び図５Ｂに示す内部アークの抑制フローを説明する。逆に第二のスイッチギヤ３０が停止した場合も基本的に同様に取り扱うことができる。

【0030】

＜内部アークの抑制フロー＞
図５Ａ及び図５Ｂに本実施の形態でのスイッチギヤ群６０の内部アークの抑制フローを示す。図５Ａは第一のスイッチギヤ１０の検出器８、図５Ｂは第二のスイッチギヤ３０の検出器２８でのフローを示している。
本実施の形態においては、図６に示すように、第一のスイッチギヤ１０の受電側回路１４には電力供給はなく、第一のスイッチギヤ１０の負荷回路１５には、第二のスイッチギヤ３０から接続部５０を介して電力が供給されている構成を例として説明する。

【0031】

図５Ａ及び図５Ｂの説明において、第二のスイッチギヤ３０の受電側回路３４に配置する受電側電流センサ２４の電流値をＩｕ２、第一及び第二のスイッチギヤ１０、３０の複数のフィーダ側電流センサ６ａ〜６ｃ、２６ａ〜２６ｃの各々の電流値の和をΣＩｄ１、ΣＩｄ２で表している。また、各フィーダ側電流センサの最大電流値をＩｍａｘとし、接続部５０に配置された接続用電流センサ４２の電流値をＩｍで表している。

【0032】

図５Ａ及び図５ＢのステップＳ２０１において、各々のフィーダ側電流センサ６ａ〜６ｃ、２６ａ〜２６ｃの電流値Ｉｄ１、Ｉｄ２は、最大電流値Ｉｍａｘより小さく、飽和せずに正しく動作しているとみなして、次のステップＳ２０２又はステップＳ２０３へ進む。

【0033】

次に、ステップＳ２０２では、接続部５０を経て第一のスイッチギヤ１０のフィーダ盤へ流れた接続用電流センサ４２の電流値Ｉｍから、第一のスイッチギヤ１０に配置されたフィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄ１を減じた差を求める。ここでは差の検出の信頼性を高めるため、一定のしきい値Ｉｔｈ１を超えたか否かを検出器８で演算し、差の有無を判断している。

【0034】

しきい値Ｉｔｈ１を超えた場合、フィーダ盤９ａ〜９ｃ内で測定される電流値の和が低下しており、内部アークが生じているとみなす。そこで、ステップＳ２０４において、第一のスイッチギヤ１０に含まれる接地スイッチ３へ、信号を検出器８から出力する。これにより接地スイッチ３を「閉」状態とし、内部アークへの電流を遮断する。この操作により内部アークは抑制され、図５Ａのフローを終了する。
この時、接続部５０の接続用遮断器４１と受電側回路３４の受電側遮断器２２の両方又はいずれか一方を「開」とし、フィーダ盤９ａ〜９ｃの負荷回路１５への電力供給を遮断することも、内部アークの抑制には有効である。

【0035】

一般に、スイッチギヤの遮断器では、電力供給を遮断する開極指令から実際に遮断するまでの遮断時間を商用周波数の３周期以内とすることが求められる。しかし、実際には短絡等の事故発生時から開極指令を発生させるまでに数秒を要する場合もある。
これは保護協調を図るもので、事故発生箇所を特定しない場合、電力供給を制限する範囲を最小にするため、システムの下位から順に開極する必要があり、システムの上位の遮断器では開極指令を発するまでに長時間を要する。

【0036】

一方、本実施の形態においては、事故発生箇所を特定することができるため、保護協調のための時間を要しない。また、接続部５０の接続用遮断器４１と受電側回路３４の受電側遮断器２２の両方又はいずれか一方を「開」として電力供給を遮断する方法は、接地により内部アークの消弧を行う方法と比較し、消弧までに長時間を要するが、既存の接続用遮断器４１及び受電側遮断器２２をそのまま用いることができ、コスト削減の効果が高い。

【0037】

ステップＳ２０２において、しきい値Ｉｔｈ１を超える電流値の低下が検出されない場合、図５Ｂに示したステップＳ２０３において次の判断を実施することができる。
ステップＳ２０３においては、第二のスイッチギヤ３０の負荷回路３５と接続回路４３へ流れた電流が、地絡及び相間短絡により内部アークを生じていないかを確認する。

【0038】

図５ＢのステップＳ２０３では、第二のスイッチギヤ３０の受電側電流センサ２４の電流値Ｉｕ２から、接続部５０の接続回路４３を経て第一のスイッチギヤ１０に流れた電流値Ｉｍ及び第二のスイッチギヤ３０に配置されたフィーダ側電流センサ２６ａ〜２６ｃの電流値の和ΣＩｄ２を減じた差を検出器２８で求める。しきい値Ｉｔｈ２を超えたか否かを検出器２８で演算し、差の有無を判断している。

【0039】

しきい値Ｉｔｈ２を超えた場合、ステップＳ２０５において、第二のスイッチギヤ３０に含まれる接地スイッチ２３へ、接地スイッチ２３を「閉」としてする信号を検出器２８から出力し、電流を遮断する。これにより内部アークを抑制され、フローを終了する。
しきい値Ｉｔｈ２を超えない場合、内部アークは発生していないと判断され、そのままフローを終了する。

【0040】

本実施の形態においては、受電側電流センサ２４と接続用電流センサ４２及びフィーダ側電流センサ６ａ〜６ｃ、２６ａ〜２６ｃとの間の電流値を検出器８、２８によって演算することで、接地スイッチ３、２３を「閉」状態とする。そのため、従来の光学的評価によりアークを検知する場合のように誤動作を生じることがない。また、高速に「閉」状態とすることができ、内部アークによる装置の破損を少なくすることができる。

【0041】

なお、本実施の形態において、２つの検出器８、２８でのフローをそれぞれ図５Ａ及び図５Ｂに記載した。これらは異なったフローではなく、同じフローということができる。
つまり、図５Ｂのフローを第一のスイッチギヤ１０の検出器８に適用する場合、添え字は第一のスイッチギヤを表す「１」となり、図５ＢのステップＳ２０１はＩｄ１＜Ｉｍａｘとなるため図５Ａの記載と同一となる。
また、ステップＳ２０３は、Ｉｕ１−Ｉｍ−ΣＩｄ１＞Ｉｔｈ１となる。第一のスイッチギヤ１０の受電側回路１４には電力は供給されないので、受電側電流センサ４の電流値Ｉｕ１は零となり、Ｉｍは逆符号となるので、Ｉｍ−ΣＩｄ１＞Ｉｔｈ１となり、図５ＡのステップＳ２０２と同じになる。
以上より、図５Ｂのフローは、２つの検出器８、２８で共通して用いることができる。

【0042】

本実施の形態２では、以上のように、まず図５Ａに示したステップＳ２０２において、しきい値Ｉｔｈ１を超える電流値の低下の有無を判断し、続いて図５Ｂに示したステップＳ２０３において、しきい値Ｉｔｈ２を超える電流値の低下の有無を判断した。

【0043】

これに対し、図５Ａに示したステップＳ２０２と図５Ｂに示したステップＳ２０３とは、独立した処理として取り扱うこともできる。
つまり、図５Ａに示したステップＳ２０２での判断を省略し、図５ＢのステップＳ２０３の判断のみを行うことでも内部アークの発生を検知することができる。

【0044】

ステップＳ２０２を省略し、ステップＳ２０３の判断のみを実施する、内部アークの検知方法では、第一のスイッチギヤ１０と第二のスイッチギヤ３０に配置された２つの検出器８、２８を協調させる必要はなく、２つの検出器８、２８は並列に判断し、接地スイッチ３、２３を制御する。そのため、内部アークの発生を高速に検知し、接地スイッチ３、２３を短時間で動作させて内部アークを抑制することができる。

【0045】

なお、図５ＢのステップＳ２０３はＩｕ２−Ｉｍ−ΣＩｄ２＞Ｉｔｈ２と示したが、これはＩｕ２は第二のスイッチギヤ３０の上位から下位に流れる電流を正、Ｉｍは第二のスイッチギヤ３０から第一のスイッチギヤ１０に流れる電流を正、Ｉｄ２は第二のスイッチギヤ３０の上位から下位に流れる電流を正、とした極性で処理する場合である。
一方、Ｉｕ２は第二のスイッチギヤ３０の上位から下位に流れる電流を正、Ｉｍは第二のスイッチギヤ３０から第一のスイッチギヤ１０に流れる電流を負、Ｉｄ２は第二のスイッチギヤ３０の上位から下位に流れる電流を負、となるよう極性を変更すると、ステップＳ２０３はＩｕ２＋Ｉｍ＋ΣＩｄ２とすることもできる。すなわち、センサの極性を変更することで、加算のみで同じ処理を行う事ができ、アナログ回路で実施した場合、回路構成を簡素化することができる。
また、センサの極性を事前に設定しておけばよいので、第一、第二のスイッチギヤ１０、３０でも同じ処理で判定することが可能である。

【0046】

また、本願の実施の形態１及び２において、図３に示したステップＳ１０１とステップＳ１０２、図５Ａに示したステップＳ２０１とステップＳ２０２、及び図５Ｂに示したステップＳ２０１とステップＳ２０３は、それぞれ順序を入れ替えて実施しても同様の結果を得ることができる。

【0047】

<検出器の構成>
次に、上記図３、図５Ａ、図５Ｂのフローを実行する検出器８、２８の構成の一例を説明する。
図７に示すように、検出器８、２８を構成するハードウェア５１は、プロセッサ５２と記憶装置５３から構成されていてもよい。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ５２は、記憶装置５３から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ５２にプログラムが入力される。また、プロセッサ５２は、演算結果等のデータを記憶装置５３の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。

【0048】

しかし、検出器８、２８を、プロセッサ５２および記憶装置に基づいて構成すると、プロセッサ５２のクロック周波数およびその分周以上の動作をさせることができず、電流センサの数の増加などによる演算数の増加により、処理時間がかかり、接地スイッチ３、２３を「閉」状態とするための信号の出力が遅れ、スイッチギヤが損傷してしまう可能性もある。このような問題を解決する回路構成を以下に詳述する。

【0049】

図８は検出器８の機能ブロック図である。本実施の形態では、検出器８内に、Ｕ相、Ｖ相、Ｗ相のそれぞれの検出器が構成されている。ここでは、Ｕ相の検出器を例に説明するが、Ｖ相、Ｗ相の検出器も同様な構成である。さらに、検出器２８も同じ構成としてもよい。

【0050】

入力回路８１は、スイッチギヤ１０の各電流センサ４、６ａ〜６ｃからの入力信号に対し、電流電圧変換、校正、飽和検出を行う。

【0051】

ＣＴ入力回路８２は、各電流センサ４、６ａ〜６ｃが変流器（ＣＴ）の場合に、電流センサの２次側電流を電圧信号に変換する回路である。
校正回路８３は、複数の電流センサの校正値（例えばＣＴの場合、１次と２次の巻数比）が揃っていない場合に、ＣＴ入力回路８２から出力された電圧信号を増幅あるいは減衰し、スイッチギヤ１０内を流れる電流と電圧信号の関係を揃える回路である。

【0052】

加算回路８５は、複数の校正回路８３から出力された複数の電圧信号を合計する。複数の電圧信号は、スイッチギヤ１０内の受電側電流センサ４、フィーダ側電流センサ６ａ〜６ｃ、または、接続用電流センサ４２からの信号に分類される。図５Ｂのフローチャートの説明時に言及した通り、受電側電流センサ４に対し、フィーダ側電流センサ６ａ〜６ｃの極性が逆になるように接続すれば、加算回路８５は差動回路としても動作できる。すなわち、入力極性を適切に設定することで、加算回路８５は、受電側電流センサ４、接続用電流センサ４２、およびフィーダ側電流センサ６ａ〜６ｃの差分電流に対応した電圧信号を出力することができる。これにより、図３のステップＳ１０２、図５ＡのステップＳ２０２、図５ＢのステップＳ２０３の計算を加算回路８５のみで行うことが可能となり、回路構成を簡素化することができる。極性設定は、各電流センサのＣＴ入力回路８２への入力極性を変更してもよいし、入力回路８１内で反転回路を設け、極性を反転してもよい。

【0053】

判定回路８６は、加算回路８５からの出力値が予め定められた基準値（図３のＩｔｈ、図５Ａ、図５ＢのＩｔｈ１、Ｉｔｈ２）を超えた場合に、内部アーク発生と判定し、信号を出力する。なお、スイッチギヤ１０の外部での短絡によって、各電流センサの出力が飽和すると、加算回路８５に差分電流が発生し、判定回路８６が内部アーク発生と誤検知する恐れがある。これを防止するために、入力回路８１内に飽和検出回路８４を配置している。飽和検出回路８４は、各電流センサ４、６ａ〜６ｃの出力が飽和レベル（Ｉｍａｘ）以上であることを検知した場合に、それぞれ信号を出力する。

【0054】

飽和検出集約回路８７は、飽和検出回路８４の全ての出力が、飽和レベルでない場合に信号を出力する。

【0055】

ＡＮＤ回路８８は、判定回路８６の出力と飽和検出集約回路８７の出力との論理積を出力する。すなわち、電流センサの出力に飽和が検出されず、判定回路８６に信号出力がある場合にのみ、信号を出力する。

【0056】

出力回路８９は、各相の検出器の信号出力を集約し、いずれかの相で内部アークが発生した場合に信号を出力する。この信号出力に応じて、すべての相の接地スイッチ３を投入することで内部アークを消滅させ、その後、各相の受電側遮断器を動作させ、電流を遮断する。

【0057】

なお、電流センサがデジタル式のものであっても、入力回路にＤ／Ａコンバータを追加することで同様の回路構成で使用可能である。

【0058】

図９は、図８で説明した各回路の構成概略図である。
ＣＴ入力回路８２は、計測用電流センサ９０の２次側電流を負荷抵抗Ｒに接続し、負荷抵抗Ｒ両端の電位差Ｖｉを校正回路に入力する。負荷抵抗Ｒの一端は接地する。

【0059】

校正回路８３は、トランジスタなどで構成されるアナログ増幅回路であり、増幅比を決定する校正値調整用抵抗９１を可変にし、使用前に受電側電流センサ４の校正値に応じて調整する。可変抵抗のような連続的に抵抗値を変更可能な抵抗素子、または、図９に示すような複数の校正値調整用抵抗９１を切替えることで離散的に抵抗値を設定可能な回路を備えても良い。後者の場合に抵抗値の切替えが瞬時に行うことができ、連続的な可変抵抗に比べて振動などによって校正値が変化しにくい。
ただし、離散的に設定を行うので正常時でも差分電流が発生しやすいが、内部アーク発生時の差分電流値に対して十分に小さくすることで適用可能である。さらに、判定回路８６の基準値を適宜選ぶことにより、正常時の差分電流では、判定回路８６が作動しないようにすることも可能である。なお、図９に示した複数の抵抗を切替える場合、単純に１つの抵抗を選択して接続する方法でもよいが、複数の抵抗を並列または直列に接続することで、離散的な抵抗値を作ってもよい。

【0060】

飽和検出回路８４は、トランジスタなどで構成されるアナログ比較回路であり、予め設定したＣＴの出力が飽和する電流に対応した参照電圧値Ｖｒｅｆ１を参照し、±Ｖｒｅｆ１の範囲外の信号が入力された場合に信号を出力する。ＣＴの仕様に合わせて、Ｖｒｅｆ１は複数種類設けても良い。
校正回路８３の前で回路を分岐させて飽和検出回路８４と接続させている。この理由としては、ＣＴの２次側電流は１次側電流によらずスイッチギヤ１０内で統一されていることが多い。そのため、校正回路８３の前の信号で判断する方が参照電圧値の種類を減らすことができる。ＣＴの２次側電流は基本的に統一されることが多いが、まれに複数の２次側電流が混在する場合があるため、この場合は、参照電圧値Ｖｒｅｆ１を複数用意してもよい。

【0061】

電流センサの増設を考慮して、入力回路８１は、ＣＴ入力回路８２、校正回路８３および飽和検出回路８４を、例えば一つのパッケージにモジュール化して構成してもよい。このような構成より、電流センサの数の増減に伴い、ＣＴ入力回路８２および校正回路８３などの個々の回路を接続する代わりに入力回路８１の数を変更すれば足り、回路構成が複雑とならず、拡張性に優れた検出器を構成することができる。

【0062】

加算回路８５は、トランジスタなどで構成されるアナログの加算増幅回路で構成しているが、前述した通り、母線９２の受電側電流センサ４からの入力極性を逆にすると、逆極性で加算されるので、差動増幅としての動作も可能である。増幅率は増幅率調整用抵抗９３で調整を行う。また、図１０に示すように、増幅率調整用抵抗９３を、入力回路８１内に構成することで、加算回路８５の入力端子を１つに集約し、加算回路８５が電流センサの数に依存しないように構成してもよい。

【0063】

また、図１１のように、加算回路８５に校正回路の機能を持たせることもできる。この場合、抵抗９４は、校正値調整用抵抗９１と増幅率調整用抵抗９３の両方に応じて決定することとなるが、加算回路８５の増幅率の調整よりも電流センサの校正値を重視することにより、差動電流が生じてしまうことがある。この場合は、判定回路８６の基準値を適宜選ぶことにより、正常時の差分電流では、判定回路８６が作動しないようにすることも可能である。このように、増幅率調整用抵抗９３と校正値調整用抵抗９１をまとめた抵抗９４を備えることにより、調整数と回路数を減らすことができるため、安価な検出器を提供することができる。また、抵抗９４を、図９で示した校正値調整用抵抗９１のように、離散的に複数配置してもよく、さらにそれぞれの抵抗を可変にすることで、より精度よく調整を行うことが可能となる。

【0064】

判定回路８６は、トランジスタなどで構成されるアナログの比較回路であり、内部アーク検出と判断する差分電流に応じた参照電圧値Ｖｒｅｆ２を予め設定しておく。参照電圧値Ｖｒｅｆ２を参照することで、±Ｖｒｅｆ２の範囲外の信号を入力した場合に、信号を出力する。

【0065】

飽和検出集約回路８７は、例えば否定論理和回路（ＮＯＲ回路）で構成する。また、出力回路８９は、論理和回路（ＯＲ回路）で構成する。出力回路８９の出力は、内部アーク発生を受けて動作する外部装置の入力インターフェースに合わせて、増幅回路に接続してもよい。

【0066】

以上説明したように、入力回路８１、加算回路８５、判定回路８６はアナログ回路で構成する。また、飽和検出集約回路８７、ＡＮＤ回路８８、出力回路８９の論理回路もトランジスタで構成された簡単な回路構成である。これらアナログ回路と論理回路を接続することで受電側電流センサ４で検出した電流変動を高速に判定し、出力回路８９の出力に変換することが可能となる。さらに、Ａ／Ｄ変換器、プロセッサ、記憶装置などが必要なデジタル回路と比較し、コストの低減が可能である。また、複数の機能を持つアナログ回路を１つにパッケージしてモジュール化することにより、回路構成が複雑とならず、拡張性に優れた構成とすることができる。

【0067】

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ又は複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、又は様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合又は省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

【符号の説明】

【0068】

１，２１：受電盤、２，２２：受電側遮断器、３，２３：接地スイッチ、４，２４：受電側電流センサ、５ａ〜５ｃ，２５ａ〜２５ｃ：フィーダ側遮断器、６ａ〜６ｃ，２６ａ〜２６ｃ：フィーダ側電流センサ、７，２７：負荷、８，２８：検出器、９ａ〜９ｃ，２９ａ〜２９ｃ：フィーダ盤、１０，３０：スイッチギヤ、１４，３４：受電側回路、１５，３５：負荷回路、４１：接続用遮断器、４２：接続用電流センサ、４３：接続回路、５０：接続部、５１：ハードウェア、５２：プロセッサ、５３：記憶装置、６０：スイッチギヤ群、８１：入力回路、８２：ＣＴ入力回路、８３：校正回路、８４：飽和検出回路、８５：加算回路、８６：判定回路、８７：飽和検出集約回路、８８：ＡＮＤ回路、８９：出力回路、９０：計測用電流センサ、９１：校正値調整用抵抗、９３：増幅率調整用抵抗。

【要約】

受電側遮断器及び受電側電流センサ（４）及び接地スイッチ（２）からなる受電側回路（１４）を有し、外部から電力供給を受ける受電盤（１）、フィーダ側遮断器（５ａ）及びフィーダ側電流センサ（６ａ）からなり負荷を接続する負荷回路（１５）を有し、受電盤（１）から電力供給を受けるフィーダ盤（９ａ）、複数のフィーダ側電流センサ（６ａ〜６ｃ）の検出値の和を受電側電流センサ（４）の検出値から減じた差が、事前に定めたしきい値を超えた場合、内部アークの発生と判断する検出器（８）、を備えたスイッチギヤにおいて、検出器（８）は、検出電流値を電圧信号に変換するアナログ入力回路（８１）、変換された電圧信号から差を算出するアナログ算出回路（８５）、差がしきい値を超えた場合、論理回路（８８）に第１の信号を出力するアナログ判定回路（８６）で構成されている。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】