特許6984183IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許6984183

技術分野

半導体パッケージ、半導体装置および半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、従来の半導体装置では、フロー工程によって半導体パッケージを基板に表面実装する際、はんだが半導体パッケージと実装基板との間に上手く入らず、はんだ付け不良となる場合がある。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の第１の態様においては、半導体チップを含む半導体パッケージであって、パッケージ本体と、パッケージ本体の底面において露出した複数の電極と、パッケージ本体の底面から、複数の電極より突出した突起部とを備える半導体パッケージを提供する。突起部は、複数の電極のうち、最も間隔の狭い２つの電極が配列された第１方向と異なる第２方向において、当該２つの電極と重ならないように配置されてよい。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】実施例１に係る半導体装置１００を説明するための図である。

【図2】実施例１に係る半導体装置１００の断面図の一例である。

【図3】実施例２に係る半導体パッケージ１０の構成の一例を示す。

【図4】実施例３に係る半導体パッケージ１０の構成の一例を示す。

【図5】実施例４に係る半導体パッケージ１０の構成の一例を示す。

【図6】実施例５に係る半導体パッケージ１０の構成の一例を示す。

【図7】実施例６に係る半導体パッケージ１０の構成の一例を示す。

【図8】半導体装置１００の製造方法の一例を示すフローチャートである。

【図9】比較例１に係る半導体装置５００を説明するための図である。

選択図 図1出願人が指定した本件の代表的な図

１０・・・半導体パッケージ、１５・・・パッケージ本体、２０・・・実装基板、３１・・・第１電極、３２・・・第２電極、４０・・・突起部、４１・・・第１突起部、４２・・・第２突起部、５０・・・接着剤、６０・・・はんだ、１００・・・半導体装置、５００・・・半導体装置、５１０・・・半導体パッケージ、５１５・・・パッケージ本体、５２０・・・実装基板、５３０・・・電極、５５０・・・接着剤、５６０・・・はんだ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.