特許6984578IP Force 特許公報全文掲載

技術分野

トランジスタの作製方法に関し、より具体的には、窒化物半導体とGaAsやInPなどの半導体とから構成したトランジスタの作製方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

GaN系HEMTのさらなる高周波動作帯域の拡大に向けては、ソース・ドレイン電極のオーミックコンタクト抵抗の低減が必須である。しかし、前述したように、GaNはワイドギャップ材料であるため、コンタクト抵抗の低減化には制限がある。コンタクト抵抗を低減するためには、例えば、GaAsなど、高濃度ドープが可能な半導体材料を、ソース・ドレイン領域に再成長することが考えられるが、異種材料への成長であるため、大きな格子不整合・結晶構造の違いに起因して、高品質な結晶が得られにくいなどの問題がある。 上述したように、従来では、GaN系HEMTなどの窒化物半導体を用いたトランジスタのソース・ドレイン電極のコンタクト抵抗低減に制限があり、GaN系HEMTのさらなる高周波動作帯域の拡大を阻害しているという問題があった。 本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体を用いたトランジスタのソース・ドレイン電極のコンタクト抵抗がより低減できるようにすることを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明に係るトランジスタの作製方法は、第1基板の上に、窒化物半導体からなるバリア層およびチャネル層を、c軸方向に結晶成長する第1工程と、窒素を含まない半導体からなる第2基板を用意する第2工程と、第1基板のバリア層およびチャネル層の側に第2基板を貼り合わせる第3工程と、第1基板を除去し、第2基板の上に、バリア層およびチャネル層が形成された状態とする第4工程と、第1基板を除去した後で、バリア層お・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
以上説明したように、本発明では、窒化物半導体からなるバリア層およびチャネル層を、c軸方向に結晶成長した第1基板に、窒素を含まない半導体からなる第2基板を貼り合わせ、第1基板を除去してから、バリア層およびチャネル層を貫通する第1溝および第2溝を形成し、チャネル層に接触するソース領域、ドレイン領域を、第1溝および第2溝に形成した。この結果、本発明によれば、窒化物半導体を用いたトランジスタのソース・ドレイン電極のコンタクト抵抗がより低減できるという優れた効果が得られる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1A】図1Aは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1B】図1Bは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1C】図1Cは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1D】図1Dは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1E】図1Eは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1F】図1Fは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1G】図1Gは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1H】図1Hは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1I】図1Iは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1J】図1Jは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図1K】図1Kは、本発明の実施の形態1におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2A】図2Aは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2B】図2Bは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2C】図2Cは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2D】図2Dは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2E】図2Eは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2F】図2Fは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2G】図2Gは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2H】図2Hは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図2I】図2Iは、本発明の実施の形態2におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。

【図3】図3は、高電子移動度トランジスタの構成を示す断面図である。

101…第1基板、102…チャネル層、103…バリア層、104…核形成層、105…犠牲層、105a…犠牲層、106…ゲート分離層、107…第1主接合層、108…第1副接合層、109…第1再成長層、110…第2再成長層、111…ソース領域、112…ドレイン領域、113…ソース電極、114…ドレイン電極、115…ゲート電極、121…第2基板、122…エッチング停止層、123…第2接合層、124…酸化シリコン層、125…マスク層、151…開口、152…開口、153…第1溝、154…第2溝。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります