特許 6984787 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6984787

(24)【登録日】2021年11月29日

(45)【発行日】2021年12月22日

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 23/02 20060101AFI20211213BHJP

【ＦＩ】

   H01L23/02 B

【請求項の数】10

【全頁数】8

(21)【出願番号】特願2021-518232(P2021-518232)

(86)(22)【出願日】2019年5月7日

(86)【国際出願番号】JP2019018263

(87)【国際公開番号】WO2020225852

(87)【国際公開日】20201112

【審査請求日】2021年5月24日

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110003199

【氏名又は名称】特許業務法人高田・高橋国際特許事務所

(72)【発明者】

【氏名】小田 裕和

【審査官】 庄司 一隆

(56)【参考文献】

【文献】 特開平５−２７５５５３（ＪＰ，Ａ）

【文献】 特開２０１１−９５４２（ＪＰ，Ａ）

【文献】 特開昭６２−１９４６５１（ＪＰ，Ａ）

【文献】 特開２００４−２２１４１５（ＪＰ，Ａ）

【文献】 特開平６−１８８２８８（ＪＰ，Ａ）

【文献】 特開２００７−２２７５１０（ＪＰ，Ａ）

【文献】 特開２０１５−１３８９０６（ＪＰ，Ａ）

【文献】 国際公開第２０１６／２０７９８５（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／０２

(57)【特許請求の範囲】

【請求項1】

ベース板と、前記ベース板の主面の外周部に接合されたフレームとを有するパッケージと、
前記ベース板の前記主面に第１のはんだにより実装され、半導体チップを有する電子部品と、
前記ベース板の前記主面の前記電子部品が実装されていない領域に塗布され、前記第１のはんだよりも融点が低い第２のはんだと、
前記フレームに第３のはんだにより接合されて前記電子部品を封止するキャップとを備え、
前記第２のはんだは、前記パッケージの内部で前記キャップと対向するように露出していることを特徴とする半導体装置。

【請求項2】

前記第２のはんだは、前記第３のはんだから発生したはんだ屑を固着することを特徴とする請求項１に記載の半導体装置。

【請求項3】

ベース板と、前記ベース板の主面の外周部に接合されたフレームとを有するパッケージと、
前記ベース板の前記主面に第１のはんだにより実装され、半導体チップを有する電子部品と、
裏面が前記フレームに第２のはんだにより接合されて前記電子部品を封止するキャップとを備え、
前記キャップの前記裏面の全面に前記第２のはんだが塗布されており、
前記第２のはんだは、前記パッケージの内部で露出し、前記第１のはんだから発生したはんだ屑を固着することを特徴とする半導体装置。

【請求項4】

ベース板と、前記ベース板の主面の外周部に接合されたフレームとを有するパッケージと、
前記ベース板の前記主面に第１のはんだにより実装され、半導体チップを有する電子部品と、
裏面が前記フレームに第２のはんだにより接合されて前記電子部品を封止するキャップと、
前記キャップの前記裏面の前記フレームと接合されていない領域に塗布され、前記第２のはんだよりも融点の低い第３のはんだとを備えることを特徴とする半導体装置。

【請求項5】

前記第３のはんだは、前記パッケージの内部で露出し、前記第１のはんだ又は前記第２のはんだから発生したはんだ屑を固着することを特徴とする請求項４に記載の半導体装置。

【請求項6】

前記電子部品は、前記半導体チップが実装されたプレートを有し、
前記プレートが前記第１のはんだにより前記ベース板の前記主面に接合されていることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。

【請求項7】

ベース板の主面の外周部にフレームを接合してパッケージを形成する工程と、
前記ベース板の前記主面に、第１のはんだと、前記第１のはんだよりも融点が低い第２のはんだとを塗布する工程と、
前記ベース板の前記主面に、半導体チップを有する電子部品を前記第１のはんだにより実装する工程と、
キャップを前記フレームに第３のはんだにより接合して前記電子部品を封止する封止工程とを備え、
前記封止工程において、前記第１のはんだを溶融させることなく、前記第２のはんだを溶融させ、
前記第２のはんだは、前記パッケージの内部で前記キャップと対向するように露出していることを特徴とする半導体装置の製造方法。

【請求項8】

前記封止工程において前記キャップを前記フレームの上面でスクライブし、前記第３のはんだから発生したはんだ屑が溶融した前記第２のはんだに落下し、前記第２のはんだが前記はんだ屑を固着することを特徴とする請求項７に記載の半導体装置の製造方法。

【請求項9】

ベース板の主面の外周部にフレームを接合してパッケージを形成する工程と、
前記ベース板の前記主面に、半導体チップを有する電子部品を第１のはんだにより実装する工程と、
キャップの裏面の全面に第２のはんだを塗布する工程と、
前記裏面を上にした状態で前記キャップをヒートステーションに載せて加熱して前記第２のはんだを溶融させ、前記キャップの前記裏面に前記フレームを前記第２のはんだにより接合して前記電子部品を封止する工程とを備えることを特徴とする半導体装置の製造方法。

【請求項10】

ベース板の主面の外周部にフレームを接合してパッケージを形成する工程と、
前記ベース板の前記主面に、半導体チップを有する電子部品を第１のはんだにより実装する工程と、
キャップの裏面の外周部に第２のはんだを塗布し、前記裏面の中央部に前記第２のはんだよりも融点の低い第３のはんだを塗布する工程と、
前記キャップの前記裏面を前記フレームに前記第２のはんだにより接合して前記電子部品を封止する封止工程と、
前記封止工程の後に、前記パッケージに対して前記キャップを下にした状態で前記キャップをヒートステーションに載せて加熱して、前記第１のはんだと前記第２のはんだを溶融させることなく、前記第３のはんだを溶融させる工程とを備えることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

高出力が要求される高周波ＦＥＴにおいて、トランジスタの信頼性を確保するため高い放熱性を確保する必要がある。このため、高周波ＦＥＴ用パッケージとして、銅又は銅の金属化合物をメタルベースとするメタルパッケージが選択される。このパッケージへの半導体チップ及び整合回路を構成する基板の実装には、高い熱伝導を有する例えば金錫はんだが用いられる。また、高信頼度が要求される場合、封止後のパッケージ内の気密性が要求され、封止には例えば金錫はんだが用いられる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】日本特開昭６２−１９４６５１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

実装又は封止のはんだ付け時にはんだ屑が発生し、封止後のパッケージ内を動き回る場合があった。このはんだ屑が導電性異物として高周波回路の配線間を短絡して、製品特性が劣化し、半導体チップが焼損するなど、不良の原因になっていた。

【0005】

なお、パッケージ内に浮遊する埃等の異物を接着するためにパッケージ内部の上面にポリイミド系樹脂層を形成することが提案されている（例えば、特許文献１参照）。しかし、はんだ屑のような埃より重みがある異物はパッケージ内部の底面に落下するため、接着できなかった。従って、不良の発生を抑制することはできなかった。

【0006】

本発明は、上述のような課題を解決するためになされたもので、その目的は不良の発生を抑制することができる半導体装置及びその製造方法を得るものである。

【課題を解決するための手段】

【0007】

本発明に係る半導体装置は、ベース板と、前記ベース板の主面の外周部に接合されたフレームとを有するパッケージと、前記ベース板の前記主面に第１のはんだにより実装され、半導体チップを有する電子部品と、前記ベース板の前記主面の前記電子部品が実装されていない領域に塗布され、前記第１のはんだよりも融点が低い第２のはんだと、前記フレームに第３のはんだにより接合されて前記電子部品を封止するキャップとを備え、前記第２のはんだは、前記パッケージの内部で前記キャップと対向するように露出していることを特徴とする。

【発明の効果】

【0008】

本発明では、融点が低い第２のはんだがベース板の主面の電子部品が実装されていない領域に塗布されている。この第２のはんだによりパッケージ内部のはんだ屑を固着して動かなくすることができる。従って、高周波回路の配線間の短絡を防いで不良の発生を抑制することができる。

【図面の簡単な説明】

【0009】

【図1】実施の形態１に係る半導体装置の製造工程を示す断面図である。

【図2】実施の形態１に係る半導体装置の内部を示す平面図である。

【図3】実施の形態２に係る半導体装置の製造工程を示す断面図である。

【図4】実施の形態２に係るキャップの裏面を示す平面図である。

【図5】実施の形態３に係る半導体装置の製造工程を示す断面図である。

【図6】実施の形態３に係るキャップの裏面を示す平面図である。

【図7】実施の形態４に係る半導体装置の製造工程を示す断面図である。

【図8】実施の形態４に係る半導体装置の製造工程を示す断面図である。

【発明を実施するための形態】

【0010】

実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

【0011】

実施の形態１．
図１は、実施の形態１に係る半導体装置の製造工程を示す断面図である。図２は、実施の形態１に係る半導体装置の内部を示す平面図である。本実施の形態に係る半導体装置は高周波ＦＥＴ用パッケージである。

【0012】

パッケージ１は、ベース板２と、ベース板２の主面の外周部に接合されたセラミック端子３及びフレーム４とを有する。ベース板２の主面に電子部品５がはんだ６により実装されている。電子部品５は、信号を増幅する高周波増幅器等の半導体チップ７と、高周波増幅器の整合回路がプリントされた基板８とを有する。半導体チップ７と基板８はワイヤ９により接続されている。基板８はセラミック端子３のリード１０にワイヤ１１により接続されている。

【0013】

はんだ１２が、ベース板２の主面の電子部品５が実装されていない領域に塗布され、パッケージ１の内部で露出している。キャップ１３の裏面がフレーム４の上面にはんだ１４により接合されて電子部品５を封止する。はんだ１２は、はんだ６，１４よりも融点が低い。例えば、はんだ６，１４は金錫はんだ、はんだ１２は錫銀銅はんだである。

【0014】

封止工程において、キャップ１３に対してパッケージ１を下にした状態でパッケージ１をヒートステーション１５に載せて加熱する。これにより、はんだ６を溶融させることなく、はんだ１２を溶融させる。キャップ１３をフレーム４に接合する際に、はんだ１４をなじませるため、キャップ１３をフレーム４の上面でスクライブする。この時、はんだ１４から発生したはんだ屑１６がパッケージ１の内部でベース板２の主面に落下し、製品の特性と信頼性に影響を及ぼす可能性のある導電性異物となる。ところが、溶融したはんだ１２がはんだ屑１６を固着するため、はんだ屑１６を動かなくすることができる。従って、高周波回路の配線間の短絡で発生する製品特性の劣化又は半導体チップの焼損を防いで不良の発生を抑制することができる。また、半導体装置を高加速度環境で振動させてパッケージ内部の導電性異物を検出するＰＩＮＤ試験を実施した場合にも不良の発生を抑制することができる。

【0015】

なお、封止後でも、はんだ６を溶融させることなくはんだ１２を溶融させる温度にパッケージ１を昇温することにより、封止時に捉えきれずに残存するはんだ屑１６を固着することができる。これにより、ＰＩＮＤ試験で異物が検出された場合でも、検出された導電性異物を動かなくすることができる。

【0016】

実施の形態２．
図３は、実施の形態２に係る半導体装置の製造工程を示す断面図である。図４は、実施の形態２に係るキャップの裏面を示す平面図である。本実施の形態では、キャップ１３の裏面の全面にはんだ１４を塗布する。はんだ１４は例えば金錫はんだである。

【0017】

封止工程において、裏面を上にした状態でキャップ１３をヒートステーション１５に載せて加熱してはんだ１４を溶融させ、キャップ１３の裏面にフレーム４をはんだ１４により接合して電子部品５を封止する。はんだ１４は、パッケージ１の内部で露出し、電子部品５の実装時にはんだ６から発生したはんだ屑１６と、封止時にはんだ１４から発生したはんだ屑１７とを固着する。これにより、はんだ屑１６，１７を動かなくすることができるため、実施の形態１よりも不良の発生を抑制することができる。その他の構成及び効果は実施の形態１と同様である。

【0018】

実施の形態３．
図５は、実施の形態３に係る半導体装置の製造工程を示す断面図である。図６は、実施の形態３に係るキャップの裏面を示す平面図である。本実施の形態では、キャップ１３の裏面の外周部にはんだ１４を塗布し、裏面の中央部にはんだ１４よりも融点の低いはんだ１８を塗布する。例えば、はんだ１４は金錫はんだであり、はんだ１８は錫銀銅はんだである。

【0019】

実施の形態２と同様に、封止工程において溶融したはんだ１４，１８によりはんだ屑１６，１７を固着することができる。さらに、封止工程の後であっても、パッケージ１に対してキャップ１３を下にした状態でキャップ１３をヒートステーション１５に載せて加熱して、はんだ６とはんだ１４を溶融させることなく、はんだ１８を溶融させる。これにより、封止時に捉えきれずに残存するはんだ屑１６，１７を封止後に固着することができる。従って、実施の形態２よりも不良の発生を抑制することができる。その他の構成及び効果は実施の形態２と同様である。

【0020】

実施の形態４．
図７及び図８は、実施の形態４に係る半導体装置の製造工程を示す断面図である。半導体チップ７及び基板８がプレート１９にはんだ２０により実装されている。プレート１９は例えばベース板２と同一素材である。図７に示すように、このプレート１９をはんだ６によりベース板２の主面に接合する。そして、図８に示すようにキャップ１３で封止する。プレート１９を用いることで、半導体チップ７及び基板８で構成する高周波回路をベース板２の主面より高くする。

【0021】

半導体チップ７及び基板８のプレート１９へのはんだ付けをパッケージ外で行うことができる。このため、はんだ付けの際に発生するはんだ屑をパッケージ外で除去できる。また、プレート１９は半導体チップ７及び基板８に比べてサイズが大きいため、ベース板２へのプレート１９の実装は容易である。

【0022】

また、プレート１９をベース板２に実装する前に高周波回路の特性を確認できる。このため、仮に半導体チップ７の実力不足が発生した場合にプレート１９の状態で廃棄できる。高価な高周波ＦＥＴ用パッケージに組み込んだ製品を廃棄するのに比べて、廃棄によるロスを抑えることができる。

【0023】

なお、プレート１９はベース板２と異なる材質でもよいが、線膨張係数が近い材質を選ぶことが好ましい。これにより、はんだ付け時の温度上昇で発生するベース板２とプレート１９との間の線膨張係数差を無くし、はんだ６の破壊を回避することができる。その他の構成及び効果は実施の形態１と同様である。また、実施の形態４の構成を実施の形態２又は３に組み合わせてもよい。

【符号の説明】

【0024】

１ パッケージ、２ ベース板、４ フレーム、５ 電子部品、６，１２，１４，１８，２０ はんだ、７ 半導体チップ、１３ キャップ、１５ ヒートステーション、１６，１７ はんだ屑

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】