知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6984788
(24)【登録日】2021年11月29日
(45)【発行日】2021年12月22日
(54)【発明の名称】回路素子
(51)【国際特許分類】
H03H 7/075 20060101AFI20211213BHJP
H03H 7/18 20060101ALI20211213BHJP
H01F 17/00 20060101ALI20211213BHJP
H01F 27/00 20060101ALI20211213BHJP
【ＦＩ】
H03H7/075 A
H03H7/075 Z
H03H7/18 E
H01F17/00 D
H01F27/00 S
【請求項の数】13
【全頁数】24
(21)【出願番号】特願2021-518820(P2021-518820)
(86)(22)【出願日】2020年3月25日
(86)【国際出願番号】JP2020013265
(87)【国際公開番号】WO2020246118
(87)【国際公開日】20201210
【審査請求日】2021年4月5日
(31)【優先権主張番号】特願2019-104700(P2019-104700)
(32)【優先日】2019年6月4日
(33)【優先権主張国】JP
【早期審査対象出願】
(73)【特許権者】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110000970
【氏名又は名称】特許業務法人 楓国際特許事務所
(72)【発明者】
【氏名】小林 英晃
(72)【発明者】
【氏名】三川 賢太郎
【審査官】
橋本 和志
(56)【参考文献】
【文献】
特開２０１０−１４１１２８（ＪＰ，Ａ）
【文献】
特開２０１４−０５３７６５（ＪＰ，Ａ）
【文献】
特開２０００−１３４００１（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０３Ｈ ７／０７５
Ｈ０３Ｈ ７／１８
Ｈ０１Ｆ １７／００
Ｈ０１Ｆ ２７／００
(57)【特許請求の範囲】
【請求項1】
絶縁基材の積層体、当該積層体の内部に設けられた第１コイル導体、前記積層体の外面に設けられた、第１外部電極及び第２外部電極を備え、
前記第１コイル導体は前記絶縁基材の積層方向に巻回軸を有し、
前記第１コイル導体は、前記第１外部電極又は前記第２外部電極に接続され、
前記第２外部電極は前記積層体の側面に沿って形成され、
前記第２外部電極は、前記絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を有し、前記第２部分の前記幅は前記第１部分の前記幅よりも広く、
前記第２部分は、前記第１コイル導体に対向し、前記第２部分と前記第１コイル導体との近接により、前記第２外部電極と前記第１コイル導体との間に付加キャパシタンスが構成される、
回路素子。
前記第１コイル導体は前記絶縁基材の積層方向に巻回軸を有し、
前記第１コイル導体は、前記第１外部電極又は前記第２外部電極に接続され、
前記第２外部電極は前記積層体の側面に沿って形成され、
前記第２外部電極は、前記絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を有し、前記第２部分の前記幅は前記第１部分の前記幅よりも広く、
前記第２部分は、前記第１コイル導体に対向し、前記第２部分と前記第１コイル導体との近接により、前記第２外部電極と前記第１コイル導体との間に付加キャパシタンスが構成される、
回路素子。
【請求項2】
前記積層体の外面に設けられたグランド電極、及び前記積層体の内部に設けられた第２コイル導体を備え、
前記第１コイル導体により構成される第１コイルの第１端は前記第１外部電極に接続され、前記第１コイルの第２端は前記グランド電極に接続され、
前記第２コイル導体により構成される第２コイルの第１端は前記第２外部電極に接続され、前記第２コイルの第２端は前記グランド電極に接続される、
請求項１に記載の回路素子。
前記第１コイル導体により構成される第１コイルの第１端は前記第１外部電極に接続され、前記第１コイルの第２端は前記グランド電極に接続され、
前記第２コイル導体により構成される第２コイルの第１端は前記第２外部電極に接続され、前記第２コイルの第２端は前記グランド電極に接続される、
請求項１に記載の回路素子。
【請求項3】
前記積層体の内部に設けられ、互いに対向する第１キャパシタ電極及び第２キャパシタ電極を備え、
前記第１キャパシタ電極は前記第１外部電極に接続され、前記第２キャパシタ電極は前記第２外部電極に接続される、
請求項２に記載の回路素子。
前記第１キャパシタ電極は前記第１外部電極に接続され、前記第２キャパシタ電極は前記第２外部電極に接続される、
請求項２に記載の回路素子。
【請求項4】
前記第１コイル導体の少なくとも一部と前記第２部分とは前記積層体における前記絶縁基材の積層方向の同じ高さに位置する、
請求項１から３のいずれかに記載の回路素子。
請求項１から３のいずれかに記載の回路素子。
【請求項5】
前記第２部分は前記積層体における前記絶縁基材の積層方向の高さの１／２以内の範囲に設けられている、
請求項４に記載の回路素子。
請求項４に記載の回路素子。
【請求項6】
絶縁基材の積層体、当該積層体の内部に設けられた、互いに対向する第３キャパシタ電極及び第４キャパシタ電極、前記積層体の外面に設けられた、第１外部電極及び第２外部電極を備え、
前記第３キャパシタ電極又は前記第４キャパシタ電極は、前記第１外部電極又は前記第２外部電極に接続され、
前記第２外部電極は前記積層体の側面に沿って形成され、
前記第２外部電極は、前記絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を有し、前記第２部分の前記幅は前記第１部分の前記幅よりも広く、
前記第２部分は、前記第３キャパシタ電極に対向し、前記第２部分と前記第３キャパシタ電極との近接により、前記第２外部電極と前記第３キャパシタ電極との間に付加キャパシタンスが構成される、
回路素子。
前記第３キャパシタ電極又は前記第４キャパシタ電極は、前記第１外部電極又は前記第２外部電極に接続され、
前記第２外部電極は前記積層体の側面に沿って形成され、
前記第２外部電極は、前記絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を有し、前記第２部分の前記幅は前記第１部分の前記幅よりも広く、
前記第２部分は、前記第３キャパシタ電極に対向し、前記第２部分と前記第３キャパシタ電極との近接により、前記第２外部電極と前記第３キャパシタ電極との間に付加キャパシタンスが構成される、
回路素子。
【請求項7】
前記第３キャパシタ電極の少なくとも一部と前記第２部分とは前記積層体における前記絶縁基材の積層方向の同じ高さに位置する、
請求項６に記載の回路素子。
請求項６に記載の回路素子。
【請求項8】
前記積層体の外面に設けられたグランド電極を備え、
前記積層体の内部に設けられ、前記第１外部電極と前記第２外部電極との間に直列接続された第３コイル導体及び第４コイル導体を備え、
前記積層体の内部に設けられ、前記第３コイル導体により構成される第３コイルと前記第４コイル導体により構成される第４コイルとの接続部に導通する第５キャパシタ電極と、当該第５キャパシタ電極に対向し前記グランド電極に導通する第６キャパシタ電極とを備える、
請求項６又は７に記載の回路素子。
前記積層体の内部に設けられ、前記第１外部電極と前記第２外部電極との間に直列接続された第３コイル導体及び第４コイル導体を備え、
前記積層体の内部に設けられ、前記第３コイル導体により構成される第３コイルと前記第４コイル導体により構成される第４コイルとの接続部に導通する第５キャパシタ電極と、当該第５キャパシタ電極に対向し前記グランド電極に導通する第６キャパシタ電極とを備える、
請求項６又は７に記載の回路素子。
【請求項9】
絶縁基材の積層体、当該積層体の外面に設けられた、第１外部電極、第２外部電極及びグランド電極、前記積層体の内部に設けられた互いに対向する第７キャパシタ電極及び第８キャパシタ電極、前記積層体の内部に設けられた第３コイル導体及び第４コイル導体を備え、
前記第３コイル導体により構成される第３コイルと、前記第４コイル導体により構成される第４コイルとは前記第１外部電極と前記第２外部電極との間に直列接続され、
前記第８キャパシタ電極は前記グランド電極に接続され、前記第７キャパシタ電極は前記第１外部電極に接続され、
前記グランド電極は前記積層体の側面に沿って形成され、
前記グランド電極は、前記絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を有し、前記第２部分の前記幅は前記第１部分の前記幅よりも広く、
前記第２部分は、前記第７キャパシタ電極に対向し、前記第２部分と前記第７キャパシタ電極との近接により、前記第７キャパシタ電極と前記グランド電極との間に付加キャパシタンスが構成される、
回路素子。
前記第３コイル導体により構成される第３コイルと、前記第４コイル導体により構成される第４コイルとは前記第１外部電極と前記第２外部電極との間に直列接続され、
前記第８キャパシタ電極は前記グランド電極に接続され、前記第７キャパシタ電極は前記第１外部電極に接続され、
前記グランド電極は前記積層体の側面に沿って形成され、
前記グランド電極は、前記絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を有し、前記第２部分の前記幅は前記第１部分の前記幅よりも広く、
前記第２部分は、前記第７キャパシタ電極に対向し、前記第２部分と前記第７キャパシタ電極との近接により、前記第７キャパシタ電極と前記グランド電極との間に付加キャパシタンスが構成される、
回路素子。
【請求項10】
前記第７キャパシタ電極の少なくとも一部と前記第２部分とは前記積層体における前記絶縁基材の積層方向の同じ高さに位置する、
請求項９に記載の回路素子。
請求項９に記載の回路素子。
【請求項11】
実装先である回路基板への前記積層体の実装面からの高さが低い位置に前記第１部分、前記高さが高い位置に前記第２部分がそれぞれ形成されている、
請求項４、請求項５、請求項７、又は請求項１０に記載の回路素子。
請求項４、請求項５、請求項７、又は請求項１０に記載の回路素子。
【請求項12】
前記第２部分は前記第１部分の両側部より前記層方向に突出している、
請求項１１に記載の回路素子。
請求項１１に記載の回路素子。
【請求項13】
前記積層体は直方体形状であり、
前記第２外部電極は、前記積層体の外面のうち、前記積層体を挟む位置に形成されている電極とは、前記積層体の中心に対して非対称形である、
請求項１から１２のいずれかに記載の回路素子。
前記第２外部電極は、前記積層体の外面のうち、前記積層体を挟む位置に形成されている電極とは、前記積層体の中心に対して非対称形である、
請求項１から１２のいずれかに記載の回路素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁体層の積層体内にコイル導体を備える回路素子、または積層体内にキャパシタ電極を備える回路素子に関する。【背景技術】
【0002】
高周波回路の高密度化のために、ＬＣ複合部品でフィルタを構成することが有効である。例えば特許文献１には、絶縁体層が積層されてなる積層体にインダクタ及びキャパシタが形成されることによって構成され、フィルタとして用いられる回路素子が示されている。【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３−２１４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えばＬＣローパスフィルタを上記ＬＣ複合部品で構成する場合に、遮断周波数が低くなる程、上記インダクタのインダクタンスまたは上記キャパシタのキャパシタンスは大きくなる。そのため、絶縁基材の必要な層数が増して、低背化できず、高周波回路を高密度化できない、という問題が生じる。【0005】
また、相対的に微小なキャパシタンスを有するキャパシタを設ける場合でも、そのために絶縁基材の層数が増加したり、キャパシタ電極を形成する領域の確保が必要になったりして、高周波回路を高密度化できない、という問題が生じる。【0006】
そこで、本発明の目的は、高周波回路の高密度化に適する小型の回路素子を提供することにある。【課題を解決するための手段】
【0007】
本開示の一例としての回路素子は、絶縁基材の積層体、当該積層体の内部に設けられた第１コイル導体、前記積層体の外面に設けられた、第１外部電極及び第２外部電極を備え、
前記第１コイル導体は前記絶縁基材の積層方向に巻回軸を有し、
前記第１コイル導体は、前記第１外部電極又は前記第２外部電極に接続され、
前記第２外部電極は前記積層体の側面に沿って形成され、
前記第２外部電極と前記第１コイル導体との近接により、前記第２外部電極と前記第１コイル導体との間に付加キャパシタンスが構成され、
前記第２外部電極は、前記絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を有し、前記第２部分の前記幅は前記第１部分の前記幅よりも広い。
【0008】
また、本開示の一例としての回路素子は、絶縁基材の積層体、当該積層体の内部に設けられた、互いに対向する第３キャパシタ電極及び第４キャパシタ電極、前記積層体の外面に設けられた、第１外部電極、第２外部電極及びグランド電極を備え、
前記第３キャパシタ電極又は前記第４キャパシタ電極は、前記第１外部電極、前記第２外部電極又は前記グランド電極に接続され、
前記第２外部電極は前記積層体の側面に沿って形成され、
前記第２外部電極と前記第３キャパシタ電極との近接により、前記第２外部電極と前記第３キャパシタ電極との間に付加キャパシタンスが構成される。
【0009】
また、本開示の一例としての回路素子は、絶縁基材の積層体、当該積層体の外面に設けられた、第１外部電極、第２外部電極及びグランド電極、前記積層体の内部に設けられた互いに対向する第７キャパシタ電極及び第８キャパシタ電極、前記積層体の内部に設けられた第３コイル導体及び第４コイル導体を備え、
前記第３コイル導体により構成される第３コイルと、前記第４コイル導体により構成される第４コイルとは前記第１外部電極と前記第２外部電極との間に直列接続され、
前記第８キャパシタ電極は前記グランド電極に接続され、前記第７キャパシタ電極は前記第１外部電極に接続され、
前記グランド電極は前記積層体の側面に沿って形成され、
前記グランド電極と前記第７キャパシタ電極との近接により、前記第７キャパシタ電極と前記グランド電極との間に付加キャパシタンスが構成され、
前記グランド電極は、前記絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を有し、前記第２部分の前記幅は前記第１部分の前記幅よりも広い。
【発明の効果】
【0010】
本発明によれば、絶縁基材の層数を増すことなく、また、キャパシタ電極形成用領域を絶縁基材に確保することなく、付加キャパシタンスを形成して所望のキャパシタンス容量に調整することができるため、高周波回路の高密度化に適する小型の回路素子が得られる。【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上、複数の実施形態に分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。【0013】
《第１の実施形態》図１は第１の実施形態に係る回路素子１０１Ａの斜視図である。この回路素子１０１Ａは、複数の絶縁基材が積層された、直方体形状の積層体１を備える。積層体１の外面には第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１が形成されている。なお、この例では空き端子電極ＮＣを備える。この空き端子電極ＮＣは、後に示す第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４などの積層体１内の各回路要素に直接接続されず、主に表面実装用の電極として設けられる端子電極である。図１においては、積層体１の各辺に平行な軸をＸ，Ｙ，Ｚ軸として座標軸を表している。
【0014】
第２外部電極ＥＥ２は、絶縁基材の層方向の幅（Ｘ−Ｙ面に沿った方向の幅）（図１に示す例ではＸ軸に対する平行方向の幅）が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有する。この第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の幅よりも広い。第２部分ＳＰは後に示す第１コイル導体の一部の側部と対向する。【0015】
図２は、Ｙ−Ｚ面に平行で、且つ回路素子１０１Ａの中央を通る面での断面図である。ただし、Ｙ軸方向に比べてＺ軸方向（積層方向）の拡大率を高めて図示している。積層体の内部には第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４及び第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４が形成されている。また、積層体１の内部には第１キャパシタ電極Ｃ１１，Ｃ１２及び第２キャパシタ電極Ｃ２１，Ｃ２２が形成されている。【0016】
図３は回路素子１０１Ａの各絶縁基材に形成されている導体パターンを示す分解平面図である。絶縁基材Ｓ１は最上層の絶縁基材であり、絶縁基材Ｓ１７は最下層の絶縁基材である。絶縁基材Ｓ２〜Ｓ１６はその間にある絶縁基材である。絶縁基材Ｓ１の上面及び絶縁基材Ｓ１７の下面には、第１外部電極ＥＥ１、第２外部電極ＥＥ２、グランド電極ＥＧ１及び空き端子電極ＮＣのそれぞれの一部が形成されている。図１に表れているように、積層体１の四側面にも第１外部電極ＥＥ１、第２外部電極ＥＥ２、グランド電極ＥＧ１及び空き端子電極ＮＣのそれぞれの一部が形成されている。【0017】
絶縁基材Ｓ３，Ｓ４，Ｓ５，Ｓ６には第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４がそれぞれ形成されている。また、絶縁基材Ｓ７，Ｓ８，Ｓ９，Ｓ１０には第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４がそれぞれ形成されている。図３において破線はビア導体による接続位置を示している。なお、回路用の導体パターンが形成されていない絶縁基材Ｓ１１，Ｓ１６はそれぞれ複数層存在するが、図３においてはそれぞれ１枚だけ表している。【0018】
第１コイル導体Ｌ１１の第１端は第１外部電極ＥＥ１に接続されている。絶縁基材Ｓ３には、第１コイル導体Ｌ１１の第２端と第１コイル導体Ｌ１２の第１端とを接続するビア導体が形成されている。絶縁基材Ｓ４には、第１コイル導体Ｌ１２の第２端と第１コイル導体Ｌ１３の第１端とを接続するビア導体が形成されている。また、絶縁基材Ｓ５には、第１コイル導体Ｌ１３の第２端と第１コイル導体Ｌ１４の第１端とを接続するビア導体が形成されている。第１コイル導体Ｌ１４の第２端はグランド電極ＥＧ１に接続されている。上記第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４及びビア導体によって第１コイルＬ１が構成されている。【0019】
第２コイル導体Ｌ２１の第１端はグランド電極ＥＧ１に接続されている。絶縁基材Ｓ７には、第２コイル導体Ｌ２１の第２端と第２コイル導体Ｌ２２の第１端とを接続するビア導体が形成されている。絶縁基材Ｓ８には、第２コイル導体Ｌ２２の第２端と第２コイル導体Ｌ２３の第１端とを接続するビア導体が形成されている。また、絶縁基材Ｓ９には、第２コイル導体Ｌ２３の第２端と第２コイル導体Ｌ２４の第１端とを接続するビア導体が形成されている。第２コイル導体Ｌ２４の第２端は第２外部電極ＥＥ２に接続されている。上記第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４及びビア導体によって第２コイルＬ２が構成されている。【0020】
絶縁基材Ｓ１２，Ｓ１４には、第２キャパシタ電極Ｃ２１，Ｃ２２がそれぞれ形成されている。また、絶縁基材Ｓ１３，Ｓ１５には、第１キャパシタ電極Ｃ１１，Ｃ１２がそれぞれ形成されている。上記第１キャパシタ電極Ｃ１１，Ｃ１２と第２キャパシタ電極Ｃ２１，Ｃ２２とによってキャパシタが構成されている。【0021】
絶縁基材Ｓ３には、図１に示した第２部分ＳＰに導通する拡幅電極ＥＥ２Ｐが形成されている。拡幅電極ＥＥ２ＰのＸ軸に対する平行方向の幅は第２部分ＳＰの幅と同じである。このように、拡幅電極ＥＥ２Ｐ及び第２部分ＳＰと、第１コイル導体（特に第１コイル導体Ｌ１１，Ｌ１２等）と、は広い幅で対向するので、その間に所定の容量の付加キャパシタンスが形成される。図２において、この付加キャパシタンスＣａを破線で表している。【0022】
このようにして形成された付加キャパシタンスが、図４に示すポートＰ１とポートＰ２との間に形成されるキャパシタＣの容量を所定の付加キャパシタンスＣａだけ増大させる。このことで、ポートＰ１とポートＰ２との間に所望キャパシタンスのキャパシタを設けることができる。【0023】
なお、複数層に亘って形成されている第１コイル導体Ｌ１１〜Ｌ１４のうち、第２部分ＳＰは積層体における絶縁基材の積層方向の高さの１／２以内の範囲に設けられていることが好ましい。このように幅広の第２部分ＳＰの領域を制限することで、対向するコイル導体との間に生じる不要なキャパシタンスが抑制され、意図しない部位にキャパシタが形成されるようなことを抑止できる。例えば、図２において、第１コイル導体Ｌ１１〜Ｌ１４のうちのグランド電極寄りのコイル導体Ｌ１３，Ｌ１４と第２外部電極ＥＥ２との間に不要な付加キャパシタンスＣａが生じることがない。【0024】
図４は回路素子１０１Ａの回路図である。回路素子１０１Ａは、上記第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４によって構成される第１コイルＬ１、上記第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４によって構成される第２コイルＬ２、上記第１キャパシタ電極Ｃ１１，Ｃ１２と第２キャパシタ電極Ｃ２１，Ｃ２２とによって構成されるキャパシタＣを備える。ポートＰ１は上記第１外部電極ＥＥ１に相当し、ポートＰ２は上記第２外部電極ＥＥ２に相当する。また、グランドＧＮＤは上記グランド電極ＥＧ１に相当する。【0025】
第１コイルＬ１の第１端は第１ポートＰ１に接続され、第２端はグランドＧＮＤに接続される。第２コイルＬ２の第１端は第２ポートＰ２に接続され、第２端はグランドＧＮＤに接続される。キャパシタＣは第１ポートＰ１と第２ポートＰ２との間に接続される。【0026】
Ｚ軸に平行方向に視て、上記第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４のコイル開口と上記第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４のコイル開口とは重なるので（巻回軸が揃っているので）、第１コイルＬ１と第２コイルＬ２とは磁界結合する。【0027】
上記付加キャパシタンスＣａは第２ポートＰ２と第１コイルＬ１との間に生じる。本実施形態では、図２に表れているように、第１コイルＬ１のうち第２外部電極ＥＥ２との接続位置に近い位置にある第１コイル導体Ｌ１１，Ｌ１２と拡幅電極ＥＥ２Ｐとの間に付加キャパシタンスＣａが生じる。そのため、この付加キャパシタンスＣａはキャパシタＣに並列接続されることになり、キャパシタＣのキャパシタンスが付加キャパシタンスＣａ分だけ増加することになる。【0028】
図５は回路素子１０１Ａの移相量の周波数特性を示す図である。図４に示した回路は、Ｌ−Ｃ−Ｌのπ型回路の移相器として作用する。図５において横軸は周波数、縦軸は移相量であり、特性曲線ＣＣ１は本実施形態の回路素子１０１Ａの特性、特性曲線ＣＣ０は付加キャパシタンスＣａが無い、比較例としての回路素子の特性である。比較例では、２．４ＧＨｚで必要な９０°の移相量が得られないが、本実施形態の回路素子１０１Ａによれば、２．４ＧＨｚで移相量９０°の特性が得られる。【0029】
図６は通信端末装置内における移相器としての回路素子１０１Ａの使用形態を示す回路図である。この例では、２つの入出力端子Ｐｏ１，Ｐｏ２と、２つの入出力端子Ｐｏ１，Ｐｏ２間をつなぐ信号線路と、この信号線路とグランドとの間のシャント接続経路に、回路素子１０１Ａと、ＬＣ並列共振回路との直列回路を備える。ＬＣ並列共振回路はインダクタＬ１０とキャパシタＣ１０との並列回路である。このＬＣ並列共振回路の共振周波数は２．４ＧＨｚである。【0030】
この例では、回路素子１０１Ａの移相量は２．４ＧＨｚのときに９０°となるように定めている。この回路素子１０１Ａと、共振周波数２．４ＧＨｚのＬＣ並列共振回路との直列回路を信号線路とグランドとの間にシャント接続することにより、信号線路からシャント接続経路をみたインピーダンスは、２．４ＧＨｚでショートにみえる。つまり、このシャント接続回路は２．４ＧＨｚのトラップフィルタとして作用する。【0031】
このようなトラップフィルタは、例えば、信号線路に接続された増幅器によって発生される２．４ＧＨｚのノイズ成分を選択的に抑制することができる。【0032】
このようなトラップフィルタとして利用する場合においても、図１に示すような外部電極を用いることで、第２ポートＰ２と第１コイルＬ１との間に付加キャパシタンスＣａを形成して、キャパシタＣのキャパシタンスを付加キャパシタンスＣａ分だけ増大させることができる。【0033】
図７は、図１に示した例とは異なる、第１の実施形態に係る回路素子１０１Ｂの斜視図である。この回路素子１０１Ｂは、複数の絶縁基材が積層された、直方体形状の積層体１を備える。積層体１の外面の側面の角部に第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0034】
第２外部電極ＥＥ２は、絶縁基材の層方向の幅（図７に示す例では、Ｘ軸に対する平行方向の幅及びＹ軸に対する平行方向の幅）が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有する。この第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の幅よりも広い。第２部分ＳＰは後に示す第１コイル導体の一部の角部と対向する。【0035】
図８は回路素子１０１Ｂの各絶縁基材に形成されている導体パターンを示す分解平面図である。絶縁基材Ｓ１は最上層の絶縁基材であり、絶縁基材Ｓ１７は最下層の絶縁基材である。絶縁基材Ｓ２〜Ｓ１６はその間にある絶縁基材である。絶縁基材Ｓ１の上面及び絶縁基材Ｓ１７の下面には、第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。図７に表れているように、積層体１の側面にも第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0036】
絶縁基材Ｓ３には、図７に示した第２部分ＳＰに導通する拡幅電極ＥＥ２Ｐが形成されている。拡幅電極ＥＥ２ＰのＸ軸に対する平行方向の幅及びＹ軸に対する平行方向の幅は第２部分ＳＰのそれぞれの幅と同じである。このように、拡幅電極ＥＥ２Ｐ及び第２部分ＳＰと、第１コイル導体（特に第１コイル導体Ｌ１１，Ｌ１２等）と、は広い幅で対向するので、その間に所定の容量の付加キャパシタンスが形成される。【0037】
第１の実施形態では、拡幅電極ＥＥ２Ｐ及び第２部分ＳＰは、第１コイル導体Ｌ１１，Ｌ１２と対向する位置に形成されていて、キャパシタ電極Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２と対向する位置や、第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４と対向する位置には形成されていない。このことにより、不要な寄生容量が抑制される。【0038】
以上に示した例では、一つの外部電極に第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを設けたが、複数の外部電極について、絶縁基材の層方向の幅が互いに異なる第１部分及び第２部分を形成することで付加キャパシタンスを形成してもよい。また、外部電極の外形線は、図１、図７に示した直交３軸の座標におけるＸ，Ｙ，Ｚの軸に平行な線で構成されるものに限らない。例えば、上記外形線に、上記３軸から傾斜する部分を有していてもよい。また、丸みや曲線を有していてもよい。外部電極の形状については種々のバリエーションが考えられる。これらのことは第１実施形態に限らず、以降に示す他の実施形態についても同様である。【0039】
《第２の実施形態》第２の実施形態では、ＬＣフィルタとして用いられる回路素子の例について示す。
【0040】
図９は第２の実施形態に係る回路素子１０２Ａの斜視図である。この回路素子１０２Ａは、複数の絶縁基材が積層された、直方体形状の積層体１を備える。積層体１の外面には第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0041】
第２外部電極ＥＥ２は、絶縁基材の層方向の幅（図９に示す例ではＹ軸に対する平行方向の幅）が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有する。この第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の幅よりも広い。第２部分ＳＰは後に示すキャパシタ電極の一部の側部と対向する。【0042】
図１０は、Ｘ−Ｚ面に平行で、且つ回路素子１０２Ａの中央を通る面での断面図である。積層体の内部には、キャパシタ電極ＣＡ３１，ＣＡ４０，ＣＡ３２、及びキャパシタ電極ＣＢ６１，ＣＢ５０，ＣＢ６２が形成されている。また、積層体１の内部には、第３コイル導体Ｌ３１，Ｌ３２，Ｌ３３、及び第４コイル導体Ｌ４１，Ｌ４２，Ｌ４３が形成されている。【0043】
図１１は回路素子１０２Ａの各絶縁基材に形成されている導体パターンを示す分解平面図である。絶縁基材Ｓ１は最上層の絶縁基材であり、絶縁基材Ｓ１３は最下層の絶縁基材である。絶縁基材Ｓ２〜Ｓ１２はその間にある絶縁基材である。絶縁基材Ｓ１の上面及び絶縁基材Ｓ１３の下面には、第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。図９に表れているように、積層体１の四側面にも第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0044】
絶縁基材Ｓ３，Ｓ５には第３キャパシタ電極ＣＡ３１，ＣＡ３２がそれぞれ形成されていて、絶縁基材Ｓ４には第４キャパシタ電極ＣＡ４０が形成されている。また、絶縁基材Ｓ９，Ｓ１１には第６キャパシタ電極ＣＢ６１，ＣＢ６２が形成されていて、絶縁基材Ｓ１０には第５キャパシタ電極ＣＢ５０が成されている。第３キャパシタ電極ＣＡ３１，ＣＡ３２は第１外部電極ＥＥ１に接続されていて、第４キャパシタ電極ＣＡ４０は第２外部電極ＥＥ２に接続されている。【0045】
絶縁基材Ｓ６，Ｓ７，Ｓ８には第３コイル導体Ｌ３１，Ｌ３２，Ｌ３３がそれぞれ形成されている。また、同じく絶縁基材Ｓ６，Ｓ７，Ｓ８には第４コイル導体Ｌ４１，Ｌ４２，Ｌ４３がそれぞれ形成されている。第３コイル導体Ｌ３１の第１端は、ビア導体及びビア導体形成位置の導体パターンを介してキャパシタ電極ＣＢ５０に接続されている。絶縁基材Ｓ６には、第３コイル導体Ｌ３１の第２端と第３コイル導体Ｌ３２の第１端とを接続するビア導体が形成されている。絶縁基材Ｓ７には、第３コイル導体Ｌ３２の第２端と第３コイル導体Ｌ３３の第１端とを接続するビア導体が形成されている。第３コイル導体Ｌ３３の第２端は第１外部電極ＥＥ１に接続されている。上記第３コイル導体Ｌ３１，Ｌ３２，Ｌ３３及びビア導体によって第３コイルＬ３が構成されている。同様に、上記第４コイル導体Ｌ４１，Ｌ４２，Ｌ４３及びビア導体によって第４コイルＬ４が構成されている。【0046】
絶縁基材Ｓ３，Ｓ５には、図９に示した第２部分ＳＰに導通する拡幅電極ＥＥ２Ｐが形成されている。拡幅電極ＥＥ２ＰのＹ軸に対する平行方向の幅は第２部分ＳＰの幅と同じである。このように、拡幅電極ＥＥ２Ｐ及び第２部分ＳＰと、第３キャパシタ電極ＣＡ３１，ＣＡ３２と、は広い幅で対向するので、その間に所定の容量の付加キャパシタンスが形成される。図１０において、この付加キャパシタンスＣａを破線で表している。【0047】
図１２は回路素子１０２Ａの回路図である。回路素子１０２Ａは、上記第３コイル導体Ｌ３１，Ｌ３２，Ｌ３３によって構成される第３コイルＬ３、上記第４コイル導体Ｌ４１，Ｌ４２，Ｌ４３によって構成される第４コイルＬ４を備える。また、回路素子１０２Ａは、上記第３キャパシタ電極ＣＡ３１，ＣＡ３２と第４キャパシタ電極ＣＡ４０とによって構成されるキャパシタＣＡ、上記第５キャパシタ電極ＣＢ５０と第６キャパシタ電極ＣＢ６１，ＣＢ６２とによって構成されるキャパシタＣＢを備える。ポートＰ１は上記第１外部電極ＥＥ１に相当し、ポートＰ２は上記第２外部電極ＥＥ２に相当する。また、グランドＧＮＤは上記グランド電極ＥＧ１，ＥＧ２に相当する。【0048】
上記付加キャパシタンスＣａは第２ポートＰ２と第３キャパシタ電極ＣＡ３１，ＣＡ３２との間に生じる。そのため、この付加キャパシタンスＣａはキャパシタＣＡに並列接続されることになり、キャパシタＣＡのキャパシタンスが付加キャパシタンスＣａ分だけ増加することになる。【0049】
図１３は回路素子１０２Ａの通過振幅の周波数特性を示す図である。図１２に示した回路は、ローパスフィルタとして作用する。図１３において横軸は周波数、縦軸は通過振幅であり、特性曲線ＣＣ１は本実施形態の回路素子１０２Ａの特性、特性曲線ＣＣ０は付加キャパシタンスＣａが無い、比較例としての回路素子の特性である。比較例では、１．７８ＧＨｚで必要な通過振幅が約−２０ｄＢであるが、本実施形態の回路素子１０２Ａによれば、１．７８ＧＨｚでの通過振幅は−３６ｄＢ以下である。【0050】
このように、第３コイルＬ３と第４コイルＬ４との直列回路に並列接続されるキャパシタＣＡのキャパシタンスを所定値に定めることによって、ＬＣ並列共振周波数を所定周波数に定めることができ、そのことによって、通過域から遮断域への減衰を急峻にできる。【0051】
図１４は、図９に示した例とは異なる、第２の実施形態に係る回路素子１０２Ｂの斜視図である。この回路素子１０２Ｂは、複数の絶縁基材が積層された、直方体形状の積層体１を備える。積層体１の外面の側面の角部に第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0052】
第２外部電極ＥＥ２は、絶縁基材の層方向の幅（図１４に示す例では、Ｘ軸に対する平行方向の幅）が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有する。この第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の幅よりも広い。第２部分ＳＰは後に示すキャパシタ電極の一部と対向する。【0053】
図１５は回路素子１０２Ｂの各絶縁基材に形成されている導体パターンを示す分解平面図である。絶縁基材Ｓ１は最上層の絶縁基材であり、絶縁基材Ｓ１３は最下層の絶縁基材である。絶縁基材Ｓ２〜Ｓ１２はその間にある絶縁基材である。絶縁基材Ｓ１の上面及び絶縁基材Ｓ１３の下面には、第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。図１４に表れているように、積層体１の側面にも第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0054】
絶縁基材Ｓ３には、図１４に示した第２部分ＳＰに導通する拡幅電極ＥＥ２Ｐが形成されている。拡幅電極ＥＥ２ＰのＸ軸に対する平行方向の幅は第２部分ＳＰの幅と同じである。このように、拡幅電極ＥＥ２Ｐ及び第２部分ＳＰと、第３キャパシタ電極ＣＡ３１，ＣＡ３２と、は広い幅で対向するので、その間に所定の容量の付加キャパシタンスが形成される。【0055】
第２の実施形態では、拡幅電極ＥＥ２Ｐ及び第２部分ＳＰはキャパシタ電極と対向する位置に形成されていて、第３コイル導体Ｌ３１，Ｌ３２，Ｌ３３及び第４コイル導体Ｌ４１，Ｌ４２，Ｌ４３と対向する位置には形成されていない。このことにより、不要な寄生容量が抑制される。【0056】
《第３の実施形態》第３の実施形態では、付加キャパシタンスがシャント接続されるＬＣフィルタの例について示す。
【0057】
図１６は第３の実施形態に係る回路素子１０３Ａの斜視図である。この回路素子１０３Ａは、複数の絶縁基材が積層された、直方体形状の積層体１を備える。積層体１の外面には第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0058】
グランド電極ＥＧ１は、絶縁基材の層方向の幅（図１６に示す例ではＸ軸に対する平行方向の幅）が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有する。この第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の幅よりも広い。第２部分ＳＰは後に示すキャパシタ電極の一部の側部と対向する。
【0059】
図１７は、Ｙ−Ｚ面に平行で、且つ回路素子１０３Ａの、後に示す第７キャパシタ電極ＣＢ７１を通る面（後に示す図１８中の一点鎖線）での断面図である。積層体の内部には、キャパシタ電極ＣＡ６１，ＣＡ５０，ＣＡ６２、及びキャパシタ電極ＣＢ８１，ＣＢ９０，ＣＢ８２が形成されている。【0060】
図１８は回路素子１０３Ａの各絶縁基材に形成されている導体パターンを示す分解平面図である。絶縁基材Ｓ１は最上層の絶縁基材であり、絶縁基材Ｓ１３は最下層の絶縁基材である。絶縁基材Ｓ２〜Ｓ１２はその間にある絶縁基材である。絶縁基材Ｓ１の上面及び絶縁基材Ｓ１３の下面には、第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。図１６に表れているように、積層体１の四側面にも第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0061】
絶縁基材Ｓ３，Ｓ５にはキャパシタ電極ＣＡ６１，ＣＡ６２がそれぞれ形成されていて、絶縁基材Ｓ４にはキャパシタ電極ＣＡ５０が形成されている。キャパシタ電極ＣＡ６１，ＣＡ６２は第２外部電極ＥＥ２に接続されていて、キャパシタ電極ＣＡ５０は第１外部電極ＥＥ１に接続されている。【0062】
また、絶縁基材Ｓ９，Ｓ１１にはキャパシタ電極ＣＢ８１，ＣＢ８２形成されていて、絶縁基材Ｓ１０にはキャパシタ電極ＣＢ９０，ＣＢ７１，ＣＢ７２が形成されている。キャパシタ電極ＣＢ８１，ＣＢ８２はいずれもグランド電極ＥＧ１，ＥＧ２に接続されている。【0063】
絶縁基材Ｓ６，Ｓ７，Ｓ８には第３コイル導体Ｌ３１，Ｌ３２，Ｌ３３がそれぞれ形成されている。また、同じく絶縁基材Ｓ６，Ｓ７，Ｓ８には第４コイル導体Ｌ４１，Ｌ４２，Ｌ４３がそれぞれ形成されている。第３コイル導体Ｌ３１の第１端は、ビア導体及びビア導体形成位置の導体パターンを介してキャパシタ電極ＣＢ９０に接続されている。絶縁基材Ｓ６には、第３コイル導体Ｌ３１の第２端と第３コイル導体Ｌ３２の第１端とを接続するビア導体が形成されている。絶縁基材Ｓ７には、第３コイル導体Ｌ３２の第２端と第３コイル導体Ｌ３３の第１端とを接続するビア導体が形成されている。第３コイル導体Ｌ３３の第２端は第１外部電極ＥＥ１に接続されている。上記第３コイル導体Ｌ３１，Ｌ３２，Ｌ３３及びビア導体によって第３コイルＬ３が構成されている。同様に、上記第４コイル導体Ｌ４１，Ｌ４２，Ｌ４３及びビア導体によって第４コイルＬ４が構成されている。【0064】
絶縁基材Ｓ１０には、図１６に示した第２部分ＳＰに導通する拡幅電極ＥＧ１Ｐが形成されている。拡幅電極ＥＧ１ＰのＸ軸に対する平行方向の幅は第２部分ＳＰの幅と同じである。このように、拡幅電極ＥＧ１Ｐ及び第２部分ＳＰと、キャパシタ電極ＣＢ７１，ＣＢ７２と、は広い幅で対向するので、その間に所定の容量の付加キャパシタンスが形成される。【0065】
図１９は回路素子１０３Ａの回路図である。回路素子１０３Ａは、上記第３コイル導体Ｌ３１，Ｌ３２，Ｌ３３によって構成される第３コイルＬ３、上記第４コイル導体Ｌ４１，Ｌ４２，Ｌ４３によって構成される第４コイルＬ４を備える。また、回路素子１０３Ａは、上記第８キャパシタ電極ＣＢ８１，ＣＢ８２とキャパシタ電極ＣＢ９０とによって構成されるキャパシタＣＢ０、第８キャパシタ電極ＣＢ８１，ＣＢ８２と第７キャパシタ電極ＣＢ７１，ＣＢ７２とによって構成されるキャパシタＣＢ１，ＣＢ２、上記第５キャパシタ電極ＣＡ５０と第６キャパシタ電極ＣＡ６１，ＣＡ６２とによって構成されるキャパシタＣＡを備える。ポートＰ１は上記第１外部電極ＥＥ１に相当し、ポートＰ２は上記第２外部電極ＥＥ２に相当する。また、グランドＧＮＤは上記グランド電極ＥＧ１，ＥＧ２に相当する。【0066】
上記付加キャパシタンスＣａ１は第１ポートＰ１とグランドとの間に生じ、付加キャパシタンスＣａ２は第２ポートＰ２とグランドとの間に生じる。そのため、この付加キャパシタンスＣａ１，Ｃａ２はキャパシタＣＢ１，ＣＢ２にそれぞれ並列接続されることになり、キャパシタＣＢ１，ＣＢ２のキャパシタンスが付加キャパシタンスＣａ１，Ｃａ２分だけそれぞれ増加することになる。【0067】
図２０は回路素子１０３Ａの通過振幅の周波数特性を示す図である。図１９に示した回路はローパスフィルタとして作用する。図２０において横軸は周波数、縦軸は通過振幅であり、特性曲線ＣＣ１は本実施形態の回路素子１０３Ａの特性、特性曲線ＣＣ０は付加キャパシタンスＣａ１，Ｃａ２が無い、比較例としての回路素子の特性である。比較例に比べて、本実施形態の回路素子１０３Ａでは、１．７８ＧＨｚ付近での通過振幅が低下している。【0068】
図２１は、図１６に示した例とは異なる、第３の実施形態に係る回路素子１０３Ｂの斜視図である。この回路素子１０３Ｂは、複数の絶縁基材が積層された、直方体形状の積層体１を備える。積層体１の外面の側面の角部に第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0069】
グランド電極ＥＧ１，ＥＧ２は、絶縁基材の層方向の幅（図２１に示す例では、Ｘ軸に対する平行方向の幅）が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有する。この第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の幅よりも広い。第２部分ＳＰは後に示すキャパシタ電極の一部と対向する。【0070】
図２２は回路素子１０３Ｂの各絶縁基材に形成されている導体パターンを示す分解平面図である。絶縁基材Ｓ１は最上層の絶縁基材であり、絶縁基材Ｓ１３は最下層の絶縁基材である。絶縁基材Ｓ２〜Ｓ１２はその間にある絶縁基材である。絶縁基材Ｓ１の上面及び絶縁基材Ｓ１３の下面には、第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。図２１に表れているように、積層体１の側面にも第１外部電極ＥＥ１、第２外部電極ＥＥ２、及びグランド電極ＥＧ１，ＥＧ２が形成されている。【0071】
絶縁基材Ｓ１０には、図２１に示した第２部分ＳＰに導通する拡幅電極ＥＧ１Ｐ，ＥＧ２Ｐが形成されている。各絶縁基材Ｓ１〜Ｓ１３に形成されているその他の導体パターンは図１８に示した例と基本的には同じである。【0072】
このように外部電極及びグランド電極が積層体１の外面の側面の角部に形成される構造においても同様に適用できる。【0073】
《第４の実施形態》第４の実施形態では、各導体パターン及び積層体の製造方法の例について示す。ここでは、絶縁基材にスクリーン印刷法によって導電ペースト及び絶縁ペーストの塗布を繰り返し、それら絶縁基材を積層することによって積層体を形成する。図２３は次に示す製造方向により製造された回路素子の概略断面図である。
【0074】
具体的には、回路素子は以下に示すようにして作られる。【0075】
（１）まず、絶縁ペーストのスクリーン印刷による塗布を繰り返すことで絶縁層を形成する。【0076】
（２）次に、感光性導電ペーストをスクリーン印刷により塗布し、紫外線を照射し、アルカリ溶液で現像することによって導電ペースト層のパターンを形成する。【0077】
（３）感光性絶縁ペースト層をスクリーン診察により塗布し、感光性絶縁層を形成し、紫外線を照射し、アルカリ溶液で現像する。これにより外部電極用の開口及びビアホールを形成する。【0078】
（４）外部電極導体層を外部電極用の開口内に形成し、ビア導体をビアホール内に形成し、導体パターンを面上に形成する。【0079】
上記（２）〜（４）の工程を繰り返すことでマザー積層体を得る。【0080】
上記工程の繰り返しによって、回路素子の各端子は、複数の積層された端子用導体パターンで構成されるため、全ての絶縁性基材が端子用導体パターンを備えることになる。【0081】
導体パターンの形成方法はこれに限らず、例えば、導体パターン形状に開口したスクリーン版による導体ペーストを印刷し積層する工法でもよい。また、外部電極の形成方法もこれに限らず、例えば、積層した素体に対する導体ペーストのディッピングやスパッタリング法によって、端子電極を形成してもよく、その表面にめっき加工を施してもよい。【0082】
《第５の実施形態》第５の実施形態では、これまでに示した例とは異なる、付加キャパシタンスの適用例について幾つかの例を示す。
【0083】
図２４は第５の実施形態に係る回路素子の回路図である。この回路素子は、第１コイル導体によって構成される第１コイルＬ１、第２コイル導体によって構成される第２コイルＬ２を備える。さらに、第２外部電極と第１コイル導体との間に生じる付加キャパシタンスＣａを備える。【0084】
付加キャパシタンスＣａは第２ポートＰ２と第１コイルＬ１との間に生じる。本実施形態では、図４に示したキャパシタＣを付加キャパシタンスＣａだけで賄う。また、この例では、第１コイルＬ１と第２コイルＬ２とは特に磁界結合はしない。【0086】
図２５（Ａ）に示す回路素子は、第１コイル導体によって構成される第１コイルＬ１、所定の導体パターンによって構成されるインピーダンス素子Ｚ１，Ｚ２を備える。ポートＰ１は第１外部電極に相当し、ポートＰ２は第２外部電極に相当する。また、グランドＧＮＤはグランド電極に相当する。この回路素子は、第２外部電極と第１コイル導体との間に生じる付加キャパシタンスＣａを備える。インピーダンス素子Ｚ１，Ｚ２はインダクタ、キャパシタ等である。【0087】
図２５（Ｂ）に示す回路素子は、図２５（Ａ）におけるインピーダンス素子Ｚ１がオープンの場合である。図２５（Ｃ）に示す回路素子は、図２５（Ａ）におけるインピーダンス素子Ｚ２がオープンの場合である。また、図２５（Ｄ）に示す回路素子は、図２５（Ａ）におけるインピーダンス素子Ｚ１，Ｚ２が共にオープンの場合である。【0088】
図２６（Ａ）、図２６（Ｂ）は、第５の実施形態に係る回路素子の他の回路図である。図２６（Ａ）、図２６（Ｂ）に示すいずれの回路素子も、第１コイル導体によって構成される第１コイルＬ１、所定の導体パターンによって構成されるインピーダンス素子Ｚ１，Ｚ２を備える。インピーダンス素子Ｚ１，Ｚ２はインダクタ、キャパシタ等である。【0089】
ポートＰ１は第１外部電極に相当し、ポートＰ２は第２外部電極に相当する。また、グランドＧＮＤはグランド電極に相当する。図２６（Ａ）、図２６（Ｂ）に示すいずれの回路素子も、第１コイルＬ１はポートＰ１−ポートＰ２間の信号ラインにシリーズに接続されている。そして、第２外部電極と第１コイル導体との間に生じる付加キャパシタンスＣａを備える。【0090】
このように、信号ラインにシリーズに接続される第１コイルに付加キャパシタンスが接続される回路にも適用できる。【0091】
図２７は第５の実施形態に係る回路素子の他の回路図である。この回路素子は、第１コイル導体によって構成される第１コイルＬ１、第２コイル導体によって構成される第２コイルＬ２、第１キャパシタ電極と第２キャパシタ電極とによって構成されるキャパシタＣを備える。ポートＰ１は第１外部電極に相当し、ポートＰ２は第２外部電極に相当する。また、グランドＧＮＤはグランド電極に相当する。付加キャパシタンスＣａ１は、第２外部端子と第１コイル導体との間に生じるキャパシタンスであり、付加キャパシタンスＣａ２は、上記第１キャパシタ電極と第２外部端子との間に生じるキャパシタンスである。【0093】
このように、複数の付加キャパシタンスを設けてもよい。【0094】
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。【0095】
例えば、以上に示した各実施形態では、キャパシタ用導体パターン、第１コイル用導体パターン及び第２コイル用導体パターンを備えて、移相器やフィルタとして作用する回路素子を示したが、ＬＣを含むインピーダンス整合回路等において、それらが単一の部品として構成される場合に、コイルとキャパシタとが単一の積層体内に形成されたＬＣ複合部品についても同様に適用できる。【0096】
また、以上に示した各実施形態では、積層体の外面にグランド電極が形成された回路素子について示したが、本発明は、積層体の外面にグランド電極が形成されない回路素子についても同様に適用できる。【0097】
《態様》以上に示した本発明の各実施形態により開示した代表的な態様を最後に列挙する。
【0098】
（１）絶縁基材の積層体１、当該積層体１の内部に設けられた第１コイル導体Ｌ１１〜Ｌ１４、積層体１の外面に設けられた、第１外部電極ＥＥ１及び第２外部電極ＥＥ２を備え、第１コイル導体Ｌ１１〜Ｌ１４は絶縁基材の積層方向に巻回軸を有し、第１コイル導体Ｌ１１〜Ｌ１４は、第１外部電極ＥＥ１又は第２外部電極ＥＥ２に接続され、第２外部電極ＥＥ２は積層体１の側面に沿って形成され、第２外部電極ＥＥ２と第１コイル導体Ｌ１１〜Ｌ１４との近接により、第２外部電極ＥＥ２と第１コイル導体Ｌ１１〜Ｌ１４との間に付加キャパシタンスＣａが構成される（第１の実施形態等）。【0099】
上記構成により、絶縁基材の層数を増すことなく、また、キャパシタ電極形成用領域を絶縁基材に確保することなく、付加キャパシタンスを形成することで所望のキャパシタンス容量に微調整することができるため、高周波回路の高密度化に適する小型の回路素子が得られる。【0100】
（２）積層体１の外面に設けられたグランド電極ＥＧ１、及び積層体１の内部に設けられた第２コイル導体Ｌ２１〜Ｌ２４を備え、第１コイル導体Ｌ１１〜Ｌ１４により構成される第１コイルＬ１の第１端は第１外部電極ＥＥ１に接続され、第１コイルＬ１の第２端はグランド電極ＥＧ１に接続され、第２コイル導体Ｌ２１〜Ｌ２４により構成される第２コイルＬ２の第１端は第２外部電極ＥＥ２に接続され、第２コイルＬ２の第２端はグランド電極ＥＧ１に接続される（第１の実施形態等）。この構成により、図４等に示したように、互いに磁界結合する二つのコイルを備える回路に適用できる。【0101】
（３）積層体１の内部に設けられ、互いに対向する第１キャパシタ電極Ｃ１１，Ｃ１２及び第２キャパシタ電極Ｃ２１，Ｃ２２を備え、第１キャパシタ電極Ｃ１１，Ｃ１２は第１外部電極ＥＥ１に接続され、第２キャパシタ電極Ｃ２１，Ｃ２２は第２外部電極ＥＥ２に接続される（第１の実施形態等）。この構成により、図４等に示したように、第１外部電極ＥＥ１と第２外部電極ＥＥ２との間に接続されるキャパシタのキャパシタンスを付加キャパシタンスによって増加させることができる。【0102】
（４）第２外部電極ＥＥ２は、絶縁基材の層方向の幅が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有し、第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の幅よりも広く、第１コイル導体Ｌ１１〜Ｌ１４の少なくとも一部と第２部分ＳＰとは積層体１における絶縁基材の積層方向の同じ高さに位置する（第１の実施形態等）。この構成により、第２外部電極ＥＥ２と第１コイル導体の所定の部位との間に付加キャパシタンスを容易に構成できる。【0103】
（５）第１コイル導体Ｌ１１〜Ｌ１４は複数層に亘って形成されていて、第２部分ＳＰは積層体１における絶縁基材の積層方向の高さの１／２以内の範囲に設けられている（第１の実施形態等）。この構成により、第２外部電極ＥＥ２と第１コイル導体との間に生じる不要なキャパシタンスを抑制できる。【0104】
（６）絶縁基材の積層体１、当該積層体１の内部に設けられた、互いに対向する第３キャパシタ電極ＣＡ３１，ＣＡ３２及び第４キャパシタ電極ＣＡ４０、積層体１の外面に設けられた、第１外部電極ＥＥ１及び第２外部電極ＥＥ２を備え、第３キャパシタ電極ＣＡ３１，ＣＡ３２又は第４キャパシタ電極ＣＡ４０は、第１外部電極ＥＥ１、第２外部電極ＥＥ２又はグランド電極ＥＧ１，ＥＧ２に接続され、第２外部電極ＥＥ２は積層体１の側面に沿って形成され、第２外部電極ＥＥ２と第３キャパシタ電極ＣＡ３１，ＣＡ３２との近接により、第２外部電極ＥＥ２と第３キャパシタ電極ＣＡ３１，ＣＡ３２との間に付加キャパシタンスＣａが構成され、第２外部電極ＥＥ２は、絶縁基材Ｓ１〜Ｓ１７の層方向の幅が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有し、第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の幅よりも広い（第２の実施形態等）。【0105】
上記構成により、絶縁基材の層数を増すことなく、また、キャパシタ電極形成用領域を絶縁基材に確保することなく、付加キャパシタンスを構成できるので、高周波回路の高密度化に適する小型の回路素子が得られる。【0106】
（７）第３キャパシタ電極ＣＡ３１，ＣＡ３２の少なくとも一部と第２部分ＳＰとは積層体１における絶縁基材の積層方向の同じ高さに位置する（第２の実施形態等）。この構成により、第２外部電極ＥＥ２と第３キャパシタ電極ＣＡ３１，ＣＡ３２の所定の部位との間に付加キャパシタンスが容易に構成できる。【0107】
（８）積層体１の内部に設けられ、第１外部電極ＥＥ１と第２外部電極ＥＥ２との間に直列接続された第３コイル導体Ｌ３１〜Ｌ３３及び第４コイル導体Ｌ４１〜Ｌ４３を備え、積層体１の内部に設けられ、第３コイル導体Ｌ３１〜Ｌ３３により構成される第３コイルＬ３と第４コイル導体Ｌ４１〜Ｌ４３により構成される第４コイルＬ４との接続部に導通する第５キャパシタ電極ＣＢ５０と、当該第５キャパシタ電極ＣＢ５０に対向しグランド電極に導通する第６キャパシタ電極ＣＢ６１，ＣＢ６２とを備える（第２の実施形態等）。この構成により、図１２に示したように、ＬＣローパスフィルタとして作用する回路素子が得られる。【0108】
（９）絶縁基材の積層体１、当該積層体１の外面に設けられた、第１外部電極ＥＥ１、第２外部電極ＥＥ２及びグランド電極ＥＧ１，ＥＧ２、積層体１の内部に設けられた互いに対向する第７キャパシタ電極ＣＢ７１及び第８キャパシタ電極ＣＢ８１，ＣＢ８２、積層体の１内部に設けられた第３コイル導体Ｌ３１〜Ｌ３３及び第４コイル導体Ｌ４１〜Ｌ４３を備え、第３コイル導体Ｌ３１〜Ｌ３３により構成される第３コイルＬ３と、第４コイル導体Ｌ４１〜Ｌ４３により構成される第４コイルＬ４とは第１外部電極ＥＥ１と第２外部電極ＥＥ２との間に直列接続され、第８キャパシタ電極ＣＢ８１，ＣＢ８２はグランド電極ＥＧ１，ＥＧ２に接続され、第７キャパシタ電極ＣＢ７１は第１外部電極ＥＥ１に接続され、グランド電極ＥＧ１は積層体１の側面に沿って形成され、グランド電極ＥＧ１と第７キャパシタ電極ＣＢ７１との近接により、第７キャパシタ電極ＣＢ７１とグランド電極ＥＧ１との間に付加キャパシタンスＣａ１が構成される。なお、第３の実施形態では、第７キャパシタ電極ＣＢ７２とグランド電極ＥＧ１との間にも付加キャパシタンスＣａ２が構成され、グランド電極ＥＧ１は、絶縁基材Ｓ１〜Ｓ１７の層方向の幅が互いに異なる第１部分ＦＰ１．ＦＰ２及び第２部分ＳＰを有し、第２部分ＳＰの幅は第１部分ＦＰ１．ＦＰ２の幅よりも広い（第３の実施形態等）。この構成により、ＬＣフィルタ回路の前段または後段にシャント接続のキャパシタを設けることができる。
【0109】
（１０）グランド電極ＥＧ１，ＥＧ２は、絶縁基材の層方向の幅が互いに異なる第１部分ＦＰ１，ＦＰ２及び第２部分ＳＰを有し、第２部分ＳＰの幅は第１部分ＦＰ１，ＦＰ２の前記幅よりも広く、第７キャパシタ電極ＣＢ７１（，ＣＢ７２）の少なくとも一部と第２部分ＳＰとは積層体１における絶縁基材の積層方向の同じ高さに位置する（第３の実施形態等）。この構成により、グランド電極ＥＧ１と第７キャパシタ電極ＣＢ７１（，ＣＢ７２）との間に付加キャパシタンスが容易に構成できる。【0110】
（１１）第１部分ＦＰ１は、実装先である回路基板への積層体の実装面からの高さが低い位置に形成されていて、第２部分ＳＰは、実装先である回路基板への積層体の実装面からの高さが高い位置に形成されている（第１、第２の実施形態等）。この構成により、この回路素子をリフローはんだ法などにより回路基板に実装する際、第２部分へのはんだの不要な付着（はんだフィレットの濡れ上がり）が抑制される。【0111】
（１２）第２部分ＳＰは第１部分ＦＰ１の両側部より絶縁基材の層方向に突出している。この構成により、第１部分ＦＰ１の片方の側部から層方向に突出する形状に比べて、突出部の突端と隣接電極との間隔が狭くなりすぎることがなく、不要な寄生容量やはんだブリッジが抑制される。【0112】
（１３）積層体１は直方体形状であり、第２外部電極ＥＥ２は、積層体１の外面のうち、積層体１を挟む位置に形成されている電極とは、積層体１の中心に対して非対称形である。この構成により、第２外部電極ＥＥ２が方向識別マークを兼ねることができ、専用の方向識別マークの形成が不要となって、低コスト化できる。【符号の説明】
【0113】
Ｃ，Ｃ１０…キャパシタＣ１１，Ｃ１２…第１キャパシタ電極
Ｃ２１，Ｃ２２…第２キャパシタ電極
ＣＡ…キャパシタ
Ｃａ，Ｃａ１，Ｃａ２…付加キャパシタンス
ＣＡ３１，ＣＡ３２…第３キャパシタ電極
ＣＡ４０…第４キャパシタ電極
ＣＡ５０…第５キャパシタ電極
ＣＡ６１，ＣＡ６２…第６キャパシタ電極
ＣＢ，ＣＢ０，ＣＢ１，ＣＢ２…キャパシタ
ＣＢ５０…第５キャパシタ電極
ＣＢ６１，ＣＢ６２…第６キャパシタ電極
ＣＢ７１，ＣＢ７２…第７キャパシタ電極
ＣＢ８１，ＣＢ８２…第８キャパシタ電極
ＣＢ９０…キャパシタ電極
ＥＥ１…第１外部電極
ＥＥ２…第２外部電極
ＥＥ２Ｐ…拡幅電極
ＥＧ１，ＥＧ２…グランド電極
ＥＧ１Ｐ，ＥＧ２Ｐ…拡幅電極
ＦＰ１，ＦＰ２…第１部分
Ｌ１…第１コイル
Ｌ１０…インダクタ
Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４…第１コイル導体
Ｌ２…第２コイル
Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４…第２コイル導体
Ｌ３…第３コイル
Ｌ３１，Ｌ３２，Ｌ３３…第３コイル導体
Ｌ４…第４コイル
Ｌ４１，Ｌ４２，Ｌ４３…第４コイル導体
ＮＣ…空き端子電極
Ｐ１…第１ポート
Ｐ２…第２ポート
Ｐｏ１，Ｐｏ２…入出力端子
Ｓ１〜Ｓ１７…絶縁基材
ＳＰ…第２部分
Ｚ１，Ｚ２…インピーダンス素子
１…積層体
１０１Ａ，１０１Ｂ，１０２Ａ，１０２Ｂ，１０３Ａ，１０３Ｂ…回路素子