特許 6985791 データ転送デバイス及び無線通信回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6985791

(24)【登録日】2021年11月30日

(45)【発行日】2021年12月22日

(54)【発明の名称】データ転送デバイス及び無線通信回路

(51)【国際特許分類】

   G06F 1/04 20060101AFI20211213BHJP

   G06F 13/38 20060101ALI20211213BHJP

   H04L 7/00 20060101ALI20211213BHJP

【ＦＩ】

   G06F1/04 511

   G06F13/38 350

   H04L7/00 080

【請求項の数】2

【全頁数】12

(21)【出願番号】特願2016-188499(P2016-188499)

(22)【出願日】2016年9月27日

(65)【公開番号】特開2018-55266(P2018-55266A)

(43)【公開日】2018年4月5日

【審査請求日】2019年6月6日

【審判番号】不服2021-2254(P2021-2254/J1)

【審判請求日】2021年2月19日

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(74)【代理人】

【識別番号】100126480

【弁理士】

【氏名又は名称】佐藤 睦

(72)【発明者】

【氏名】中牟田 和周

(72)【発明者】

【氏名】新冨 雄二

(72)【発明者】

【氏名】松村 哲

(72)【発明者】

【氏名】飯島 正統

【合議体】

【審判長】 ▲吉▼田 耕一

【審判官】 林 毅

【審判官】 小田 浩

(56)【参考文献】

【文献】 特開２００８−２９３２３０（ＪＰ，Ａ）

【文献】 特開２００４−３４８１８６（ＪＰ，Ａ）

【文献】 特開２０１６−０６３３５９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

G06F1/04

G06F13/38

H04L7/00

(57)【特許請求の範囲】

【請求項1】

シリアルクロックラインを通じてマスタデバイスから送信される第１のシリアルクロック信号に同期する第２のシリアルクロック信号を生成するクロック生成回路と、
前記第２のシリアルクロック信号に同期して動作し、前記マスタデバイスからの要求が自デバイス宛てであるか否かを判定する判定回路と、
データ処理回路と、を備え、
前記クロック生成回路は、前記マスタデバイスからの要求が自デバイス宛てであると判定された後に、前記第１のシリアルクロック信号の前記データ処理回路への転送を開始し、
前記データ処理回路は、前記クロック生成回路から転送される前記第１のシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い、
前記クロック生成回路から前記データ処理回路への前記第１のシリアルクロック信号の転送を休止する休止条件が満たされたか否かを判定するための休止条件判定回路を更に備え、
前記クロック生成回路は、前記休止条件が満たされたときに、前記データ処理回路への前記第１のシリアルクロック信号の転送を休止し、
前記休止条件は、
前記マスタデバイスから送信されるコマンドに誤りがあること、
前記マスタデバイスから送信されるコマンドが未定義であること、又は、
前記マスタデバイスからの要求処理の終了を指示する信号を受信せずに、前記マスタデバイスからの後続要求処理の開始を指示する信号を受信すること、
の何れかである、データ転送デバイス。

【請求項2】

請求項１に記載のデータ転送デバイスを備える無線通信回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はデータ転送デバイス及び無線通信回路に関わる。

【背景技術】

【0002】

マイクロコントローラとその周辺デバイスとの間では、８ビットデータを１つの単位としてシリアルデータの送受信が行われている。このようなシリアルデータの転送方式の一つとして、例えば、Ｉ２Ｃバスと呼ばれるバス形式が知られている。Ｉ２Ｃバス形式では、シリアルクロックラインとシリアルデータラインとから成る双方向２線式バスを用いてデータ転送が行われる。Ｉ２Ｃバスには、複数のデータ転送デバイスが接続可能である。各データ転送デバイスは、データ転送の制御権限を有するマスタデバイスとして機能するか、或いはマスタデバイスからの要求に応答してデータ転送を行うスレイブデバイスとして機能する。マスタデバイスから各スレイブデバイスにシリアルクロックラインを通じてシリアルクロック信号が供給される。各スレイブデバイスは、シリアルクロック信号に同期して動作する。Ｉ２Ｃバス方式では、マスタデバイスから処理要求がなされていないスレイブデバイスにもシリアルクロック信号が供給される。このような事情を背景にして、特開２００８−２９３２３０号公報は、マスタデバイスからの処理要求が自デバイス宛てではないと判定したときに、マスタデバイスから自デバイスへのシリアルクロック信号の転送を休止することを提案している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００８−２９３２３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、特開２００８−２９３２３０号公報に記載の方法では、マスタデバイスからの処理要求が自デバイス宛てであるか否かを判定している最中にも、マスタデバイスから自デバイスへシリアルクロック信号が転送されてしまう。シリアルクロック信号の高調波成分は、ＲＦ（Radio Frequency）信号のノイズとして作用することがあるため、シリアルクロック信号の不要な転送はできるだけ行わないことが望ましい。

【0005】

そこで、本発明は、シリアルクロック信号の不要な転送に起因するノイズの発生を低減するデータ転送デバイスを提案することを課題とする。

【課題を解決するための手段】

【0006】

上述の課題を解決するため、本発明に係るデータ転送デバイスは、（i）シリアルクロックラインを通じてマスタデバイスから送信される第１のシリアルクロック信号に同期する第２のシリアルクロック信号を生成するクロック生成回路と、（ii）第２のシリアルクロック信号に同期して動作し、マスタデバイスからの要求が自デバイス宛てであるか否かを判定する判定回路と、（iii）データ処理回路と、を備える。クロック生成回路は、マスタデバイスからの要求が自デバイス宛てであると判定された後に、第１のシリアルクロック信号のデータ処理回路への転送を開始し、データ処理回路は、クロック生成回路から転送される第１のシリアルクロック信号に同期して動作し、マスタデバイスから要求された処理を行う。データ転送デバイスは、クロック生成回路からデータ処理回路への第１のシリアルクロック信号の転送を休止する休止条件が満たされたか否かを判定するための休止条件判定回路を更に備える。クロック生成回路は、休止条件が満たされたときに、データ処理回路への第１のシリアルクロック信号の転送を休止する。休止条件は、マスタデバイスから送信されるコマンドに誤りがあること、マスタデバイスから送信されるコマンドが未定義であること、又は、マスタデバイスからの要求処理の終了を指示する信号を受信せずに、マスタデバイスからの後続要求処理の開始を指示する信号を受信すること、の何れかである。

【発明の効果】

【0007】

本発明によれば、不要なシリアルクロック信号の転送に起因するノイズの発生を低減することができる。

【図面の簡単な説明】

【0008】

【図1】本発明の実施形態に係る無線通信回路の概略回路構成を示す説明図である。

【図2】本発明の実施形態に係るデータ転送デバイスの概略回路構成を示す説明図である。

【図3】本発明の実施形態に係る判定回路の詳細回路構成を示す説明図である。

【図4】本発明の実施形態に係る判定回路の動作を示すタイミングチャートである。

【図5】本発明の実施形態に係るクロック生成回路の詳細回路構成を示す説明図である。

【図6】本発明の実施形態に係る各信号のタイミングチャートである。

【図7】本発明の実施形態に係る各信号のタイミングチャートである。

【図8】本発明の実施形態に係る各信号のタイミングチャートである。

【図9】本発明の実施形態に係る無線通信回路の概略回路構成を示す説明図である。

【図10】本発明の実施形態に係る無線通信回路の概略回路構成を示す説明図である。

【発明を実施するための形態】

【0009】

以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の回路素子を示すものとし、重複する説明は省略する。また、説明の便宜上、信号のタイミングチャートは、正論理の場合を例示しているが、負論理に置換してもよい。
図１は、本発明の実施形態に係る無線通信回路１００の概略回路構成を示す説明図である。無線通信回路１００は、例えば、携帯電話などの移動通信端末において、ＲＦ信号を送受信する処理を行う。無線通信回路１００は、マスタデバイスとして機能するデータ転送デバイス２０と、スレイブデバイスとして機能するＮ個のデータ転送デバイス１０−１，１０−２，…，１０−Ｎと、を備えている。ここで、Ｎは１以上の整数である。それぞれのデータ転送デバイス１０−１，１０−２，…，１０−Ｎは、シリアルクロックライン３１及びシリアルデータライン３２を通じてデータ転送デバイス２０に接続している。無線通信回路１００のバス形式として、例えば、Ｉ２Ｃバスを用いてもよく、或いは、任意のシリアルデータの転送方式を用いてもよい。Ｉ２Ｃバス形式では、「マスタデバイス」とは、「データ転送を開始し、シリアルクロック信号を生成し、データ転送を終了するデバイス」として定義されている。「スレイブデバイス」とは、「マスタデバイスからアドレス指定されるデバイス」として定義されている。マスタデバイスから各スレイブデバイスへシリアルクロックライン３１を通じてシリアルクロック信号ＳＣＬＫ（第１のシリアルクロック信号）が供給される。また、マスタデバイスから各スレイブデバイスへシリアルデータライン３２を通じてシリアルデータＳＤＡＴＡが供給される。無線通信回路１００では、例えば、ベースバンドＩＣ（Integrated Circuit）又はＲＦＩＣ（Radio Frequency Integrated Circuit）がマスタデバイスとして動作し得る。一方、電力増幅モジュール、フロントエンドモジュール、スイッチ素子などがスレイブデバイスとして動作し得る。

【0010】

なお、本明細書では、「データ転送デバイス１０」は、Ｎ個のデータ転送デバイス１０−１，１０−２，…，１０−Ｎを総称する用語であるものとし、それぞれのデータ転送デバイス１０−１，１０−２，…，１０−Ｎを区別する必要がないときには、「データ転送デバイス１０」という用語を用いるものとする。

【0011】

図２はデータ転送デバイス１０の概略回路構成を示す説明図である。データ転送デバイス１０は、クロック生成回路４０、自デバイス判定制御回路５０、データ処理制御回路９０、クロック制御信号生成回路５２、及びＳＳＣ信号検出回路５３を備える。クロック生成回路４０は、シリアルクロックライン３１を通じてマスタデバイスから送信されるシリアルクロック信号ＳＣＬＫに同期するシリアルクロック信号ｓａ＿ｃｌｋ（第２のシリアルクロック信号）を生成する。自デバイス判定制御回路５０は、シリアルクロック信号ｓａ＿ｃｌｋに同期して動作する順序回路であり、有限個のステート（状態）を有している。クロック生成回路４０にシリアルクロック信号ＳＣＬＫが供給され続けているときは、シリアルクロック信号ｓａ＿ｃｌｋも同様に自デバイス判定制御回路５０に供給され続けている。自デバイス判定制御回路５０に入力される信号と、その信号が入力された時点での自デバイス判定制御回路５０のステートとの組み合わせによって、自デバイス判定制御回路５０の次のステートが定まる。自デバイス判定制御回路５０は、そのステートに応じて、クロック生成回路４０からデータ処理制御回路９０へのシリアルクロック信号ｓ＿ｃｌｋ（第１のシリアルクロック信号）の転送を制御する。

【0012】

自デバイス判定制御回路５０は、ステートマシン５１及び判定回路６０を備える。ステートマシン５１は、状態遷移を制御する。判定回路６０は、マスタデバイスからの要求が自デバイス宛てであるか否かを判定する。クロック制御信号生成回路５２は、クロックイネーブル信号ｓ＿ｃｌｋｅｎを制御する。ＳＳＣ信号検出回路５３は、シリアルデータライン３２を通じてマスタデバイスから送信されるＳＳＣ信号を検出すると、検出信号ｓｓｃ＿ｄｅｔを自デバイス判定制御回路５０に出力する。ここで、ＳＳＣ信号は、マスタデバイスとスレイブデバイスとの間の通信の開始を示す信号であり、ＲＦＦＥ（RF Front-End Control Interface）バスでは、シーケンス・スタート・コンディションと呼ばれる。自デバイス判定制御回路５０、クロック制御信号生成回路５２、及びＳＳＣ信号検出回路５３は、シリアルクロック信号ｓａ＿ｃｌｋに同期して動作する。判定回路６０は、データ転送デバイス１０をアドレス指定するためにマスタデバイスから送信されるＩＤ（identification）と、データ転送デバイス１０に固有のＩＤとを比較する。比較の結果、これらのＩＤが一致しているときは、判定回路６０は、マスタデバイスからの要求が自デバイス宛てであると判定し、ＩＤ一致信号をクロック制御信号生成回路５２に出力する。一方、これらのＩＤが一致していないときは、判定回路６０は、マスタデバイスからの要求が自デバイス宛てでないものと判定し、ＩＤ不一致信号をクロック制御信号生成回路５２に出力する。ＩＤの一致は、クロック生成回路４０からデータ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの転送開始条件であるため、判定回路６０は、開始条件判定回路と称することもできる。クロック制御信号生成回路５２は、アイドルステートのときに、判定回路６０からＩＤ一致信号を受信すると、クロックイネーブル信号ｓ＿ｃｌｋｅｎを「１」にアサートする。クロック生成回路４０は、クロックイネーブル信号ｓ＿ｃｌｋｅｎが「１」にアサートされたことを受けて、データ処理制御回路９０へのシリアルクロック信号ｓ＿ｃｌｋの転送を開始する。一方、クロック制御信号生成回路５２は、アイドルステートのときに、判定回路６０からＩＤ不一致信号を受信すると、クロックイネーブル信号ｓ＿ｃｌｋｅｎを「０」にネゲートされたままに維持する。クロック生成回路４０は、クロックイネーブル信号ｓ＿ｃｌｋｅｎが「０」にネゲートされたことを受けて、データ処理制御回路９０へのシリアルクロック信号ｓ＿ｃｌｋの転送を休止する。ここで、シリアルクロック信号ｓ＿ｃｌｋは、例えば、シリアルクロック信号ＳＣＬＫとクロックイネーブル信号ｓ＿ｃｌｋｅｎとの論理積により得られる。

【0013】

データ処理制御回路９０は、ステートマシン９１、休止条件判定回路７０、及びデータ処理回路８０を備える。ステートマシン９１は、状態遷移を制御する。休止条件判定回路７０は、クロック生成回路４０からデータ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの転送を休止する休止条件が満たされたか否かを判定する。データ処理回路８０は、マスタデバイスから要求された処理を行う。マスタデバイスから要求される処理として、例えば、データ転送（マスタデバイスへのデータの送信処理、又はマスタデバイスからのデータの受信処理など）がある。ステートマシン９１、休止条件判定回路７０、及びデータ処理回路８０は、シリアルクロック信号ｓ＿ｃｌｋに同期して動作する。即ち、ステートマシン９１、休止条件判定回路７０、及びデータ処理回路８０は、マスタデバイスからの要求が自デバイス宛てであるときに動作する。

【0014】

休止条件として、例えば、以下に列挙する６つの条件を挙げることができる。一つ目の休止条件は、マスタデバイスから送信されるデータに誤り（例えば、パリティエラー）があることである。二つ目の休止条件は、マスタデバイスから送信されるコマンドに誤り（例えば、パリティエラー）があることである。三つ目の休止条件は、マスタデバイスから送信されるコマンドが未定義であることである。四つ目の休止条件は、マスタデバイスからの要求処理の終了を指示する信号を受信せずに、マスタデバイスからの後続要求処理の開始を指示する信号を受信することである。五つ目の休止条件は、マスタデバイスからの要求処理を完了したことである（正常終了）。六つ目の休止条件は、自デバイス判定制御回路５０のステートがアイドルステートであることである。上述の休止条件は、例示に過ぎず、上述の休止条件以外の条件を用いてもよい。何れかの休止条件が満たされると、休止条件判定回路７０は、休止条件が満たされたことを示す休止信号をクロック制御信号生成回路５２に出力する。クロック制御信号生成回路５２は、休止条件判定回路７０から休止信号を受信すると、クロックイネーブル信号ｓ＿ｃｌｋｅｎをネゲートする。クロック生成回路４０は、クロックイネーブル信号ｓ＿ｃｌｋｅｎがネゲートされたことを受けて、データ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの転送を休止する。

【0015】

図３は判定回路６０の詳細回路構成を示す説明図である。判定回路６０は、データ転送デバイス１０をアドレス指定するためにマスタデバイスから送信されるＩＤ９１と、データ転送デバイス１０に固有のＩＤ９２とを比較する比較回路６１を備える。比較回路６１は、二つのＩＤ９１，９２が一致しているときは、ＩＤ一致信号（ｓａｄｄｒ＿ｍａｔｃｈ＝１）を出力する。一方、比較回路６１は、二つのＩＤ９１，９２が一致していないときは、ＩＤ不一致信号（ｓａｄｄｒ＿ｍａｔｃｈ＝０）を出力する。比較回路６１は、ＮＯＴゲート６２、ＮＯＲゲート６３、ＮＡＮＤゲート６４、ＮＯＴゲート６５、ＡＮＤゲート６６、及びＤフリップフロップ６７を備えている。ＮＯＲゲート６３は、ＩＤ９２と、ＮＯＴゲート６２によって論理否定されたＩＤ９１とを入力する。ＮＡＮＤゲート６４は、ＮＯＲゲート６３の出力信号と、Ｄフリップフロップ６７の出力信号ｓａｄｄｒ＿ｍａｔｃｈとを入力する。ＡＮＤゲート６６は、ＮＡＮＤゲート６４の出力信号と、ＮＯＴゲート６５によって論理否定された検出信号ｓｓｃ＿ｄｅｔとを入力する。検出信号ｓｓｃ＿ｄｅｔは、ＳＳＣ信号検出回路５３によってＳＳＣ信号が検出されたタイミングを示す。Ｄフリップフロップ６７のクロック端子には、シリアルクロック信号ｓａ＿ｃｌｋが入力される。Ｄフリップフロップ６７のＤ端子には、ＡＮＤゲート６６の出力信号が入力される。Ｄフリップフロップ６７のリセット端子には、リセット信号ｐｏｒ＿ｂが入力される。Ｄフリップフロップ６７の出力端子からは、出力信号ｓａｄｄｒ＿ｍａｔｃｈが出力される。

【0016】

図４は判定回路６０の動作を示すタイミングチャートである。マスタデバイスからＳＳＣ信号が出力された後に、シリアルクロック信号ｓａ＿ｃｌｋに同期して、ＩＤ９１の各ビットデータＳＡ３、ＳＡ２、ＳＡ１、及びＳＡ０がこの順番でシリアルデータライン３２に出力される。ＳＳＣ信号が出力されると、シリアルデータライン３２は、ビジー状態となる。検出信号ｓｓｃ＿ｄｅｔは、ＳＳＣ信号の立下りエッジで「０」から「１」に変化し、ビットデータＳＡ３が出力されたときのシリアルクロック信号ｓａ＿ｃｌｋの立ち上がりエッジで「１」から「０」に変化する。同図に示すタイミングチャートでは、二つのＩＤ９１，９２が一致している場合の出力信号ｓａｄｄｒ＿ｍａｔｃｈの論理値の変化と、二つのＩＤ９１，９２が一致していない場合の出力信号ｓａｄｄｒ＿ｍａｔｃｈの論理値の変化とを示している。なお、時刻ｔ０と時刻ｔ１と間、及び時刻ｔ２と時刻ｔ３との間における、出力信号ｓａｄｄｒ＿ｍａｔｃｈの論理値は、「１」でもよく、或いは「０」でもよい。

【0017】

図５はクロック生成回路４０の詳細回路構成を示す説明図である。クロック生成回路４０は、ＡＮＤゲート４１、及びＮＯＴゲート４２，４３を備えている。クロック生成回路４０が生成するシリアルクロック信号ｓａ＿ｃｌｋは、マスタデバイスから供給されるシリアルクロック信号ＳＣＬＫに同期する同相信号である。シリアルクロック信号ｓａ＿ｃｌｋ＿ｂは、ＮＯＴゲート４２によって、シリアルクロック信号ＳＣＬＫの論理値を反転した逆相信号である。シリアルクロック信号ｓ＿ｃｌｋは、ＡＮＤゲート４１による、シリアルクロック信号ＳＣＬＫとクロックイネーブル信号ｓ＿ｃｌｋｅｎとの論理積として得られる。即ち、クロックイネーブル信号ｓ＿ｃｌｋｅｎが「１」にアサートされている期間中に、シリアルクロック信号ｓ＿ｃｌｋが生成される。シリアルクロック信号ｓ＿ｃｌｋ＿ｂは、ＮＯＴゲート４３によって、シリアルクロック信号ｓ＿ｃｌｋの論理値を反転した逆相信号である。

【0018】

図６は、マスタデバイスからの要求に応答して、エラーなく、スレイブデバイスが処理を完了させるときの各信号のタイミングチャートを示す。クロック制御信号生成回路５２は、判定回路６０からｓａｄｄｒ＿ｍａｔｃｈ＝１が出力されたことを受けて、処理開始信号ｃｋｓｔａｒｔの論理値を「０」から「１」に変更する。また、自デバイス判定制御回路５０は、マスタデバイスからの要求処理の終了を指示するＢＰ信号を検出すると、処理終了信号ｃｋｓｔｏｐの論理値を「０」から「１」に変更する。ＢＰ信号は、マスタデバイスとスレイブデバイスとの間の通信の終了を示す信号であり、ＲＦＦＥバスでは、バス・パークと呼ばれる。クロック制御信号生成回路５２は、処理開始信号ｃｋｓｔａｒｔの論理値が「０」から「１」に変更されたことを受けて、クロックイネーブル信号ｓ＿ｃｌｋｅｎを「１」にアサートする。また、クロック制御信号生成回路５２は、処理終了信号ｃｋｓｔｏｐの論理値が「０」から「１」に変更されたことを受けて、シリアルクロック信号ｓａ＿ｃｌｋ＿ｂの立ち上がりのタイミングで、クロックイネーブル信号ｓ＿ｃｌｋｅｎを「０」にネゲートする。クロックイネーブル信号ｓ＿ｃｌｋｅｎが「１」にアサートされている期間中に、シリアルクロック信号ｓ＿ｃｌｋがクロック生成回路４０からデータ処理回路８０に転送される。

【0019】

図７は、マスタデバイスから要求された処理をスレイブデバイスが完了させることなく、エラー終了するときの各信号のタイミングチャートの一例を示す。マスタデバイスからスレイブデバイスに供給されるシリアルデータＳＤＡＴＡに、パリティエラーなどの誤りが存在することがある。休止条件判定回路７０は、データ誤りが検出されると、休止条件が成立したことを示す休止信号をクロック制御信号生成回路５２に出力する。クロック制御信号生成回路５２は、休止信号を受信すると、シリアルクロック信号ｓａ＿ｃｌｋ＿ｂの立ち上がりのタイミングで、クロックイネーブル信号ｓ＿ｃｌｋｅｎを「０」にネゲートする。これにより、クロック生成回路４０からデータ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの転送を休止できる。

【0020】

図８は、マスタデバイスから要求された処理をスレイブデバイスが完了させることなく、エラー終了するときの各信号のタイミングチャートの他の例を示す。スレイブデバイスは、マスタデバイスからの要求処理の終了を指示するＢＰ信号を受信せずに、マスタデバイスからの後続要求処理の開始を指示するＳＳＣ信号を受信することがある。このような場合、クロック制御信号生成回路５２は、ＳＳＣ信号の立下りのタイミングで、クロックイネーブル信号ｓ＿ｃｌｋｅｎを「０」にネゲートする。これにより、クロック生成回路４０からデータ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの転送を休止できる。

【0021】

なお、上述の６つの休止条件のうち図７及び図８に示す休止条件以外の休止条件が成立した場合の各信号のタイミングチャートは、図７に示すものと類似しているため、図示を省略する。

【0022】

また、無線通信回路１００内の各データ転送デバイス１０−１，１０−２，…，１０−Ｎの接続形式は、図１に示す例に限定されるものではない。例えば、図９に示すように、マスタデバイスとして機能するデータ転送デバイス２０−１と、スレイブデバイスとして機能するデータ転送デバイス１０−１，１０−３，…，１０−（２ｋ＋１）とを接続してもよい。同様に、マスタデバイスとして機能するデータ転送デバイス２０−２と、スレイブデバイスとして機能するデータ転送デバイス１０−２，１０−４，…，１０−（２ｋ）とを接続してもよい。但し、２ｋ＋１＝Ｎとする。或いは、図１０に示すように、スレイブデバイスとして機能するそれぞれのデータ転送デバイス１０−１，１０−２，…，１０−Ｎを、マスタデバイスとして機能する複数のデータ転送デバイス２０−１，２０−２に接続してもよい。図１０に示す構成では、複数のデータ転送デバイス２０−１，２０−２の間でバス調停が行われ、バス使用権限を有する何れか一つのデータ転送デバイスがマスタデバイスとして、各スレイブデバイスとの間でデータ転送を行う。

【0023】

本実施形態によれば、データ転送デバイス１０は、マスタデバイスからの要求が自デバイス宛てであると判定された後に、クロック生成回路４０からデータ処理回路８０にシリアルクロック信号ｓ＿ｃｌｋを転送する。これにより、マスタデバイスからの処理要求が自デバイス宛てであるか否かを判定している最中における、データ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの不要な転送を禁止できる。シリアルクロック信号ｓ＿ｃｌｋのデータ処理回路８０への不要な転送を抑制することにより、輻射ノイズを低減し、ひいては、低消費電力化にも資することができる。

【0024】

また、予め定められた休止条件が満たされたときに、データ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの転送を休止することにより、データ処理回路８０の処理を適切に休止することができる。例えば、マスタデバイスから送信されるデータに誤りがあることを休止条件とすることにより、データの誤りを検出した後のデータ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの不要な転送を抑制できる。また、マスタデバイスから送信されるコマンドに誤りがあることを休止条件とすることにより、コマンドの誤りを検出した後のデータ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの不要な転送を抑制できる。また、マスタデバイスから送信されるコマンドが未定義であることを休止条件とすることにより、コマンドの未定義を検出した後のデータ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの不要な転送を抑制できる。また、マスタデバイスからの要求処理の終了を指示するＢＰ信号を受信せずに、マスタデバイスからの後続要求処理の開始を指示するＳＳＣ信号を受信することを休止条件とすることにより、ＢＰ信号を受信しない場合でも、ＳＳＣ信号を受信した後のデータ処理回路８０へのシリアルクロック信号ｓ＿ｃｌｋの不要な転送を抑制できる。この結果、ノイズ源となるシリアルクロック信号ｓ＿ｃｌｋの不要な転送を休止することができる。

【0025】

また、データ転送デバイス１０が、複数のマスタデバイスと通信する場合には、シリアルクロック信号ｓ＿ｃｌｋの数も多くなるため、シリアルクロック信号ｓ＿ｃｌｋの不要な転送を禁止することによる利点は大きい。また、無線通信回路１００では、シリアルクロック信号の高調波成分は、ＲＦ信号のノイズとして作用することがあるため、シリアルクロック信号ｓ＿ｃｌｋの不要な転送を禁止することによる利点は大きい。

【0026】

以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。例えば、「回路素子Ａが回路素子Ｂに接続する」とは、回路素子Ａが回路素子Ｂに直接接続している場合のみならず、回路素子Ａと回路素子Ｂとの間に回路素子Ｃ（例えば、スイッチ素子）を経由して信号経路が選択的に確立され得る場合も含まれるものとする。また、上下左右等の位置関係は、特に断らない限り、図示の比率に限定されるものではない。また、実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

【符号の説明】

【0027】

１０，２０…データ転送デバイス
３１…シリアルクロックライン
３２…シリアルデータライン
４０…クロック生成回路
５０…自デバイス判定制御回路
６０…判定回路
７０…休止条件判定回路
８０…データ処理回路
１００…無線通信回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】