特許 6985983 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6985983

(24)【登録日】2021年11月30日

(45)【発行日】2021年12月22日

(54)【発明の名称】表示装置

(51)【国際特許分類】

   H01L 33/54 20100101AFI20211213BHJP

   H01L 33/56 20100101ALI20211213BHJP

   H01L 33/62 20100101ALI20211213BHJP

   G09F 9/33 20060101ALI20211213BHJP

   G09F 9/30 20060101ALI20211213BHJP

【ＦＩ】

   H01L33/54

   H01L33/56

   H01L33/62

   G09F9/33

   G09F9/30 309

   G09F9/30 338

【請求項の数】9

【全頁数】19

(21)【出願番号】特願2018-105503(P2018-105503)

(22)【出願日】2018年5月31日

(65)【公開番号】特開2019-212694(P2019-212694A)

(43)【公開日】2019年12月12日

【審査請求日】2020年12月10日

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】金谷 康弘

(72)【発明者】

【氏名】池田 雅延

【審査官】 右田 昌士

(56)【参考文献】

【文献】 特表２０１６−５２２５８５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１４／０３６７７１１（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１８／０１２２２９８（ＵＳ，Ａ１）

【文献】 特開２０１３−０３７１３８（ＪＰ，Ａ）

【文献】 特表２０１７−５００７５７（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１７／０３０１７２４（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００ − ３３／６４

Ｇ０９Ｆ ９／３０ − ９／４６

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板に配列され、異なる色を表示する複数の画素と、
複数の前記画素の各々に設けられる無機発光素子と、
少なくとも前記無機発光素子の側面を囲む平坦化膜と、
前記平坦化膜及び前記無機発光素子を覆う無機膜と、
前記基板の一方の面側に設けられるトランジスタと、
前記トランジスタを覆う絶縁膜と、
前記基板の一方の面側に設けられ、前記無機発光素子のカソードに電気的に接続されるカソード配線と、を有し、
前記平坦化膜及び前記無機膜は、複数の前記無機発光素子が設けられる表示領域から、前記表示領域の外側の周辺領域に亘って、前記絶縁膜の上側に設けられ、
前記カソード配線は、前記絶縁膜の前記周辺領域に設けられたコンタクトホールの底部に露出し、
前記無機膜は、前記平坦化膜の側面を覆って前記コンタクトホールの底部で前記カソード配線と接する、
表示装置。

【請求項2】

前記無機発光素子の上面は、前記平坦化膜から露出して前記無機膜と接する、
請求項１に記載の表示装置。

【請求項3】

前記平坦化膜は、前記無機発光素子の上面を覆って設けられる、
請求項１に記載の表示装置。

【請求項4】

前記無機発光素子のカソードに接続される第１電極と、
前記無機発光素子のアノードに接続される第２電極と、を有し、
前記第１電極及び前記第２電極は、前記基板と前記無機発光素子との間に設けられる、
請求項１から請求項３のいずれか１項に記載の表示装置。

【請求項5】

前記無機発光素子のカソードに接続される第１電極と、
前記無機発光素子のアノードに接続される第２電極と、を有し、
前記第１電極は、前記無機発光素子及び前記平坦化膜の上に設けられ、
前記第２電極は、前記基板と前記無機発光素子との間に設けられ、
前記無機膜は、前記第１電極の上に設けられる、
請求項１に記載の表示装置。

【請求項6】

前記第１電極は、前記平坦化膜の側面に沿って設けられ、前記コンタクトホールの底部で前記カソード配線と接する、
請求項５に記載の表示装置。

【請求項7】

前記第１電極の端部は、前記コンタクトホールの底部で前記カソード配線と重なる位置に設けられ、
前記無機膜は、前記コンタクトホールの底部で、前記第１電極の端部を覆うとともに前記カソード配線と接する、
請求項６に記載の表示装置。

【請求項8】

前記平坦化膜は、第１平坦化膜と、前記第１平坦化膜の上に設けられる第２平坦化膜と、を有し、
前記第２平坦化膜の側面は、前記第１平坦化膜の上面と重なる位置に設けられ、
前記無機膜は、前記第１平坦化膜の上面と、前記第２平坦化膜の上面とで形成される段差に沿って設けられる、
請求項１から請求項７のいずれか１項に記載の表示装置。

【請求項9】

前記無機膜は、窒化シリコン、酸化アルミニウム又は窒酸化アルミニウムの１つ以上を主成分とする、透光性を有する無機絶縁膜である、
請求項１から請求項８のいずれか１項に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置に関する。

【背景技術】

【0002】

近年、表示素子として無機発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いた無機ＥＬディスプレイが注目されている（例えば、特許文献１参照）。無機ＥＬディスプレイは、異なる色の光を出射する複数の発光素子がアレイ基板上に配列される。無機ＥＬディスプレイは、自発光素子を用いているため光源が不要であり、また、カラーフィルタを介さずに光が出射されるため光の利用効率が高い。また、無機ＥＬディスプレイは、表示素子として有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）を用いた有機ＥＬディスプレイに比べて耐環境性に優れる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特表２０１７−５２９５５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

無機ＥＬディスプレイにおいて、無機発光素子に水分が侵入すると、無機発光素子に接続される各種電極や配線等の腐食が生じる可能性がある。このため、無機発光ダイオードを用いた表示装置では、水分の侵入によって発光効率が低下し、表示特性が低下する可能性がある。

【0005】

本発明は、無機発光素子への水分の侵入を抑制することができる表示装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様の表示装置は、基板と、前記基板に配列され、異なる色を表示する複数の画素と、複数の前記画素の各々に設けられる無機発光素子と、少なくとも前記無機発光素子の側面を囲む平坦化膜と、前記平坦化膜及び前記無機発光素子を覆う無機膜と、を有する。

【図面の簡単な説明】

【0007】

【図1】図１は、第１実施形態に係る表示装置を模式的に示す平面図である。

【図2】図２は、複数の画素を示す平面図である。

【図3】図３は、画素回路を示す回路図である。

【図4】図４は、図１のＩＶ−ＩＶ’線に沿う断面図である。

【図5】図５は、第１実施形態に係る発光素子を示す断面図である。

【図6】図６は、第１実施形態の第１変形例に係る表示装置を示す断面図である。

【図7】図７は、第１実施形態の第２変形例に係る表示装置を示す断面図である。

【図8】図８は、第２実施形態に係る表示装置を示す断面図である。

【図9】図９は、第２実施形態に係る発光素子を示す断面図である。

【図10】図１０は、第２実施形態の変形例に係る表示装置を示す断面図である。

【図11】図１１は、第３実施形態に係る表示装置を示す断面図である。

【図12】図１２は、第４実施形態に係る表示装置の、複数の画素を示す平面図である。

【図13】図１３は、第４実施形態に係る表示装置を示す断面図である。

【図14】図１４は、第４実施形態の変形例に係る表示装置の、複数の画素を示す平面図である。

【図15】図１５は、第４実施形態の変形例に係る表示装置を示す断面図である。面図である。

【発明を実施するための形態】

【0008】

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0009】

（第１実施形態）
図１は、第１実施形態に係る表示装置を模式的に示す平面図である。図１に示すように、表示装置１は、アレイ基板２と、画素Ｐｉｘと、駆動回路１２と、駆動ＩＣ（Integrated Circuit）２００と、カソード配線２６と、を含む。アレイ基板２は、各画素Ｐｉｘを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリックス基板とも呼ばれる。アレイ基板２は、基板２１と、第１トランジスタＴｒ１、第２トランジスタＴｒ２等と、トランジスタＴｒＧ（図４参照）と、各種配線等が設けられている。第１トランジスタＴｒ１、第２トランジスタＴｒ２等は、画素Ｐｉｘに対応して設けられたスイッチング素子である。トランジスタＴｒＧは、駆動回路１２に含まれるスイッチング素子である。

【0010】

図１に示すように、表示装置１は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡは、複数の画素Ｐｉｘと重なって配置され、画像を表示する領域である。周辺領域ＧＡは、複数の画素Ｐｉｘと重ならない領域であり、表示領域ＡＡの外側に配置される。

【0011】

複数の画素Ｐｉｘは、基板２１の表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。複数の画素Ｐｉｘは、それぞれ発光素子３を有し、発光素子３ごとに異なる色の光を出射することで画像を表示する。発光素子３は、平面視で、３μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Light Emitting Diode）チップであり、マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）と呼ばれる。各画素にマイクロＬＥＤを備える表示装置は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、発光素子３の大きさを限定するものではない。

【0012】

なお、第１方向Ｄｘ及び第２方向Ｄｙは、基板２１の表面に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。

【0013】

駆動回路１２は、駆動ＩＣ２００からの各種制御信号に基づいて複数のゲート線（第１ゲート線ＧＣＬ１及び第２ゲート線ＧＣＬ２（図３参照））を駆動する回路である。駆動回路１２は、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、駆動回路１２は、ゲート線に接続された複数の画素Ｐｉｘを選択する。

【0014】

駆動ＩＣ２００は、表示装置１の表示を制御する回路である。駆動ＩＣ２００は、基板２１の周辺領域ＧＡにＣＯＧ（Chip On Glass）として実装される。これに限定されず、駆動ＩＣ２００は、基板２１の周辺領域ＧＡに接続されたフレキシブルプリント基板やリジット基板の上にＣＯＦ（Chip On Film）として実装されてもよい。

【0015】

カソード配線２６は、基板２１の周辺領域ＧＡに設けられる。カソード配線２６は、表示領域ＡＡの複数の画素Ｐｉｘ及び周辺領域ＧＡの駆動回路１２を囲んで設けられる。複数の発光素子３のカソードは、共通のカソード配線２６に接続され、例えば、グランド電位が供給される。

【0016】

図２は、複数の画素を示す平面図である。図２に示すように、各画素Ｐｉｘは、発光素子３と、第２電極２３と、画素回路２８と、を有する。複数の発光素子３は、画素Ｐｉｘに対応して設けられ、異なる色の光を出射する第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂを含む。第１発光素子３Ｒは、赤色の光を出射する。第２発光素子３Ｇは、緑色の光を出射する。第３発光素子３Ｂは、青色の光を出射する。なお、以下の説明において、第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂを区別して説明する必要がない場合には、単に発光素子３と表す。なお、複数の発光素子３は、４色以上の異なる光を出射してもよい。

【0017】

第１発光素子３Ｒを有する画素Ｐｉｘと、第２発光素子３Ｇを有する画素Ｐｉｘと、第３発光素子３Ｂを有する画素Ｐｉｘとが、この順で第１方向Ｄｘに繰り返し配列される。すなわち、第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂは、この順で第１方向Ｄｘに繰り返し配列される。第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂは、それぞれ第２方向Ｄｙに複数配列される。つまり、図２に示す例では、各発光素子３は、第１方向Ｄｘにおいて異なる色の光を出射する他の発光素子３と隣り合って配置され、第２方向Ｄｙにおいて、同じ色の光を出射する他の発光素子３と隣り合って配置される。

【0018】

図３は、画素回路を示す回路図である。画素回路２８は、発光素子３を駆動する駆動回路である。図３に示すように、画素回路２８は、複数のスイッチング素子（第１トランジスタＴｒ１、第２トランジスタＴｒ２、第３トランジスタＴｒ３及び第４トランジスタＴｒ４）と、第１ゲート線ＧＣＬ１、第２ゲート線ＧＣＬ２、信号線ＳＧＬ及び電源線ＬＶｄｄを有する。各トランジスタは、それぞれ薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）である。

【0019】

第１トランジスタＴｒ１は駆動用ＴＦＴである。第２トランジスタＴｒ２は、発光期間と、非発光期間とのスイッチング用ＴＦＴである。第３トランジスタＴｒ３及び第４トランジスタＴｒ４は、電流切替用ＴＦＴである。信号線ＳＧＬは、定電流源に接続されている。電源線ＬＶｄｄは、定電圧源に接続されている。

【0020】

また、第２トランジスタＴｒ２のドレインと、発光素子３のアノードとの間に保持容量ＣＳ１が形成される。また、発光素子３のアノードと電源線ＬＶｄｄとの間に保持容量ＣＳ２が形成される。画素回路２８は、保持容量ＣＳ１、ＣＳ２により、第２トランジスタＴｒ２の寄生容量とリーク電流とによるゲート電圧の変動を抑制することができる。

【0021】

非発光期間では、駆動回路１２（図１参照）は、第１ゲート線ＧＣＬ１の電位を高レベルとし、第２ゲート線ＧＣＬ２の電位を低レベルとする。これにより、第２トランジスタＴｒ２及び第３トランジスタＴｒ３がオンとなり、第４トランジスタＴｒ４がオフとなる。発光素子３のアノードには、信号線ＳＧＬから電流Ｉｄａｔａが供給される。

【0022】

発光期間では、駆動回路１２（図１参照）は、第１ゲート線ＧＣＬ１の電位を低レベルとし、第２ゲート線ＧＣＬ２の電位を高レベルとする。これにより、第２トランジスタＴｒ２及び第３トランジスタＴｒ３がオフとなり、第４トランジスタＴｒ４がオンとなる。発光素子３のアノードには、電源線ＬＶｄｄから電流Ｉｄが供給される。なお、図３は、あくまで一例であり、画素回路２８の構成及び表示装置１の動作は適宜変更することができる。

【0023】

図４は、図１のＩＶ−ＩＶ’線に沿う断面図である。図４に示すように、発光素子３は、アレイ基板２の上に設けられる。アレイ基板２は、基板２１と、第１トランジスタＴｒ１、第２トランジスタＴｒ２等のスイッチング素子と、各種配線及び各種絶縁膜を有する。基板２１の周辺領域ＧＡには、複数のトランジスタとして、駆動回路１２に含まれるトランジスタＴｒＧが設けられている。基板２１は絶縁基板であり、例えば、ガラス基板、樹脂基板又は樹脂フィルム等が用いられる。

【0024】

本明細書において、基板２１の表面に垂直な方向において、基板２１から平坦化膜２７の上面２７ａに向かう方向を「上側」とする。また、平坦化膜２７の上面２７ａから基板２１に向かう方向を「下側」とする。また、「平面視」とは、基板２１の表面に垂直な方向から見た場合を示す。

【0025】

第１トランジスタＴｒ１、第２トランジスタＴｒ２及びトランジスタＴｒＧは、基板２１の一方の面側に設けられる。第１トランジスタＴｒ１は、半導体６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂを含む。第１ゲート電極６４Ａは、第１絶縁膜９１を介して基板２１の上に設けられる。第１絶縁膜９１等の絶縁膜は、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）等の無機絶縁材料が用いられる。また、各無機絶縁膜は、単層に限定されず積層膜であってもよい。

【0026】

第２絶縁膜９２は、第１ゲート電極６４Ａを覆って第１絶縁膜９１の上に設けられる。半導体６１は、第２絶縁膜９２の上に設けられる。第３絶縁膜９３は、半導体６１を覆って第２絶縁膜９２の上に設けられる。第２ゲート電極６４Ｂは、第３絶縁膜９３の上に設けられる。半導体６１は、基板２１に垂直な方向（以下、第３方向Ｄｚと表す。）において、第１ゲート電極６４Ａと第２ゲート電極６４Ｂとの間に設けられる。半導体６１において、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂで挟まれた部分にチャネル領域が形成される。

【0027】

図４に示す例では、第１トランジスタＴｒ１は、いわゆるデュアルゲート構造である。ただし、第１トランジスタＴｒ１は、第１ゲート電極６４Ａが設けられ、第２ゲート電極６４Ｂが設けられないボトムゲート構造でもよく、第１ゲート電極６４Ａが設けられず、第２ゲート電極６４Ｂのみが設けられるトップゲート構造でもよい。

【0028】

半導体６１は、例えば、アモルファスシリコン、微結晶酸化物半導体、アモルファス酸化物半導体、ポリシリコン、低温ポリシリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicone）又は窒化ガリウム（ＧａＮ）で構成される。酸化物半導体としては、ＩＧＺＯ、酸化亜鉛（ＺｎＯ）、ＩＴＺＯが例示される。ＩＧＺＯは、インジウムガリウム亜鉛酸化物である。ＩＴＺＯは、インジウムスズ亜鉛酸化物である。

【0029】

第４絶縁膜９４は、第２ゲート電極６４Ｂを覆って第３絶縁膜９３の上に設けられる。ソース電極６２及びドレイン電極６３は、第４絶縁膜９４の上に設けられる。本実施形態では、ソース電極６２は、コンタクトホールＨ５を介して半導体６１と電気的に接続される。ドレイン電極６３は、コンタクトホールＨ３を介して半導体６１と電気的に接続される。

【0030】

第５絶縁膜９５は、ソース電極６２及びドレイン電極６３を覆って、第４絶縁膜９４の上に設けられる。第５絶縁膜９５は、第１トランジスタＴｒ１や、各種配線で形成される凹凸を平坦化する平坦化膜である。

【0031】

第２トランジスタＴｒ２は、半導体６５、ソース電極６６、ドレイン電極６７、第１ゲート電極６８Ａ及び第２ゲート電極６８Ｂを含む。第２トランジスタＴｒ２は第１トランジスタＴｒ１と類似した層構成を有しており、詳細な説明は省略する。第２トランジスタＴｒ２のドレイン電極６７は、コンタクトホールＨ８を介して接続配線６９に接続される。接続配線６９は、第１トランジスタＴｒ１の、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂに接続される。

【0032】

なお、半導体６５、ソース電極６６、ドレイン電極６７、第１ゲート電極６８Ａ及び第２ゲート電極６８Ｂは、それぞれ、第１トランジスタＴｒ１の、半導体６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと同層に設けられているが、異なる層に設けられていてもよい。

【0033】

トランジスタＴｒＧは、半導体７１、ソース電極７２、ドレイン電極７３、第１ゲート電極７４Ａ及び第２ゲート電極７４Ｂを含む。トランジスタＴｒＧは、駆動回路１２に含まれるスイッチング素子である。トランジスタＴｒＧも第１トランジスタＴｒ１と類似した層構成を有しており、詳細な説明は省略する。また、第３トランジスタＴｒ３及び第４トランジスタＴｒ４（図３参照）も第１トランジスタＴｒ１と類似した層構成を有する。

【0034】

発光素子３は、第６絶縁膜９６を介して、第５絶縁膜９５の上に設けられる。発光素子３は、アノード及びカソードが下側に設けられた、いわゆるフェースダウン構造である。発光素子３は公知のＬＥＤチップを用いることができる。図５は、第１実施形態に係る発光素子を示す断面図である。図５に示すように、発光素子３は、透光性基板３１の上に、バッファ層３２、ｎ型クラッド層３３、活性層３４、ｐ型クラッド層３５、ｐ型電極３６の順に積層される。発光素子３は、透光性基板３１が上側に、ｐ型電極３６が下側になるように実装される。また、ｎ型クラッド層３３において、第１電極２２と対向する面側には、活性層３４から露出した領域が設けられている。この領域にｎ型電極３８が設けられている。

【0035】

ｐ型電極３６は、発光層からの光を反射する金属光沢のある材料で形成される。ｐ型電極３６はバンプ３９Ａを介して第２電極２３に接続している。ｎ型電極３８はバンプ３９Ｂを介して第１電極２２に接続している。

【0036】

ｎ型クラッド層３３、活性層３４及びｐ型クラッド層３５は、発光層であり、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウム燐（ＡｌＩｎＰ）等の化合物半導体が用いられる。

【0037】

図４に示すように、表示装置１は、さらに第１電極２２、第２電極２３、第３電極２４、第４電極２５、平坦化膜２７及び無機膜５を有する。第１電極２２及び第２電極２３は、基板２１と発光素子３との間に設けられる。第１電極２２は、発光素子３のカソードと接続されるカソード電極である。第１電極２２は、第６絶縁膜９６の上に設けられ、周辺領域ＧＡに設けられたカソード配線２６に電気的に接続される。

【0038】

第２電極２３は、発光素子３のアノードと接続されるアノード電極である。第２電極２３は、第６絶縁膜９６の上に設けられ、コンタクトホールＨ７を介して第３電極２４と接続される。第３電極２４は、第５絶縁膜９５の上に設けられ、コンタクトホールＨ２を介してドレイン電極６３と接続される。このように、第２電極２３及び第３電極２４は、発光素子３のアノードと、第１トランジスタＴｒ１のドレイン電極６３とを接続する。また、第４電極２５は第３電極２４と同層に設けられ、コンタクトホールＨ４を介してソース電極６２と接続される。

【0039】

また、第４電極２５は、第５絶縁膜９５の上で延在して、第３方向Ｄｚにおいて第６絶縁膜９６を介して第１電極２２と対向する。これにより、第１電極２２と第４電極２５との間に容量が形成される。第１電極２２と第４電極２５との間に形成される容量は、画素回路２８の保持容量ＣＳとして用いられる。

【0040】

第７絶縁膜９７は、第１電極２２及び第２電極２３の一部を覆って、第６絶縁膜９６の上に設けられる。平坦化膜２７は、少なくとも発光素子３の側面３ａを囲んで、第７絶縁膜９７の上に設けられる。平坦化膜２７は、表示領域ＡＡから周辺領域ＧＡに亘って第７絶縁膜９７の上に設けられている。発光素子３の上面３ｂは、平坦化膜２７から露出して無機膜５と接している。平坦化膜２７は、透光性を有する有機絶縁膜である。平坦化膜２７は、例えば、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等の樹脂材料が用いられる。

【0041】

無機膜５は、平坦化膜２７及び発光素子３を覆って設けられ、平坦化膜２７の上面２７ａ及び発光素子３の上面３ｂと接する。無機膜５は、水分の透過を抑制できる緻密な膜であり、貫通孔や開口が設けられず連続して形成される。無機膜５は、表示領域ＡＡから周辺領域ＧＡに亘って、第７絶縁膜９７の上に設けられている。図４では１つの発光素子３を例示しているが、無機膜５は、表示領域ＡＡの全領域と周辺領域ＧＡの一部に重なって設けられ、複数の画素Ｐｉｘに設けられた複数の発光素子３の上面３ｂを覆っている。

【0042】

無機膜５の厚さは、５０ｎｍ以上であり、より好ましくは、１００ｎｍ以上である。無機膜５の厚さは、例えば２００ｎｍ程度である。無機膜５は、透光性を有する無機絶縁膜であり、例えば、窒化シリコン（ＳｉＮ_ｘ）、酸化アルミニウム（Ａｌ_ｘＯ_ｙ）又は窒酸化アルミニウム（Ａｌ_ｘＯ_ｙＮ_ｚ）の１つ以上を主成分とする無機材料が用いられる。無機膜５は、非金属材料から構成される。無機膜５は、単層膜でもよく、積層膜であってもよい。

【0043】

なお、表示装置１において、アレイ基板２は、基板２１から第１電極２２及び第２電極２３までの各層を含む。アレイ基板２には、平坦化膜２７、発光素子３、無機膜５は含まれない。

【0044】

以上説明したように、本実施形態に係る表示装置１は、基板２１と、基板２１に配列され、異なる色を表示する複数の画素Ｐｉｘと、複数の画素Ｐｉｘの各々に設けられる発光素子３（無機発光素子）と、少なくとも発光素子３の側面３ａを囲む平坦化膜２７と、平坦化膜２７及び発光素子３を覆う無機膜５と、を有する。

【0045】

これによれば、表示装置１は、無機膜５を設けることにより、少なくとも平坦化膜２７の上面２７ａ及び発光素子３の上面３ｂから水分が侵入することを抑制できる。表示装置１は、平坦化膜２７を通って発光素子３へ水分が侵入することを抑制できる。これにより、表示装置１は、第１電極２２、第２電極２３等の各種電極、配線等が水分により腐食することを抑制できる。このため、表示装置１は、水分の侵入によって発光素子３の発光効率が低下し、表示特性が低下することを抑制できる。

【0046】

また、表示装置１は、基板２１の一方の面側に設けられるトランジスタ（第１トランジスタＴｒ１、第２トランジスタＴｒ２等）と、トランジスタを覆う絶縁層（第５絶縁膜９５、第６絶縁膜９６及び第７絶縁膜９７）と、基板２１の一方の面側に設けられ、発光素子３のカソードに電気的に接続されるカソード配線２６と、を有する。平坦化膜２７及び無機膜５は、複数の発光素子３が設けられる表示領域ＡＡから、表示領域ＡＡの外側の周辺領域ＧＡに亘って、絶縁層（第５絶縁膜９５、第６絶縁膜９６及び第７絶縁膜９７）の上側に設けられる。これによれば、無機膜５が表示領域ＡＡから周辺領域ＧＡに亘って設けられるため、表示装置１は、良好に発光素子３への水分の侵入を抑制することができる。

【0047】

また、発光素子３の上面３ｂは、平坦化膜２７から露出して無機膜５と接する。これによれば、発光素子３の上面３ｂに平坦化膜２７が設けられていないため、表示装置１は、発光素子３から出射される光の取り出し効率を高めることができる。

【0048】

（第１実施形態の第１変形例）
図６は、第１実施形態の第１変形例に係る表示装置を示す断面図である。なお、以下の説明において、上述した実施形態で説明した構成要素については、同じ符号を付して、説明を省略する。

【0049】

図６に示すように、本変形例の表示装置１Ａにおいて、第５絶縁膜９５にはコンタクトホールＨ１が設けられている。カソード配線２６の上面２６ａは、コンタクトホールＨ１の底部に露出する。平坦化膜２７は、第７絶縁膜９７の上に設けられるとともに、コンタクトホールＨ１の内部において、カソード配線２６の一部に重なって設けられる。平坦化膜２７の側面２７ｂはカソード配線２６に接する。平坦化膜２７の側面２７ｂとカソード配線２６とが接する部分よりも基板２１の外周側において、カソード配線２６の上面２６ａは平坦化膜２７から露出する。つまり、平坦化膜２７の側面２７ｂとカソード配線２６とが接する部分よりも基板２１の外周側には、平坦化膜２７は設けられていない。

【0050】

無機膜５は、平坦化膜２７の上面２７ａ及び側面２７ｂを覆って連続して設けられている。無機膜５は、コンタクトホールＨ１の底部でカソード配線２６の上面２６ａと接する。また、無機膜５は、コンタクトホールＨ１の側面で第６絶縁膜９６と接し、コンタクトホールＨ１よりも基板２１の外周側に延在して第７絶縁膜９７の上に設けられる。

【0051】

本変形例によれば、無機膜５は平坦化膜２７の上面２７ａ及び側面２７ｂを覆って、コンタクトホールＨ１の底部でカソード配線２６の上面２６ａと接する。このような構成により、平坦化膜２７の側面２７ｂが露出していないため、無機膜５は、平坦化膜２７の上面２７ａ及び側面２７ｂから水分が侵入することを抑制できる。したがって、表示装置１Ａは、平坦化膜２７を通って発光素子３へ水分が侵入することを抑制できる。

【0052】

（第１実施形態の第２変形例）
図７は、第１実施形態の第２変形例に係る表示装置を示す断面図である。図７に示すように、本変形例の表示装置１Ｂにおいて、平坦化膜２７は、発光素子３の側面３ａ及び上面３ｂを覆って設けられている。無機膜５は、平坦化膜２７の上面２７ａに設けられて発光素子３を覆う。第３方向Ｄｚにおいて、発光素子３の上面３ｂと無機膜５との間に平坦化膜２７が設けられる。

【0053】

本変形例では、平坦化膜２７の厚さは、発光素子３の高さよりも大きい。このため、表示装置１Ｂは、平坦化膜２７の厚さを発光素子３の高さに一致させる必要がなく、発光素子３の高さによる平坦化膜２７の制約が少ない。このため、表示装置１Ｂは、平坦化膜２７を形成する際の製造コストを低減できる。例えば、第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂごとに異なる高さを有するＬＥＤチップを用いた場合でも、容易に平坦化膜２７を形成できる。

【0054】

（第２実施形態）
図８は、第２実施形態に係る表示装置を示す断面図である。図９は、第２実施形態に係る発光素子を示す断面図である。本実施形態の表示装置１Ｃにおいて、発光素子３Ａは、アノードが下側に設けられカソードが上側に設けられた、いわゆるフェースアップ構造である。

【0055】

図９に示すように、発光素子３Ａは、複数の部分発光素子３ｓと、複数の部分発光素子３ｓを覆う保護層３９と、ｐ型電極３７と、ｎ型電極３８と、を有する。複数の部分発光素子３ｓは、ｐ型電極３７とｎ型電極３８との間に、それぞれ柱状に形成される。複数の部分発光素子３ｓは、ｎ型クラッド層３３と、活性層３４と、ｐ型クラッド層３５と、を有する。ｎ型電極３８は、ｎ型クラッド層３３に電気的に接続される。ｐ型電極３７はｐ型クラッド層３５に電気的に接続される。ｐ型電極３７の上に、ｐ型クラッド層３５、活性層３４、ｎ型クラッド層３３の順に積層される。

【0056】

ｎ型電極３８は、ＩＴＯ（Indium Tin Oxide）等の透光性の導電性材料である。ｎ型電極３８は、発光素子３Ａのカソードであり、第１電極２２に接続される。また、ｐ型電極３７は、発光素子３Ａのアノードであり、Ｐｔ層３７ａと、メッキにより形成された厚膜Ａｕ層３７ｂと、を有する。厚膜Ａｕ層３７ｂは、第２電極２３の載置面２３ａと接続される。

【0057】

保護層３９は、例えばＳＯＧ（Spin on Glass）である。保護層３９の側面が、発光素子３Ａの側面３ａとなる。平坦化膜２７は、保護層３９の側面を囲んで設けられる。

【0058】

図８に示すように、第２電極２３は、基板２１と発光素子３Ａとの間に設けられる。具体的には、第２電極２３は、第６絶縁膜９６の上に設けられ、コンタクトホールＨ７を介して第３電極２４と接続される。また、第４電極２５は、第５絶縁膜９５の上で延在して、第３方向Ｄｚにおいて第６絶縁膜９６を介して第２電極２３と対向する。これにより、第２電極２３と第４電極２５との間に容量が形成される。

【0059】

第１電極２２は、発光素子３Ａのカソードと接続されて、発光素子３Ａ及び平坦化膜２７の上に設けられる。第１電極２２は、表示領域ＡＡから周辺領域ＧＡに亘って設けられており、平坦化膜２７の上面２７ａ及び側面２７ｂに沿って設けられている。平坦化膜２７には、コンタクトホールＨ１と重なる位置でコンタクトホールＨ１ａが設けられている。カソード配線２６の上面２６ａは、コンタクトホールＨ１、Ｈ１ａの底部で平坦化膜２７から露出する。第１電極２２は、コンタクトホールＨ１、Ｈ１ａの底部でカソード配線２６の上面２６ａと接する。本実施形態において、第１電極２２は、例えばＩＴＯ等の透光性を有する導電材料である。

【0060】

無機膜５は、第１電極２２の上に設けられる。すなわち、無機膜５は、第１電極２２の上面２２ａ及び側面２２ｂを覆っている。言い換えると、無機膜５と平坦化膜２７の上面２７ａとの間に第１電極２２が設けられ、且つ、無機膜５と平坦化膜２７の側面２７ｂとの間に第１電極２２が設けられる。また、コンタクトホールＨ１ａの底部においてもカソード配線２６の上に第１電極２２、無機膜５の順に重なって設けられる。

【0061】

無機膜５は、例えばＩＴＯ等の第１電極２２よりも吸湿性が小さく、水分の透過を抑制できる。したがって、図８に示すように、平坦化膜２７の上に第１電極２２が設けられている構成であっても、表示装置１Ｃは、第１電極２２及び平坦化膜２７を通って発光素子３へ水分が侵入することを抑制できる。

【0062】

（第２実施形態の変形例）
図１０は、第２実施形態の変形例に係る表示装置を示す断面図である。本変形例の表示装置１Ｄにおいて、第１電極２２は、コンタクトホールＨ１の底部でカソード配線２６の上面２６ａと接しており、第１電極２２の端部２２ｃは、カソード配線２６の上面２６ａと重なる位置に設けられる。すなわち、第１電極２２の端部２２ｃと、カソード配線２６とが接する部分よりも基板２１の外周側において、カソード配線２６の上面２６ａは第１電極２２から露出する。

【0063】

無機膜５は、第１電極２２の上面２２ａ及び側面２２ｂを覆う。さらに、無機膜５は、コンタクトホールＨ１の底部で、第１電極２２の端部２２ｃを覆うとともにカソード配線２６の上面２６ａと接する。

【0064】

このような構成により、第１電極２２とカソード配線２６とが接する部分、及び、第１電極２２と平坦化膜２７とが接する部分が、無機膜５によって覆われており、外部に露出しない。このため、表示装置１Ｄは、外部から水分が侵入する経路を無機膜５が塞ぐことで、第１電極２２及び平坦化膜２７を通って発光素子３へ水分が侵入することを抑制できる。

【0065】

（第３実施形態）
図１１は、第３実施形態に係る表示装置を示す断面図である。本実施形態の表示装置１Ｅにおいて、平坦化膜２７は、第１平坦化膜２７Ａと、第１平坦化膜２７Ａの上に設けられる第２平坦化膜２７Ｂと、を有する。第１平坦化膜２７Ａ及び第２平坦化膜２７Ｂは、発光素子３の側面３ａを囲んで設けられる。また、発光素子３の上面３ｂは、第２平坦化膜２７Ｂの上面２７Ｂａから露出する。

【0066】

第１平坦化膜２７Ａは、表示領域ＡＡから周辺領域ＧＡに亘って設けられ、第１平坦化膜２７Ａの側面２７Ａｂは、コンタクトホールＨ１の内部に設けられる。第２平坦化膜２７Ｂの側面２７Ｂｂは、第１平坦化膜２７Ａの上面２７Ａａと重なる位置に設けられる。言い換えると、第２平坦化膜２７Ｂの側面２７Ｂｂは、第１平坦化膜２７Ａの側面２７Ａｂよりも表示領域ＡＡに近い位置に設けられる。このような構成により、第２平坦化膜２７Ｂの上面２７Ｂａと、側面２７Ｂｂと、第１平坦化膜２７Ａのうち、第２平坦化膜２７Ｂが設けられていない部分の上面２７Ａａとで段差が形成される。また、第１平坦化膜２７Ａの上面２７Ａａと、側面２７Ａｂと、カソード配線２６の上面２６ａとで段差が形成される。

【0067】

第１電極２２は、第１平坦化膜２７Ａ、第２平坦化膜２７Ｂ及び発光素子３を覆って設けられる。具体的には、第１電極２２は、第２平坦化膜２７Ｂの上面２７Ｂａと、側面２７Ｂｂと、第１平坦化膜２７Ａのうち、第２平坦化膜２７Ｂが設けられていない部分の上面２７Ａａと、側面２７Ａｂを覆っている。このように、第１電極２２は、第１平坦化膜２７Ａと第２平坦化膜２７Ｂとで形成される段差に沿って設けられる。

【0068】

無機膜５は、第１電極２２の第１上面２２ａ１、第１側面２２ｂ１、第２上面２２ａ２及び第２側面２２ｂ２を覆う。第１上面２２ａ１は、第２平坦化膜２７Ｂの上面２７Ｂａに沿った部分である。第１側面２２ｂ１は、第２平坦化膜２７Ｂの側面２７Ｂｂに沿った部分である。第２上面２２ａ２は、第１平坦化膜２７Ａのうち、第２平坦化膜２７Ｂが設けられていない部分の上面２７Ａａに沿った部分である。第２側面２２ｂ２は、第１平坦化膜２７Ａの側面２７Ａｂに沿った部分である。さらに、無機膜５は、コンタクトホールＨ１の底部で、第１電極２２の端部２２ｃを覆ってカソード配線２６の上面２６ａと接する。

【0069】

本実施形態の表示装置１Ｅは、第１平坦化膜２７Ａと第２平坦化膜２７Ｂとを有しており、複数の段差が形成される。このため、表示装置１Ｅは、発光素子３Ａの高さに応じた１つの段差が形成される場合に比べて、複数の段差のそれぞれの高さを小さくすることができる。これにより、発光素子３Ａの高さが、例えば５μｍ以上１０μｍ以下程度の場合であっても、第１電極２２及び無機膜５のクラックの発生や段切れを抑制することができる。

【0070】

なお、平坦化膜２７は、３層以上積層されていてもよい。また、本実施形態の構成は、第１実施形態の表示装置１、１Ａ、１Ｂにも適用可能である。この場合、無機膜５は、第２平坦化膜２７Ｂの上面２７Ｂａと、側面２７Ｂｂと、第１平坦化膜２７Ａのうち、第２平坦化膜２７Ｂが設けられていない部分の上面２７Ａａと、側面２７Ａｂに接して設けられる。また、本実施形態の構成は、第４実施形態の表示装置１Ｆ、１Ｇにも適用可能である。

【0071】

（第４実施形態）
図１２は、第４実施形態に係る表示装置の、複数の画素を示す平面図である。図１３は、第４実施形態に係る表示装置を示す断面図である。なお、図１２では、図面を見やすくするために、無機膜５を省略して示す。

【0072】

図１２に示すように、本実施形態の表示装置１Ｆにおいて、第２発光素子３Ｇを有する画素Ｐｉｘと第３発光素子３Ｂを有する画素Ｐｉｘとが、第２方向Ｄｙに隣り合って配置される。そして、この第２方向Ｄｙに隣り合う２つの画素Ｐｉｘが、第１発光素子３Ｒを有する１つの画素Ｐｉｘに対して第１方向Ｄｘに隣り合って配置される。この場合、第１発光素子３Ｒと第２発光素子３Ｇとは、第１方向Ｄｘに隣り合って配置され、第２発光素子３Ｇと第３発光素子３Ｂとは、第２方向Ｄｙに隣り合って配置される。なお、第１発光素子３Ｒは、第３発光素子３Ｂと第１方向Ｄｘに隣り合って配置されていてもよい。

【0073】

複数の平坦化膜２７は、複数の発光素子３ごとに設けられている。複数の平坦化膜２７は、第１発光素子３Ｒの側面３ａ、第２発光素子３Ｇの側面３ａ及び第３発光素子３Ｂの側面３ａをそれぞれ囲んでいる。第１発光素子３Ｒを囲む平坦化膜２７は、第２発光素子３Ｇを囲む平坦化膜２７と、第１方向Ｄｘに離隔している。第３発光素子３Ｂを囲む平坦化膜２７は、第２発光素子３Ｇを囲む平坦化膜２７と、第２方向Ｄｙに離隔している。第１発光素子３Ｒを囲む平坦化膜２７は、第３発光素子３Ｂを囲む平坦化膜２７と、第１方向Ｄｘ及び第２方向Ｄｙに離隔している。平坦化膜２７は、例えばインクジェット印刷等により塗布形成することができる。

【0074】

平面視において、平坦化膜２７の第１方向Ｄｘでの幅Ｗ１は、発光素子３の第１方向Ｄｘでの幅Ｗ３よりも大きい。平坦化膜２７の第２方向Ｄｙでの幅Ｗ２は、発光素子３の第２方向Ｄｙでの幅Ｗ４よりも大きい。

【0075】

図１３に示すように、本実施形態の発光素子３は、フェースダウン構造である。平坦化膜２７は発光素子３の側面３ａを囲んで、第７絶縁層９７の一部に重なって設けられている。発光素子３の上面３ｂは平坦化膜２７から露出する。無機膜５は、平坦化膜２７の上面２７ａ、側面２７ｂ及び発光素子３の上面３ｂを覆うとともに、平坦化膜２７から露出する第７絶縁膜９７の上に設けられる。無機膜５は、平坦化膜２７の側面２７ｂの周囲を囲むように設けられる。また、無機膜５は、表示領域ＡＡから周辺領域ＧＡまで延在する。無機膜５は、図１２に示す複数の発光素子３及び複数の平坦化膜２７の間にも設けられる。

【0076】

本実施形態の表示装置１Ｆは、複数の平坦化膜２７が複数の発光素子３ごとに設けられている。このため、発光素子３が設けられていない領域での、光の透過率が向上する。表示装置１Ｆは、表示装置自体が透光性を有し、画面の向こう側が透けて見える態様で用いられる、いわゆる透明ディスプレイに適用できる。

【0077】

なお、図１２に示す画素Ｐｉｘの配列はあくまで一例であり、図２に示す画素Ｐｉｘの配列であっても本実施形態を適用できる。

【0078】

（第４実施形態の変形例）
図１４は、第４実施形態の変形例に係る表示装置の、複数の画素を示す平面図である。図１５は、第４実施形態の変形例に係る表示装置を示す断面図である。

【0079】

本変形例の表示装置１Ｇにおいて、発光素子３は、フェースアップ構造である。図１４及び図１５に示すように、第１電極２２は、平坦化膜２７の上面２７ａ、側面２７ｂ及び発光素子３の上面３ｂを覆って設けられる。図１４に示すように、複数の第１電極２２は、複数の発光素子３ごとに設けられ、それぞれ、発光素子３及び平坦化膜２７の上に設けられる。第１電極２２は、平坦化膜２７の上面２７ａの全体を覆って設けられる。ただし、第１電極２２は、平坦化膜２７の上面２７ａの一部に設けられていてもよく、側面２７ｂの一部に設けられていてもよい。

【0080】

図１５に示すように、第１電極２２は、発光素子３のカソードにそれぞれ接続されるともに、第７絶縁膜９７の上に設けられたカソード接続配線ＬＣに接続される。カソード接続配線ＬＣは、表示領域ＡＡから周辺領域ＧＡまで延在し、コンタクトホールＨ１の底部で露出するカソード配線２６に接続される。

【0081】

無機膜５は、複数の第１電極２２の上面及び側面を覆って設けられる。第１電極２２の側面の周囲を囲むように設けられる。さらに、無機膜５は、カソード接続配線ＬＣを覆って第７絶縁膜９７の上に設けられる。無機膜５は、表示領域ＡＡから周辺領域ＧＡに亘って設けられ、コンタクトホールＨ１の底部で、カソード接続配線ＬＣの端部ＬＣａを覆ってカソード配線２６と接する。

【0082】

このような構成により、カソード接続配線ＬＣとカソード配線２６とが接する部分、及び、第１電極２２と平坦化膜２７とが接する部分が、無機膜５によって覆われており、外部に露出しない。このため、表示装置１Ｇは、外部から水分が侵入する経路を無機膜５が塞ぐことで、発光素子３へ水分が侵入することを抑制できる。

【0083】

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

【符号の説明】

【0084】

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ 表示装置
２ アレイ基板
３、３Ａ 発光素子
３ａ 側面
３ｂ 上面
５ 無機膜
１２ 駆動回路
２１ 基板
２２ 第１電極
２２ａ 上面
２２ａ１ 第１上面
２２ａ２ 第２上面
２２ｂ 側面
２２ｂ１ 第１側面
２２ｂ２ 第２側面
２２ｃ 端部
２３ 第２電極
２３ａ 載置面
２４ 第３電極
２５ 第４電極
２６ カソード配線
２６ａ 上面
２７ 平坦化膜
２７ａ、２７Ａａ、２７Ｂａ 上面
２７ｂ、２７Ａｂ、２７Ｂｂ 側面
２７Ａ 第１平坦化膜
２７Ｂ 第２平坦化膜
２８ 画素回路
ＬＣ カソード接続配線
ＬＣａ 端部
Ｐｉｘ 画素

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】