特許 6986857 光電センサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6986857

(24)【登録日】2021年12月2日

(45)【発行日】2021年12月22日

(54)【発明の名称】光電センサ

(51)【国際特許分類】

   H01L 31/02 20060101AFI20211213BHJP

   H01L 31/10 20060101ALI20211213BHJP

【ＦＩ】

   H01L31/02 A

   H01L31/10 A

【請求項の数】3

【全頁数】9

(21)【出願番号】特願2017-98314(P2017-98314)

(22)【出願日】2017年5月17日

(65)【公開番号】特開2018-195703(P2018-195703A)

(43)【公開日】2018年12月6日

【審査請求日】2020年3月11日

(73)【特許権者】

【識別番号】000006666

【氏名又は名称】アズビル株式会社

(74)【代理人】

【識別番号】110003166

【氏名又は名称】特許業務法人山王内外特許事務所

(74)【代理人】

【識別番号】100101133

【弁理士】

【氏名又は名称】濱田 初音

(74)【代理人】

【識別番号】100199749

【弁理士】

【氏名又は名称】中島 成

(74)【代理人】

【識別番号】100188880

【弁理士】

【氏名又は名称】坂元 辰哉

(74)【代理人】

【識別番号】100197767

【弁理士】

【氏名又は名称】辻岡 将昭

(74)【代理人】

【識別番号】100201743

【弁理士】

【氏名又は名称】井上 和真

(72)【発明者】

【氏名】加藤 太一郎

(72)【発明者】

【氏名】飯島 慎二

【審査官】 吉岡 一也

(56)【参考文献】

【文献】 特開２００５−０５１０８７（ＪＰ，Ａ）

【文献】 特開２００２−１１０７９８（ＪＰ，Ａ）

【文献】 特開平１１−０４１０３６（ＪＰ，Ａ）

【文献】 特開２００１−０５３３３１（ＪＰ，Ａ）

【文献】 特開平１１−００８５１８（ＪＰ，Ａ）

【文献】 特開平１０−２５６８４１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３１／０２−３１／０３９２，３１／０８−３１／１１９

(57)【特許請求の範囲】

【請求項1】

フォトダイオードと電流電圧変換回路の信号入力端子とが容量により容量結合され、集積回路に搭載された受光回路を備え、
前記フォトダイオードは、光を受光する受光部、及び当該受光部の周囲に設けられ、遮光メタル層で遮光された遮光領域を有し、
前記容量は、前記遮光メタル層とは別の層であり且つ当該遮光メタル層に対して下層に形成された
ことを特徴とする光電センサ。

【請求項2】

前記容量は、２層のポリシリコン層から成る
ことを特徴とする請求項１記載の光電センサ。

【請求項3】

前記容量は、メタルインシュレータメタルから成る
ことを特徴とする請求項１記載の光電センサ。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、フォトダイオードとＩＶ回路（電流電圧変換回路）とが容量結合された受光回路を備えた光電センサに関する。

【背景技術】

【0002】

光電センサの受光回路では、図１に示すように、フォトダイオードＰＤにより発生された光電流を、ＩＶ回路で、ＯＰアンプＵ１及び抵抗Ｒ１等を用いて、電圧信号に変換する。この構成では、目的とする受光信号以外の外乱光も電圧変換することになる。通常、検出信号はパルス信号を用いており、直流の外乱光は後段のハイパスフィルタで除去される。なお図１に示す受光回路は、従来から集積回路に搭載されて構成される。

【0003】

この光電センサを、外乱光が太陽光である環境で使用した場合、１０万ルクスを超える光量が入光される場合がある。図１に示したＩＶ回路の抵抗Ｒ１は、最小受光信号と受光回路のノイズレベルから最小値が決定され、外乱光耐量から最大値が決定される。なお、ＩＶ回路は、図１に示すように、外乱光に対し、出力電圧をクランプするためのダイオードＤ１を有している。しかしながら、１０万ルクス程度の非常に大きな外乱光が入光されると、ＩＶ回路は不安定な状態となり、誤動作する可能性がある。

【0004】

この対策として、図２に示すように、フォトダイオードＰＤとＩＶ回路とを、容量Ｃ２により容量結合することで、太陽光等の直流光成分をＩＶ回路で電圧変換させない方法がある。これにより、フォトダイオードＰＤにより発生された光電流のうち、直流光成分は抵抗Ｒ２側に流れ、交流光成分のみが容量Ｃ２を介してＩＶ回路側に流れる。なお図２に示す受光回路は、従来ではディスクリート素子を用いて構成される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００９−５４６４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

一方、図２に示すような受光回路を集積回路に搭載する場合、容量Ｃ２の形成に必要な面積が、受光回路を集積回路に搭載するには大きくなるため、実現が困難である。

【0007】

なお、特許文献１においても、図１，２の違いについて示されている。この特許文献１に開示された発明では、カレントミラー回路を介してフォトダイオードＰＤとＩＶ回路が接続されているが、本質的に同じ構成である。また、容量Ｃ２の容量値は、フォトダイオードＰＤの寄生容量の１０〜１００倍程度必要であることが記載されている。

【0008】

この発明は、上記のような課題を解決するためになされたもので、フォトダイオードとＩＶ回路とが容量結合された受光回路を備えた光電センサにおいて、受光回路を集積回路に搭載可能である光電センサを提供することを目的としている。

【課題を解決するための手段】

【0009】

この発明に係る光電センサは、フォトダイオードと電流電圧変換回路の信号入力端子とが容量により容量結合され、集積回路に搭載された受光回路を備え、フォトダイオードは、光を受光する受光部、及び当該受光部の周囲に設けられ、遮光メタル層で遮光された遮光領域を有し、容量は、前記遮光メタル層とは別の層であり且つ当該遮光メタル層に対して下層に形成されたことを特徴とする。

【発明の効果】

【0010】

この発明によれば、上記のように構成したので、フォトダイオードとＩＶ回路とが容量結合された受光回路を備えた光電センサにおいて、受光回路を集積回路に搭載可能である。

【図面の簡単な説明】

【0011】

【図1】従来の光電センサが有する受光回路の構成例を示す回路図である。

【図2】従来の光電センサが有する受光回路の別の構成例を示す回路図である。

【図3】図１に示す受光回路のフォトダイオード周辺の断面構造例を示す図である。

【図4】この発明の実施の形態１に係る受光回路のフォトダイオード周辺の断面構造例を示す図である。

【図5】この発明の実施の形態１に係る受光回路のフォトダイオード周辺の別の断面構造例を示す図である。

【図6】この発明の実施の形態２に係る受光回路のフォトダイオード周辺の断面構造例を示す図である。

【図7】この発明の実施の形態１に係る受光回路のフォトダイオード周辺の別の断面構造例を示す図である。

【図8】図７に示す受光回路の等価回路図である。

【発明を実施するための形態】

【0012】

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
まず、この発明の実施の形態１に係る光電センサが有する受光回路の全体構成について説明する。この受光回路は、等価回路としては図２に示す受光回路と同じであるため、図２を用いて説明を行う。
受光回路は、例えば図２に示すように、フォトダイオードＰＤ、ＯＰアンプＵ１、電源Ｖ１、抵抗Ｒ１、容量Ｃ１、ダイオードＤ１、容量Ｃ２、抵抗Ｒ２及び定電圧源Ｖｃｃを備えている。なお、ＯＰアンプＵ１、電源Ｖ１、抵抗Ｒ１、容量Ｃ１及びダイオードＤ１は、ＩＶ回路を構成する。

【0013】

フォトダイオードＰＤは、入力光に応じた電流を発生する。このフォトダイオードＰＤは、カソードが容量Ｃ２を介してＯＰアンプＵ１の反転入力端子に接続され、アノードが接地されている。

【0014】

ＯＰアンプＵ１は、反転入力端子と非反転入力端子との間の差電圧を増幅する。また、電源Ｖ１は、プラス端子がＯＰアンプＵ１の非反転入力端子に接続され、マイナス端子が接地されている。また、抵抗Ｒ１は、一端がＯＰアンプＵ１の反転入力端子に接続され、他端がＯＰアンプＵ１の出力端子に接続されている。また、容量Ｃ１は、一端がＯＰアンプＵ１の反転入力端子に接続され、他端がＯＰアンプＵ１の出力端子に接続されている。また、ダイオードＤ１は、カソードがＯＰアンプＵ１の反転入力端子に接続され、アノードがＯＰアンプＵ１の出力端子に接続されている。なお、ダイオードＤ１は、複数のダイオードが直列接続されて構成される。

【0015】

また、抵抗Ｒ２は、一端が定電圧源Ｖｃｃに接続され、他端がフォトダイオードＰＤのカソードに接続されている。

【0016】

ここで、図２に示すような受光回路を集積回路に搭載する場合、容量Ｃ２の形成に必要な面積が大きい。そのため、従来では、受光回路を集積回路に搭載するには面積が大きくなり、実現が困難であった。

【0017】

一方、図１に示す受光回路を集積回路に搭載した場合を図３に示す。なお図３では、受光回路のうちのフォトダイオードＰＤとその周辺部の断面構造を示している。また図３では、絶縁層の図示を省略している。以下に示す図においても同様である。
この受光回路では、図３に示すように、Ｐ型基板（Ｐ−ＳＵＢ）１０１上に、拡散層であるＮウェル（Ｎ−ＷＥＬＬ）１０２−１が形成されている。このＰ型基板１０１とＮウェル１０２−１との間のｐｎ接合によりフォトダイオードＰＤが構成される。
また、Ｐ型基板１０１上のＮウェル１０２−１の周辺には、Ｎウェル１０２−２が形成されている。

【0018】

また、Ｎウェル１０２−１上の外周部には、絶縁層を介して、配線層である遮光メタル層Ｍ１−１が形成されている。
また、Ｎウェル１０２−２上には、絶縁層を介して、遮光メタル層Ｍ１−２が形成されている。
また、Ｐ型基板１０１上のＮウェル１０２−１とＮウェル１０２−２との間の領域には、絶縁層を介して、遮光メタル層Ｍ１−３が形成されている。

【0019】

また、Ｎウェル１０２−１と遮光メタル層Ｍ１−１は、コンタクト１０３−１により接続されている。
また、Ｎウェル１０２−２と遮光メタル層Ｍ１−２は、コンタクト１０３−２により接続されている。
また、Ｐ型基板１０１上のＮウェル１０２−１とＮウェル１０２−２との間の領域と遮光メタル層Ｍ１−３は、コンタクト１０３−３により接続されている。

【0020】

また、遮光メタル層Ｍ１−１，Ｍ１−３上には、絶縁層を介して、遮光メタル層Ｍ２−１が形成されている。
また、遮光メタル層Ｍ１−２上には、絶縁層を介して、遮光メタル層Ｍ２−２が形成されている。
また、遮光メタル層Ｍ１−３と遮光メタル層Ｍ２−１との間には、ビア１０４−１が接続されている。

【0021】

また、遮光メタル層Ｍ１−１には、信号ライン１０５−１が接続されている。この信号ライン１０５−１は、ＯＰアンプＵ１の反転入力端子に接続される。
また、遮光メタル層Ｍ１−２には、電源ライン１０５−２が接続されている。この電源ライン１０５−２は、フォトダイオードＰＤの周辺に存在する電源が接続される。

【0022】

また、遮光メタル層Ｍ２−１には、シールドライン１０５−３が接続されている。シールドライン１０５−３は、フォトダイオードＰＤの周辺の基板層を安定した電圧（ＧＮＤ）に落とすためのラインである。
また、遮光メタル層Ｍ２−２には、ＧＮＤライン１０５−４が接続されている。ＧＮＤライン１０５−４は、フォトダイオードＰＤの周辺の遮光メタル層Ｍ２−２を安定した電圧（ＧＮＤ）に落とすためのラインである。
このシールドライン１０５−３及びＧＮＤライン１０５−４により、外部からフォトダイオードＰＤへのノイズを除去する。

【0023】

このように、図３に示すフォトダイオードＰＤでは、遮光領域（遮光メタル層Ｍ１−１〜Ｍ１−３，Ｍ２−１，Ｍ２−２）で覆われていない部分が受光部となる。また、フォトダイオードＰＤにより発生された光電流をＩＶ回路に伝送する部分は遮光されている。また、遮光領域は、外部からのノイズが除去される安定した領域である。

【0024】

ここで、フォトダイオードＰＤの受光部のサイズは、マイクロレンズにより受光信号を集光するために必要なサイズとなっており、ある程度の面積を必要とする。そのため、光電流をＩＶ回路に伝送する部分を含む遮光領域もその周囲にあり、大きい面積を占める。
そこで、実施の形態１に係る受光回路では、図４に示すように、遮光領域に２層のポリシリコン層１０６，１０７を用いて図２に示す容量結合用の容量Ｃ２を形成する。

【0025】

図４に示す構成では、遮光メタル層Ｍ１−１と遮光メタル層Ｍ１−３との間に遮光メタル層Ｍ１−４を設け、遮光メタル層Ｍ１−１と遮光メタル層Ｍ１−４との間で、コンタクト１０３−４，１０３−５を介して、間隙を有する２層のポリシリコン層１０６，１０７が介在されている。この２層のポリシリコン層１０６，１０７は、遮光領域に配置される。
なお、近年の半導体プロセスでは、２層のポリシリコン層を利用できる場合が多く、図４に示す構成を実現可能である。また、２層のポリシリコン層１０６，１０７を用いることで、精度のよい容量Ｃ２を作製できる。

【0026】

以上のように、この実施の形態１によれば、フォトダイオードＰＤは、光を受光する受光部、及び当該受光部の周囲に設けられ、遮光メタル層Ｍ１−１〜Ｍ１−４，Ｍ２−１，Ｍ２−２で遮光された遮光領域を有し、容量Ｃ２は、遮光領域に形成されたので、フォトダイオードＰＤとＩＶ回路とが容量結合された受光回路を備えた光電センサにおいて、受光回路を集積回路に搭載可能である。

【0027】

なお、ポリシリコン層は高抵抗であり、通常、ポリシリコン層とＮウェルとは直接接続しない。そのため、図４では、遮光メタル層Ｍ１−１と遮光メタル層Ｍ１−４との間に２層のポリシリコン層１０６，１０７を介在させている。しかしながら、これに限らず、例えば図５に示すように、遮光メタル層Ｍ１−４は設けず、コンタクト１０３−１に、間隙を有する２層のポリシリコン層１０６，１０７を介在させてもよい。

【0028】

実施の形態２．
実施の形態１では、容量Ｃ２が２層のポリシリコン層１０６，１０７から構成される場合を示した。それに対し、実施の形態２では、容量Ｃ２がＭＩＭ（メタルインシュレータメタル）１０８で構成される場合を示す。
図６はこの発明の実施の形態２に係る受光回路のフォトダイオード周辺の断面構造例を示す図である。この図６に示す実施の形態２に係る断面構造例では、図４に示す断面構造例に対し、ポリシリコン層１０６，１０７、遮光メタル層Ｍ１−４及びコンタクト１０３−４，１０３−５を取除き、ＭＩＭ１０８、遮光メタル層Ｍ３−１，Ｍ３−２，Ｍ４−１、ビア１０４−２，１０９−１，１０９−２，１１０−１を追加している。その他の構成は同様であり、同一の符号を付してその説明を省略する。

【0029】

ＭＩＭ１０８は、遮光メタル層Ｍ１−１上に絶縁層を介して形成されている。このＭＩＭ１０８は、遮光領域に配置される。
遮光メタル層Ｍ３−１は、ＭＩＭ１０８上の一部に絶縁層を介して形成されている。
遮光メタル層Ｍ３−２は、遮光メタル層Ｍ２−１，Ｍ２−２、及びＭＩＭ１０８上の一部に絶縁層を介して形成されている。
遮光メタル層Ｍ４−１は、遮光メタル層Ｍ３−１，３−２上に絶縁層を介して形成されている。

【0030】

ビア１０４−２は、遮光メタル層Ｍ１−１とＭＩＭ１０８とを接続する。
ビア１０９−１は、ＭＩＭ１０８と遮光メタル層Ｍ３−１とを接続する。
ビア１０９−２は、遮光メタル層Ｍ２−１と遮光メタル層Ｍ３−２とを接続する。
ビア１１０−１は、遮光メタル層Ｍ３−２と遮光メタル層Ｍ４−１とを接続する。

【0031】

また、信号ライン１０５−１は、遮光メタル層Ｍ３−１に接続されている。
また、シールドライン１０５−３は、遮光メタル層Ｍ４−１に接続されている。

【0032】

このように、ＭＩＭ１０８により容量Ｃ２を構成することで、２層のポリシリコン層１０６，１０７により容量Ｃ２を構成する場合に対し、より大きな容量を確保できる。

【0033】

なお上記では、Ｐ型基板１０１を用いて受光回路を構成した場合を示した。しかしながら、これに限らず、例えば図７に示すようにＮ型基板１１１を用いて受光回路を構成してもよく、同様の効果を得られる。また、図７に示す受光回路では、図４に示す受光回路に対し、Ｐ型基板１０１をＮ型基板１１１に変更し、Ｎウェル１０２−１，１０２−２をＰウェル１１２−１，１１２−２に変更し、電源ライン１０５−２とシールドライン１０５−３の配置箇所を反対にしている。また図８は、図７に示す受光回路の等価回路図である。また図７では、容量Ｃ２が２層のポリシリコン層１０６，１０７から構成される場合を示したが、容量Ｃ２がＭＩＭ１０８で構成される場合についても同様である。

【0034】

また、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

【符号の説明】

【0035】

１０１ Ｐ型基板
１０２−１，１０２−２ Ｎウェル
１０３−１〜１０３−５ コンタクト
１０４−１，１０４−２ ビア
１０５−１ 信号ライン
１０５−２ 電源ライン
１０５−３ シールドライン
１０５−４ ＧＮＤライン
１０６，１０７ ポリシリコン層
１０８ ＭＩＭ
１０９−１，１０９−２ ビア
１１０−１ ビア
１１１ Ｎ型基板
１１２−１，１１２−２ Ｐウェル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】