(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022100276
(43)【公開日】2022-07-05
(54)【発明の名称】環境保護されたフォトニック集積回路
(51)【国際特許分類】
G02B 6/12 20060101AFI20220628BHJP
H01L 21/205 20060101ALI20220628BHJP
H01L 21/312 20060101ALI20220628BHJP
【ＦＩ】
G02B6/12 371
H01L21/205
H01L21/312 B
H01L21/312 C
【審査請求】有
【請求項の数】15
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2021206567
(22)【出願日】2021-12-21
(31)【優先権主張番号】20216921.5
(32)【優先日】2020-12-23
(33)【優先権主張国・地域又は機関】EP
(71)【出願人】
【識別番号】520052259
【氏名又は名称】エフェクト フォトニクス ベーハー
【氏名又は名称原語表記】ＥＦＦＥＣＴ Ｐｈｏｔｏｎｉｃｓ Ｂ．Ｖ．
【住所又は居所原語表記】Ｋａｓｔａｎｊｅｌａａｎ ４００ ５６１６ ＬＺ Ｅｉｎｄｈｏｖｅｎ Ｎｅｔｈｅｒｌａｎｄｓ
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100137903
【弁理士】
【氏名又は名称】菅野 亨
(72)【発明者】
【氏名】ホエクストラ スジャーク ハンス
【テーマコード（参考）】
2H147
5F045
5F058
【Ｆターム（参考）】
2H147AA01
2H147BG06
2H147DA05
2H147DA09
2H147DA19
2H147EA10D
2H147EA12C
2H147EA12D
2H147EA16D
2H147EA17D
2H147EA18D
2H147EA19D
2H147GA15
2H147GA17
2H147GA20
5F045AB12
5F045BB08
5F045CB04
5F058AA10
5F058AB01
5F058AC02
5F058AC03
5F058AF04
5F058AF06
5F058AG01
5F058AG09
5F058AH03
(57)【要約】 （修正有）
【課題】環境保護されたフォトニック集積回路（ＰＩＣ）、およびＰＩＣを含む光電子システムを提供すること。
【解決手段】エピタキシャル半導体層（４）で少なくとも部分的に覆われているリン化インジウムベースの基板（２）を含む、環境保護されたフォトニック集積回路、ＰＩＣ（１）に関する。ＩｎＰベースの基板および／またはエピタキシャル層は、異なる非半導体層（７ａ、７ｂ）を含む層スタック（６）で覆われている。上記層スタックの少なくとも第１の層は、所定の位置（９）に配置された貫通孔（８ａ）を備えている。ＩｎＰベースの基板またはエピタキシャル層には、貫通孔を介してアクセス可能である。上記ＰＩＣは、上記層スタックを覆い、それによって機械的結合構造を提供する誘電体保護層（１２）を備える。上記保護層は、環境汚染物質からＰＩＣを保護するように構成される。本発明はまた、上記ＰＩＣを含む光電子システム（２４）に関する。
【選択図】図１
【解決手段】エピタキシャル半導体層（４）で少なくとも部分的に覆われているリン化インジウムベースの基板（２）を含む、環境保護されたフォトニック集積回路、ＰＩＣ（１）に関する。ＩｎＰベースの基板および／またはエピタキシャル層は、異なる非半導体層（７ａ、７ｂ）を含む層スタック（６）で覆われている。上記層スタックの少なくとも第１の層は、所定の位置（９）に配置された貫通孔（８ａ）を備えている。ＩｎＰベースの基板またはエピタキシャル層には、貫通孔を介してアクセス可能である。上記ＰＩＣは、上記層スタックを覆い、それによって機械的結合構造を提供する誘電体保護層（１２）を備える。上記保護層は、環境汚染物質からＰＩＣを保護するように構成される。本発明はまた、上記ＰＩＣを含む光電子システム（２４）に関する。
【選択図】図１
【特許請求の範囲】
【請求項1】
－ 第１の表面（３）を有するリン化インジウムベース（ＩｎＰベース）の基板（２）であって、前記第１の表面（３）が、前記ＩｎＰベースの基板（２）の前記第１の表面（３）とは反対側を向くように配置された第２の表面（５）を有するエピタキシャル半導体層（４）で少なくとも部分的に覆われている、ＩｎＰベースの基板（２）と、
－ 少なくとも２つの異なる非半導体層（７ａ、７ｂ）を含む層スタック（６）であって、前記層スタック（６）が、前記ＩｎＰベースの基板（２）の前記第１の表面（３）および／または前記エピタキシャル半導体層（４）の前記第２の表面（５）を覆うように配置され、
・少なくとも、前記ＩｎＰベースの基板（２）の前記第１の表面（３）および／または前記エピタキシャル半導体層（４）の前記第２の表面（５）と接触している前記層スタック（６）の１つの層は、所定の位置（９）に配置された貫通孔（８ａ）を備えており、
・前記ＩｎＰベースの基板（２）の前記第１の表面（３）の第１の領域（１０）または前記エピタキシャル半導体層（４）の前記第２の表面（５）の第２の領域（１１）には、貫通孔（８ａ）を介してアクセス可能である、層スタック（６）と、
－ 前記層スタック（６）を覆うように配置された誘電体保護層（１２）であって、前記誘電体保護層（１２）は、前記貫通孔（８ａ）または前記層スタック（６）の前記所定の位置（９）の凹部を少なくとも部分的に満たすように配置され、それによって機械的結合構造を提供し、前記誘電体保護層（１２）は、環境汚染物質から前記フォトニック集積回路（１）を保護することを可能にするように構成された材料特性および寸法を有する、誘電体保護層（１２）と、
を備えた、環境保護されたフォトニック集積回路。
－ 少なくとも２つの異なる非半導体層（７ａ、７ｂ）を含む層スタック（６）であって、前記層スタック（６）が、前記ＩｎＰベースの基板（２）の前記第１の表面（３）および／または前記エピタキシャル半導体層（４）の前記第２の表面（５）を覆うように配置され、
・少なくとも、前記ＩｎＰベースの基板（２）の前記第１の表面（３）および／または前記エピタキシャル半導体層（４）の前記第２の表面（５）と接触している前記層スタック（６）の１つの層は、所定の位置（９）に配置された貫通孔（８ａ）を備えており、
・前記ＩｎＰベースの基板（２）の前記第１の表面（３）の第１の領域（１０）または前記エピタキシャル半導体層（４）の前記第２の表面（５）の第２の領域（１１）には、貫通孔（８ａ）を介してアクセス可能である、層スタック（６）と、
－ 前記層スタック（６）を覆うように配置された誘電体保護層（１２）であって、前記誘電体保護層（１２）は、前記貫通孔（８ａ）または前記層スタック（６）の前記所定の位置（９）の凹部を少なくとも部分的に満たすように配置され、それによって機械的結合構造を提供し、前記誘電体保護層（１２）は、環境汚染物質から前記フォトニック集積回路（１）を保護することを可能にするように構成された材料特性および寸法を有する、誘電体保護層（１２）と、
を備えた、環境保護されたフォトニック集積回路。
【請求項2】
少なくとも、前記ＩｎＰベースの基板（２）の前記第１の表面（３）および／または前記エピタキシャル半導体層（４）の前記第２の表面（５）と接触している前記層スタック（６）の前記１つの層は、所定の貫通孔パターン（１３）に従って配置された少なくとも２つの貫通孔（８ｂ、８ｃ）を備えている、請求項１に記載の環境保護されたフォトニック集積回路。
【請求項3】
少なくとも、前記ＩｎＰベースの基板（２）の前記第１の表面（３）および／または前記エピタキシャル半導体層（４）の前記第２の表面（５）と接触している前記層スタック（６）の前記１つの層は、前記貫通孔（８ａ）に面するように配置された側壁（１４ａ）を有し、前記側壁（１４ａ）は異なる表面を有する、請求項１に記載の環境保護されたフォトニック集積回路。
【請求項4】
少なくとも、前記ＩｎＰベースの基板（２）の前記第１の表面（３）および／または前記エピタキシャル半導体層（４）の前記第２の表面（５）と接触している前記層スタック（６）の前記１つの層は、少なくとも２つの側壁（１４ｂ、１４ｃ）を有し、前記少なくとも２つの側壁（１４ｂ、１４ｃ）のそれぞれは、前記所定の貫通孔パターン（１３）に従って配置された前記少なくとも２つの貫通孔（８ｂ、８ｃ）のそれぞれの貫通孔に面するように配置されており、前記少なくとも２つの側壁（１４ｂ、１４ｃ）のそれぞれは、異なる表面を有する、請求項２に記載の環境保護されたフォトニック集積回路。
【請求項5】
前記側壁（１４ａ、１４ｂ、１４ｃ）は、前記ＩｎＰベースの基板（２）の前記第１の表面（３）に対して３０°～９０°の範囲の角度αで配置されている、請求項３または４に記載の環境保護されたフォトニック集積回路。
【請求項6】
前記層スタック（６）は、誘電体層（１５）および金属層（１６）を含む、請求項１～５のいずれか一項に記載の環境保護されたフォトニック集積回路。
【請求項7】
前記金属層（１６）は、前記ＩｎＰベースの基板（２）の前記第１の表面（３）とは反対側を向くように配置された第３の表面（１７）を有し、前記誘電体保護層（１２）は、前記金属層（１６）の第３の表面（１７）を覆うように配置され、前記誘電体保護層（１２）は、前記金属層（１６）の前記第３の表面（１７）の第３の領域（１９）へのアクセスを提供するように構成されたコンタクトホール（１８）を備えている、請求項６に記載の環境保護されたフォトニック集積回路。
【請求項8】
前記誘電体保護層（１２）は、ポリアクリレート、ポリカーボネート、ポリイミド、ポリウレタン、ポリキシリレン、ベンゾシクロブテン、ポリシロキサン、およびシリコンのうちの１つを含むポリマーベースの層である、請求項１～７のいずれか一項に記載の環境保護されたフォトニック集積回路。
【請求項9】
前記誘電体保護層（１２）は、有機添加剤および無機添加剤のうちの少なくとも１つを含む、請求項１～８のいずれか一項に記載の環境保護されたフォトニック集積回路。
【請求項10】
前記誘電体保護層（１２）は、前記ＩｎＰベースの基板（２）の前記第１の表面（３）とは反対側を向くように配置された第４の表面（２０）を含み、前記誘電体保護層（１２）は、前記第４の表面（２０）に突起（２２）の規則的なパターン（２３）を提供するように配置されたくぼみ（２１）を備えている、請求項１～９のいずれか一項に記載の環境保護されたフォトニック集積回路。
【請求項11】
前記誘電体保護層（１２）の前記第４の表面（２０）が少なくとも５０°である接触角βを有する、請求項１０に記載の環境保護されたフォトニック集積回路。
【請求項12】
前記誘電体保護層（１２）は、０．５μｍから１００μｍの間、好ましくは０．５μｍから１０μｍの間の厚さｔを有する、請求項１～１１のいずれか一項に記載の環境保護されたフォトニック集積回路。
【請求項13】
前記誘電体保護層（１２）が共形コーティングまたは平坦化コーティングである、請求項１～１２のいずれか一項に記載の環境保護されたフォトニック集積回路。
【請求項14】
前記フォトニック集積回路（１）は、非気密パッケージおよび気密パッケージ（２５）のうちの１つを備えている、請求項１～１３のいずれか一項に記載の環境保護されたフォトニック集積回路。
【請求項15】
請求項１～１４のいずれか一項に記載の環境保護されたフォトニック集積回路（１）を含む光電子システムであって、前記光電子システム（２４）は、送信機、受信機、送受信機、コヒーレント送信機、コヒーレント受信機、およびコヒーレント送受信機のうちの１つである、光電子システム（２４）。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば、電気通信用途またはセンサ用途に限定的にではなく使用することができる、環境保護されたフォトニック集積回路に関する。本発明はさらに、例えば、電気通信用途または上記フォトニック集積回路を含むセンサ用途に限定的にではなく使用することができる光電子システムに関する。
【背景技術】
【0002】
例えば、光通信用途の分野に限定されないフォトニック集積回路（Ｐｈｏｔｏｎｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ：ＰＩＣ）は、好ましくは可能な限り小さいフットプリントを有する単一のダイに統合される光学的および電気的機能の数が増加しているため、ますます複雑になっている。光通信用途用のＰＩＣ向けの最も用途の広い技術プラットフォームは、リン化インジウムベース（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ－ｂａｓｅｄ：ＩｎＰ）の半導体材料を含むウェーハを使用する。ＩｎＰベースの技術により、例えば光生成および／または光吸収光学デバイスなどの能動コンポーネントと、例えば光ガイドおよび／または光スイッチング光学デバイスなどの受動コンポーネントの両方を単一のダイの１つのＰＩＣにモノリシックに統合できる。
【0003】
従来、ＰＩＣおよびそれらを含む光電子システム（例えば、光送受信機モジュールなど）の環境保護は、気密パッケージによって提供されていた。上記の複雑さの増大の結果として、組み立て、特に気密パッケージのコストは、ＰＩＣおよびそれらが使用される光電子システムの総コストのかなりの部分を占めている。
【0004】
組み立てと包装のコストを削減できる気密パッケージの代替手段は、ＰＩＣの非気密パッケージによって提供され、ＰＩＣを囲むために少なくとも１つの誘電体保護層が適用され、それによってほこり粒子や湿気などの環境汚染物質からＰＩＣを保護する。
【0005】
今日のＰＩＣの上記の複雑さの増大の別の欠点は、通常、例えばＰＩＣの処理、組み立て、テスト、操作、さらには保管の少なくとも１つの間の温度変動の結果として発生する機械的不安定性に悩まされることである。温度による機械的不安定性は、主に、ＰＩＣのさまざまなコンポーネントを構成するために使用されるさまざまな種類の材料の熱膨張係数（ｃｏｅｆｆｉｃｉｅｎｔｓ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ：ＣＴＥ）の不一致によって引き起こされる。さまざまな種類の材料のＣＴＥの不一致の結果として、これらの材料は、ＰＩＣがさらされる温度変化に応じてさまざまな方法で膨張および収縮する。特に、異なるＣＴＥを持つ材料の層に適用される金属トラックは、機械的不安定性を引き起こし、最終的には層の層間剥離または層内の亀裂の形成の形での望ましくない応力緩和によるＰＩＣの早期故障を引き起こす機械的応力発生源であり得る。
【0006】
機械的不安定性は、これらの層を適用するために使用される方法の結果として、ＰＩＣに含まれるさまざまな種類の材料の層に組み込まれる応力によっても引き起こされ得る。
【0007】
上記に基づいて、改善された機械的安定性を有し、それにより信頼性および寿命が向上した、環境保護されたＰＩＣを提供する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の目的は、例えば、電気通信用途またはセンサ用途に限定的にではなく使用することができる、当技術分野で知られている環境保護されたＰＩＣに関連する上記および／または他の不利な点の少なくとも１つを未然に防ぐか、または少なくとも軽減する、環境保護されたフォトニック集積回路を提供することである。
【0009】
本発明の目的はまた、例えば、本発明によるＰＩＣを含む電気通信用途またはセンサ用途に限定的にではなく使用することができる光電子システムを提供することである。
【課題を解決するための手段】
【0010】
本発明の態様は、添付の独立請求項および従属請求項に記載されている。従属請求項の特徴は、請求項に明示的に記載されているだけでなく、必要に応じて独立請求項の特徴と組み合わせることができる。さらに、すべての特徴を他の技術的に同等の特徴に置き換えることができる。
【0011】
上記の目的の少なくとも１つは、
－ 第１の表面を有するリン化インジウムベース（ＩｎＰベース）の基板であって、第１の表面が、ＩｎＰベースの基板の第１の表面とは反対側を向くように配置された第２の表面を有するエピタキシャル半導体層で少なくとも部分的に覆われている、ＩｎＰベースの基板と、
－ 少なくとも２つの異なる非半導体層を含む層スタックであって、層スタックが、ＩｎＰベースの基板の第１の表面および／またはエピタキシャル半導体層の第２の表面を覆うように配置され、
・少なくとも、ＩｎＰベースの基板の第１の表面および／またはエピタキシャル半導体層の第２の表面と接触している層スタックの１つの層は、所定の位置に配置された貫通孔を備えており、
・ＩｎＰベースの基板の第１の表面の第１の領域またはエピタキシャル半導体層の第２の表面の第２の領域には、貫通孔を介してアクセス可能である、層スタックと、
－ 層スタックを覆うように配置された誘電体保護層であって、誘電体保護層は、貫通孔または層スタックの所定の位置の凹部を少なくとも部分的に満たすように配置され、それによって機械的結合構造を提供し、誘電体保護層は、環境汚染物質からフォトニック集積回路を保護することを可能にするように構成された材料特性および寸法を有する、誘電体保護層と、
を備えた、環境保護されたフォトニック集積回路、によって実現される。
－ 第１の表面を有するリン化インジウムベース（ＩｎＰベース）の基板であって、第１の表面が、ＩｎＰベースの基板の第１の表面とは反対側を向くように配置された第２の表面を有するエピタキシャル半導体層で少なくとも部分的に覆われている、ＩｎＰベースの基板と、
－ 少なくとも２つの異なる非半導体層を含む層スタックであって、層スタックが、ＩｎＰベースの基板の第１の表面および／またはエピタキシャル半導体層の第２の表面を覆うように配置され、
・少なくとも、ＩｎＰベースの基板の第１の表面および／またはエピタキシャル半導体層の第２の表面と接触している層スタックの１つの層は、所定の位置に配置された貫通孔を備えており、
・ＩｎＰベースの基板の第１の表面の第１の領域またはエピタキシャル半導体層の第２の表面の第２の領域には、貫通孔を介してアクセス可能である、層スタックと、
－ 層スタックを覆うように配置された誘電体保護層であって、誘電体保護層は、貫通孔または層スタックの所定の位置の凹部を少なくとも部分的に満たすように配置され、それによって機械的結合構造を提供し、誘電体保護層は、環境汚染物質からフォトニック集積回路を保護することを可能にするように構成された材料特性および寸法を有する、誘電体保護層と、
を備えた、環境保護されたフォトニック集積回路、によって実現される。
【0012】
当業者は、本発明の文脈において機械的アンカーとも呼ばれ得る誘電体機械的結合構造が、層スタックの非半導体最上層と、ＩｎＰベースの基板の第１の表面およびエピタキシャルＩｎＰベースの半導体層の第２の表面のうちの１つの層との間の機械的接続を提供することを理解するであろう。少なくとも、ＩｎＰベースの基板の第１の表面および／またはエピタキシャルＩｎＰベースの半導体層の第２の表面と所定の位置で接触している層スタックの層に貫通孔または穿孔を配置することにより、層スタック内の機械的応力集中部は、機械的応力を再分配することによって低減することができる。このようにして、機械的結合構造または機械的アンカーは、機械的応力緩和構造として機能することができ、それにより、少なくとも層スタックにおける亀裂の形成を低減することができる。さらに、層スタックを、ＩｎＰベースの基板の第１の表面およびエピタキシャルＩｎＰベースの半導体層の第２の表面の１つに結び付けることによって、機械的アンカーは、層スタックの非半導体層の少なくとも１つの少なくとも部分的な層間剥離を低減することができる。上記層間剥離は、層スタックの非半導体層の少なくとも１つに存在する応力の緩和の結果として起こり得る。応力緩和は、ＰＩＣの処理、組み立て、テスト、操作、さらには保管の少なくとも１つでの温度変化の結果であり得る。以上のことから、本発明によるＰＩＣの誘電体保護層は、ＰＩＣの信頼性と寿命を向上させる多機能層であることが明らかであろう。
【0013】
当業者は、例えば、貫通孔が提供される所定の位置が、機械的応力が上昇した位置であり得ることを理解するであろう。機械的応力が上昇するこのような位置は、多くの方法で、例えば故障解析の結果としての経験的な方法で、または例えばＰＩＣのモデルの有限要素法（ｆｉｎｉｔｅ ｅｌｅｍｅｎｔ ｍｅｔｈｏｄ：ＦＥＭ）解析などの機械的応力シミュレーションを実行することによって決定できる。上記にもかかわらず、貫通孔は、少なくとも１つの中間層によって分離された相互接続された層間の改善された機械的結合を可能にする任意の所定の位置に提供され得ることに留意されたい。その結果、相互接続された層の層間剥離および相互接続された層における亀裂形成を低減することができ、最終的には防止することができる。
【0014】
ＩｎＰベースの基板の第１の表面および／またはエピタキシャルＩｎＰベースの半導体層の第２の表面と接触している層スタックの少なくとも第１の層に貫通孔を設けることにより、層スタックの上記第１の層と誘電体保護層との間に配置される少なくとも第２の非半導体層は、貫通孔によって中断されないため、誘電体保護層は、ＩｎＰベースの基板の第１の表面およびエピタキシャルＩｎＰベースの半導体層の第２の表面の１つと直接接触しないことに留意されたい。
【0015】
当業者は、本発明によるＰＩＣの例示的で非限定的な実施形態による場合、層スタックのすべての非半導体層には貫通孔が設けられている、つまり、貫通孔は同じ位置にある層スタックのすべての非半導体層を遮断し、誘電体保護層は、ＩｎＰベースの基板の第１の表面の第１の領域およびエピタキシャルＩｎＰベースの半導体層の第２の表面の第２の領域の１つと直接接触していることを理解するであろう。
【0016】
当業者は、誘電体保護層と、ＩｎＰベースの基板の第１の表面の第１の領域またはエピタキシャルＩｎＰベースの半導体層の第２の表面の第２の領域の活性化表面との間の接着を改善するために、個々の貫通孔を介してアクセス可能なＩｎＰベースの基板の第１の表面の第１の領域、またはエピタキシャルＩｎＰベースの半導体層の第２の表面の第２の領域を活性化するためにプライマーが必要とされ得ることを理解するであろう。誘電体保護層の組成およびＩｎＰベースの基板またはエピタキシャル半導体層の組成を考慮して適切なプライマーを選択できることは明らかであろう。
【0017】
層スタックの非半導体層への貫通孔の提供に関する上記の２つの例示的で非限定的な実施形態、すなわち、一方では層スタックの上記第１の非半導体層にのみ貫通孔を設け、他方では層スタックのすべての非半導体層に貫通孔を設けることに基づいて、非半導体層の数および異なる非半導体層の互いに対する実際の配置に応じて、層スタックの非半導体層に貫通孔を設けることに関するすべての可能な実施形態を想定することができることは明らかである。しかしながら、本発明の文脈において、層スタックの上記第１の非半導体層は、常に貫通孔を備えていることに留意されたい。
【0018】
本発明に従ってＰＩＣに提供される機械的結合構造は、層スタックで使用される非半導体材料の少なくとも１つの変更およびＰＩＣの処理中に層スタックが受ける温度バジェットの削減を含む既知の方法と比較して、層スタックにおける応力形成を低減するための改善された方法を提供する。層スタック内の応力形成を低減するための前述の既知の方法は、結果として生じる機械的応力に対する変更された層スタックの改善された耐性を可能にし得るが、既知の方法は通常、次善の信頼性、したがってＰＩＣの次善の性能をもたらす。これらの不利な点は、本発明によるＰＩＣに提供される機械的結合構造または機械的アンカーによって未然に防がれるか、または少なくとも軽減され得る。
【0019】
上記に基づいて、当業者は、ほこり粒子や水分などの環境汚染物質に対する環境保護と、ＩｎＰベースの半導体基板の第１の表面またはエピタキシャルＩｎＰベースの半導体層の第２の表面に上記層スタックを機械的に結び付けるように配置された機械的結合構造または機械的アンカーの両方を提供することによって、誘電体保護層は、機械的安定性が向上し、それによって信頼性と寿命が向上した、環境保護されたＰＩＣが提供されることを理解するであろう。
【0020】
当業者は、必要な個々の貫通孔の数、およびＰＩＣ全体の１つまたは複数の個々の貫通孔の配置が、例えば、ＰＩＣのモデルのＦＥＭ解析など、例えば、上記の機械的応力シミュレーションから得られる機械的応力の分布を考慮に入れることによって決定され得ることを理解するであろう。ＰＩＣに統合されたコンポーネントの互いに対する変更された配置によるＰＩＣの変更されたレイアウト、層スタックの異なる非半導体層の変更された数、層スタックの非半導体層の少なくとも１つの変更された材料組成、および層スタック内の異なる非半導体層の互いに対する変更された配置のうちの例えば少なくとも１つによる、例えばＰＩＣのトポグラフィの変更をもたらすＰＩＣの設計変更は、変更されたＰＩＣの調整済みモデルで対応できる。上記調整されたモデルの、例えばＦＥＭ解析などの機械的応力シミュレーションは、異なる数の個々の貫通孔および／または変更されたＰＩＣ全体の貫通孔の異なる配置を必要とする機械的応力の異なる分布をもたらし得ることは明らかであろう。
【0021】
さらに、個々の貫通孔の数およびその配置も、設計上の考慮事項に基づいて決定できる、すなわち、貫通孔がＰＩＣの機能的構造に最小の影響を与える所定の位置を決定することができることに留意されたい。
【0022】
本発明による環境保護されたフォトニック集積回路の実施形態では、少なくとも、ＩｎＰベースの基板の第１の表面および／またはエピタキシャル半導体層の第２の表面と接触している上記層スタックの層は、所定の貫通孔パターンに従って配置された少なくとも２つの貫通孔を備えている。
【0023】
当業者は、所定の貫通孔パターンおよび再分配に必要な、およびそれにより、層スタックをＩｎＰベースの基板の第１の表面またはエピタキシャルＩｎＰベースの半導体層の第２の表面に結び付けた結果としての層スタックの機械的応力を少なくとも低減する少なくとも２つの貫通孔の実際の数が、例えば、ＰＩＣのモデルの機械的応力シミュレーション（例えば、ＦＥＭ解析など）から得られる機械的応力の分布を考慮に入れることによって決定され得ることを理解するであろう。所定の貫通孔パターンおよび少なくとも２つの貫通孔の実際の数を、例えば故障解析などの経験的な方法で決定することも可能である。
【0024】
個別に配置された貫通孔について上で説明したのと同様の方法で、例えば、ＰＩＣの変更されたトポグラフィをもたらす、ＰＩＣの設計における上記の変更のいずれかは、変更されたＰＩＣの調整されたモデルに適応することができる。上記調整されたモデルの、例えばＦＥＭ解析などの機械的応力シミュレーションにより、必要とされる少なくとも２つの貫通孔の実際の数に関して、異なる所定の貫通孔パターンを必要とする機械的応力の異なる分布、および、少なくとも２つの貫通孔の上記実際の数の互いに対する配置がもたらされ得ることは明らかであろう。繰り返すが、これを経験的な方法で行うことも可能である。
【0025】
本発明による環境保護されたフォトニック集積回路の実施形態では、少なくとも、ＩｎＰベースの基板の第１の表面および／またはエピタキシャル半導体層の第２の表面と接触している上記層スタックの層は、貫通孔に面するように配置された側壁であって、異なる表面を有する側壁、すなわち、鋭い角および不連続な表面構造、例えば、階段状の突起および／または階段状のくぼみのうちの少なくとも１つを有さない側壁を有する。このようにして、層スタックの少なくとも上記層に個々の貫通孔を提供することによって引き起こされる層スタック内の機械的応力集中を低減することができ、好ましくは回避することができる。典型的には、層スタックの少なくとも上記第１の非半導体層の側壁は、円形、楕円形、または角が丸い多角形を有するように配置される。当業者は、貫通孔が層スタックの他の非半導体層のいずれか１つまたはすべてに提供される場合、これらのそれぞれの層のそれぞれの側壁は一緒になって、貫通孔に面するように配置された全側壁を構成することを理解するであろう。上記と同じ考慮事項のために、側壁全体にも異なる表面があることは明らかである。
【0026】
本発明による環境保護されたフォトニック集積回路の実施形態では、少なくとも、ＩｎＰベースの基板の第１の表面および／またはエピタキシャル半導体層の第２の表面と接触している上記層スタックの層は、少なくとも２つの側壁を有し、上記少なくとも２つの側壁のそれぞれは、所定の貫通孔パターンに従って配置された上記少なくとも２つの貫通孔のそれぞれの貫通孔に面するように配置され、上記少なくとも２つの側壁のそれぞれは、異なる表面を有する。上記と同じ理由で、上記少なくとも２つの側壁のそれぞれは、円形、楕円形、または角が丸い多角形を有するように配置されている。当業者は、所定の貫通孔パターンに従って配置された上記少なくとも２つの貫通孔が、層スタックの他の非半導体層のいずれか１つまたはすべてに提供される場合、これらのそれぞれの層のそれぞれの少なくとも２つの側壁は、一緒に少なくとも２つの合計側壁を構成し、それらのそれぞれは、上記少なくとも２つの貫通孔のそれぞれの貫通孔に面するように配置されることを理解するであろう。上記と同じ考察のために、上記少なくとも２つの合計側壁のそれぞれが異なる表面を有することは明らかであろう。
【0027】
本発明による環境保護されたフォトニック集積回路の実施形態では、側壁は、ＩｎＰベースの基板の第１の表面に対して３０°～９０°の範囲の角度で配置される。貫通孔が、ＩｎＰベースの基板の第１の表面および／またはエピタキシャルＩｎＰベースの半導体層の第２の表面と接触している層スタックの第１の非半導体層にのみ適用される場合、層スタックの少なくとも上記第１の層における機械的応力の再分布は、層スタックの上記第１の層の側壁の角度を上記の範囲に調整することによってさらに最適化することができる。当業者は、貫通孔が層スタックの他の非半導体層のいずれか１つまたはすべてに提供される場合、これらのそれぞれの層のそれぞれの側壁は一緒になって、貫通孔に面するように配置された全側壁を構成することを理解するであろう。貫通孔を備えた層スタックの少なくとも非半導体層における機械的応力の再分布は、上記の範囲で側壁全体の角度を調整することによってさらに最適化できることが明らかであろう。さらに、同じことが、層スタックの上記第１の非半導体層に、所定の貫通孔パターンに従って上記少なくとも２つの貫通孔を設けることから生じる少なくとも２つの側壁、または、層スタックの他の非半導体層のいずれか１つまたはすべてに、所定の貫通孔パターンに従って上記少なくとも２つの貫通孔を提供することから生じる少なくとも２つの合計側壁にも当てはまることが理解されよう。
【0028】
本発明による環境保護されたフォトニック集積回路の実施形態では、上記層スタックは、誘電体層および金属層を含む。当業者は、層スタックが、ＰＩＣの所望の機能を達成するために必要とされる任意の数の誘電体層および金属層を含み得ることを理解するであろう。複数の金属層の場合、例えば異なる金属層の接触パッドとトラックなどの金属部品間の短絡を防ぐおよび／または環境保護のいずれかのために、各金属層が２つの誘電体層の間に配置されることは明らかであろう。当業者は、適切な誘電体層が窒化ケイ素ベースの層またはポリマーベースの層であることを理解するであろう。
【0029】
本発明による環境保護されたフォトニック集積回路の実施形態では、金属層は、ＩｎＰベースの基板の第１の表面とは反対側を向くように配置された第３の表面を有し、誘電体保護層は、金属層の第３の表面を覆うように配置され、誘電体保護層には、金属層の第３の表面の第３の領域へのアクセスを提供するように構成されたコンタクトホールが設けられている。このようにして、金属層の第３の表面の第３の領域との電気的接続を確立することができる。誘電体保護層には、ＰＩＣ全体の異なる位置に配置された金属層の異なる金属部分との電気的接続を確立するための任意の適切な数のコンタクトホールを設けることができることは明らかであろう。
【0030】
本発明による環境保護されたフォトニック集積回路の実施形態では、誘電体保護層は、ポリアクリレート、ポリカーボネート、ポリイミド、ポリウレタン、ポリキシリレン、ベンゾシクロブテン、ポリシロキサン、およびシリコン、のうちの１つを含むポリマーベースの層である。前述のタイプのポリマーベースの保護層のいずれか１つは、スピンコーティング、ディップコーティング、スクリーン印刷、および蒸着のうちの１つによって、複数のＰＩＣを含む完全なウェーハに適用することができる。あるいは、ポリマーベースの保護層は、ディップコーティング、スクリーン印刷、ディスペンシング、および蒸着のうちの１つによって、ウェーハ全体をダイシングすることによって得られる単一のＰＩＣに適用することができる。当業者は、ポリマーベースの保護層が、その適用に続いて液相として適用される場合、ポリマーベースの保護層は、真空中、または、酸素（Ｏ２）、アルゴン（Ａｒ）、および窒素（Ｎ２）の少なくとも１つを含む特定の雰囲気内で熱処理および／または紫外線（ＵＶ）処理にさらすことにより、硬化または架橋されることを理解するであろう。硬化の結果、例えばほこり粒子や湿気などの環境汚染物質からＰＩＣを保護するのに適している強化または硬化したポリマーベースの保護層が得られる。
【0031】
本発明による環境保護されたフォトニック集積回路の実施形態では、誘電体保護層は、有機添加剤および無機添加剤のうちの少なくとも１つを含む。例えば充填剤、ゲッターまたは安定剤であり得る上記添加剤の少なくとも１つを含むことによって、誘電体保護層の環境保護、機械的安定性、および化学的安定性の少なくとも１つを高めることができる。特に、誘電体保護層によって提供される環境保護は、化学反応を阻害するその能力を増強することによって、または湿気に対するその疎水性を増強することによってさらに改善され得る。後者は、原子層堆積または分子蒸着によってハロゲン化ポリマーまたはポリ（ｐ－キシリレン）の薄層を適用することによって達成され得る。
【0032】
本発明による環境保護されたフォトニック集積回路の実施形態では、誘電体保護層は、ＩｎＰベースの基板の第１の表面とは反対側を向くように配置された第４の表面を含み、誘電体保護層は、第４の表面に規則的なパターンの突起を提供するように配置されたくぼみを備えている。このようにして、誘電体保護層の疎水性は、ハロゲン化ポリマーまたはポリ（ｐ－キシリレン）の薄層を適用する上記の方法とは異なる方法で高めることができる。
【0033】
本発明による環境保護されたフォトニック集積回路の実施形態では、誘電体保護層の第４の表面は、少なくとも５０°である接触角を有する。当業者は、接触角が、液気界面が固体表面と出会う、液体を通して従来測定される角度であることを理解するであろう。接触角により、ヤング方程式を介して液体による固体表面の濡れ性が定量化される。所与の温度と圧力での固体、液体、蒸気の所与のシステムは、独特の平衡接触角を有する。しかしながら、実際には、前進または最大接触角から後退または最小接触角に及ぶ接触角ヒステリシスの動的現象がしばしば観察される。平衡接触角の値は、前進接触角と後退接触角の値の間の範囲であり、それらから計算され得る。平衡接触角は、液体、固体、および蒸気の分子相互作用の相対的な強さを反映している。
【0034】
さらに、当業者は、接触角が静的液滴法を含むさまざまな方法によって測定できることを理解するであろう。後者の測定方法を使用して、接触角は、固体基板上の純粋な液体のプロファイルをキャプチャするために、光学サブシステムを使用する接触角ゴニオメータによって測定される。液固界面と液気界面の間に形成される角度が接触角である。例えば、少なくとも５０°の接触角を持つポリマーベースの表面は疎水性であると見なされるが、親水性のポリマーベースの表面は５０°未満の接触角を有する。例えば、ポリエチレンまたはポリプロピレンフィルムの場合、当業者は、接触角を決定するためのＡＳＴＭ Ｄ２５７８－１７標準試験方法に精通しているであろう。この試験方法はＩＳＯ８２９６と同等である。
【0035】
本発明による環境保護されたフォトニック集積回路の実施形態では、誘電体保護層は、０．５μｍから１００μｍの間、好ましくは０．５μｍから１０μｍの間の厚さを有する。このように、誘電体保護層の厚さは、環境汚染物質の拡散を制限するのに十分でなければならず、それによってＰＩＣの環境保護を可能にする。
【0036】
本発明による環境保護されたフォトニック集積回路の実施形態では、誘電体保護層は、共形コーティングまたは平坦化コーティングである。このようにして、誘電体保護層によるＰＩＣの適切なシーリングを達成することができる。
【0037】
本発明による環境保護されたフォトニック集積回路の実施形態では、フォトニック集積回路は、非気密パッケージおよび気密パッケージのうちの１つを備えている。ＰＩＣを非気密パッケージに含めることにより、環境保護とその結果としてのＰＩＣの寿命を向上させることができる。当業者は、ＰＩＣを気密パッケージに含めることによって、環境保護、したがって、ＰＩＣの寿命をさらに改善することができることを理解するであろう。
【0038】
本発明による環境保護されたＰＩＣの例示的な実施形態では、フォトニック集積回路は、モノリシックフォトニック集積回路である。
【0039】
本発明の別の態様によれば、本発明による環境保護されたフォトニック集積回路を含む光電子システムが提供される。光電子システムは、例えば、送信機、受信機、送受信機、コヒーレント送信機、コヒーレント受信機、およびコヒーレント送受信機のうちの１つであり得る。上記に基づいて、本発明による環境保護されたＰＩＣの適用のために、光電子システムのコストを削減できることが明らかであろう。
【0040】
本発明のさらなる特徴および利点は、本発明による環境保護されたフォトニック集積回路（ＰＩＣ）およびそのようなＰＩＣを含む光電子システムの例示的かつ非限定的な実施形態の説明から明らかになるであろう。
【0041】
当業者は、ＰＩＣおよび光電子システムの説明された実施形態は、本質的に例示的なものにすぎず、いかなる方法でも保護の範囲を制限すると解釈されるべきではないことを理解するであろう。当業者は、本発明の保護の範囲から逸脱することなく、ＰＩＣおよび光電子システムの代替および同等の実施形態を考案し、実施することができることを理解するであろう。
【0042】
添付の図面シートの図を参照されたい。これらの図は本質的に概略図であるため、必ずしも一定の縮尺で描かれているわけではない。さらに、等しい参照番号は、等しいまたは類似の部分を示す。
【図面の簡単な説明】
【0043】
【図1】基板の第１の表面の第１の領域が貫通孔を介してアクセス可能である、本発明による環境保護されたフォトニック集積回路（ＰＩＣ）の第１の例示的な非限定的な実施形態の一部の概略断面を示す。
【図2】エピタキシャル半導体層の第２の表面の第２の領域が貫通孔を介してアクセス可能である、本発明による環境保護されたＰＩＣの第２の例示的な非限定的な実施形態の一部の概略断面を示す。
【図3】所定の貫通孔パターンに従って配置された２つの貫通孔を備えた、本発明による環境保護されたＰＩＣの第３の例示的な非限定的な実施形態の一部の概略断面を示す。
【図4A】本発明による貫通孔がまだ設けられていない、環境保護されたＰＩＣの一部の概略上面図を示している。ＰＩＣの層スタックの少なくとも２つの異なる非半導体層における機械的応力が上昇した領域が示されている。
【図4B】所定の貫通孔パターンに従って配置された３つの貫通孔を提供することによって修正された、図４Ａに示されるＰＩＣに基づく、本発明による環境保護されたＰＩＣの第４の例示的な非限定的な実施形態の一部の概略上面図を示す。
【図5】本発明による環境保護されたＰＩＣの第５の例示的な非限定的な実施形態の一部の概略上面図を示す。この実施形態によれば、結果として生じる機械的応力を再分配するために、１つの個別の貫通孔が提供される。
【図6A】ポリマーベースの保護層が貫通孔を部分的に満たす、本発明による環境保護されたＰＩＣの第６の例示的な非限定的な実施形態の一部の概略断面を示す。
【図6B】ポリマーベースの保護層が、機械的応力が上昇した所定の位置で、少なくとも２つの非半導体層のスタックの凹部を部分的に満たす、本発明による環境保護されたＰＩＣの第７の例示的な非限定的な実施形態の一部の概略断面を示す。
【図7A】貫通孔が、層スタックのすべての非半導体層に提供され、それによって、ポリマーベースの保護層とＩｎＰベースの基板との間の直接接触を可能にする、本発明による環境保護されたＰＩＣの第８の例示的な非限定的な実施形態の一部の概略断面を示す。
【図7B】貫通孔が層スタックのすべての非半導体層に提供され、それによってポリマーベースの保護層とエピタキシャル半導体層との間の直接接触を可能にする、本発明による環境保護されたＰＩＣの第９の例示的な非限定的な実施形態の一部の概略断面を示す。
【図8A】それが適用されるＩｎＰベースの基板とは反対側を向くように配置されたポリマーベースの保護層の表面に、規則的なパターンの突起を提供するように配置されたくぼみが設けられている、本発明による環境保護されたＰＩＣの第１０の例示的な非限定的な実施形態の一部の概略断面を示す。
【図9】ＰＩＣが気密パッケージを備えている、環境保護されたＰＩＣの第１１の例示的な非限定的な実施形態の概略断面を示す。
【図10】本発明による環境保護されたＰＩＣ１を含む光電子システム２４の第１の例示的な非限定的な実施形態の概略図を示す。
【発明を実施するための形態】
【0044】
本発明による環境保護されたＰＩＣ１の提示された例示的で非限定的な実施形態は、１つのポリマーベースの保護層を含むが、当業者は、本発明の範囲内に入る、複数のポリマーベースの保護層を含む実施形態、および、例えば、窒化ケイ素または酸窒化ケイ素層などのケイ素含有層など、１つまたは複数の非ポリマーベースの保護層を含む実施形態を、過度の負担なしに想定することができるであろうことに留意されたい。
【0045】
図１は、本発明による、環境保護されたフォトニック集積回路（ＰＩＣ）１の第１の例示的な非限定的な実施形態の一部の概略断面図を示している。ＰＩＣ１は、リン化インジウムベース（ＩｎＰベース）の基板２を含み、第１の表面３は、基板２の第１の表面３とは反対側を向くように配置された第２の表面５を有するエピタキシャルＩｎＰベースの半導体層４で部分的に覆われている。当業者は、ＰＩＣ１の特定の要件に応じて、複数のエピタキシャルＩｎＰベースの半導体層４を適用できることを理解するであろう。
【0046】
図１に示す基板２の第１の表面３およびエピタキシャルＩｎＰベースの半導体層４の第２の表面５を覆うように、２つの異なる非半導体層７ａ、７ｂを含む層スタック６が配置されている。貫通孔８ａは、基板２の第１の表面３と接触している上記層スタック６の第１の非半導体層７ａに設けられる。上記のように、貫通孔８ａは、ＰＩＣ１のモデルの、ＦＥＭ解析などの機械的応力シミュレーションに従って、機械的応力が上昇した位置として識別される所定の位置９に配置されている。上記層スタック６の第１の非半導体層７ａの貫通孔８ａが、ＩｎＰベースの基板２の第１の表面３の第１の領域１０へのアクセスを提供するため、上記層スタック６の第２の非半導体層７ｂは、ＩｎＰベースの基板２の第１の表面３の第１の領域１０と接触している。
【0047】
ポリマーベースの保護層１２は、上記層スタック６を覆い、例えば、ほこり粒子および／または湿気などの環境汚染物質からＰＩＣ１を保護するように配置されている。ポリマーベースの保護層１２は、貫通孔８ａを部分的に満たすように配置され、それにより、機械的結合構造または機械的アンカーを提供し、このようにして、層スタック６の第２の非半導体最上層７ｂと、ＩｎＰベースの基板２の第１の表面３との間に機械的接続が提供される。上記のように、機械的アンカーは、機械的応力を再分配することによって、層スタック６内の機械的応力集中部の低減を可能にする。結果として、機械的アンカーは、少なくとも層スタック６における亀裂の形成を低減することができる。さらに、層スタック６をＩｎＰベースの基板２の第１の表面３に結び付けることによって、機械的アンカーは、層スタック６の非半導体層７ａ、７ｂのうちの少なくとも１つの少なくとも部分的な層間剥離を低減することができる。
【0048】
ポリマーベースの保護層１２は、０．５μｍから１００μｍの間、好ましくは０．５μｍから１０μｍの間の厚さｔを有し得る。このように、厚さｔは、環境汚染物質の拡散を制限するのに十分である必要があり、それによってＰＩＣ１の非気密パッケージが可能になる。ポリマーベースの保護層１２は、好ましくは、共形コーティングまたは平坦化コーティングである。このようにして、ポリマーベースの保護層１２によるＰＩＣ１の適切なシーリングを達成することができる。
【0049】
上記に基づいて、ＰＩＣ１のポリマーベースの保護層１２は、ＰＩＣ１に改善された信頼性および寿命を提供する多機能層であることは明らかであろう。
【0050】
図１は、貫通孔８ａが、ＩｎＰベースの基板２の第１の表面３と接触している層スタック６の第１の層７ａにのみ設けられるため、層スタック６の第１の非半導体層７ａとポリマーベースの保護層１２との間に配置された第２の非半導体層７ｂは、貫通孔８ａによって中断されないので、ポリマーベースの保護層１２が、ＩｎＰベースの基板２の第１の表面３と直接接触していないことを示している。
【0051】
さらに、層スタック６の第１の非半導体層７ａは、貫通孔８ａに面するように配置された側壁１４ａを有する。側壁１４ａは、異なる表面を有する、すなわち、側壁は、例えば、階段状の突起および／または階段状のくぼみなどの鋭い角および不連続な表面構造のうちの少なくとも１つを有さない。このようにして、層スタック６の第１の非半導体層７ａに個々の貫通孔８ａを提供することによって引き起こされる層スタック６内の機械的応力集中を低減することができ、好ましくは回避することができる。典型的には、側壁１４ａは、円形、楕円形、および角が丸い多角形のうちの１つを有する。
【0052】
第１の非半導体層７ａの側壁１４ａは、ＩｎＰベースの基板２の第１の表面３に対して３０°～９０°の範囲の角度αで配置されている。層スタック６の少なくとも第１の非半導体層７ａにおける機械的応力の再分布は、層スタック６の第１の非半導体層７ａの側壁１４ａの角度αを上記の範囲で調整することによってさらに最適化することができる。
【0053】
図２は、ＩｎＰベースの基板２の第１の表面３がエピタキシャルＩｎＰベースの半導体層で完全に覆われている、本発明によるＰＩＣ１の第２の例示的な非限定的な実施形態の一部の概略断面を示す。当業者は、ＰＩＣ１の特定の要件に応じて、複数のエピタキシャルＩｎＰベースの半導体層を適用できることを理解するであろう。
【0054】
穿孔または貫通孔８ａが層スタック６の第１の非半導体層７ａに提供されるので、貫通孔８ａは、エピタキシャルＩｎＰベースの半導体層４の第２の表面５の第２の領域１１ａへのアクセスを提供する。層スタック６の第１の非半導体層７ａに貫通孔８ａを提供することにより、層スタック６の第１の非半導体層７ａとポリマーベースの保護層１２との間に配置された第２の非半導体層７ｂは、貫通孔８ａによって中断されないので、ポリマーベースの保護層１２は、エピタキシャルＩｎＰベースの半導体層４の第２の表面５と直接接触しないことに留意されたい。
【0055】
ポリマーベースの保護層１２は、貫通孔８ａを部分的に満たすように配置され、それにより、上記のような機械的結合構造または機械的アンカーを提供する。ポリマーベースの保護層１２はまた、環境汚染物質の拡散を制限し、それによってＰＩＣ１の非気密パッケージを可能にするために、０．５μｍから１００μｍの間、好ましくは０．５μｍから１０μｍの間の厚さｔを有し得る。
【0056】
ＰＩＣ１の第２の例示的な非限定的な実施形態における層スタック６の第１の非半導体層７ａはまた、貫通孔８ａに面するように配置された側壁１４ａを有し、側壁１４ａは、上記の微分面を有する。さらに、ＰＩＣ１の第２の例示的な非限定的な実施形態における第１の非半導体層７ａの側壁１４ａもまた、層スタック６の少なくとも第１の非半導体層７ａにおける機械的応力の再分配をさらに最適化するために、ＩｎＰベースの基板２の第１の表面３に対して３０°～９０°の範囲にある角度αに配置されている。
【0057】
図３は、本発明によるＰＩＣ１の第３の例示的な非限定的な実施形態の一部の概略断面を示す。図２に示されるＰＩＣ１の第２の例示的な非限定的な実施形態との違いは、層スタック６の第１の非半導体層７ａが、所定の貫通孔パターンに従って配置された２つの貫通孔８ｂ、８ｃを備えていることである。２つの貫通孔８ｂ、８ｃは、層スタック６の第２の非半導体層７ｂと直接接触しているエピタキシャルＩｎＰベースの半導体層４の第２の表面５の２つの異なる領域１１ｂ、１１ｃへのアクセスを提供する。
【0058】
例えば図１および図２に示される、個別に配置された貫通孔８ａに関して説明されたのと同様の方法で、第１の非半導体層７ａの２つの側壁１４ｂ、１４ｃのそれぞれは、第１の非半導体層７ａに２つの貫通孔８ｂ、８ｃを提供した結果として、層スタック６内の応力集中を回避するために、上記の微分面を有する。
【0059】
さらに、２つの側壁１４ｂ、１４ｃのそれぞれは、層スタック６の少なくとも第１の非半導体層７ａにおける機械的応力の再分配をさらに最適化するために、ＩｎＰベースの基板２の第１の表面３に対して３０°～９０°の範囲の角度αで配置されている。
【0060】
図４Ａは、本発明による貫通孔がまだ設けられていないＰＩＣの一部の概略上面図を示している。ＰＩＣの層スタックの少なくとも２つの異なる非半導体層の機械的応力が上昇している領域は、斜線で塗りつぶされた閉じた輪郭で示される。これらの領域は、例えば、ＰＩＣのモデルのＦＥＭ解析などの機械的応力シミュレーションを実行することによって取得できる。これらの領域を経験的な方法で、例えば障害解析調査によって決定することもできる。機械的応力が上昇した領域は、機械的応力の再分配を可能にし、それによってＰＩＣ１の層スタック６で結果として生じる機械的応力の低減を本発明の誘電体保護層を用いて可能にする貫通孔を提供できる機械的応力の上昇の位置９の識別を可能にする。上記のように、貫通孔が提供される位置も、設計上の考慮事項を考慮して決定することができる。例えば、貫通孔がＰＩＣの機能構造に与える影響が最小になる位置を特定できる。
【0061】
図４Ｂは、所定の貫通孔パターン１３に従って配置された３つの貫通孔８ｂ、８ｃ、８ｄを備えることによって修正されている、図４Ａに示されるＰＩＣに基づく、本発明によるＰＩＣ１の第４の例示的な非限定的な実施形態の一部の概略上面図を示す。貫通孔の実際の数とそれらが相互に配置されるパターンは、図４Ａに示すように機械的応力が上昇した領域を考慮して決定されている。図４Ｂに示されるＰＩＣ１の実施形態のモデルの、例えばＦＥＭ解析などの機械的応力シミュレーションは、図４Ｂに示される結果として生じる上昇した機械的応力の修正された分布を提供することができる。結果として生じる上昇した機械的応力の修正された分布から、本発明の誘電体保護層と組み合わせた３つの貫通孔８ｂ、８ｃ、８ｄが、ＰＩＣ１の層スタック６における機械的応力を首尾よく再分配したことは明らかである。
【0062】
図５は、本発明によるＰＩＣ１の第５の例示的な非限定的な実施形態の一部の概略上面図を示す。この実施形態によれば、１つの個別の貫通孔８ａが提供され、本発明のポリマーベースの保護層と組み合わせて、機械的応力を再分配することができる。ＰＩＣ１の第５の実施形態のモデルの、例えばＦＥＭ解析などの機械的応力シミュレーションは、図５に示される結果として生じる機械的応力の分布を提供する。
【0063】
図６Ａは、本発明によるＰＩＣ１の第６の例示的な非限定的な実施形態の一部の概略断面を示す。層スタック６の第１の非半導体層７ａは、層スタック６の第２の層として誘電体層１５で覆われ、一方、誘電体の第２の層１５は、層スタック６の第３の層として金属層１６で覆われる。層スタック６の第１の非半導体層７ａには、貫通孔８ａが設けられている。ＩｎＰベースの基板２の第１の表面３の第１の領域１０は、層スタック６の誘電体の第２の層１５と直接接触している。ポリマーベースの保護層１２は、貫通孔８ａを部分的に満たし、それにより、上記の機械的結合構造または機械的アンカーを提供する。第１の非半導体層７ａの側壁１４ａは、第１の非半導体層７ａに貫通孔８ａを提供した結果として、層スタック６内の応力集中を回避するために、上記の微分面を有する。さらに、側壁１４ａは、層スタック６の少なくとも第１の非半導体層７ａにおける機械的応力の再分配をさらに最適化するために。ＩｎＰベースの基板２の第１の表面３に対して３０°～９０°の範囲の角度αで配置されている。
【0064】
図６Ｂは、本発明によるＰＩＣ１の第７の例示的な非限定的な実施形態の一部の概略断面を示す。層スタック６の第１の非半導体層７ａは、層スタック６の第２の層として誘電体層１５で覆われ、一方、誘電体の第２の層１５は、層スタック６の第３の層として金属層１６で覆われる。層スタック６の第１の非半導体層７ａには、貫通孔８ａが設けられている。ＩｎＰベースの基板２の第１の表面３の第１の領域１０は、層スタック６の誘電体の第２の層１５と直接接触している。ポリマーベースの保護層１２は、機械的応力が上昇した所定の位置９で、層スタック６の凹部を部分的に満たす。このようにして、ポリマーベースの保護層１２と貫通孔８ａとの組み合わせは、依然として、上記の機械的結合構造または機械的アンカーを提供する。さらに、第１の非半導体層７ａの側壁１４ａは、第１の非半導体層７ａに貫通孔８ａを提供した結果として、層スタック６内の応力集中を回避するために、上記の微分面を有する。さらに、側壁１４ａは、層スタック６の少なくとも第１の非半導体層７ａにおける機械的応力の再分配をさらに最適化するために、ＩｎＰベースの基板２の第１の表面３に対して３０°～９０°の範囲の角度αで配置されている。
【0065】
図７Ａは、貫通孔８ａが、層スタック６のすべての非半導体層７ａ、１５、１６に提供され、それにより、ポリマーベースの保護層１２と、ＩｎＰベースの基板２の第１の表面３の第１の領域１０との間の直接接触を可能にする、本発明によるＰＩＣ１の第８の例示的な非限定的な実施形態の一部の概略断面を示す。層スタック６のすべての非半導体層７ａ、１５、１６には貫通孔８ａが設けられているので、ポリマーベースの保護層１２は、ＩｎＰベースの基板２の第１の表面３の第１の領域１０と直接接触している。このようにして、ポリマーベースの保護層１２と貫通孔８ａとの組み合わせは、上記の機械的結合構造または機械的アンカーを提供する。貫通孔８ａは、層スタック６のすべての非半導体層７ａ、１５、１６に提供されるので、これらのそれぞれの層のそれぞれの側壁は、一緒になって、貫通孔８ａに面するように配置された全側壁を構成する。非半導体層７ａ、１５、１６に貫通孔８ａを提供した結果として、層スタック６内の応力集中を回避するために、側壁全体が異なる表面も有することが明らかであろう。
【0066】
さらに、全側壁は、層スタック６における機械的応力の再分配をさらに最適化するために、ＩｎＰベースの基板２の第１の表面３に対して３０°～９０°の範囲の角度αで配置される。
【0067】
さらに、金属層１６は、基板２の第１の表面３とは反対側を向くように配置された第３の表面１７を有する。金属層１６の第３の表面１７を覆うように配置されたポリマーベースの保護層１２は、金属層１６の第３の表面１７の第３の領域１９へのアクセスを提供するように構成されたコンタクトホール１８を備えている。このようにして、金属層１６の第３の表面１７の第３の領域１９との電気的接続を確立することができる。
【0068】
図７Ｂは、ＩｎＰベースの基板２の第１の表面３がエピタキシャルＩｎＰベースの半導体層４で覆われている、本発明によるＰＩＣ１の第９の例示的な非限定的な実施形態の一部の概略断面を示す。貫通孔８ａは、層スタック６のすべての非半導体層７ａ、７ｂに提供され、それにより、ポリマーベースの保護層１２と、エピタキシャルＩｎＰベースの半導体層４の第２の表面５の第２の領域１１ａとの間の直接接触を可能にする。層スタック６のすべての非半導体層７ａ、７ｂには貫通孔８ａが設けられているので、ポリマーベースの保護層１２は、エピタキシャルＩｎＰベースの半導体層４の第２の表面５の第２の領域１１ａと直接接触している。このようにして、ポリマーベースの保護層１２と貫通孔８ａとの組み合わせは、上記の機械的結合構造または機械的アンカーを提供する。貫通孔８ａは、層スタック６のすべての非半導体層７ａ、７ｂに設けられているので、これらのそれぞれの層のそれぞれの側壁は、一緒になって、貫通孔８ａに面するように配置された全側壁を構成する。非半導体層７ａ、７ｂに貫通孔８ａを提供した結果として、層スタック６内の応力集中を回避するために、側壁全体が異なる表面も有することが明らかであろう。
【0069】
さらに、全側壁は、層スタック６における機械的応力の再分配をさらに最適化するために、ＩｎＰベースの基板２の第１の表面３に対して３０°～９０°の範囲の角度αで配置される。
【0070】
さらに、ポリマーベースの保護層１２は、ＩｎＰベースの基板２の第１の表面３とは反対側を向くように配置された第４の表面２０を有し、第４の表面２０は、９０°より大きい接触角βを有する。当業者は、例えば、少なくとも５０°の接触角を有するポリマーベースの表面が疎水性であると見なされるのに対し、親水性のポリマーベースの表面は、５０°未満の接触角を有することを理解するであろう。
【0071】
図８Ａは、それが適用されるＩｎＰベースの基板２の第１の表面３とは反対側を向くように配置されたポリマーベースの保護層１２の第４の表面２０は、突起２２の規則的なパターン２３を提供するように配置されたくぼみ２１を備えている、本発明によるＰＩＣ１の第１０の例示的な非限定的な実施形態の一部の概略断面を示す。突起２２の規則的なパターン２３の結果として、ポリマーベースの保護層１２の前記第４の表面２０は、改善された疎水性を有する。
【0072】
図８Ｂは、図８Ａに示されるＰＩＣ１の第１０の例示的な非限定的な実施形態の一部の概略上面図を示す。所定の位置９の貫通孔を埋めるポリマーベースの保護層１２の部分を取り囲む突起２２の規則的なパターン２３をはっきりと見ることができる。
【0073】
図９は、環境保護されたＰＩＣの第１１の例示的な非限定的な実施形態の概略断面を示し、ＰＩＣ１は、気密パッケージ２５を備えている。上記のように、気密パッケージ２５は、環境保護を改善し、したがって、ＰＩＣ１の寿命を改善することができる。当業者は、ＰＩＣが非気密パッケージ（図示せず）を提供することもできることを理解するであろう。後者の場合、環境保護とその結果としてのＰＩＣの寿命も改善できるが、程度は低くなる。
【0074】
図１０は、本発明による環境保護されたＰＩＣ１を含む電気通信用途のための光電子システム２４の第１の例示的な非限定的な実施形態の概略図を示す。光電子システム２４は、例えば、送信機、受信機、送受信機、コヒーレント送信機、コヒーレント受信機、およびコヒーレント送受信機のうちの１つであり得る。
【0075】
本発明は、エピタキシャル半導体層４で少なくとも部分的に覆われているリン化インジウムベースの基板２を含む、環境保護されたフォトニック集積回路ＰＩＣ１に関するものとして要約することができる。ＩｎＰベースの基板および／またはエピタキシャル層は、異なる非半導体層７ａ、７ｂを含む層スタック６で覆われている。前記層スタック６の少なくとも第１の層は、所定の位置９に配置された貫通孔８ａを備えている。ＩｎＰベースの基板２またはエピタキシャル層４は、貫通孔８ａを介してアクセス可能である。前記ＰＩＣ１は、前記層スタックを覆い、それによって機械的結合構造を提供する誘電体保護層１２を含む。前記保護層は、ＰＩＣを環境汚染物質から保護するように構成される。本発明はまた、前記ＰＩＣ１を含む光電子システム２４に関する。
【0076】
本発明の範囲が前述の実施例に限定されず、そのいくつかの修正および変更が添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく可能であることは当業者には明らかであろう。特に、本発明のさまざまな態様の特定の特徴の組み合わせを行うことができる。本発明の一態様は、本発明の別の態様に関連して説明された特徴を追加することによってさらに有利に強化され得る。本発明は、図および説明において詳細に例示および説明されてきたが、そのような例示および説明は、例示的または例示的なものにすぎず、限定的ではないと見なされるべきである。
【0077】
本発明は、開示された実施形態に限定されない。開示された実施形態の変形は、図、説明、および添付の特許請求の範囲の研究から、特許請求の範囲の発明を実施する当業者によって理解および実施することができる。請求項において、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という語は、他のステップまたは要素を除外せず、不定冠詞「ａ」または「ａｎ」は、複数を除外しない。特定の措置が相互に異なる従属請求項に記載されているという単なる事実は、これらの措置の組み合わせを有利に使用できないことを示すものではない。請求項中の参照番号は、本発明の範囲を限定するものとして解釈されるべきではない。
【符号の説明】
【0078】
１ 環境保護されたフォトニック集積回路（ＰＩＣ）
２ リン化インジウムベース（ＩｎＰベース）の基板
３ ＩｎＰベースの基板の第１の表面
４ エピタキシャル半導体層
５ エピタキシャル半導体層の第２の表面
６ 層スタック
７ａ、７ｂ 異なる非半導体層
８ａ、８ｂ、８ｃ、８ｄ 貫通孔
９ 機械的応力が上昇した所定の位置
１０ ＩｎＰベースの基板の第１の表面の第１の領域
１１ａ、１１ｂ、１１ｃ エピタキシャル半導体層の第２の表面の第２の領域
１２ 誘電体保護層
１３ 所定の貫通孔パターン
１４ａ、１４ｂ、１４ｃ 貫通孔に面する層スタックの少なくとも１つの層の側壁
α ＩｎＰベースの基板の第１の表面に対する側壁の角度
１５ 誘電体層
１６ 金属層
１７ 金属層の第３の表面
１８ コンタクトホール
１９ 金属層の第３の表面の第３の領域
２０ ポリマーベースの保護層の第４の表面
２１ くぼみ
２２ 突起
β 誘電体保護層の第４の表面の接触角
ｔ 誘電体保護層の厚さ
２３ 突起の規則的なパターン
２４ 光電子システム
２５ 気密パッケージ
２ リン化インジウムベース（ＩｎＰベース）の基板
３ ＩｎＰベースの基板の第１の表面
４ エピタキシャル半導体層
５ エピタキシャル半導体層の第２の表面
６ 層スタック
７ａ、７ｂ 異なる非半導体層
８ａ、８ｂ、８ｃ、８ｄ 貫通孔
９ 機械的応力が上昇した所定の位置
１０ ＩｎＰベースの基板の第１の表面の第１の領域
１１ａ、１１ｂ、１１ｃ エピタキシャル半導体層の第２の表面の第２の領域
１２ 誘電体保護層
１３ 所定の貫通孔パターン
１４ａ、１４ｂ、１４ｃ 貫通孔に面する層スタックの少なくとも１つの層の側壁
α ＩｎＰベースの基板の第１の表面に対する側壁の角度
１５ 誘電体層
１６ 金属層
１７ 金属層の第３の表面
１８ コンタクトホール
１９ 金属層の第３の表面の第３の領域
２０ ポリマーベースの保護層の第４の表面
２１ くぼみ
２２ 突起
β 誘電体保護層の第４の表面の接触角
ｔ 誘電体保護層の厚さ
２３ 突起の規則的なパターン
２４ 光電子システム
２５ 気密パッケージ
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図10】
【外国語明細書】