特開 2022-100436 波形生成回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022100436

(43)【公開日】2022-07-06

(54)【発明の名称】波形生成回路

(51)【国際特許分類】

   H03B 28/00 20060101AFI20220629BHJP

   G01R 13/20 20060101ALI20220629BHJP

【ＦＩ】

H03B28/00 A

G01R13/20 R

G01R13/20 M

G01R13/20 N

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2020214396

(22)【出願日】2020-12-24

(71)【出願人】

【識別番号】000128094

【氏名又は名称】株式会社エヌエフホールディングス

(74)【代理人】

【識別番号】110003063

【氏名又は名称】特許業務法人牛木国際特許事務所

(72)【発明者】

【氏名】中島 武

(57)【要約】

【課題】任意の波形生成に対して低ジッタの効果を有し、また、より高速で安価な波形生成回路を提供する。
【解決手段】本発明の波形生成回路１０は、クロックごとに位相加算値を加算して出力するアキュムレータ１１と、数値化された波形出力の波形データを記憶する波形メモリ１２と、波形メモリ１２からクロックごとに波形データを読み出し、読み出された波形データをもとに、波形データの急変箇所で補間された波形処理データを出力するデータ処理部１３と、波形処理データをアナログ信号に変換するＤＡ変換器１４と、ＤＡ変換器１４からのアナログ信号を滑らかにして出力するローパスフィルタ１５と、を備える。波形データの補間は、波形データの急変箇所の連続する２点のデータとアキュムレータ１１の端数と位相加算値に応じて行われる。
【選択図】図１

【特許請求の範囲】

【請求項1】

クロックごとに位相加算値を加算して出力するアキュムレータと、
数値化された波形出力の波形データを記憶する波形メモリと、
前記波形メモリから前記クロックごとに波形データを読み出し、読み出された波形データをもとに、波形データの急変箇所で補間された波形処理データを出力するデータ処理部と、
前記波形処理データをアナログ信号に変換するＤＡ変換器と、
前記ＤＡ変換器からのアナログ信号を滑らかにして出力するローパスフィルタと、
を備えたことを特徴とする波形生成回路。

【請求項2】

前記波形メモリに書き込む波形データとして、前記位相加算値が１以下となるようなデータ点数に制限した波形データを含むことを特徴とする請求項１記載の波形生成回路。

【請求項3】

前記波形メモリからの波形データの読み込みを、前記アキュムレータからの出力整数部の加算に応じて生成した波形メモリ用クロックで行うように、前記データ処理部を構成したことを特徴とする請求項１または２記載の波形生成回路。

【請求項4】

前記波形メモリから読み出される波形データに補正要否情報を付加し、
前記補正要否情報に基づき、波形データの補間を行うか否かを判定するように、前記データ処理部を構成したことを特徴とする請求項１～３の何れか一つに記載の波形生成回路。

【請求項5】

補間を行う必要のない波形データには、前記補正要否情報のデータ部分にも波形出力の数値化情報が書き込まれていることを特徴とする請求項４記載の波形生成回路。

【請求項6】

補間を行う必要のある波形データには、前後の波形データにおける波形出力の数値化情報間の時間位置を指定する情報が、前記補正要否情報以外のデータ部分に書き込まれていることを特徴とする請求項４または５記載の波形生成回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、波形生成回路、さらに詳細には、任意波形を出力する波形生成回路に関するものである。

【背景技術】

【0002】

任意波形を発生可能な波形生成回路として、ディジタル直接合成（Digital Direct Synthesis、以下ＤＤＳと略す。）方式による波形生成回路が知られている。このような波形生成回路は、例えば１周期分の波形データを波形メモリに保持しておき、あるクロック周期ごとに波形データを順次読み出すとともに、その読み出されたデータに基づいてＤＡ変換器によりアナログ信号として出力するという形で、所望の波形を有する周期信号を出力することができる。

【0003】

このような信号発生器に関して、例えば特許文献１に開示されているシンセサイザでは、合成クロック信号の周波数よりも非常に高い周波数のシステム・クロックを必要とせずに、正確で高分解能のエッジ配置を行うことができるシンセサイザを実現している。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００４－２２９３２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

従来のＤＤＳ方式の波形生成回路では、出力周波数の変更を位相加算器による１クロックごとの増分の設定により行う。しかし、例えば矩形波のような信号の大きさが急変する部分を持つ波形の場合、出力周波数により波形の急変箇所でジッタが発生することが避けられない。そのような従来の波形生成回路が持つ課題に対し、特許文献１による発明では、クロックに代表される矩形波のような信号を発生する際に、例えばバンドパスフィルタを通した正弦波に対しコンパレータを用いることでジッタの低減をはかっている。しかし、このような手法で得られる低ジッタの出力波形は、矩形波のような特定の波形に限られ、任意の形状の波形に対して効果が得られない、という課題がある。

【0006】

本発明は、任意の波形生成に対して低ジッタの効果を有し、より高速で安価な波形生成回路を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本発明の波形生成回路は、クロックごとに位相加算値を加算して出力するアキュムレータと、数値化された波形出力の波形データを記憶する波形メモリと、前記波形メモリから前記クロックごとに波形データを読み出し、読み出された波形データをもとに、波形データの急変箇所で補間された波形処理データを出力するデータ処理部と、前記波形処理データをアナログ信号に変換するＤＡ変換器と、前記ＤＡ変換器からのアナログ信号を滑らかにして出力するローパスフィルタと、を備えたことを特徴とする。

【0008】

上記構成において、前記波形メモリに書き込む波形データとして、前記位相加算値が１以下となるようなデータ点数に制限した波形データを含むことが好ましい。

【0009】

上記構成において、前記波形メモリからの波形データの読み込みを、前記アキュムレータからの出力整数部の加算に応じて生成した波形メモリ用クロックで行うように、前記データ処理部を構成するのが好ましい。

【0010】

上記構成において、前記波形メモリから読み出される波形データに補正要否情報を付加し、前記補正要否情報に基づき、波形データの補間を行うか否かを判定するように、前記データ処理部を構成するのが好ましい。

【0011】

上記構成では、補間を行う必要のない波形データには、前記補正要否情報のデータ部分にも波形出力の数値化情報が書き込まれていることが好ましい。

【0012】

さらに、補間を行う必要のある波形データには、前後の波形データにおける波形出力の数値化情報間の時間位置を指定する情報が、前記補正要否情報以外のデータ部分に書き込まれていることが好ましい。

【発明の効果】

【0013】

本発明によれば、従来の波形生成回路に対し、ジッタを低減し、またより高速で安価な波形生成回路とすることができる。

【図面の簡単な説明】

【0014】

【図1】第１の実施の形態にかかる波形生成回路の構成例を示す図である。

【図2】アキュムレータ出力の例を示す図である。

【図3】ローパスフィルタの入出力信号の例を示す図である。

【図4】データ処理部の構成例を示す図である。

【図5】データ生成部の構成例を示す図である。

【図6】矩形波出力の例を示す図である。

【図7】第３の実施の形態にかかる波形生成回路の構成例を示す図である。

【図8】第４の実施の形態にかかる補正判定部の構成例を示す図である。

【図9】第５の実施の形態にかかる補正判定部の構成例を示す図である。

【発明を実施するための形態】

【0015】

以下で、本発明の実施の形態等について説明する。ただし、本発明は、以下の記載に限定されるものではなく、特許請求の範囲に記載され、または発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能である。そのような変形や変更もまた、本発明の範囲に含まれる。

【0016】

〔第１の実施の形態〕
第１の実施の形態は、基本的な構成に基づく波形生成回路の一例である。
図１から図６に、第１の実施の形態にかかる例を示す。
図１は、第１の実施の形態にかかる波形生成回路の構成例を示す図である。図２は、アキュムレータ出力の例を示す図である。図３は、ローパスフィルタの入出力信号の例を示す図である。図４は、データ処理部の構成例を示す図である。図５は、データ生成部の構成例を示す図である。図６は、矩形波出力の例を示す図である。

【0017】

図１は、第１の実施の形態にかかる波形生成回路１０の構成の一例である。波形生成回路１０は、アキュムレータ１１と、波形メモリ１２と、データ処理部１３と、ＤＡ変換器１４と、ローパスフィルタ１５と、を備える。

【0018】

アキュムレータ１１は、出力信号の周期Ｔ_Ｏ（＝周波数ｆ_Ｏの逆数）に基づく周期設定に応じて、１クロックごとに出力信号の周期Ｔ_Ｏに対応する位相加算値Δθを加算して出力する部位である。

【0019】

位相加算値Δθは、出力信号の周期Ｔ_Ｏ、アキュムレータ１１のレジスタをＤビット、アキュムレータ１１のクロックの周期をＴ_ＡＣＬＫ（その逆数を周波数ｆ_ＡＣＬＫとする。）とすると、以下の（式１－１）で与えられる。

【0020】

【数1】

【0021】

Ｄビットのアキュムレータ１１は、アキュムレータ１１のクロック周期Ｔ_ＡＣＬＫごとにΔθずつ加算し、２^Ｄ－１を超えると２^Ｄの位への桁上がりは無視する形で順次演算を繰り返す。

【0022】

波形メモリ１２は、例えば、正弦波、矩形波や三角波などの代表的な形状を持つ周期波形のみならず、その他の任意の形状を有する波形１周期分を、数値化された波形データとして記憶しておくための記憶媒体である。波形メモリ１２は、例えばＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）やシーケンシャルメモリのようなディジタルメモリである。波形メモリ１２のクロックごとに波形データを順次出力する。出力されるデータは、波形メモリ１２がランダムアクセス可能なメモリであれば、波形メモリ１２内に書き込まれた波形データの中から、アキュムレータ１１の出力により指定されたアドレスのデータとなる。波形メモリ１２がシーケンシャルメモリであれば、出力されるデータは、波形メモリ１２のクロック入力ごとに波形メモリ１２にあらかじめ書き込まれている波形データを先頭のデータから順番に、最後のデータの次は先頭のデータに戻る、という動作を繰り返しながら順次出力される。

【0023】

データ処理部１３は、波形メモリ１２からの入力とアキュムレータ１１からの入力に応じた各種処理を行い、波形処理データを生成して出力をする。このデータ処理部１３での処理の詳細は後述する。

【0024】

ＤＡ変換器１４は、データ処理部１３の出力を波形処理データ入力とし、ＤＡ変換器１４のクロックごとに数値データである波形処理データをアナログ信号に変換した信号を出力する。

【0025】

このような動作を各部がクロック入力ごとに繰り返すことで、周波数がｆ_Ｏで、波形メモリ１２に書き込まれた波形を持つアナログの周期信号が出力信号として得られる。このＤＡ変換器１４の出力信号であるアナログ信号は、クロックの周期Ｔ_ＡＣＬＫごとに平坦部を持つ階段状の波形となる。

【0026】

ローパスフィルタ１５は、ＤＡ変換器１４からの出力信号である階段状の波形を滑らかにするために配置される。ローパスフィルタ１５の特性は、クロックの周波数ｆ_ＡＣＬＫに対して減衰量を有するカットオフ周波数のローパスフィルタとすればよい。

【0027】

図２は、アキュムレータ１１の出力値を、横軸を時刻に、縦軸をアキュムレータ１１の出力値として示した図である。時間の経過とともに、アキュムレータ１１の出力値は、０から２^Ｄ－１の間の値を周波数ｆ_Ｏ（Ｔ_Ｏ＝１／ｆ_Ｏの周期）で繰り返す鋸歯状波のようにふるまう。

【0028】

このアキュムレータ１１が出力値として取れる２^Ｄ通りの値は、波形１周期の位相に対応する値である。例えば、周期信号１周期の横軸を３６０ｄｅｇの位相であらわした場合に、位相０ｄｅｇが０、位相１８０ｄｅｇが２^Ｄ－１、位相３６０ｄｅｇの直前が２^Ｄ－１である。そして、アキュムレータ１１の出力の上位Ｄ１ビット（Ｄ１は、Ｄ以下の正の整数である。）を、波形メモリ１２のアドレスバスに入力する。

【0029】

図３（Ａ）は、ローパスフィルタ１５の入力信号と出力信号の例である。横方向が時刻、縦方向が信号の大きさをあらわす。そして、ＤＡ変換器１４から出力された階段状の波形を実線で、ローパスフィルタ１５により滑らかになった波形を点線で示している。階段状の波形を入力したローパスフィルタ１５の出力は、そのローパスフィルタ１５の時定数などに応じて、点線で示したような過渡応答を示す。この過渡応答は、時間の経過とともに次のステップの出力値に単調に増加または減少する波形となる。以降では簡潔な説明のため、特に断りを入れない場合において、図３（Ｂ）に示すようにサンプリング点間を直線で結んだ形で記載して説明する。

【0030】

図４は、データ処理部１３の構成の一例である。データ処理部１３は、データ生成部２１と、補正判定部２２とを備える。データ処理部１３には波形メモリ１２の出力である波形データが、データ生成部２１と補正判定部２２にそれぞれ入力される。

【0031】

補正判定部２２は、入力された波形データに基づき、ＤＡ変換器１４に対して出力する波形処理データに補正処理を行うかどうかの判定を行い、補正が必要と判定した際には補正指令信号をデータ生成部２１に対して出力する。この判定は、例えば波形データのフルレンジに対して１０％以上の変化が隣り合う波形データ同士の間であった場合、というように、あるしきい値と、隣り合う波形データ同士の差の絶対値との比較で行えばよい。この例での条件を具体的に式であらわすと、あるしきい値をＡ_ｔｈ、時刻Ｔ_Ｘにおける波形データをＤａ（Ｔ_Ｘ）、その一つ手前のサンプリング時刻における波形データをＤａ（Ｔ_Ｘ－Ｔ_ＡＣＬＫ）としたとき、以下の（式１－２）が、補正指令信号を出力する条件となる。

【0032】

【数2】

【0033】

なお、しきい値Ａ_ｔｈを、波形データのフルレンジに対して任意に設定してよく、フルレンジの３０％や５０％などとしてもよいし、常時補正が働く０％相当の動作とすることも可能である。

【0034】

データ生成部２１は、補正判定部２２からの補正指令信号の有無に応じて、以下のような処理を行う。
（１）補正指令信号なしの場合
入力された波形データを、入力された順番に波形処理データとして出力する。
（２）補正指令信号有りの場合
入力された直接の波形データＡと、後述する遅延部３１を介した過去の波形データにより、しきい値Ａ_ｔｈ以上の変化があった波形データの部分では、（１）で出力されるデータの代わりに補正された波形処理データを出力する。

【0035】

図５は、データ生成部２１の構成の一例である。データ生成部２１は、遅延部３１と、減算部３２と、乗算部３３と、加算部３４とを備える。データ生成部２１では、ある時刻Ｔ_Ｘに入力された波形データＤａ（Ｔ_Ｘ）と、遅延部３１を介した一つ手前のクロック時に入力された波形データＤａ（Ｔ_Ｘ－Ｔ_ＡＣＬＫ）との差を減算部３２で求め、その結果に補正判定部２２からの補正係数ｋを乗算部３３で乗算する。その乗算された値と遅延部３１の出力である波形データＤａ（Ｔ_Ｘ－Ｔ_ＡＣＬＫ）との和を加算部３４で求め、その結果を出力する。このような内部演算により、データ生成部２１から出力されるデータは、以下の（式１－３）のようになる。

【0036】

【数3】

【0037】

補正係数ｋは０≦ｋ≦１の範囲とする。（式１－３）よりデータ生成部２１の出力は、ｋ＝０の場合、Ｄａ（Ｔ_Ｘ－Ｔ_ＡＣＬＫ）となり、ｋ＝１の場合、Ｄａ（Ｔ_Ｘ）となる。そして０＜ｋ＜１の場合は、入力信号Ｄａ（Ｔ_Ｘ）と、一つ手前のサンプリング時刻Ｔ_Ｘ－Ｔ_ＡＣＬＫにおける入力信号Ｄａ（Ｔ_Ｘ－Ｔ_ＡＣＬＫ）との補正係数ｋによる加重平均が得られる。

【0038】

補正係数ｋの値は、例えば以下のように決める。
（１）補正指令信号なしの場合、ｋ＝０とする。このとき、データ生成部２１の出力は、Ｄａ（Ｔ_Ｘ－Ｔ_ＡＣＬＫ）となる。
（２）補正指令信号有りの場合、ｋは、アキュムレータ１１の下位Ｄ２ビットのデータを小数点以下の数値に置き換えた値である端数Ｄ_Ｕおよび位相加算値Δθの値をもとに、以下の（式１－４）で算出した値を用いる。

【0039】

【数4】

【0040】

この補正係数ｋの値の算出は、補正判定部２２で行うようにすればよい。また、補正指令信号として別に信号を用意するまでもなく、補正係数ｋが０であれば上記記載の補正指令信号なしの場合と同等の動作となり、補正係数ｋをｋ＞０とすることで補正指令信号有りの場合と同等の動作となる。補正判定部２２としては、そのような構成であってもよい。

【0041】

図６は、矩形波出力の例を示す図である。第１の実施の形態の例による具体的な動作の例を、波形メモリ１２のアドレス長を８ビットと簡略化したモデルで、波形を矩形波とした例で説明する。また、アキュムレータ１１の出力は、説明の簡略化のため、波形メモリ１２のアドレス長に対応する部分である上位Ｄ１ビット部分を整数部に対応させ、アキュムレータ１１の下位Ｄ２ビット部分の端数Ｄ_Ｕに当たる数値を小数点以下として、１０進数で表記した形での説明を行う。あらわした位相の例に対応させると、アドレス０が位相０ｄｅｇ、アドレス１２８（＝２^７）が位相１８０ｄｅｇ、アドレス２５５（＝２^８－１）が位相３６０ｄｅｇの直前に対応する。そして波形メモリ１２の波形データを、図６（Ａ）に示すような矩形波の最大値をＡ_ＭＡＸ、最小値をＡ_ＭＩＮとして、波形メモリ１２のアドレス０から１２７（＝２^７－１）までにＡ_ＭＡＸ、アドレス１２８（＝２^７）から２５５（＝２^８－１）までにＡ_ＭＩＮが書き込まれているとする。ただし、波形メモリ１２のアドレス長を８ビットに限定するものではなく、さらに波形メモリ１２のアドレス数を２^ｎ（ｎは、正の整数とする。）に限定するものでもない。

【0042】

ここで、クロックの周期Ｔ_ＡＣＬＫを１ｎｓ（周波数ｆ_ＡＣＬＫ＝１ＧＨｚ）、波形生成回路１０の出力信号の周波数ｆ_Ｏが３ＭＨｚとなるように、アキュムレータ１１の周期設定を行うとする。この周期設定は、言い換えると１μｓ（＝１０００ｎｓ、クロック１０００波分）間にちょうど３波の矩形波が出力される周期である。

【0043】

このとき、位相加算値Δθは、

【0044】

【数5】

となる。

【0045】

アキュムレータ１１の初期値を０とし、この時刻を時刻０とする。クロックの１入力ごとにアキュムレータ１１の値は位相加算値Δθずつ加算されるので、

【0046】

【数6】

より、３３４クロックの入力後、すなわち３３４ｎｓ後に位相０の出力に戻る。
また、

【0047】

【数7】

より、時刻０から数えて６６７クロックの入力後、すなわち６６７ｎｓ後に再度位相０に戻る。
そして、

【0048】

【数8】

となり、時刻０から数えて１０００クロックで、ちょうど位相０となり、以降は１０００クロック間に３回位相０に戻るサイクルを繰り返す。

【0049】

矩形波の１周期の長さは、時刻０から最初に位相０に戻るまでの時間は３３４ｎｓ、ここから２度目に位相０に戻るまでの時間は３３３ｎｓ、さらにここから位相０に戻るまでは３３３ｎｓとなり、このサイクルが繰り返される。すなわち、出力信号の周波数ｆ_Ｏが３ＭＨｚとなるようなアキュムレータ１１への周期設定であっても、図６（Ｂ）に示すように、出力信号は１周期が３３３ｎｓと３３４ｎｓの場合に分かれて出力される。このようにして従来のＤＤＳ方式ではジッタが発生する。立ち下がり部分でも同様である。

【0050】

図６（Ｃ）は、同様の設定条件で、補正判定部２２による補正を行った場合での出力信号の立ち上がり部分を示した例である。

【0051】

位相が３６０ｄｅｇの直前（アドレス２５５）から位相０に戻る際、波形データの値がＡ_ＭＩＮからＡ_ＭＡＸに急変するため、

【0052】

【数9】

を満たすしきい値Ａ_ｔｈであれば、補正判定部２２が波形データを補正するように動作する。

【0053】

通常時、データ生成部２１からＤＡ変換器１４に出力される波形処理データは、１クロック分遅延後に送られる。補正判定部２２が要補正の判定をした場合、１クロック分遅延した波形データと、遅延のない波形データとの間で、算出したｋに基づいて補正された波形処理データを生成する。

【0054】

例えば、時刻０から３３３クロック目と３３４クロック目との間で、波形データの値がＡ_ＭＩＮからＡ_ＭＡＸに急変してしきい値Ａ_ｔｈ以上となる。この際のｋを（式１－４）に当てはめると、３３３クロックの入力時点でアキュムレータ１１の小数点以下の数値である端数Ｄ_Ｕは、（式１－６）に示すように０．７４４であり、Δθ＝０．７６８であるから、

【0055】

【数10】

を、補正した波形処理データとしてＤＡ変換器１４に出力する。補正判定部２２が動作しない場合では３３３ｎｓだった矩形波の１周期の時間が、この補正により１クロックの１／３程度遅くなる方向にずれることがわかる。

【0056】

同様に、時刻０から６６６クロック目と６６７クロック目との間で波形データの値が、Ａ_ＭＩＮからＡ_ＭＡＸに急変する。

【0057】

この際のｋを（式１－４）に基づき求めると、６６６クロックの入力時点でアキュムレータ１１の端数Ｄ_Ｕは、（式１－７）に示すように０．４８８であるから、

【0058】

【数11】

【0059】

このことから、この補正により矩形波の１周期区間の終了部分が１クロックの２／３遅くなる方向にずれることがわかる。１周期の区間の開始部分が１／３程度遅れる方向にずれているので、この区間の矩形波の１周期も全体で１クロックの１／３長くなったことになる。

【0060】

そして、３波目の矩形波の開始部分が２／３クロック分遅くなる方向にずれたことにより、１周期が３３４ｎｓだった区間も約３３３．３ｎｓとなる。

【0061】

このように、補正判定部２２の動作により、１クロック分のジッタの発生が抑制され、１周期の各区間が略同一周期となることがわかる。

【0062】

（効果のまとめ）
第１の実施の形態にかかる例において、入力される周期設定に応じて、クロックごとに位相加算値Δθを加算して出力するアキュムレータ１１と、数値化された波形出力の波形データを記憶する波形メモリ１２と、波形メモリ１２からクロックごとに波形データを読み出し、読み出された波形データをもとに、波形データの急変箇所で補間された波形処理データを出力するデータ処理部１３と、波形処理データをアナログ信号に変換するＤＡ変換器１４と、ＤＡ変換器１４からのアナログ信号を滑らかにして出力するローパスフィルタ１５と、を備えた波形生成回路１０とすることで、波形データの急変箇所の連続する２点のデータとアキュムレータ１１の端数Ｄ_Ｕと位相加算値Δθに応じて波形データの補間を行う構成とした。このことにより、従来のＤＤＳ方式ではジッタが顕著に現れやすい波形の急変箇所であっても、ジッタを抑制するという優れた効果を発揮する。

【0063】

〔第２の実施の形態〕
第２の実施の形態は、波形メモリ１２に記憶する波形データ点数を、出力周期の設定に応じた条件を満たす点数に制限した場合の例である。

【0064】

位相加算値Δθは、（式１－１）により求めることができる。ここで、第１の実施の形態による例の場合、周期設定Ｔ_Ｏが小さくなるほど、言い換えると出力波形の周波数を高くするほど、位相加算値Δθの値は大きくなり、１を超える場合が出てくる。

【0065】

このような場合、波形メモリ１２に記憶された波形データは、波形メモリ１２の出力として指定されるアドレスが１を超える場合がある。そのため、隣り合う波形データが順次使われず、飛び飛びのアドレスの波形データにより出力波形が生成されることになる。そのような場合であっても使用される波形データにより補正は行われ、波形出力はされるが、隣り合う波形データ同士での補正が確実に行われるようにするのが、本実施の形態の例にかかる波形生成回路１０の例である。

【0066】

このことを実現するために、まず波形データ点数として、以下の（式２－１）を満たす正の整数Ｎをあらかじめ決めておく。

【0067】

【数12】

【0068】

そして、位相加算値Δθは、以下の（式２－２）で算出する。

【0069】

【数13】

【0070】

これらの演算は、既知の値により容易に求まる。波形メモリ１２に書き込むデータとして、あらかじめ任意波形データとして用意されているデータに基づき、スプライン近似、直線近似、含まれる区間のデータの移動平均やその他の関数近似により生成する。

【0071】

このようにして、１周期分をＮ等分した際に対応するＮ点分の波形データを生成した波形データを、波形メモリ１２に書き込んでおけばよい。位相加算値Δθが１以下になるように、波形メモリ１２に書き込む波形データのデータ点数を制限しておく。そして、アキュムレータ１１は、Ｎを超えると０に戻るように位相加算を行うようにする。このような処理により、連続した隣り合う波形データによる動作とすることができ、各周期ごとに安定した波形を得ることが可能となる。

【0072】

なお、Δθが１に近くなるようにＮを選択すれば、１周期の出力波形を生成するためのデータ点数が多くなり、波形の品位が向上し、より好適なデータ点数Ｎの選択といえる。また、位相加算値Δθが１以下となるようなデータ点数を制限した波形データを生成して、その波形データを波形メモリ１２に書き込む波形データ生成部（図示せず）は、波形生成回路１０の内部または外部に備えて構成される。

【0073】

（効果のまとめ）
第２の実施の形態にかかる例において、波形メモリ１２に書き込むデータとして、周期設定に応じてあらかじめ任意波形データとして用意されているデータに基づき、スプライン近似、直線近似、含まれる区間のデータの移動平均やその他の関数近似により生成する例を説明した。このような処理により、波形メモリ１２に書き込む波形データとして、位相加算値Δθが１以下となるようなデータ点数に制限した波形データを含む構成とすることで、ジッタを抑制するという優れた効果に加え、連続した隣り合う波形データによる動作とすることができ、各周期ごとに安定した波形を得ることが可能となるという優れた効果を発揮する。

【0074】

〔第３の実施の形態〕
第３の実施の形態は、波形メモリ１２から波形データを読み込むためのクロック信号をデータ処理部１３から供給し、アキュムレータ１１からのアドレスの指定を行わない形で構成した波形生成回路１０の例である。

【0075】

図７に、第３の実施の形態にかかる波形生成回路１０の例を示す。波形生成回路１０は、アキュムレータ１１と、波形メモリ１２と、データ処理部１３と、ＤＡ変換器１４と、ローパスフィルタ１５と、を備える。波形データが隣り合うデータから順次読み出される第２の実施の形態の例のような場合、波形メモリ１２としては、指定されたアドレスのデータを出力するランダムアクセスが可能なメモリである必要はなく、シーケンシャルメモリでもよい。

【0076】

本実施の形態は、このような場合の構成例であり、データ処理部１３が、アキュムレータ１１からの出力値の整数部が増加するごとに順次波形データを出力する波形メモリ用クロック生成の処理を行う。この波形メモリ用クロックに基づいて、波形メモリ１２から波形データの出力が行われる。波形データのデータ点数がＮ点であれば、Ｎを超えるタイミングでシーケンシャルメモリの読み込みを先頭から行うようにリセットする信号を付加すればよい。このようにすることで、シーケンシャルメモリは、必ずしもすべてのメモリを使用する必要はない。

【0077】

近年の処理の高速化に伴い、安価に高速な処理が可能なシーケンシャルメモリが使用可能な構成は、処理の高速化やコスト削減の効果も得られる。また、シーケンシャルメモリには、バーストアクセスにより複数ワードのデータをまとめて読み出すことで高速動作を実現しているものもある。このような動作の場合、近隣の複数の波形データがあらかじめ読み込まれるため、波形データをもとに波形処理データを生成する上で都合がよく、好適な構成例といえる。

【0078】

（効果のまとめ）
第３の実施の形態にかかる例において、波形メモリ１２としては、指定されたアドレスのデータを出力するランダムアクセスが可能なメモリである必要はなく、シーケンシャルメモリでも実施可能な構成例として、波形メモリ１２からの波形データの読み込みを、アキュムレータ１１からの出力整数部の加算に応じて生成した波形メモリ用クロックで行うように、データ処理部１３を構成した波形生成回路１０を説明した。このような処理により、ジッタを抑制するという優れた効果に加え、安価に高速な処理が可能なシーケンシャルメモリが使用可能であるという処理の高速化やコスト削減の効果も得られる。

【0079】

〔第４の実施の形態〕
第４の実施の形態は、波形メモリ１２に記憶する波形データの中に、出力補正の要否をあらかじめ規定した固有の情報を入れ込む実施の形態の例である。

【0080】

図８は、第４の実施の形態にかかる補正判定部２２の構成例である。補正判定部２２は、波形メモリ１２から出力される波形データの中で、波形出力の振幅データとして使用しない要補正信号用ビットの情報に基づき、ＤＡ変換器１４に出力する波形処理データに補正を行うか否かの判定を行い、補正が必要と判定した際には補正指令信号となる補正係数ｋを算出して、この補正係数ｋをデータ生成部２１に出力する補正係数処理部４１を備える。

【0081】

本実施の形態では、波形データとして、任意のビット、例えば最下位のビットを要補正信号用ビットとしておく。この情報は、波形出力の振幅データとしては用いず、このビットが１であれば、補正係数処理部４１で算出された補正係数ｋに基づき、データ生成部２１が波形出力の振幅データの補正を行い、０であればデータ生成部２１が波形出力の振幅データをそのまま出力する、という形としておく。データ処理部１３では、この情報の有無に応じて、波形の中の補正を実施する部分を指定することで、データ同士の差を求めてしきい値に対する大小判定を行うことなく、任意の波形の部位で補正をかけることが可能となる。要補正信号用ビット以外のデータを波形出力の振幅データとして、補正の有無に応じたデータの処理を行い、ＤＡ変換器１４に処理後の振幅データとして出力すればよい。

【0082】

（効果のまとめ）
第４の実施の形態にかかる例において、出力補正の要否をあらかじめ規定した固有の情報を、波形データの中に入れ込む実施の形態の例として、波形メモリ１２から読み出される波形データに補正要否情報となる要補正信号用ビットの情報を付加し、この要補正信号用ビットの情報に基づき、波形データの補間を行うか否かを判定するように、データ処理部１３を構成する波形生成回路１０を説明した。このような波形データの構成により、ジッタを抑制するという優れた効果を、意図した波形部位で確実に得ることができる。

【0083】

〔第５の実施の形態〕
第５の実施の形態は、波形メモリ１２に記憶する波形データの中に、出力補正の要否をあらかじめ規定した固有の情報を入れ込む実施の形態の別の例である。

【0084】

図９は、第５の実施の形態にかかる補正判定部２２の構成例である。補正判定部２２は、波形メモリ１２から出力される波形データの中で、波形出力の振幅データとしても使用可能な要補正信号用ビット列の情報に基づき、ＤＡ変換器１４に出力する波形処理データに補正処理を行うかどうかの判定を行い、補正が必要と判定した際には補正指令信号となる補正係数ｋを算出して、この補正係数ｋをデータ生成部２１に出力する補正係数処理部４１を備える。

【0085】

本実施の形態では、波形データの特定のビットを要補正信号用ビットとして確保する形ではなく、例えば波形データのビット数を１６ビットとして、下位６ビットの特定の値を要補正信号用ビットパターンとして定義しておく、という形である。具体的には、下位６ビットがすべて「１１１１１１」というパターンであれば、このデータ部分は補正をかける部位であると補正係数処理部４１が判定をし、当該補正係数処理部４１で算出された補正係数ｋに基づき、データ生成部２１が波形出力の振幅データの補正を行い、それ以外のパターンであれば、データ生成部２１が波形出力の振幅データをそのまま出力する。ここでは、上位１０ビットを出力波形の振幅データとして用いているが、これらの上位や下位のビット数は任意であり、これらの値に限定するものではない。

【0086】

この実施の形態のような例では、下位の複数ビットが要補正信号用ビットパターンとして定義された値は、補正が不要な箇所の波形データでは用いないようにする必要がある。そのため、波形メモリ１２に書き込む波形データを生成する際に、補正が不要な箇所でこのパターンにたまたま該当する振幅データは、定義された値に対して＋１か－１の値としておくような処理をしておけばよい。

【0087】

このような形とすることで、振幅方向の分解能の低下をほぼ起こさずに補正要否の情報を包括した波形データを用いる波形生成回路１０の構成が可能となる。

【0088】

（効果のまとめ）
第５の実施の形態にかかる例において、出力補正の要否をあらかじめ規定した固有の情報を、波形データの中に入れ込む別の実施の形態の例として、補間を行う必要のない波形データには、補正要否情報となる要補正信号用ビットの情報のデータ部分にも、波形出力の数値化情報となる振幅データが書き込まれている波形生成回路１０を説明した。このような波形データの構成により、ジッタを抑制するという優れた効果を、意図した波形部位で確実に、かつ波形分解能をほとんど犠牲にすることなく得ることができる。

【0089】

〔第６の実施の形態〕
第６の実施の形態は、波形メモリ１２に記憶する波形データの中に、出力補正の要否をあらかじめ規定した固有の情報を入れ込む実施の形態のさらに別の例である。

【0090】

第５の実施の形態の要補正信号用ビットパターンをもつ波形データに埋め込む残りのデータ部分に、振幅方向ではなく時間軸方向のデータを付加する実施の形態である。

【0091】

例えば波形データのビット数を１６ビットとして、下位６ビットの特定の値を要補正信号用ビットパターンとして定義しておく、という形である。具体的には、例えば下位６ビットがすべて「１１１１１１」というパターンとした場合に、残りの１０ビットに用いるデータを、例えば要補正信号を持つ前後の波形出力の振幅データの中点が通過するような、前後２つのデータ間の時間軸上の位置を指定するデータとしておくような形である。なお、中点としたのは好適な例ではあるが、２つの振幅データ間の１：２や３：１の位置など、どの位置を通過すると設定するかは任意の設計事項である。

【0092】

波形データの補正は、第１の実施の形態の例のような直線近似、スプライン近似、正弦波状の波形などの関数近似により実現できる。さらには、図５に示すデータ生成部２１の構成例において、補正係数ｋの値を、これらの補間や近似に基づく値が得られるように逆関数演算をして求めればよい。補正に用いる関数と、補正区間中の両端の２点、およびこの間の通過する点の時間位置を決めることにより、出力波形が更新されるクロック出力時点における補正された波形データは逆関数演算により生成可能である。

【0093】

直線近似は線形近似であり比較的簡素な演算処理でも実現できるが、このような補間も含めスプライン近似や正弦波状の波形のような関数近似の演算は、関数テーブルを用意しておき、位相加算値Δθに基づいた値により関数の値が出力される形としておいてもよい。べき乗演算や三角関数演算などの重い演算負荷がかかる処理（時間を要する処理）を直接実施しないようにすることも可能であり、好適な構成例といえる。

【0094】

（効果のまとめ）
第６の実施の形態にかかる例において、出力補正の要否をあらかじめ規定した固有の情報を、波形データの中に入れ込むさらに別の実施の形態の例として、補間を行う必要のある波形データには、その波形データを含む前後の波形データにおける波形出力の数値化情報となる振幅データ間の時間位置を指定する情報が、要補正信号用ビットの情報以外の残りのデータ部分に書き込まれている波形生成回路１０を説明した。このような波形データの構成により、ジッタを抑制するという優れた効果を、意図した波形部位で確実に、かつ波形分解能の低下を伴わず得ることができる。

【0095】

（全体のまとめ）
第１の実施の形態にかかる例において、入力される周期設定に応じて、クロックごとに位相加算値Δθを加算して出力するアキュムレータ１１と、数値化された波形出力の波形データを記憶する波形メモリ１２と、波形メモリ１２からクロックごとに波形データを読み出し、読み出された波形データをもとに、波形データの急変箇所で補間された波形データを出力するデータ処理部１３と、を備えた波形生成回路１０とすることで、波形データの急変箇所の連続する２点のデータとアキュムレータ１１の端数Ｄ_Ｕと位相加算値Δθに応じて波形データの補間を行う構成とした。このことにより、従来のＤＤＳ方式ではジッタが顕著に現れやすい波形の急変箇所であっても、ジッタを抑制するという優れた効果を発揮する。

【0096】

第２の実施の形態にかかる例において、波形メモリ１２に書き込むデータとして、周期設定に応じてあらかじめ任意波形データとして用意されているデータに基づき、スプライン近似、直線近似、含まれる区間のデータの移動平均やその他の関数近似により生成する例を説明した。このような処理により、波形メモリ１２に書き込む波形データとして、位相加算値Δθが１以下となるようなデータ点数に制限した波形データを含む構成とすることで、ジッタを抑制するという優れた効果に加え、連続した隣り合う波形データによる動作とすることができ、各周期ごとに安定した波形を得ることが可能となるという優れた効果を発揮する。

【0097】

第３の実施の形態にかかる例において、波形メモリ１２としては、指定されたアドレスのデータを出力するランダムアクセスが可能なメモリである必要はなく、シーケンシャルメモリでも実施可能な構成例として、波形メモリ１２からの波形データの読み込みを、アキュムレータ１１からの出力整数部の加算に応じて生成した波形メモリ用クロックで行うように、データ処理部１３を構成した波形生成回路１０を説明した。このような処理により、ジッタを抑制するという優れた効果に加え、安価に高速な処理が可能なシーケンシャルメモリが使用可能であるという処理の高速化やコスト削減の効果も得られる。

【0098】

第４の実施の形態にかかる例において、出力補正の要否をあらかじめ規定した固有の情報を、波形データの中に入れ込む実施の形態の例として、波形メモリ１２から読み出される波形データに補正要否情報となる要補正信号用ビットの情報を付加し、この要補正信号用ビットの情報に基づき、波形データの補間を行うか否かを判定するように、データ処理部１３を構成する波形生成回路１０を説明した。このような波形データの構成により、ジッタを抑制するという優れた効果を、意図した波形部位で確実に得ることができる。

【0099】

第５の実施の形態にかかる例において、出力補正の要否をあらかじめ規定した固有の情報を、波形データの中に入れ込む別の実施の形態の例として、補間を行う必要のない波形データには、補正要否情報となる要補正信号用ビットの情報のデータ部分にも、波形出力の数値化情報となる振幅データが書き込まれている波形生成回路１０を説明した。このような波形データの構成により、ジッタを抑制するという優れた効果を、意図した波形部位で確実に、かつ波形分解能をほとんど犠牲にすることなく得ることができる。

【0100】

第６の実施の形態にかかる例において、出力補正の要否をあらかじめ規定した固有の情報を、波形データの中に入れ込むさらに別の実施の形態の例として、補間を行う必要のある波形データには、その波形データを含む前後の波形データにおける波形出力の数値化情報となる振幅データ間の時間位置を指定する情報が、要補正信号用ビットの情報以外の残りのデータ部分に書き込まれている波形生成回路１０を説明した。このような波形データの構成により、ジッタを抑制するという優れた効果を、意図した波形部位で確実に、かつ波形分解能の低下を伴わず得ることができる。

【0101】

これらは、本発明の従来の技術に対するジッタ低減などの優位性を示すものと言える。

【0102】

以上、本発明の最も好ましい実施の形態等について説明したが、本発明は、上記記載に限定されるものではない。特許請求の範囲に記載され、または発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能である。そのような変形や変更が、本発明の範囲に含まれる。

【産業上の利用可能性】

【0103】

本発明の波形生成回路は、例えば以下に示す用途に利用可能であり、有益である。
（１）電子回路の動作試験のためのテスト信号の生成
（２）各種規格に準拠した標準信号のシミュレーション信号源
（３）通信分野などにおける変調用信号源

【符号の説明】

【0104】

１１ アキュムレータ
１２ 波形メモリ
１３ データ処理部
１４ ＤＡ変換器
１５ ＬＰＦ（ローパスフィルタ）
２１ データ生成部
２２ 補正判定部
３１ 遅延部
３２ 減算部
３３ 乗算部
３４ 加算部
４１ 補正係数処理部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】