(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022100882
(43)【公開日】2022-07-06
(54)【発明の名称】インダクタ
(51)【国際特許分類】
H01F 27/00 20060101AFI20220629BHJP
H01F 27/28 20060101ALI20220629BHJP
【FI】
H01F27/00 160
H01F27/28 147
【審査請求】未請求
【請求項の数】5
【出願形態】OL
(21)【出願番号】P 2020215133
(22)【出願日】2020-12-24
(71)【出願人】
【識別番号】518453730
【氏名又は名称】三安ジャパンテクノロジー株式会社
(74)【代理人】
【識別番号】100156018
【弁理士】
【氏名又は名称】若田 充史
(74)【代理人】
【識別番号】100081569
【弁理士】
【氏名又は名称】若田 勝一
(72)【発明者】
【氏名】中村 浩
【テーマコード(参考)】
5E043
5E070
【Fターム(参考)】
5E043BA03
5E070AA01
5E070AB06
5E070BA01
5E070CA15
(57)【要約】
【課題】高い周波数で使用されるインダクタであって、Q値の向上が達成できる構成のインダクタを提供する。
【解決手段】絶縁体または半導体でなる基板1と、基板1上に配置される1ターン未満の第1の巻線2と、第1の巻線2上に第1の巻線2に対して基板の垂直方向に見て同一位置に、かつ基板の垂直方向に離して配置される1ターン未満の第2の巻線3とを備える。第1の巻線2の一端に設けられた第1の外部接続部2bと、第2の巻線3の一端に設けられた第2の外部接続部3bとを備える。第1の巻線2の他端と第2の巻線3とを接続する第1の巻線間接続部4aと、第2の巻線3の他端と第1の巻線2とを接続する第2の巻線間接続部4bとを備える。
【選択図】
図1
【特許請求の範囲】
【請求項1】
絶縁体または半導体でなる基板と、
前記基板上に配置される1ターン未満の第1の巻線と、
前記第1の巻線上に第1の巻線に対して基板の垂直方向に見て同一位置に、かつ基板の垂直方向に離して配置される1ターン未満の第2の巻線と、
前記第1の巻線の一端に設けられた第1の外部接続部と、
前記第2の巻線の一端に設けられた第2の外部接続部と、
前記第1の巻線の他端と前記第2の巻線とを接続する第1の巻線間接続部と、
前記第2の巻線の他端と前記第1の巻線とを接続する第2の巻線間接続部と、を備え、
前記第1の巻線間接続部と前記第2の巻線間接続部との間においては、前記第1の巻線と前記第2の巻線が並列接続となっている、インダクタ。
【請求項2】
請求項1に記載のインダクタにおいて、
前記第1の巻線及び前記第2の巻線が、周方向に巻線を分断する切れ目を有する円環状である、インダクタ。
【請求項3】
請求項1に記載のインダクタにおいて、
前記第1の巻線及び前記第2の巻線が、周方向について巻線を分断する切れ目のある4角形以上の多角形である、インダクタ。
【請求項4】
請求項1から3までのいずれか1項に記載のインダクタにおいて、
前記第1の巻線と前記第2の巻線は、両巻線の間に空間部が介在するエアブリッジ構造に形成された、インダクタ。
【請求項5】
請求項4に記載のインダクタにおいて、
前記第2の巻線の外周側に、前記第2の巻線を支持して前記第1の巻線との間の間隔を保つポストが設けられた、インダクタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体又は絶縁体基板上に形成されるインダクタに関する。
【背景技術】
【0002】
高周波帯のフィルタには、パッシブフィルタが用いられる。パッシブフィルタとして、IPD(Integrated Passive Device)と呼ばれる、半導体プロセスと類似の技術を用いて、ウエーハ平面上に構成要素を形成したものがある。
【0003】
このIPDにおいて、特にバンドパスフィルタ等のフィルタへの応用においては、Q値が高いことが要求される。Q値を高くするには、構成要素であるインダクタとキャパシタのQ値が高いことが、低ロス化と、阻止域特性の向上には必須となる。通常、キャパシタのQ値は、インダクタのQ値に比べて数倍以上高いので、低ロス化と阻止域特性の向上には、インダクタのQ値を高くすることが重要である。このため、各種の構造が提案されている。
【0004】
特許文献1に開示されたインダクタは、渦巻き状のスパイラルコイルを2層構造とすることにより、Q値の向上を図っている。
【先行技術文献】
【特許文献】
【0005】
【発明の概要】
【発明が解決しようとする課題】
【0006】
近年、無線通信に用いる周波数は高い方へシフトしており、それに伴ってフィルタ等に用いるインダクタのインダクタンスの値は低い方に移っている。例えば0.5nHから2nH程度のインダクタンスの値の領域において、高いQ値を得ることが求められている。しかしながら、このような小さいインダクタンス値の領域のインダクタにおいて、従来の一般的な構造のスパイラルインダクタでは、高いQ値を得ることが困難である。
【0007】
本発明は、上記問題点に鑑み、高い周波数で使用されるインダクタであって、Q値の向上が達成できる構成のインダクタを提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明のインダクタの1つの態様は、絶縁体または半導体でなる基板と、前記基板上に配置される1ターン未満の第1の巻線と、前記第1の巻線上に第1の巻線に対して基板の垂直方向に見て同一位置に、かつ基板の垂直方向に離して配置される1ターン未満の第2の巻線と、前記第1の巻線の一端に設けられた第1の外部接続部と、前記第2の巻線の一端に設けられた第2の外部接続部と、前記第1の巻線の他端と前記第2の巻線とを接続する第1の巻線間接続部と、前記第2の巻線の他端と前記第1の巻線とを接続する第2の巻線間接続部と、を備え、前記第1の巻線間接続部と前記第2の巻線間接続部との間においては、前記第1の巻線と前記第2の巻線が並列接続となっている、ことを特徴とする。
【0009】
このような巻線の配置とすることにより、第1の巻線間接続部と第2の巻線間接続部との間では、第1の巻線と第2の巻線とが部分的に並列接続されるので、表皮効果による損失が低減できる。また、第1の巻線と第2の巻線とは、基板に対して垂直方向に見て間隔を有して重なる位置にあるため、スパイラルインダクタである場合に、近接効果により内周側巻線に発生するうず電流による損失も無くなる。すなわち、スパイラルインダクタにおいては、外周側の巻線に流れにより発生する磁界により、内周側の巻線にうず電流が発生する。このうず電流は、スパイラルインダクタの内周側巻線における抵抗増大を招き、インダクタにおける損失を招く。本発明のインダクタの態様によれば、並列接続部分の存在による表皮効果の低減と、近接効果の回避により、高いQ値を得ることができる。
【0010】
また、IPD回路パターンにおいてインダクタを配置する場合、インダクタの第1の外部接続部と第2の外部接続部との関係が決まっていると、配置の自由度に制約を受けるだけでなく、余分な配線が必要となって回路の特性を劣化することがある。本発明の前記態様によれば、第1の外部接続部と第2の外部接続部とが離れていても、その間で第1の巻線と第2の巻線とが基板の垂直方向に離間して並列接続されていることから、高いQ値を得ることができる。
【0011】
本発明のインダクタの具体的態様は、上記態様において、前記第1の巻線と前記第2の巻線が、周方向に巻線を分断する切れ目を有する円環状をなすものである。
【0012】
このように、巻線を円環状とすることにより、小スペースで比較的高いインダクタンス値を得ることができる。
【0013】
本発明のインダクタの具体的態様は、上記態様において、前記第1の巻線及び前記第2の巻線が、周方向について巻線を分断する切れ目のある4角形以上の多角形である。
【0014】
このように、4角形以上の多角形の形状とすることにより、円環状の巻線を有するインダクタのインダクタンス値に近いインダクタンス値を得ることができる。
【0015】
本発明のインダクタの具体的態様は、上記態様において、前記第1の巻線と前記第2の巻線は、両巻線の間に空間部が介在するエアブリッジ構造に形成されたものである。
【0016】
このように、前記第1の巻線と前記第2の巻線との間に空間部が介在するエアブリッジ構造とすることにより、前記第1の巻線と前記第2の巻線との間の寄生容量を低減し、インダクタとしての特性を向上させることができる。
【0017】
本発明のインダクタの具体的態様は、前記第2の巻線の外周側に、前記第2の巻線を支持して前記第1の巻線との間の間隔を保つポストが設けられたものである。
【0018】
このように、第2の巻線の外周側にポストを設ければ、第2の巻線をより安定的に支持することができる。また、円環状の巻線に高周波電流を流すと、円環状の巻線の内周側が外周側よりも大きな電流が流れる。そのため、第2の巻線を機械的に支持する箇所は、巻線の外側に存在する方が、内側に存在するよりも、高周波電流に対する悪影響が小さくなり、高いQ値が得られる。また、巻線の内周側は、インダクタに電流が流れる際に磁界が生じる場所であることから、その巻線の内周側にポストを設けると巻線の内周側の面積が減少し、インダクタンスの減少を招くことからも、ポストは外周側に設けることが好ましい。
【発明の効果】
【0019】
本発明のインダクタは、第1の巻線と第2の巻線との並列接続部分の存在により、表皮効果を低減されると共に、スパイラルインダクタの場合に生じる近接効果が回避されるため、Q値を向上させることが可能となる。
【図面の簡単な説明】
【0020】
【
図1】本発明によるインダクタの第1実施例の巻線構造を示す斜視図である。
【
図6】
図1のインダクタのうち、巻線間の間隔形成用のポストを有する巻線を示す斜視図である。
【
図8a】
図7のインダクタにおけるエアブリッジ構造の形成工程例の前段部を示す工程図である。
【
図8b】
図7のインダクタにおけるエアブリッジ構造の形成工程例の中段部を示す工程図である。
【
図8c】
図7のインダクタにおけるエアブリッジ構造の形成工程例の後段部を示す工程図である。
【
図9】比較例1のインダクタの巻線構造を示す斜視図である。
【
図10】比較例2のインダクタの巻線構造を示す斜視図である。
【
図11】本発明の第1実施例、比較例1及び比較例2における周波数対インダクタンス値の変化を対比して示すグラフである。
【
図12】本発明の第1実施例、比較例1及び比較例2における周波数対Q値の変化を対比して示すグラフである。
【
図13】本発明によるインダクタの第2実施例の巻線構造を示す斜視図である。
【
図14】比較例3のインダクタの巻線構造を示す斜視図である。
【
図15】本発明の第2実施例及び比較例3における周波数対インダクタンス値の変化を対比して示すグラフである。
【
図16】本発明の第2実施例及び比較例3における周波数対Q値の変化を対比して示すグラフである。
【
図17】本発明によるインダクタの第3実施例の巻線構造を示す斜視図である。
【
図19】本発明によるインダクタの第4実施例を示す斜視図である。
【発明を実施するための形態】
【0021】
本発明によるインダクタを実施例により説明する。
図1は本発明によるインダクタ50の第1実施例の巻線構造を示す。この第1実施例のインダクタ50は、絶縁体または半導体でなる基板1上に第1の巻線2が形成され、第1の巻線2に対して、第2の巻線3が基板の垂直方向に見て同一位置に、かつΔHで示す幅の空間部5を介して設けられる。すなわち、第1実施例では、第1の巻線2と第2の巻線3とが、エアブリッジ構造で実現されている。第1の巻線2と第2の巻線3とは同サイズの円環状をなし、
図2、
図3にも示すように、巻線を周方向にそれぞれ分断する切れ目2a及び切れ目3aを有する。すなわち第1の巻線2と第2の巻線3の各ターン数はそれぞれ1未満である。
【0022】
なお、第1の巻線2と第2の巻線3とが、基板1の垂直方向に同位置といえども、厳密な意味で同一である必要がない。しかしながら、第1の巻線2の内周縁と第2の巻線3の内周縁の半径方向のずれは10μm以下であることが、第1の巻線2と第2の巻線3を流す電流を可及的に同一とする上で好ましい。また、切れ目2a及び切れ目3aの幅は、5μm以上で50μm以下とすることが好ましい。
【0023】
第1の巻線2の一端に、インダクタ50以外の配線あるいは素子等に接続される第1の外部接続部2bが設けられる。第1の巻線2の他端は、第2の巻線3に、第1の巻線間接続部4aにより電気的に接続される。第2の巻線3の一端に、インダクタ50以外の配線あるいは素子等に接続される第2の外部接続部3bが設けられる。第2の巻線3の他端は、第1の巻線2に、第2の巻線間接続部4bにより接続される。
【0024】
図1及び
図4に示すように、第1の外部接続部2bと第2の外部接続部3bは、巻線の中心Oを中心として周方向にθ1の角度をもって形成されている。この実施例1における角度θ1は約270度である。
図5は第1の巻線2と第2の巻線3との接続関係及びターン数を説明する展開図である。このインダクタ50のターン数Xは、第1の外部接続部2bから第2の外部接続部3bに至る角度θ1の大小により決定される。すなわち、インダクタ50のターン数Xは、(1)式で示される。
X=x1+x2+x1=2x1+x2 …(1)
ここで、x1は、第1の外部接続部2bと第2の巻線間接続部4bとの間、すなわち第1の巻線2の単独部分のターン数である。第2の外部接続部3bと第1の巻線間接続部4aとの間、すなわち第2の巻線3の単独部分のターン数もx1となる。x2は第1の巻線間接続部4aと第2の巻線間接続部4bとの間、すなわち第1の巻線2と第2の巻線3とが並列接続された部分のターン数である。なお、第1実施例では、θ1=270度であり、X≒1.75となる。
【0025】
仮に、第1の巻線間接続部4aが第2の外部接続部3bに接続され、第2の巻線間接続部4bが第1の外部接続部2bに接続されたと仮定した接続状態では、X=x2となり、Xはほぼ1に近い値となる。一方、第1の巻線間接続部4aと第2の巻線間接続部4bとが一致した状態では、X=2x1となり、Xはほぼ2に近い値となる。すなわち
1<X<2 …(2)
となる。
【0026】
基板1には絶縁体または半導体を用いることができる。基板1として、より好ましくは、1kΩ・cm以上の抵抗値を有する材質のものである。基板1の具体例としては、高抵抗シリコン、ガリウム砒素、サファイヤ、多結晶アルミナ又はガラス等を用いることができる。ただし本発明において用いられる基板1はこれらの材質のものに限定されない。
【0027】
なお、基板1には、第1の巻線2を直接形成するのではなく、基板1と第1の巻線2との間に他の材質の層を設けてもよい。例えば基板1として比誘電率が高い材質のものを用いる場合に、絶縁層として二酸化ケイ素等を基板1と第1の巻線2との間に設けてもよい。第1の巻線2と第2の巻線3は一般的には金、銅又はアルミニウム等を主成分とする金属又は合金を用いてもよいが、他の金属又は合金を用いてもよい。
【0028】
図6及び
図7に示すインダクタ51は、第1の巻線2と第2の巻線3との間の空間部5を形成するための、エアブリッジ構造の一例を示す。この例は、第2の巻線3の外周側に複数のポスト3cを設けて第2の巻線3を基板1で支持することにより、第1の巻線2と第2の巻線3との間に空間部5を形成したものである。この例のポスト3cは、第2の巻線3の外周部から巻線の半径方向の外側に延出して形成され、先端を基板1に固定している。ポスト3cは巻線の周方向に分散して配置されており、ポスト3cは第2の巻線3に流れる電流の流路としては寄与しない。ポスト3cは第2の巻線3の内周側に設けてもよいが、図示例のようにポスト3cを第2の巻線3の外周側に設ければ、第2の巻線3をより安定的に支持することができる。また、円環状の巻線に高周波電流を流すと、円環状の巻線の内周側が外周側よりも大きな電流が流れる。そのため、第2の巻線3を機械的に支持する箇所は、巻線3の外周側に存在する方が、内周側に存在するよりも、高周波電流に対する悪影響が小さくなり、高いQ値が得られる。また、巻線の内周側は、インダクタに電流が流れる際に磁界が生じる場所であることから、その巻線の内周側にポスト3cを設けると巻線の内周側の面積が減少し、インダクタンスの減少を招くことからも、ポスト3cは外周側に設けることが好ましい。ただし、機械的強度を確保する観点から、支持する箇所を少数内周側に配置することもありうる。
【0029】
図8a、
図8b及び
図8cは
図6及び
図7に示したエアブリッジ構造の形成工程の一例を示す。まず、第1の巻線2及びポスト3cの形成のため、
図8aの(a)に示すように、絶縁体又は半導体からなる基板1上に、第1のシード層40を無電解メッキにより形成する。続いて
図8aの(b)に示すように、第1のシード層40上に第1のレジスト41を塗布する。
【0030】
続いて
図8aの(c)に示すように、不図示のマスクを介して露光42を行ない、
図8aの(d)に示すように、露光部分をエッチングしてレジスト欠除領域41aとレジスト欠除領域41bを形成する。この第1のレジスト41及びそのエッチングの際は、非露光部分をエッチングしてレジストを除去する工程及び材料の選択をしてもよい。レジスト欠除領域41aは第1の巻線2を形成するためのものであり、
図6の切れ目2aの部分が欠除した円環状をなす。レジスト欠除領域41bはポスト3cの下部3c1を形成するためのものであり、レジスト欠除領域41aの周囲に島状に形成された領域である。
【0031】
続いて
図8aの(e)に示すように、電解メッキにより、レジスト欠除領域41aに第1の巻線2を形成すると共に、レジスト欠除領域41bにポスト3cの下部3c1を形成する。続いて
図8aの(f)に示すように、残留していた第1のレジスト41を除去する。続いて
図8bの(a)に示すように、第1の巻線2の下地層と、ポスト3cの下部3c1の下地層以外の第1のシード層40をエッチングにより除去する。
【0032】
続いて
図8bの(b)に示すように、犠牲層となる第2のレジスト44を、第1の巻線2上、及び第1の巻線2とポストの下部3c1との間に形成する。ただし、
図6に示す接続部4a及び接続部4bについては、第1の巻線2上に第2のレジスト44の欠除部を設ける。第2のレジスト44を塗布した後、
図8bの(c)に示すように、ポストの下部3c1、及び第2のレジスト44を覆うように、基板1上に第2のシード層45を無電解メッキにより形成する。
【0033】
続いて
図8bの(d)に示すように、第2のシード層45上に第3のレジスト46を塗布する。続いて
図8bの(e)に示すように、第2の巻線3の形成領域及びポスト3cの形成領域に、不図示のマスクを介して露光47を行なう。その後、露光部分をエッチングして現像することにより、
図8bの(f)に示すように、第3のレジスト46のレジスト欠除領域46aを形成する。この第3のレジスト46及びそのエッチングの際は、非露光部分をエッチングしてレジストを除去する工程及び材料の選択をしてもよい。
【0034】
続いて
図8cの(a)に示すように、電解メッキにより、レジスト欠除領域46aに第2の巻線3及びポスト3cの上部3c2を形成する。続いて
図8cの(b)に示すように、第3のレジスト46を除去する。その後、
図8cの(c)に示すように、第2のシード層45をエッチングにより除去する。これにより、ポスト3cが、下部3c1と上部3c2とにより形成される。その後、犠牲層である第2のレジスト44をエッチングによって除去することにより、第1の巻線2と、第2の巻線3及びポスト3cとの間に空間部5が形成される。すなわち、第1の巻線2と第2の巻線3との間に空間部5が形成されたエアブリッジ構造が実現される。
【0035】
この第1実施例のインダクタ50は、基板1に垂直方向に見れば、第1の巻線2と第2の巻線3とが重なった構造であり、かつ、第1の巻線間接続部4aと第2の巻線間接続部4bとの間では、第1の巻線2と第2の巻線3とが並列接続される構造である。このため、表皮効果による損失が低減できる。
【0036】
また、第1の巻線2と第2の巻線3とは、基板1に対して垂直方向に見て間隔を有して重なる位置にあり、巻線を内周側と外周側とに分割したスパイラルコイルを有するものではない。このため、スパイラルコイルを有するスパイラルインダクタに生じる近接効果を回避することができる。すなわち、スパイラルインダクタにおいては、近接効果により、外周側の巻線に流れる電流により発生する磁界によって内周側の巻線にうず電流が生じる。このため、内周側巻線では、うず電流により電流流路が内周側の狭い断面部分に縮小されて損失の増大を招き、この損失の増大がQ値の低下を招く。しかしながら、本発明の巻線構造では、スパイラルコイルを有しないため、近接効果による損失の発生を回避することができる。その上、前述のように、第1の巻線2と第2の巻線3とが一定の領域で並列接続されているので、表皮効果の低減されることにより、高いQ値を得ることができる。
【0037】
また、IPD回路パターンにおいてインダクタを配置する場合、インダクタの第1の外部接続部2bと第2の外部接続部3bとの関係が決まっていると、配置の自由度に制約を受けるだけでなく、余分な配線が必要となって回路の特性を劣化することがある。しかし、本発明によれば、第1の外部接続部2bと第2の外部接続部3bとが離れていても、その間で第1の巻線2と第2の巻線3とが基板の垂直方向に離間して並列接続されていることから、高いQ値を得ることができる。
【0038】
このようなQ値の向上を確認するため、
図1に示した第1実施例に対する比較例を設定して、3次元電磁界シミュレーションにより特性の比較検討を行なった。
図9は比較例1のインダクタ60を示し、
図10は比較例2のインダクタ61を示す。比較例1と比較例2はいずれもスパイラルコイルにより構成される。
図9及び
図10に示すように、第1の巻線10は第1の外部接続部14を有し、第2の巻線11は第2の外部接続部19を有する。
【0039】
図9に示す比較例1においては、外周側巻線は、第1の巻線10と第2の巻線11との間に空間部12を有するエアブリッジ構造である。内周側巻線も、第1の巻線15と第2の巻線16との間に空間部17を有するエアブリッジ構造である。外周側の第1の巻線10と第2の巻線11とは、切れ目10a及び切れ目11aを有することにより、ほぼ1ターンの巻線を構成する。外周側の第1の巻線10と第2の巻線11とは、巻線間接続部13a、13b、13c及び13dにより、並列接続される。内周側の第1の巻線15は外周側の第1の巻線10に直列接続される。内周側の第2の巻線16は外周側の第2の巻線11と直列接続される。内周側の第1の巻線15と第2の巻線16は、巻線間接続部18a及び巻線間接続部18bにより、並列接続される。
【0040】
外周側の第1の巻線10の一端に設けられた第1の外部接続部14と、内周側の第2の巻線16の一端に設けられた第2の外部接続部19は、第1実施例と同じく、周方向にθ1の角度、すなわち270度の間隔を持って配置されている。このため、内周側の第1の巻線15と第2の巻線16は、ほぼ0.75ターンの巻線を構成する。したがって、比較例1の巻線のトータルのターン数は、第1実施例と同じくほぼ1.75ターンである。
【0041】
図10に示す比較例2は、比較例1において、外周側の第1の巻線10と第2の巻線11とを空間部無く重ね、かつ電気的に接続し、内周側の第1の巻線15と第2の巻線16も空間部無く重ね、かつ電気的に接続したものである。したがって、比較例2の巻線のトータルのターン数も、第1実施例と同じくほぼ1.75ターンである。
【0042】
表1はシュミレーションに使用した第1実施例、比較例1及び比較例2の各部のデータである。表1に示すように、基板1にはガリウム砒素(GaAs)を設定し、その厚さを200μmとした。巻線の材料は、第1実施例、比較例1及び比較例2のいずれも金(Au)とし、第1の巻線2の巻線の厚さは3μmとし、第2の巻線3の厚さを4μmとした。また、巻線の外径はすべて400μmとした。第1実施例、比較例1及び比較例2のいずれも5GHzにおけるインダクタンス値Lの値を1.8nHとした。
【0043】
このように、第1実施例、比較例1及び比較例2のインダクタンス値を合せるため、比較例1及び比較例2の外周側の巻線10、11の幅Aと、内周側の巻線15、16の幅B、外周側巻線と内周側巻線との間隔Sを調整した。ここで、巻線の幅Å及びBを調整するにあたり、近接効果による損失を小さくするため、比較例1及び比較例2における外周側の巻線10、11の幅Aに対し、内周側の巻線15、16の幅Bは約半分とした。具体的には、第1実施例の巻線2及び巻線3の半径方向の幅Aを70μmとした。 これに対し、比較例1の外周側の巻線10、11の幅Aを40μm、比較例2の外周側の巻線10、11の半径方向の幅Aを45μmとした。また、比較例1及び比較例2の内周側の巻線15、16の幅Bをいずれも20μmとした。また、比較例1及び比較例2のいずれの場合も、内外巻線の間隔Sを20μmとした。
【0044】
図11は第1実施例(W1)、比較例1(C1)及び比較例2(C2)の周波数(GHz)に対するインダクタンス値L(nH)を対比して示すグラフである。
図11に示すように、周波数が10GHz以下の高周波帯域において、第1実施例(W1)、比較例1(C1)及び比較例2(C2)の周波数(GHz)に対するインダクタンス値L(nH)はほぼ一致しており、1.7nH~2.2nHの範囲で推移した。
【0045】
図12は第1実施例(W1)、比較例1(C1)及び比較例2(C2)の周波数(GHz)に対するQ値を対比して示すグラフである。
図12に示すように、周波数が0GHz~15GHzの帯域において、第1実施例(W1)のQ値として、比較例1(C1)及び比較例2(C2)のQ値よりも高い値を得ることができた。第1実施例における最大Q値は70、最大Q値を得る周波数は6.5GHz、遮断周波数は15GHz以上であった。比較例1の最大Q値は64、比較例2の最大Q値は59であり、いずれも第1実施例による場合の最大Q値が上まわった。
【0046】
第1実施例が比較例1に比較して高いQ値が得られる理由は下記の通りである。比較例1では、外周側巻線10、11に流れる電流で発生する磁界により、内周側巻線15、16にうず電流が発生する(近接効果)。これにより、内周側巻線15、16における損失が増大するためQ値が低下する。第1実施例では、この近接効果によるQ値の低下が生じないため、比較例1に比較して高いQ値が得られる。
【0047】
第1実施例と比較例2とを比較した場合、さらに大きなQ値の差が生じる理由は下記の通りである。第1に、比較例2では、比較例1と同様に、内周側巻線15、16における近接効果による損失が発生すること、第2に、外周側巻線10、11と内周側巻線15、16のいずれにおいても、巻線が直接重なっていることにより、表皮効果により損失が増大する。第1実施例においては、このような比較例2における近接効果が回避できる上、表皮効果が低減できるため、比較例2に比較してより高いQ値が得られる。
【0048】
図13は本発明の第2実施例のインダクタ52を示す。
図13において、
図1と同じ符号は同じ構成部分を示す。このインダクタ52の第1の外部接続部2bと第2の外部接続部3bは、巻線の中心Oを中心として周方向にθ2の角度をもって配置されている。この実施例2における角度θ2は約90度である。このインダクタ52の巻線のターン数はほぼ1.25となる。
【0049】
図14は比較例3のインダクタ62を示す。このインダクタ62は、第2実施例52と巻線2、3の外径、内径及び厚さは同じである。また、比較例3も、第2実施例52と同じく、第1の外部接続部2bと第2の外部接続部3bは、巻線の中心Oを中心として周方向にθ2(=90度)の角度をもって形成されている。この比較例3は、第1の外部接続部2bと第2の巻線3の切れ目3aとの間の領域20においては、第1の巻線2と第2の巻線3との間に空間部5が形成される。一方、比較例3においては、空間部5を形成した領域20以外の領域21では、第1の巻線2と第2の巻線3とは直接重ねられ、電気的にも接続されている。比較例3の巻線のターン数も第2実施例と同じくほぼ1.25である。
【0050】
図15は第2実施例(W2)及び比較例3(C3)の周波数(GHz)に対するインダクタンス値L(nH)を対比して示すグラフである。
図15に示すように、周波数が0GHz~15GHzの高周波帯域において、第2実施例(W2)及び比較例3(C3)の周波数(GHz)に対するインダクタンス値(nH)はほぼ一致しており、0.9nH~1.2nHの範囲で推移する。
【0051】
図16は第2実施例(W2)及び比較例3(C3)の周波数(GHz)に対するQ値を対比して示すグラフである。
図16に示すように、周波数が1.3GHz~15GHzの高周波帯域において、第2実施例(W2)のQ値は、比較例3(C3)のQ値よりも高い値となる。
【0052】
第2実施例のQ値が、比較例3のQ値よりも高い理由は下記の通りである。第2実施例においては、第1の巻線間接続部4aと第2の巻線間接続部4bとの間に空間部5を形成するので、この領域は並列接続領域となり、表皮効果を低減できる。一方比較例3の領域21では、第1の巻線2と第2の巻線3とを空間部を介在させることなく直接重ねているので、表皮効果を低減できない。このため、
図16に示すように、第2実施例と比較例3におけるQ値の差を生じたものである。
【0053】
図17及び
図18は本発明の第3実施例のインダクタ53を示す。この第3実施例のインダクタ53は、
図13に示した第2実施例のインダクタ52における空間部5の代わりに、誘電率の低い絶縁材23を設けたものである。この絶縁材23としては、例えば比較的誘電率の低いポリイミド樹脂等を用いることができる。絶縁材23として、誘電率の低いものであれば、他の材質を用いてもよい。絶縁材23は、巻線の全周について設けるのではなく、周方向に分散して配置してもよい。
【0054】
第3実施例のインダクタ53においては、第1の巻線2と第2の巻線3との間の浮遊容量が増加するため、遮断周波数は低下するが、遮断周波数が低下しても許容できるケースもある。この第3実施例においては、第1の巻線2と第2の巻線3との間に絶縁材23が介在するため、第1の巻線2と第2の巻線3との機械的強度を維持できる。このため、第3実施例によれば、
図6に示したポスト3cが不要になる。
【0055】
図19はコイル形状を4角形に形成した本発明の第4実施例のインダクタを示す。この第4実施例のインダクタ54は、不図示の基板上に切れ目24aの有る第1の巻線24を形成して構成される。第1の巻線24に対して、第2の巻線25が基板の垂直方向に空間部26を持って設けられる。第1の巻線24と第2の巻線25とは同サイズの4角形をなし、巻線を周方向に分断する切れ目25aを有する。すなわち第1の巻線24と第2の巻線25の各ターン数はそれぞれ1未満である。
【0056】
第1の巻線24の一端に、インダクタ54以外の配線あるいは素子等に接続される第1の外部接続部24bが設けられる。第1の巻線24の他端は、第2の巻線25に、第1の巻線間接続部27aにより電気的に接続される。第2の巻線25の一端は、第1の巻線24の第1の外部接続部24bと異なる位置にある。第2の巻線25の一端には、インダクタ54以外の配線あるいは素子等に接続される第2の外部接続部25bが設けられる。第2の巻線25の他端は、第1の巻線24に、第2の巻線間接続部27bにより接続される。
【0057】
第4実施例のように、巻線形状を4角形とした場合であっても、4角形のスパイラルインダクタに比較して高いQ値が得られる。第4実施例の場合にも、第1の外部接続部24bと第2の外部接続部25bとの間隔を周方向に変えることにより、1から2の間で任意のターン数のインダクタを得ることができる。巻線形状を多角形とする場合、巻線形状は4角形に限らず、5角形以上の多角形としてもよく、例えば8角形以上であれば、円に近い特性が得られるため好ましい
【0058】
以上、本発明を実施例により説明したが、本発明を実施する場合、上述した例に限らず、本発明の要旨を逸脱しない範囲において、種々の変更、付加が可能である。
【符号の説明】
【0059】
1 基板
2、24 第1の巻線
2a、3a,24a、25a 切れ目
2b、24b 第1の外部接続部
3、25 第2の巻線
3b、25b 第2の外部接続部
4a、27a 第1の巻線間接続部
4b、27b 第2の巻線間接続部
5 空間部