特開 2022-102100 電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022102100

(43)【公開日】2022-07-07

(54)【発明の名称】電子部品

(51)【国際特許分類】

   H03H 9/25 20060101AFI20220630BHJP

   H03H 9/02 20060101ALI20220630BHJP

   H03H 9/17 20060101ALI20220630BHJP

【ＦＩ】

H03H9/25 A

H03H9/02 A

H03H9/17 F

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2020216632

(22)【出願日】2020-12-25

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】山内 基

【テーマコード（参考）】

5J097

5J108

【Ｆターム（参考）】

5J097AA24

5J097BB11

5J097BB15

5J097DD29

5J097EE08

5J097FF01

5J097FF03

5J097FF05

5J097GG02

5J097HA04

5J097HA07

5J097HA08

5J097JJ03

5J097JJ09

5J097KK09

5J097KK10

5J108AA03

5J108AA07

5J108BB02

5J108BB08

5J108CC11

5J108DD01

5J108DD06

5J108FF05

5J108GG03

5J108GG15

5J108GG16

5J108KK04

(57)【要約】

【課題】封止層の基板からの剥がれを抑制すること。
【解決手段】電子部品１００は、平面視して略矩形の基板１０と、基板１０上に実装され、弾性波素子３２を有するデバイスチップ３０と、基板１０の周縁に沿ってデバイスチップ３０を囲むように基板１０上に設けられ、基板１０よりも線膨張係数が大きい封止層１５と、封止層１５上に設けられ、封止層１５と共に弾性波素子３２を封止し、封止層１５よりも線膨張係数が大きい封止部材３６と、基板１０の内部に封止層１５から離れ且つ基板１０の平面視方向で封止層１５のデバイスチップ３０側の端に少なくとも一部が重なるように封止層１５の下に設けられ、基板１０を平面視したときの４辺のうち少なくとも１辺に沿って設けられ、基板１０と封止部材３６の間の線膨張係数を有する内部層２１とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

平面視して略矩形の基板と、
前記基板上に実装され、素子を有するデバイスチップと、
前記基板の周縁に沿って前記デバイスチップを囲むように前記基板上に設けられ、前記基板よりも線膨張係数が大きい封止層と、
前記封止層上に設けられ、前記封止層と共に前記素子を封止し、前記封止層よりも線膨張係数が大きい封止部材と、
前記基板の内部に前記封止層から離れ且つ前記基板の平面視方向で前記封止層の前記デバイスチップ側の端に少なくとも一部が重なるように前記封止層の下に設けられ、前記基板を平面視したときの４辺のうち少なくとも１辺に沿って設けられ、前記基板と前記封止部材の間の線膨張係数を有する内部層と、を備える電子部品。

【請求項2】

前記内部層は、前記基板を平面視したときの４辺に沿って環状に設けられる、請求項１に記載の電子部品。

【請求項3】

前記内部層は、前記基板よりも前記封止層に近い線膨張係数を有する、請求項１または２に記載の電子部品。

【請求項4】

前記封止層と前記内部層は、同じ材料を主成分とする、請求項１から３のいずれか一項に記載の電子部品。

【請求項5】

前記内部層の前記デバイスチップ側の側面は、前記基板の平面視方向で前記封止層の前記デバイスチップ側の側面と略一致する、請求項１から４のいずれか一項に記載の電子部品。

【請求項6】

前記内部層の前記デバイスチップ側の側面は、前記封止層の前記デバイスチップ側の側面よりも前記デバイスチップ側に位置する、請求項１から４のいずれか一項に記載の電子部品。

【請求項7】

前記内部層の厚さは、前記封止層の厚さの０．５倍以上である、請求項１から６のいずれか一項に記載の電子部品。

【請求項8】

前記封止層と前記内部層の間隔は、前記封止層の厚さの３倍以下である、請求項１から７のいずれか一項に記載の電子部品。

【請求項9】

前記基板はセラミック基板であり、
前記封止部材ははんだである、請求項１から８のいずれか一項に記載の電子部品。

【請求項10】

前記デバイスチップは、空隙を介し前記基板と向かい合う面に前記素子である弾性波素子を有する、請求項１から９のいずれか一項に記載の電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品に関する。

【背景技術】

【0002】

基板上に素子を有するデバイスチップが実装され、デバイスチップを囲んで基板上に設けられた封止層と封止層上に設けられた封止部材とにより素子が封止された電子部品が知られている（例えば特許文献１、２）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－１５７９２２号公報

【特許文献2】特開２０１７－２０４５４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

封止層と基板との間に熱応力などの応力が加わると、封止層が基板から剥がれることがある。封止層が基板から剥がれると、素子の封止性が劣化する。

【0005】

本発明は、上記課題に鑑みなされたものであり、封止層の基板からの剥がれを抑制することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、平面視して略矩形の基板と、前記基板上に実装され、素子を有するデバイスチップと、前記基板の周縁に沿って前記デバイスチップを囲むように前記基板上に設けられ、前記基板よりも線膨張係数が大きい封止層と、前記封止層上に設けられ、前記封止層と共に前記素子を封止し、前記封止層よりも線膨張係数が大きい封止部材と、前記基板の内部に前記封止層から離れ且つ前記基板の平面視方向で前記封止層の前記デバイスチップ側の端に少なくとも一部が重なるように前記封止層の下に設けられ、前記基板を平面視したときの４辺のうち少なくとも１辺に沿って設けられ、前記基板と前記封止部材の間の線膨張係数を有する内部層と、を備える電子部品である。

【0007】

上記構成において、前記内部層は、前記基板を平面視したときの４辺に沿って環状に設けられる構成とすることができる。

【0008】

上記構成において、前記内部層は、前記基板よりも前記封止層に近い線膨張係数を有する構成とすることができる。

【0009】

上記構成において、前記封止層と前記内部層は、同じ材料を主成分とする構成とすることができる。

【0010】

上記構成において、前記内部層の前記デバイスチップ側の側面は、前記基板の平面視方向で前記封止層の前記デバイスチップ側の側面と略一致する構成とすることができる。

【0011】

上記構成において、前記内部層の前記デバイスチップ側の側面は、前記封止層の前記デバイスチップ側の側面よりも前記デバイスチップ側に位置する構成とすることができる。

【0012】

上記構成において、前記内部層の厚さは、前記封止層の厚さの０．５倍以上である構成とすることができる。

【0013】

上記構成において、前記封止層と前記内部層の間隔は、前記封止層の厚さの３倍以下である構成とすることができる。

【0014】

上記構成において、前記基板はセラミック基板であり、前記封止部材ははんだである構成とすることができる。

【0015】

上記構成において、前記デバイスチップは、空隙を介し前記基板と向かい合う面に前記素子である弾性波素子を有する構成とすることができる。

【発明の効果】

【0016】

本発明によれば、封止層の基板からの剥がれを抑制できる。

【図面の簡単な説明】

【0017】

【図1】図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、封止層付近を拡大した断面図、図１（ｃ）は、基板の平面図である。

【図2】図２（ａ）及び図２（ｂ）は、実施例１における弾性波素子の例を示す平面図及び断面図である。

【図3】図３（ａ）及び図３（ｂ）は、実施例１に係る電子部品の製造方法を示す断面図（その１）である。

【図4】図４は、実施例１に係る電子部品の製造方法を示す断面図（その２）である。

【図5】図５（ａ）は、実施例１の変形例１における基板の平面図、図５（ｂ）は、実施例１の変形例２における基板の平面図である。

【図6】図６（ａ）は、実施例２に係る電子部品の断面図、図６（ｂ）は、封止層付近を拡大した断面図、図６（ｃ）は、基板の平面図である。

【図7】図７（ａ）は、実施例３に係る電子部品の断面図、図７（ｂ）は、封止層付近を拡大した断面図、図７（ｃ）は、基板の平面図である。

【図8】図８は、比較例に係る電子部品の断面図である。

【図9】図９は、比較例に係る電子部品で生じる課題を示す断面図である。

【図10】図１０は、シミュレーションに用いたモデルの平面図である。

【図11】図１１（ａ）から図１１（ｃ）は、モデルＡからＣにおける図１０のＡ－Ａ間の断面図である。

【図12】図１２（ａ）及び図１２（ｂ）は、モデルＤ及びＥにおける図１０のＡ－Ａ間の断面図である。

【図13】図１３（ａ）及び図１３（ｂ）は、モデルＦ及びＧにおける図１０のＡ－Ａ間の断面図である。

【図14】図１４にシミュレーション結果を示すグラフである。

【発明を実施するための形態】

【0018】

以下、図面を参照し、本発明の実施例について説明する。

【実施例0019】

図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、封止層付近を拡大した断面図、図１（ｃ）は、基板の平面図である。図１（ｃ）では、基板１０と封止層１５と内部層２１を図示している。図１（ａ）から図１（ｃ）のように、実施例１の電子部品１００は、基板１０上に１又は複数のデバイスチップ３０が実装されている。基板１０は複数の絶縁層１１ａから１１ｄを備える。絶縁層１１ａから１１ｄは、例えばＬＴＣＣ（Low Temperature Co-fired Ceramics）又はＨＴＣＣ（High Temperature Co-fired Ceramics）などのセラミックス層若しくはガラスエポキシ樹脂などの樹脂層である。

【0020】

基板１０の下面に端子１４が設けられている。絶縁層１１ａと１１ｂの間及び絶縁層１１ｂと１１ｃの間に金属層１２ａが設けられ、絶縁層１１ｃと１１ｄの間に内部層２１が設けられている。絶縁層１１ｄ上に金属層１２ｂが設けられている。絶縁層１１ａから１１ｄにはビア配線１３が設けられている。金属層１２ａ及び１２ｂ、内部層２１、ビア配線１３、及び端子１４は、例えば銅層、アルミニウム層、金層、又はタングステン層などの金属層である。

【0021】

基板１０上に実装されたデバイスチップ３０は、基板３１と、基板３１の下面に設けられた弾性波素子３２及び配線３３と、を備える。配線３３は、例えば銅層、アルミニウム層、又は金層などの金属層である。デバイスチップ３０は、バンプ３４を介して基板１０にフリップチップ実装（フェースダウン実装）されている。バンプ３４は、金属層１２ｂと配線３３とを接合する。バンプ３４は、例えば金バンプ、はんだバンプ、又は銅バンプである。

【0022】

基板１０は平面視して略矩形であり、基板１０上に基板１０の周縁に沿ってデバイスチップ３０を囲む封止層１５が設けられている。略矩形には、角部が丸みを帯びている場合や各辺が湾曲している場合などが含まれる。封止層１５は、例えば平面視したときの基板１０の４辺に沿って環状に設けられ、デバイスチップ３０を完全に囲んでいる。なお、封止層１５は、デバイスチップ３０を完全に囲む場合に限られず、一部で途切れていてもよい。封止層１５は、基板１０よりも線膨張係数の大きい部材で形成され、例えば銅を主成分とする金属で形成されている。

【0023】

内部層２１は、例えば平面視したときの基板１０の４辺に沿って環状に設けられている。内部層２１は、封止層１５から離れて設けられている。内部層２１は、デバイスチップ３０側の側面１７が封止層１５のデバイスチップ３０側の側面１９よりもデバイスチップ３０側に位置し、かつ、デバイスチップ３０とは反対側の側面１８が封止層１５のデバイスチップ３０とは反対側の側面２０よりもデバイスチップ３０側に位置する。したがって、内部層２１は、基板１０を平面視したとき、封止層１５のデバイスチップ３０側の端に少なくとも一部が重なって設けられている。内部層２１は、基板１０と封止部材３６との間の線膨張係数を有する部材で形成される。内部層２１は、例えば基板１０よりも封止層１５に近い線膨張係数を有する部材で形成され、例えば封止層１５と同じ金属を主成分として形成される。内部層２１と封止層１５の間隔Ｄは、例えば１μｍ～７０μｍである。内部層２１の厚さＴは、例えば５μｍ～５０μｍであり。内部層２１の幅Ｗは、例えば封止層１５の幅と略同じであり、例えば５０μｍ～３００μｍである。

【0024】

封止層１５上にデバイスチップ３０を囲むように封止部材３６が設けられている。封止部材３６は、例えばデバイスチップ３０を完全に囲むように設けられている。封止部材３６は、封止層１５よりも線膨張係数の大きい部材で形成され、例えば錫を含むはんだで形成されている。封止部材３６は例えば封止層１５の上面に接合する。デバイスチップ３０の上面及び封止部材３６の上面に平板状のリッド３７が設けられている。リッド３７は、例えばコバール板などの金属板又は絶縁板である。リッド３７、封止部材３６、及び封止層１５を覆うように保護膜３８が設けられている。保護膜３８は、例えばニッケルなどの金属膜又は絶縁膜である。

【0025】

弾性波素子３２は、空隙１６を介して基板１０に向かい合っている。弾性波素子３２は、封止層１５、封止部材３６、リッド３７、及び基板１０により空隙１６内に封止されている。バンプ３４は空隙１６に囲まれている。端子１４は、ビア配線１３、金属層１２ａ及び１２ｂ、バンプ３４、及び配線３３を介し弾性波素子３２に電気的に接続されている。

【0026】

図２（ａ）及び図２（ｂ）は、実施例１における弾性波素子の例を示す平面図及び断面図である。図２（ａ）のように、弾性波素子３２は弾性表面波共振器であってもよい。基板３１は圧電基板であり、基板３１上にＩＤＴ（Interdigital Transducer）４０と反射器４１が設けられている。ＩＤＴ４０は、対向する１対の櫛型電極４２を有する。櫛型電極４２は、複数の電極指４３と、複数の電極指４３を接続するバスバー４４と、を有する。反射器４１は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０は、圧電基板である基板３１に弾性表面波を励振する。反射器４１は、弾性表面波を反射する。

【0027】

ＩＤＴ４０及び反射器４１は、例えばアルミニウム膜又は銅膜により形成される。基板３１上にＩＤＴ４０及び反射器４１を覆う保護膜又は温度補償膜が設けられていてもよい。基板３１は、サファイア基板、アルミナ基板、スピネル基板、水晶基板、又はシリコン基板などの支持基板上に直接又は間接的に接合されていてもよい。

【0028】

図２（ｂ）のように、弾性波素子３２は圧電薄膜共振器であってもよい。基板３１上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４５及び上部電極４７が設けられている。下部電極４５と基板３１との間に空隙４８が形成されている。圧電膜４６の少なくとも一部を挟み下部電極４５と上部電極４７とが対向する領域が共振領域４９である。共振領域４９において、下部電極４５及び上部電極４７は圧電膜４６内に厚み縦振動モードの弾性波を励振する。

【0029】

基板３１は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板、又はシリコン基板である。下部電極４５及び上部電極４７は、例えばルテニウム膜などの金属膜である。圧電膜４６は、例えば窒化アルミニウム膜である。なお、空隙４８の代わりに弾性波を反射する音響反射膜が設けられていてもよい。

【0030】

図２（ａ）及び図２（ｂ）のように、弾性波素子３２は弾性波を励振する電極を含む。このため、図１（ａ）のように、弾性波の励振が妨げられないよう、弾性波素子３２は空隙１６に覆われている。

【0031】

なお、封止層１５及び封止部材３６をグランド電位とする場合には、封止層１５を基板１０内のビア配線１３及び内部層２１などを介して基板１０の下面のグランド用の端子１４に電気的に接続させればよい。

【0032】

［製造方法］
図３（ａ）から図４は、実施例１に係る電子部品の製造方法を示す断面図である。図３（ａ）のように、基板１０を準備する。基板１０は、積層された絶縁層１１ａから１１ｄと、絶縁層１１ａと１１ｂの間及び絶縁層１１ｂと１１ｃの間に設けられた金属層１２ａと、絶縁層１１ｃと１１ｄの間に設けられた内部層２１と、絶縁層１１ｄの上面に設けられた金属層１２ｂ及び封止層１５と、絶縁層１１ａから１１ｄに設けられたビア配線１３と、絶縁層１１ａの下面に設けられた端子１４と、を備える。

【0033】

図３（ｂ）のように、基板１０上にバンプ３４を介しデバイスチップ３０をフリップチップ実装する。これにより、基板１０と弾性波素子３２とは空隙１６を挟み対向する。

【0034】

図４のように、下面に例えば錫銀からなるはんだ板を形成したリッド３７を基板３１上に配置する。はんだを加熱し溶融させ、リッド３７を基板３１の方向に押圧する。封止層１５の上面ははんだに対して濡れ性が良いため、溶融したはんだは封止層１５の上面を濡れ広がって封止層１５に接合する。これにより、デバイスチップ３０を囲んで封止層１５に接合する封止部材３６が形成される。

【0035】

リッド３７、封止部材３６、封止層１５、及び基板１０を切断して電子部品を個片化した後、封止層１５、封止部材３６、及びリッド３７を覆う保護膜３８を形成する。これにより、図１（ａ）から図１（ｃ）の電子部品１００が形成される。

【0036】

［実施例１の変形例］
図５（ａ）は、実施例１の変形例１における基板の平面図、図５（ｂ）は、実施例１の変形例２における基板の平面図である。図５（ａ）及び図５（ｂ）では、基板１０と封止層１５と内部層２１を図示している。図５（ａ）のように、実施例１の変形例１の電子部品１１０では、内部層２１は基板１０を平面視したときの４辺のうち２辺（例えば対向する２辺）に沿って設けられている。図５（ｂ）のように、実施例１の変形例２の電子部品１２０では、内部層２１は基板１０を平面視したときの４辺のうち１辺に沿って設けられている。実施例１の変形例１及び変形例２のその他の構成は実施例１と同じであるため図示及び説明を省略する。

【実施例0037】

図６（ａ）は、実施例２に係る電子部品の断面図、図６（ｂ）は、封止層付近を拡大した断面図、図６（ｃ）は、基板の平面図である。図６（ｃ）では、基板１０と封止層１５と内部層２１を図示している。図６（ａ）から図６（ｃ）のように、実施例２の電子部品２００では、内部層２１は、基板１０を平面視したとき、デバイスチップ３０側の側面１７が封止層１５のデバイスチップ３０側の側面１９と略一致し、かつ、デバイスチップ３０とは反対側の側面１８が封止層１５のデバイスチップ３０とは反対側の側面２０と略一致している。つまり、内部層２１は封止層１５に完全に重なっている。したがって、内部層２１は、基板１０を平面視したとき、封止層１５のデバイスチップ３０側の端に少なくとも一部が重なって設けられている。内部層２１と封止層１５の間隔Ｄ、内部層２１の厚さＴ、及び内部層２１の幅Ｗは、実施例１と同じである。その他の構成は実施例１と同じであるため説明を省略する。実施例２に係る電子部品２００の製造方法は、実施例１の図３（ａ）から図４で説明した製造方法と同様であるため図示及び説明を省略する。

【0038】

実施例２においても、内部層２１は、実施例１の変形例１及び変形例２と同じように、基板１０を平面視したときの４辺のうち２辺に沿って設けられてもよいし、１辺に沿って設けられてもよい。