特開 2022-104530 積層型キャパシタ及びその実装基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022104530

(43)【公開日】2022-07-08

(54)【発明の名称】積層型キャパシタ及びその実装基板

(51)【国際特許分類】

   H01G 4/30 20060101AFI20220701BHJP

【ＦＩ】

H01G4/30 201C

H01G4/30 513

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2021166149

(22)【出願日】2021-10-08

(31)【優先権主張番号】10-2020-0184166

(32)【優先日】2020-12-28

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】リー、ジューン ウン

(72)【発明者】

【氏名】ムン、ジェ イク

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC05

5E082AB03

5E082EE04

5E082EE16

5E082EE17

5E082FF05

5E082FG26

5E082GG10

(57)【要約】

【課題】本発明は、活性領域とカバーとの間で発生するクラックを減少させることができる積層型キャパシタ及びその実装基板を提供する。
【解決手段】
本発明は、複数の誘電体層と上記誘電体層を間に挟んで交互に配置される複数の内部電極とを含む活性領域と上記活性領域の上下にそれぞれ形成されるカバーを含むキャパシタ本体と、上記キャパシタ本体上に上記内部電極と連結されるように配置される外部電極と、を含み、上記内部電極のうち、上記カバーに隣接して配置される内部電極は、上記外部電極と連結される部分に少なくとも一つの切開部が形成される積層型キャパシタ及びその実装基板を提供する。
【選択図】図３

【特許請求の範囲】

【請求項1】

複数の誘電体層と前記誘電体層を間に挟んで交互に配置される複数の内部電極とを含む活性領域と前記活性領域の上下にそれぞれ形成されるカバーを含むキャパシタ本体と、
前記キャパシタ本体上に前記内部電極と連結されるように配置される外部電極と、を含み、
前記内部電極のうち、前記カバーに隣接して配置される内部電極は、前記外部電極と連結される部分に少なくとも一つの切開部が形成される、積層型キャパシタ。

【請求項2】

前記カバーに隣接して配置される２つの内部電極に切開部が形成される、請求項１に記載の積層型キャパシタ。

【請求項3】

前記切開部に前記誘電体層の一部が満たされる、請求項１または２に記載の積層型キャパシタ。

【請求項4】

前記切開部が半円状である、請求項１から３のいずれか一項に記載の積層型キャパシタ。

【請求項5】

前記カバーに隣接して配置される内部電極は、前記切開部と隣接した部分に少なくとも一つ以上形成されるホールをさらに含む、請求項１から４のいずれか一項に記載の積層型キャパシタ。

【請求項6】

前記ホールが円状である、請求項５に記載の積層型キャパシタ。

【請求項7】

前記カバーに隣接して配置される内部電極において、内部電極の幅をＢと、内部電極の長さの１／１０以下となる部分をＣと定義するとき、前記切開部と前記ホールの総面積がＢ×Ｃの５０％以下となる、請求項５または６に記載の積層型キャパシタ。

【請求項8】

前記切開部に前記誘電体層の一部が満たされ、
前記カバーに隣接して配置される内部電極は、前記切開部と隣接した部分に少なくとも一つ以上形成されるホールをさらに含む、請求項１に記載の積層型キャパシタ。

【請求項9】

前記切開部が半円状である、請求項８に記載の積層型キャパシタ。

【請求項10】

前記ホールが円状である、請求項８に記載の積層型キャパシタ。

【請求項11】

前記外部電極は、前記キャパシタ本体の一端面に形成される接続部と、前記接続部から前記キャパシタ本体の周面の一部まで延長されるバンド部と、を含む、請求項１から９のいずれか一項に記載の積層型キャパシタ。

【請求項12】

一面に複数の電極パッドを有する基板と、
前記電極パッドに外部電極が接続されて実装される請求項１から１１のいずれか一項に記載の積層型キャパシタと、を含む、積層型キャパシタの実装基板。

【請求項13】

前記切開部に前記誘電体層の一部が満たされる、請求項１２に記載の積層型キャパシタの実装基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型キャパシタ及びその実装基板に関するものである。

【背景技術】

【0002】

積層型キャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、受動素子部品の一つであって、回路上で電気的信号を制御する役割を果たす。

【0003】

このような積層型キャパシタは、複数の誘電体層と内部電極を積層して形成するが、主な不良の一つとして、内部電極を含む活性領域とカバーとの間で発生するクラックがある。

【0004】

このようなクラックが発生する理由は様々であるが、そのうち最も大きい原因の一つは、カバーと内部電極の結合力が低下して積層体を切断する際にカバーと内部電極の界面が互いに離れたり、隙間ができたりすることによって、発生するデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）がある。

【0005】

このようなデラミネーションは、焼成過程中に隙間がさらに大きくなることで、活性領域とカバーとの間のクラックを発生させる主な原因となる。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】韓国公開特許第２０１３－００５６５６９号

【特許文献2】韓国公開特許第２０１０－００３６９８２号

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の目的は、活性領域とカバーとの間で発生するクラックを減少させることができる積層型キャパシタ及びその実装基板を提供することである。

【課題を解決するための手段】

【0008】

本発明の一側面は、複数の誘電体層と上記誘電体層を間に挟んで交互に配置される複数の内部電極とを含む活性領域と上記活性領域の上下にそれぞれ形成されるカバーを含むキャパシタ本体と、上記キャパシタ本体上に上記内部電極と連結されるように配置される外部電極と、を含み、上記内部電極のうち、上記カバーに隣接して配置される内部電極は、上記外部電極と連結される部分に少なくとも一つの切開部が形成される積層型キャパシタを提供する。

【0009】

本発明の一実施形態において、上記カバーに隣接して配置される２つの内部電極に切開部が形成されることができる。

【0010】

本発明の一実施形態において、上記切開部には、上記誘電体層の一部が満たされることができる。

【0011】

本発明の一実施形態において、上記切開部は半円状であってもよい。

【0012】

本発明の一実施形態において、上記カバーに隣接して配置される内部電極は、上記切開部と隣接する部分に少なくとも一つ以上形成されるホールをさらに含むことができる。

【0013】

本発明の一実施形態において、上記ホールは円状であってもよい。

【0014】

本発明の一実施形態において、上記カバーに隣接して配置される内部電極において内部電極の幅をＢと、内部電極の長さの１／１０以下となる部分をＣと定義するとき、上記切開部と上記ホールの総面積がＢ×Ｃの５０％以下となることができる。

【0015】

本発明の一実施形態において、上記切開部に上記誘電体層の一部が満たされ、上記カバーに隣接して配置される内部電極は、上記切開部と隣接する部分に少なくとも一つ以上形成されるホールをさらに含むことができる。

【0016】

本発明の一実施形態において、上記外部電極は、上記キャパシタ本体の一端面に形成される接続部と、上記接続部から上記キャパシタ本体の周面の一部まで延長されるバンド部と、を含むことができる。

【0017】

本発明の他の側面は、一面に複数の電極パッドを有する基板と、上記電極パッドに外部電極が接続されて実装される上記積層型キャパシタと、を含む積層型キャパシタの実装基板を提供する。

【発明の効果】

【0018】

本発明の実施形態によると、活性領域とカバーの界面で内部電極とカバー間の結合力を高めることで、活性領域とカバーとの間で発生するクラックの発生を減少させることができる効果がある。

【図面の簡単な説明】

【0019】

【図1】本発明の一実施形態による積層型キャパシタの一部を切開して概略的に示した斜視図である。

【図2】（ａ）及び（ｂ）は、図１の第１及び第２内部電極を示した平面図である。

【図3】（ａ）及び（ｂ）は、図１の第３及び第４内部電極を示した平面図である。

【図4】図１のＩ－Ｉ'線に沿った断面図である。

【図5】キャパシタ本体の第３面を示したものである。

【図6】本発明の一実施形態の積層型キャパシタと基板の実装構造を概略的に示した斜視図である。

【発明を実施するための形態】

【0020】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがある。

【0021】

また、各実施形態の図面に示された同一の思想の範囲内の機能が同一である構成要素は同一の参照符号を用いて説明する。

【0022】

なお、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0023】

以下、本発明の実施形態を明確に説明するために、キャパシタ本体の方向を定義すると、図面に示されるＸ、Ｙ及びＺはそれぞれキャパシタ本体の長さ方向、幅方向及び厚さ方向を示す。

【0024】

また、Ｚ方向は、本実施形態において誘電体層が積層される積層方向と同一の概念で用いられることができる。

【0025】

本発明の積層型キャパシタは、複数の誘電体層と上記誘電体層を間に挟んで交互に配置される複数の内部電極とを含む活性領域と上記活性領域の上下にそれぞれ形成されるカバーを含むキャパシタ本体と、上記キャパシタ本体上に上記内部電極と連結されるように配置される外部電極と、を含み、上記内部電極のうち、上記活性領域と上記カバーとの間に配置される内部電極は、上記外部電極と連結される部分に少なくとも一つ以上の切開部が形成される。

【0026】

図１は、本発明の一実施形態による積層型キャパシタの一部を切開して概略的に示した斜視図であり、図２（ａ）及び図２（ｂ）は、図１の第１及び第２内部電極を示した平面図であり、図３（ａ）及び図３（ｂ）は、図１の第３及び第４内部電極を示した平面図であり、図４は、図１のＩ－Ｉ'線に沿った断面図であり、図５は、キャパシタ本体の第３面を示したものである。

【0027】

図１～図５を参照すると、本実施形態による積層型キャパシタ１００は、キャパシタ本体１１０と第１及び第２外部電極１３１、１３２とを含む。

【0028】

キャパシタ本体１１０は、複数の誘電体層１１１と、誘電体層１１１を間に挟んでＺ方向に交互に配置される複数の第１内部電極１２１と第２内部電極１２２と、を含む。

【0029】

キャパシタ本体１１０は、複数の誘電体層１１１をＺ方向に積層した後、焼成したものであって、キャパシタ本体１１０の互いに隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0030】

このとき、キャパシタ本体１１０は、概ね六面体状であってもよいが、本発明はこれに限定されるものではない。また、キャパシタ本体１１０の形状、寸法、及び誘電体層１１１の積層数が、本実施形態の図面に示されたものに限定されるものではない。

【0031】

本実施形態では、説明の便宜のために、キャパシタ本体１１０のＺ方向に互いに対向する両面を第１及び第２面（１、２）と、第１及び第２面（１、２）と連結され、Ｘ方向に互いに対向する両面を第３及び第４面（３、４）と、第１及び第２面（１、２）と連結され、第３及び第４面（３、４）と連結され、 Ｙ方向に互いに対向する両面を第５及び第６面（５、６）と定義する。

【0032】

また、本実施形態において、積層型キャパシタ１００の実装面は、キャパシタ本体１１０の第１面（１）であってもよい。

【0033】

誘電体層１１１は、高誘電率のセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系セラミック粉末などを含むことができるが、十分な静電容量を得ることができる限り、本発明はこれに限定されるものではない。

【0034】

また、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などが添加されることができる。

【0035】

上記セラミック添加剤は、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などを使用することができる。

【0036】

このようなキャパシタ本体１１０は、キャパシタの容量形成に寄与する部分としての活性領域と、上下マージン部としてＺ方向に上記活性領域の上下面にそれぞれ形成される上部及び下部カバー１１２、１１３と、を含むことができる。

【0037】

上部及び下部カバー１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同じ材料及び構成を有することができる。

【0038】

このような上部及び下部カバー１１２、１１３は、単一の誘電体層または２つ以上の誘電体層を、上記活性領域の上下面にそれぞれＺ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

【0039】

このとき、上記活性領域の上面と上部カバー１１２との間、並びに上記活性領域の下面と下部カバー１１３との間に配置される一対の内部電極を第３及び第４内部電極１２３、１２４と定義する。このような第３及び第４内部電極１２３、１２４については、以下でより詳しく述べる。

【0040】

第１及び第２内部電極１２１、１２２は、互いに異なる極性が印加される電極であって、誘電体層１１１を間に挟んでＺ方向に沿って交互に配置され、一端がキャパシタ本体１１０の第３及び第４面（３、４）にそれぞれ露出することができる。

【0041】

このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁することができる。

【0042】

このように、キャパシタ本体１１０の第３及び第４面（３、４）に交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述するキャパシタ本体１１０の第３及び第４面（３、４）に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。

【0043】

そして、本実施形態の第３及び第４内部電極１２３、１２４は、互いに異なる極性が印加される電極であって、一端がキャパシタ本体１１０の第３及び第４面（３、４）にそれぞれ露出することができる。

【0044】

このように、キャパシタ本体１１０の第３及び第４面（３、４）に交互に露出する第３及び第４内部電極１２３、１２４の端部は、後述するキャパシタ本体１１０の第３及び第４面（３、４）に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。

【0045】

そして、図３（ａ）を参照すると、第３内部電極１２３は、第１外部電極１３１と連結される部分、すなわち、キャパシタ本体１１０の第３面（３）に露出する部分に少なくとも一つの第１切開部１２３ａが形成されることができる。

【0046】

第１切開部１２３ａは、Ｙ方向に沿って所定の間隔で複数個が形成されることができる。

【0047】

そして、それぞれの第１切開部１２３ａには、活性領域の最上端または最下端に位置する誘電体層１１１の一部１１１ａまたは上部カバー１１２や下部カバー１１３に含まれる誘電体の一部が満たされることができる。

【0048】

このとき、第１切開部１２３ａは、半円状に形成されることができるが、本発明はこれに限定されるものではない。

【0049】

第１切開部１２３ａが半円状である場合、このように切開された部分による容量損失を最小化することができる。

【0050】

そして、第３内部電極１２３において、第１切開部１２３ａとＸ方向に隣接した部分には、少なくとも一つの第１ホール１２３ｂがさらに形成されることができる。

【0051】

第１ホール１２３ｂは、Ｙ方向に沿って所定の間隔で複数個が形成されることができ、このとき、第１ホール１２３ｂは、第１切開部１２３ａとＹ方向にオフセットされた位置にそれぞれ形成されることができる。

【0052】

そして、それぞれの第１ホール１２３ｂには、活性領域の最上端または最下端に位置する誘電体層１１１の一部１１１ｂまたは上部カバー１１２や下部カバー１１３に含まれる誘電体の一部が満たされることができる。

【0053】

このとき、第１ホール１２３ｂは、円状に形成されることができるが、本発明はこれに限定されるものではない。

【0054】

但し、第１ホール１２３ｂが角ばった形状に形成されると、当該頂点でＢＤＶの劣化可能性が上昇し得るため、好ましくは、第１ホール１２３ｂは円状に形成される。

【0055】

そして、複数の第１切開部１２３ａと複数の第１ホール１２３ｂの全面積は、図４においてＤに該当する部分の面積（Ｂ×Ｃ）の５０％以下となることが好ましい。

【0056】

図３（ａ）においてＢは、第３内部電極１２３のＹ方向の長さであり、活性領域とカバーとの間で発生するクラックは切断面の上下部で主に発生するため、このような点を考慮し、Ｃは第３内部電極１２３のＸ方向の長さＡの１／１０以下であってもよく、好ましくは、キャパシタ本体１１０の第３面（３）と第４内部電極１２４の端部までの間隔であってもよい。

【0057】

このとき、第１切開部１２３ａと第１ホール１２３ｂの全面積がＢ×Ｃの面積の５０％を超えると、焼成後の電極の収縮過程で電極が連結されない可能性が大きくなり、不均一に収縮するため、却ってクラックに弱くなる恐れがある。

【0058】

図３（ｂ）を参照すると、第４内部電極１２４は、第２外部電極１３２と連結される部分、すなわち、キャパシタ本体１１０の第４面（４）に露出する部分に少なくとも一つ以上の第２切開部１２４ａが形成されることができる。

【0059】

第２切開部１２４ａは、Ｙ方向に沿って所定の間隔で複数個が形成されることができる。

【0060】

そして、それぞれの第２切開部１２４ａには、活性領域の最上端または最下端に位置する誘電体層１１１の一部１１１ａまたは上部カバー１１２や下部カバー１１３に含まれる誘電体の一部が満たされることができる。

【0061】

このとき、第２切開部１２４ａは、半円状に形成されることができるが、本発明はこれに限定されるものではない。

【0062】

第２切開部１２４ａが半円状である場合、このように切開された部分による容量損失を最小化することができる。

【0063】

そして、第４内部電極１２４において、第２切開部１２４ａとＸ方向に隣接した部分には、少なくとも一つ以上の第２ホール１２４ｂがさらに形成されることができる。

【0064】

第２ホール１２４ｂは、Ｙ方向に沿って所定の間隔で複数個が形成されることができ、この時、第２ホール１２４ｂは、第２切開部１２４ａとＹ方向にオフセットされた位置にそれぞれ形成されることができる。

【0065】

そして、それぞれの第２ホール１２４ｂには、活性領域の最上端または最下端に位置する誘電体層１１１の一部１１１ｂまたは上部カバー１１２や下部カバー１１３に含まれる誘電体の一部が満たされることができる。

【0066】

このとき、第２ホール１２４ｂは、円状に形成されることができるが、本発明はこれに限定されるものではない。

【0067】

但し、第２ホール１２４ｂが角ばった形状に形成されると、当該頂点でＢＤＶの劣化可能性が上昇し得るため、好ましくは、第２ホール１２４ｂは円状に形成される。

【0068】

そして、複数の第２切開部１２４ａと複数の第２ホール１２４ｂの全面積は、図４においてＥに該当する部分の面積（Ｂ'×Ｃ'）の５０％以下となることが好ましい。

【0069】

図３（ｂ）においてＢ'は、第４内部電極１２４のＹ方向の長さであり、Ｃ'は、第４内部電極１２４のＸ方向の長さＡの１／１０以下であってもよく、好ましくは、キャパシタ本体１１０の第４面（４）と第３内部電極１２３の端部までの間隔であってもよい。

【0070】

このとき、第２切開部１２４ａと第２ホール１２４ｂの全面積がＢ'×Ｃ'の面積の５０％を超えると、焼成後の電極の収縮過程で電極が連結されない可能性が大きくなり、不均一に収縮するため、却ってクラックに弱くなる恐れがある。

【0071】

本実施形態では、第１及び第２切開部１２３ａ、１２４ａと第１及び第２ホール１２３ｂ、１２４ｂを介して活性領域の誘電体シートとカバー１１２、１１３のカバーシート間の結合を誘導することでカバー１１２、１１３と活性領域の界面での結合力を向上させ、焼成過程中に発生し得るクラックを防止する効果を期待することができる。

【0072】

上記のような構成によって、第１及び第２外部電極１３１、１３２に所定の電圧を印加すると、第１及び第２内部電極１２１、１２２の間、並びに第３及び第４内部電極１２３、１２４の間に電荷が蓄積される。

【0073】

このとき、積層型キャパシタ１００の静電容量は、キャパシタ本体１０１の上記活性領域でＺ方向に沿って互いに重なる第１及び第２内部電極１２１、１２２の重なった面積に加えて、第３及び第４内部電極１２３、１２４の重なった面積の和と比例するようになる。

【0074】

また、第１～第２内部電極１２１－１２４を形成する材料は、特に制限されず、例えば、白金（Ｐｔ）、パラジウム（Ｐｄ）、パラジウム－銀（Ｐｄ－Ａｇ）合金などの貴金属材料及びニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成することができる。

【0075】

このとき、上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

【0076】

第１及び第２外部電極１３１、１３２は、互いに異なる極性の電圧が提供され、キャパシタ本体１１０のＸ方向の両端部に配置され、第１及び第２内部電極１２１、１２２の露出した部分、並びに第３及び第４内部電極１２３、１２４の露出した部分とそれぞれ接続されて電気的に連結されることができる。

【0077】

このとき、第１及び第２外部電極１３１、１３２は、キャパシタ本体１１０上に形成される導電層と上記導電層上に形成されるめっき層とを含むことができる。

【0078】

上記めっき層は、上記導電層上に形成されるニッケル（Ｎｉ）めっき層と上記ニッケル（Ｎｉ）めっき層上に形成されるスズ（Ｓｎ）めっき層とを含むことができる。

【0079】

第１外部電極１３１は、第１接続部１３１ａと第１バンド部１３１ｂとを含むことができる。

【0080】

第１接続部１３１ａは、キャパシタ本体１１０の第３面（３）に形成されて第１内部電極１２１の露出する部分及び第３内部電極１２３の露出する部分と接続される部分であり、第１バンド部１３１ｂは、第１接続部１３１ａからキャパシタ本体１１０の第１面（１）の一部まで延長される部分である。

【0081】

このとき、第１バンド部１３１ｂは、固着強度の向上などのために、キャパシタ本体１１０の第５及び第６面（５、６）の一部及び第２面（２）の一部までさらに延長されることができる。

【0082】

第２外部電極１３２は、第２接続部１３２ａと第２バンド部１３２ｂとを含むことができる。

【0083】

第２接続部１３２ａは、キャパシタ本体１１０の第４面（４）に形成されて第２内部電極１２２の露出する部分及び第４内部電極１２４の露出する部分と接続される部分であり、第２バンド部１３２ｂは、第２接続部１３２ａからキャパシタ本体１１０の第１面（１）の一部まで延長される部分である。

【0084】

このとき、第２バンド部１３２ｂは、固着強度の向上などのために、キャパシタ本体１１０の第５及び第６面（５、６）の一部及び第２面（２）の一部までさらに延長されることができる。

【0085】

一般的に、積層型キャパシタは、複数の誘電体層と内部電極を積層して形成するが、主な不良の一つとして、内部電極を含む活性領域と内部電極を含まないカバーとの間で発生するクラックがある。

【0086】

このようなクラックを防止するために、従来には、内部電極の樹脂含量を増加させて内部電極の強度を高める構造があり、このような構造によって内部電極とカバー間の結合力を増加させる構造が開示されている。

【0087】

また他の方法としては、有機物の含量を調節することで、カバーと活性領域の可塑／焼成ミスマッチ（ｍｉｓｓ ｍａｔｃｈ）を改善する方法が開示されている。

【0088】

しかしながら、このような方法では、活性領域とカバーとの間で発生するクラックを防止するのに限界がある。

【0089】

一般的に、積層型キャパシタのキャパシタ本体の内部において、最上端に位置する内部電極及び最下端に位置する内部電極は、それぞれ上部カバー及び下部カバーと接するようになる。

【0090】

活性領域とカバーとの間で発生するクラックは、積層体を切断する過程でストレス（Ｓｔｒｅｓｓ）によってカバーと内部電極がダメージ（ｄａｍａｇｅ）を受けるようになるが、この時、活性領域とカバーの界面の間に微細な隙間ができたり、結合力が弱くなった部分が生じたりして、このような部分が焼成過程中に次第に大きくなり、クラックが発生するようになる。

【0091】

シートのバインダーに、内部電極に使用した溶剤が吸湿され、乾燥する過程で、シートに変形や破れが発生することをシアー・アタック（ｓｈｅｅｒ ａｔｔａｃｋ）という。

【0092】

通常、内部電極は、ｓｈｅｅｒ ａｔｔａｃｋを防止するために、非極性に近い溶剤にＮｉ、共材を分散し、バインダーも極性の低いバインダーを使用する。また、そのバインダーの含量も誘電体シートやカバーシートに比べて１／３～１／２の水準と小さい。

【0093】

一方、活性領域の誘電体シートやカバーのカバーシートには、基本的に極性の極めて強い高重合バインダーが適用され、非常に高含量で用いられる。

【0094】

このような理由から、カバーを構成するカバーシートと内部電極の界面での結合力は、カバーを成すカバーシートと活性領域の誘電体シート間の結合力よりも非常に弱くなり、このような理由によりカバーと内部電極との間が離れやすくなる。

【0095】

したがって、グリーンチップ（Ｇｒｅｅｎ ｃｈｉｐ）状態でカバーと活性領域の界面が堅固に付いており、切断ストレスによる隙間の発生や損傷が発生しない限り、活性領域とカバーとの間で発生するクラックを低減することができる。

【0096】

本実施形態では、上記のようにカバーを構成するカバーシートと活性領域を構成する誘電体層間の結合力が内部電極とカバーの結合力よりも良いことに着目して、活性領域の最上端と最下端に位置する第３及び第４内部電極の切断面が触れる部分と切断面に隣接した部分にパターニングをして、第３及び第４内部電極に切開部及びホールをそれぞれ形成する。

【0097】

そこで、積層体を圧着する際にカバーを構成するカバーシートが該当する第３及び第４内部電極の切開部及びホールを介して伸びながら、自然にカバーを構成するカバーシートと活性領域を構成する誘電体シートとが互いに結合して結合強度を高めるようになる。

【0098】

このようにカバーのカバーシートと活性領域の誘電体シートとが互いに接して結合すると、カバーと活性領域の界面での結合強度が向上するだけでなく、カバーシートと誘電体シートとの間にある内部電極も分離されないように強く保持されるため、更なる結合強度の向上効果も生じるようになる。

【0099】

したがって、このような作用によって、本発明の一実施形態によると、積層型キャパシタの慢性的な不良の一つである活性領域とカバーとの間のクラックを効果的に防止することができる。

【0100】

図６は、本発明の一実施形態の積層型キャパシタと基板の実装構造を概略的に示した斜視図である。

【0101】

図６を参照すると、本実施形態による積層型キャパシタの実装基板は、積層型キャパシタ１００が実装される基板２１０と、基板２１０の上面に互いに離隔して配置される第１及び第２電極パッド２２１、２２２と、を含む。

【0102】

積層型キャパシタ１００は、第１及び第２外部電極１３１、１３２が、第１及び第２電極パッド２２１、２２２の上にそれぞれ接触されるように位置した状態で接続されて基板２１０に実装される。

【0103】

このとき、第１外部電極１３１は、半田２３１によって第１電極パッド２２１と接合されて電気的及び物理的に連結されることができ、第２外部電極１３２は、半田２３２によって第２電極パッド２２２と接合されて電気的及び物理的に連結されることができる。

【0104】

ここで、積層型キャパシタ１００は、上述した本発明の一実施形態による積層型キャパシタであり、以下では、重複を避けるために詳細な説明は省略する。

【0105】

以上のように、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲に記載された本発明の技術的事項を逸脱しない範囲内で多様な修正及び変形が可能であることは、当技術分野における通常の知識を有する者には自明である。

【符号の説明】

【0106】

１００：積層型キャパシタ
１１０：キャパシタ本体
１１１、１１１ａ、１１１ｂ：誘電体層
１１２、１１３：上部及び下部カバー
１２１、１２２：第１及び第２内部電極
１２３、１２４：第３及び第４内部電極
１２３ａ、１２４ａ：第１及び第２切開部
１２３ｂ、１２４ｂ：第１及び第２ホール
１３１、１３２：第１及び第２外部電極
１３１ａ、１３２ａ：第１及び第２接続部
１３１ｂ、１３２ｂ：第１及び第２バンド部
２１０：基板
２２１、２２２：第１及び第２電極パッド
２３１、２３２：半田

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】