ホーム > 特許ランキング > ＮＸＰ ＵＳＡ，Ｉｎｃ．
知財求人 - 知財ポータルサイト「IP Force」
▶ フリースケール セミコンダクター インコーポレイテッドの特許一覧
特開2022-104789前面インターポーザ端子とモジュールを通じる熱散逸構造とを有する回路モジュール
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022104789
(43)【公開日】2022-07-11
(54)【発明の名称】前面インターポーザ端子とモジュールを通じる熱散逸構造とを有する回路モジュール
(51)【国際特許分類】
H01L 25/07 20060101AFI20220704BHJP
H01L 23/36 20060101ALI20220704BHJP
H01L 23/12 20060101ALI20220704BHJP
H01L 23/29 20060101ALI20220704BHJP
【ＦＩ】
H01L25/04 C
H01L23/36 C
H01L23/12 J
H01L23/30 R
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2021169272
(22)【出願日】2021-10-15
(31)【優先権主張番号】17/136,408
(32)【優先日】2020-12-29
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】504199127
【氏名又は名称】エヌエックスピー ユーエスエイ インコーポレイテッド
【氏名又は名称原語表記】ＮＸＰ ＵＳＡ，Ｉｎｃ．
(74)【代理人】
【識別番号】100142907
【弁理士】
【氏名又は名称】本田 淳
(72)【発明者】
【氏名】ブーン ユー ロー
(72)【発明者】
【氏名】フェルナンド エイ．サントス
(72)【発明者】
【氏名】リー リー
(72)【発明者】
【氏名】フイ イー リム
(72)【発明者】
【氏名】ラン チュー タン
【テーマコード（参考）】
4M109
5F136
【Ｆターム（参考）】
4M109AA01
4M109BA03
4M109DA10
4M109DB16
4M109EE05
4M109EE06
4M109GA05
5F136BB02
5F136BB03
(57)【要約】 （修正有）
【課題】パワートランジスタダイによって生成された熱経路が、システムＰＣＢから離れる方向に延びる異なる構成を必要とする。
【解決手段】電力増幅器モジュール２００において、モジュール基板２１０は、モジュール基板の頂面２０９及び底面２１１間に延びる１つ又は複数の熱散逸構造３１６を備える。ダイ２３４、２５４は、モジュール基板２１０の頂面２０９にて露出した熱散逸構造３１６の表面に対し物理的及び電気的に結合されている。熱散逸構造３１６の底面３１８は、モジュール基板２１０の底面２１１にて露出するか又は底部導体層３０４により覆われている。熱散逸構造３１６は、ダイ２３４、２５４と熱散逸構造３１６の底面３１８との間に熱経路を提供する。
【選択図】図３
【解決手段】電力増幅器モジュール２００において、モジュール基板２１０は、モジュール基板の頂面２０９及び底面２１１間に延びる１つ又は複数の熱散逸構造３１６を備える。ダイ２３４、２５４は、モジュール基板２１０の頂面２０９にて露出した熱散逸構造３１６の表面に対し物理的及び電気的に結合されている。熱散逸構造３１６の底面３１８は、モジュール基板２１０の底面２１１にて露出するか又は底部導体層３０４により覆われている。熱散逸構造３１６は、ダイ２３４、２５４と熱散逸構造３１６の底面３１８との間に熱経路を提供する。
【選択図】図３
【特許請求の範囲】
【請求項1】
回路モジュールであって、
搭載面と前記搭載面における複数の導体パッドとを有するモジュール基板と、
前記モジュール基板を通じて延びる第１熱散逸構造であって、第１面および第２面を有し、前記第１熱散逸構造の前記第１面が前記モジュール基板の前記搭載面にて露出している、第１熱散逸構造と、
前記第１熱散逸構造の前記第１面に対し結合された第１半導体ダイと、
前記モジュール基板の前記搭載面および前記第１半導体ダイを覆う封入材料であって、前記封入材料の第１面は前記回路モジュールの接触面を形成する、封入材料と、
前記封入材料内に埋め込まれた第１インターポーザであって、前記複数の導体パッドのうちの第１導体パッドに対し結合された基端と、前記回路モジュールの前記接触面にて露出している先端と、を有する第１導体端子を備える、第１インターポーザと、を備える、回路モジュール。
搭載面と前記搭載面における複数の導体パッドとを有するモジュール基板と、
前記モジュール基板を通じて延びる第１熱散逸構造であって、第１面および第２面を有し、前記第１熱散逸構造の前記第１面が前記モジュール基板の前記搭載面にて露出している、第１熱散逸構造と、
前記第１熱散逸構造の前記第１面に対し結合された第１半導体ダイと、
前記モジュール基板の前記搭載面および前記第１半導体ダイを覆う封入材料であって、前記封入材料の第１面は前記回路モジュールの接触面を形成する、封入材料と、
前記封入材料内に埋め込まれた第１インターポーザであって、前記複数の導体パッドのうちの第１導体パッドに対し結合された基端と、前記回路モジュールの前記接触面にて露出している先端と、を有する第１導体端子を備える、第１インターポーザと、を備える、回路モジュール。
【請求項2】
前記第１インターポーザは、
前記第１導体端子が内部に埋め込まれた誘電体をさらに備える、請求項１に記載の回路モジュール。
前記第１導体端子が内部に埋め込まれた誘電体をさらに備える、請求項１に記載の回路モジュール。
【請求項3】
前記第１導体端子は、前記誘電体を通じて延びる導体ビアと、前記誘電体の第１面上にあり前記導体ビアと接触している第１導体パッドと、前記誘電体の第２面にあり前記導体ビアと接触している第２導体パッドと、を備える、請求項２に記載の回路モジュール。
【請求項4】
前記第１インターポーザは、
前記誘電体に埋め込まれた１つ以上の追加の導体端子をさらに備える、請求項２に記載の回路モジュール。
前記誘電体に埋め込まれた１つ以上の追加の導体端子をさらに備える、請求項２に記載の回路モジュール。
【請求項5】
前記複数の導体パッドは、前記モジュール基板の前記第１側面に位置し、前記モジュール基板の第１、第２、第３、および第４側面は、前記封入材料の第１、第２、第３、および第４側面と同一平面にあり、前記第１インターポーザは、前記封入材料の前記第１側面にて露出している、請求項１に記載の回路モジュール。
【請求項6】
前記第１導体端子は、前記封入材料の前記第１側面にて露出していない、請求項５に記載の回路モジュール。
【請求項7】
前記第１導体端子は、前記封入材料の前記第１側面にて露出している、請求項５に記載の回路モジュール。
【請求項8】
前記モジュール基板を通じて延びる第２熱散逸構造であって、第１面および第２面を有し、前記第２熱散逸構造の前記第１面は前記モジュール基板の前記搭載面にて露出している、第２熱散逸構造と、
前記第２熱散逸構造の前記第１面に対し結合された第２半導体ダイと、をさらに備え、
前記複数の導体パッドは、前記第１熱散逸構造と第２熱散逸構造との間に位置する、請求項１に記載の回路モジュール。
前記第２熱散逸構造の前記第１面に対し結合された第２半導体ダイと、をさらに備え、
前記複数の導体パッドは、前記第１熱散逸構造と第２熱散逸構造との間に位置する、請求項１に記載の回路モジュール。
【請求項9】
前記第１インターポーザは、
前記第１半導体ダイと前記第２半導体ダイとの間に導体壁を形成するように配置された複数の追加の導体端子をさらに備える、請求項８に記載の回路モジュール。
前記第１半導体ダイと前記第２半導体ダイとの間に導体壁を形成するように配置された複数の追加の導体端子をさらに備える、請求項８に記載の回路モジュール。
【請求項10】
前記第１端子は、前記第１半導体ダイと前記第２半導体ダイとの間に導体壁を形成するトレンチビアを備える、請求項８に記載の回路モジュール。
【請求項11】
前記第１インターポーザは、誘電体をさらに備え、
前記第１導体端子は、前記誘電体の表面上に導体層を備える、請求項８に記載の回路モジュール。
前記第１導体端子は、前記誘電体の表面上に導体層を備える、請求項８に記載の回路モジュール。
【請求項12】
前記封入材料内に埋め込まれた第２インターポーザをさらに備え、前記第２インターポーザは、前記複数の導体パッドのうちの第２導体パッドに対し結合された基端と前記回路モジュールの前記接触面にて露出している先端とを有する第２導体端子を備え、
前記第１インターポーザは、前記封入材料の第１側面にて露出しており、前記第２インターポーザは、前記封入材料の第２側面にて露出している、請求項１に記載の回路モジュール。
前記第１インターポーザは、前記封入材料の第１側面にて露出しており、前記第２インターポーザは、前記封入材料の第２側面にて露出している、請求項１に記載の回路モジュール。
【請求項13】
前記熱散逸構造は、金属コインと１組のサーマルビアとから選択された導体構造を備える、請求項１に記載の回路モジュール。
【請求項14】
前記モジュール基板のグランド層は、前記熱散逸構造に接触する、請求項１に記載の回路モジュール。
【請求項15】
電子システムであって、
第１搭載面および前記第１搭載面にて露出している導体パッドを有するシステム基板と、
接触面およびヒートシンク取付面を有する回路モジュールと、を備え、前記回路モジュールは、前記システム基板の前記第１搭載面が前記回路モジュールの前記接触面と面するように前記システム基板に対し結合され、前記回路モジュールは、
第２搭載面および前記第２搭載面における複数の導体パッドを有するモジュール基板と、
前記モジュール基板を通じて延びる第１熱散逸構造であって、第１面および第２面を有し、前記第１熱散逸構造の前記第１面は前記モジュール基板の前記第２搭載面にて露出している、第１熱散逸構造と、
前記第１熱散逸構造の前記第１面に対し結合された第１半導体ダイと、
前記第２搭載面および前記第１半導体ダイを覆う封入材料であって、前記封入材料の第１面が前記回路モジュールの前記接触面を形成する、封入材料と、
前記封入材料内に埋め込まれた第１インターポーザであって、前記複数の導体パッドのうちの第１導体パッドに対し結合された基端と、前記回路モジュールの前記接触面にて露出しており前記システム基板の前記第１導体パッドに対し電気的に結合されている先端と、を有する第１導体端子を備える、第１インターポーザと、をさらに備える、電子システム。
第１搭載面および前記第１搭載面にて露出している導体パッドを有するシステム基板と、
接触面およびヒートシンク取付面を有する回路モジュールと、を備え、前記回路モジュールは、前記システム基板の前記第１搭載面が前記回路モジュールの前記接触面と面するように前記システム基板に対し結合され、前記回路モジュールは、
第２搭載面および前記第２搭載面における複数の導体パッドを有するモジュール基板と、
前記モジュール基板を通じて延びる第１熱散逸構造であって、第１面および第２面を有し、前記第１熱散逸構造の前記第１面は前記モジュール基板の前記第２搭載面にて露出している、第１熱散逸構造と、
前記第１熱散逸構造の前記第１面に対し結合された第１半導体ダイと、
前記第２搭載面および前記第１半導体ダイを覆う封入材料であって、前記封入材料の第１面が前記回路モジュールの前記接触面を形成する、封入材料と、
前記封入材料内に埋め込まれた第１インターポーザであって、前記複数の導体パッドのうちの第１導体パッドに対し結合された基端と、前記回路モジュールの前記接触面にて露出しており前記システム基板の前記第１導体パッドに対し電気的に結合されている先端と、を有する第１導体端子を備える、第１インターポーザと、をさらに備える、電子システム。
【請求項16】
前記ヒートシンク取付面に対し結合されたヒートシンクをさらに備える、請求項１５に記載のシステム。
【請求項17】
回路モジュールを作製する方法であって、
半導体ダイを、モジュール基板を通じて延びる熱散逸構造に対し結合する工程であって、
前記モジュール基板は、第１搭載面、第１、第２、第３、および第４側面と、前記第１搭載面における複数の導体パッドと、を有し、
前記熱散逸構造の第１面は、前記モジュール基板の前記第１搭載面にて露出している、工程と、
第１インターポーザを前記モジュール基板に対し結合する工程であって、前記第１インターポーザは、前記複数の導体パッドのうちの第１導体パッドに対し結合された基端を有する第１導体端子を備える、工程と、
前記モジュール基板の前記搭載面、前記第１半導体ダイ、および前記第１インターポーザを封入材料により覆う工程であって、前記封入材料の第１面は前記回路モジュールの接触面を形成し、前記第１導体端子の先端は前記接触面にて露出している、工程と、を備える方法。
半導体ダイを、モジュール基板を通じて延びる熱散逸構造に対し結合する工程であって、
前記モジュール基板は、第１搭載面、第１、第２、第３、および第４側面と、前記第１搭載面における複数の導体パッドと、を有し、
前記熱散逸構造の第１面は、前記モジュール基板の前記第１搭載面にて露出している、工程と、
第１インターポーザを前記モジュール基板に対し結合する工程であって、前記第１インターポーザは、前記複数の導体パッドのうちの第１導体パッドに対し結合された基端を有する第１導体端子を備える、工程と、
前記モジュール基板の前記搭載面、前記第１半導体ダイ、および前記第１インターポーザを封入材料により覆う工程であって、前記封入材料の第１面は前記回路モジュールの接触面を形成し、前記第１導体端子の先端は前記接触面にて露出している、工程と、を備える方法。
【請求項18】
前記回路モジュールをシステム基板に対し、前記システム基板の第２搭載面が前記回路モジュールの前記接触面に面するように結合する、工程をさらに備える、請求項１７に記載の方法。
【請求項19】
前記回路モジュールは、前記接触面とは反対にあるヒートシンク取付面を有し、
ヒートシンクを前記回路モジュールの前記ヒートシンク取付面に対し結合する工程をさらに備える、請求項１８に記載の方法。
ヒートシンクを前記回路モジュールの前記ヒートシンク取付面に対し結合する工程をさらに備える、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書において記載される主題の実施形態は、一般に、回路モジュールに関し、より詳細には、パワートランジスタダイを備える電力増幅器モジュールに関する。
【背景技術】
【0002】
無線通信システムは、無線周波数（ＲＦ）信号の電力を増加させるための電力増幅器モジュールを利用する。電力増幅器モジュールは、モジュール基板とそのモジュール基板の搭載面に対し結合された増幅器回路とを備える。典型的なモジュール基板は、モジュールの底面（すなわち、モジュールと搭載面の反対にある面）に入力および出力（Ｉ／Ｏ）端子を備え、また、モジュール基板を通じモジュール基板にわたって、Ｉ／Ｏ端子とボンドパッドとの間に延びる導体信号ルーティング構造を備えてもよい。さらに、１つまたは複数のグランド／熱散逸構造が、モジュール基板を通じて、搭載面と底面との間に延びてよい。
【0003】
増幅器回路は、多くの場合、底面導体グランド層を有する１つ以上の集積されたパワートランジスタを有するパワートランジスタダイを備える。パワートランジスタダイの底面導体グランド層は、モジュール基板の搭載面にて露出されたグランド／熱散逸構造の表面に対し直接接続される。パワートランジスタダイから熱を取り除く機能とともに、グランド／熱散逸構造は、パワートランジスタダイに対しグランド基準を提供するように機能してよい。
【0004】
モジュール基板とパワートランジスタダイとの間においてＲＦ信号を伝達するように、モジュールの搭載面におけるボンドパッドとパワートランジスタダイのＩ／Ｏボンドパッドとの間に電気的接続が作られる。集積されたパワートランジスタが電界効果トランジスタ（ＦＥＴ）であるとき、ダイの入力ボンドパッドは、ＦＥＴのゲート端子に対し接続され、ダイの出力ボンドパッドはＦＥＴのドレイン端子に対し接続される。ＦＥＴのソース端子がダイを通じて底面導体グランド層に対し結合され、その導体グランド層は、上記の通り、同様にモジュール基板のグランド／熱散逸構造に対し接続される。
【0005】
上記の電力増幅器モジュールを通信システムへと統合するように、モジュールは、典型的には、プリント回路板（ＰＣＢ）の搭載面に対し結合される。より詳細には、底面モジュール信号Ｉ／Ｏ端子が、ＰＣＢ搭載面上の対応する信号Ｉ／Ｏパッドと位置整合するように、モジュール基板底面は、システムＰＣＢの頂面に対し接続される。これに加えて、モジュールのグランド／熱散逸構造が、システムＰＣＢを通じて延びるＰＣＢヒートスプレッダに接触するように、モジュール基板は、システムＰＣＢに対し接続される。したがって、モジュールのグランド／熱散逸構造とシステムＰＣＢヒートスプレッダとの組合せは、パワートランジスタダイによって発生した熱を取り除くための熱経路を提供することと、パワートランジスタダイに対しグランド基準を提供することとの、二重の機能を果たしてよい。
【0006】
動作中、パワートランジスタは、トランジスタダイの入力ボンドパッドを通じて受信された入力ＲＦ信号を増幅し、増幅されたＲＦ信号をトランジスタダイの出力ボンドパッドに対し伝達する。その間中、パワートランジスタダイによって発生した熱は、モジュール基板に埋め込まれたグランド／熱散逸構造を通じて、またシステムＰＣＢヒートスプレッダを通じて散逸し、グランド基準もグランド／熱散逸構造とシステムＰＣＢヒートスプレッダとを通じて提供される。
【0007】
上記の構成は、多くの用途について上手く機能する。しかしながら、他の用途は、パワートランジスタダイによって生成された熱のための熱経路が、システムＰＣＢを通じてというよりはむしろシステムＰＣＢから離れる方向に延びる、異なる構成を必要とする。しかしながら、そうした異なる構造は、入出力信号、バイアス電圧、および十分なグランド基準をパワートランジスタダイに提供することに関連する困難を含む、新たな困難を生じる。
【0008】
以下の図面とともに考慮されるとき、主題のより完全な理解が、詳細な説明および特許請求の範囲を参照することによって得られる。同様の参照番号は、図面を通して同様の要素を参照する。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】米国特許第７７５５１８６号明細書
【図面の簡単な説明】
【0010】
【図1】電力増幅器モジュールにおけるドハティ電力増幅器の概略図。
【図4】例示的な実施形態に従う、電力増幅器モジュールの前面図。
【図5A】２つの例示的な実施形態に従う、端子インターポーザの頂面図。
【図5B】２つの例示的な実施形態に従う、端子インターポーザの頂面図。
【図5C】２つの例示的な実施形態に従う、端子インターポーザの側面図。
【図6A】さらに別の例示的な実施形態に従う、端子インターポーザの頂面図。
【図6B】さらに別の例示的な実施形態に従う、端子インターポーザの側面図。
【図7A】例示的な実施形態に従う、シールド／グランドインターポーザ頂面図。
【図7B】例示的な実施形態に従う、シールド／グランドインターポーザ側面図。
【図8】別の例示的な実施形態に従う、シールド／グランドインターポーザの斜視図。
【図9A】さらに別の例示的な実施形態に従う、シールド／グランドインターポーザの頂面図。
【図9B】さらに別の例示的な実施形態に従う、シールド／グランドインターポーザの側面図。
【図11】例示的な実施形態に従う、電力増幅器モジュールと増幅器システムとを作製するための方法のフローチャート。
【図12】例示的な実施形態に従う、製造の第１段階におけるモジュール基板のパネルの頂面図。
【図13】例示的な実施形態に従う、製造の第２段階におけるモジュール基板のパネルの頂面図。
【発明を実施するための形態】
【0011】
本明細書に記載される発明の主題の実施形態は、システム基板（例えば、プリント回路板（ＰＣＢ））とそのシステム基盤に対し結合された電力増幅器モジュールとを備える増幅器システムを含む。電力増幅器モジュールは、搭載面を有するモジュール基板と、モジュール基板を通じて延びる埋め込まれた熱散逸構造と、搭載面にあり埋め込まれた熱散逸構造に対し接続された電力増幅器ダイと、１つまたは複数の端子と、シールドと、搭載面に対し接続されたグランドインターポーザと、のうちの１つ以上を備える。電力増幅器モジュールは、埋め込まれた熱散逸構造がシステム基板におけるヒートスプレッダに対し結合された従来のシステムとは対照的に、埋め込まれた熱散逸構造がシステム基板から離れるように「フリップされた配向」によりシステム基板に対し搭載される。したがって、一実施形態では、ヒートシンクが、電力増幅器モジュールの埋め込まれた熱散逸構造の露出面に対し直接接続されてよい。
【0012】
本明細書において記載される電力増幅器モジュールの実施形態は、様々な異なる種類の電力増幅器のうちのいずれかを実装するように利用されてよい。発明の主題の詳細を伝えるのに役立つ具体例を提供するように、ドハティ電力増幅器モジュールの一例が本明細書において利用される。しかしながら、当業者は、本明細書における記載に基づいて、発明の主題が、他の種類の増幅器を実装する電力増幅器モジュールにも同様に、および／または電力増幅器モジュール以外の電子回路モジュールにおいて利用されてよいことを理解する。したがって、発明の主題が他の種類の電力増幅器モジュールまたは電子回路モジュールに同様に用いられてよいため、以下の例示的な実施形態におけるドハティ電力増幅器の使用は、発明の主題の用途を限定することを意図しない。
【0013】
電力増幅器モジュールの様々な物理的実装を記載する前に、電力増幅器モジュール１００において実装されるドハティ電力増幅器１１０の概略図である図１に対する参照がなされる。電力増幅器モジュール１００は、本質的には、モジュール基板（例えば、モジュール基板２１０、図２）上に実装されたドハティ増幅器１１０を備える。ドハティ増幅器１１０は、一実施形態では、ＲＦ入力端子１１２と、ＲＦ出力端子１１４と、パワースプリッタ１２０と、１つまたは複数のキャリア増幅器ダイ（例えば、ダイ２３３，２３４、図２）を有するキャリア増幅器経路１３０と、１つまたは複数のピーク増幅器（例えば、ダイ２５３，２５４、図２）を有するピーク増幅器経路１５０と、位相遅延およびインピーダンス反転素子１７０と、合成ノード１７２と、を備える。
【0014】
後により詳細に議論されるように、一実施形態では、ＲＦ入力端子１１２およびＲＦ出力端子１１４の各々は、端子インターポーザ（例えば、端子インターポーザ２４１，２４６、図２）の一実施形態により実装されてよい。これに加えて、以下により詳細に議論されるように、電力増幅器モジュール１００は、様々な実施形態に係る、キャリア増幅器経路１３０およびピーク増幅器経路１５０の電力増幅器ダイに対し外部グランド基準を提供するように構成された、１つまたは複数のグランド端子１４８も備える。以下により詳細に記載される通り、様々な実施形態に従って、グランド端子１４８は、ダイについてのグランド戻りループを最適化するように電力増幅器ダイに対しごく近くに配置されたシールド／グランドインターポーザ（例えば、シールド／グランドインターポーザ２４７のグランド端子２４８、図２）の一実施形態により実装されてもよい。
【0015】
より大型のＲＦシステムへと組み込まれるとき、ＲＦ入力端子１１２は、ＲＦ信号源に対し結合され、ＲＦ出力端子１１４は負荷１９０（例えば、アンテナまたは他の負荷）に対し結合される。ＲＦ信号源は、典型的には１つまたは複数のキャリア周波数を中心としたスペクトルエネルギーを含むアナログ信号である、入力ＲＦ信号を提供する。根本的には、ドハティ増幅器１１０は、入力ＲＦ信号を増幅させるように、また増幅されたＲＦ信号をＲＦ出力端子１１４にて生成するように構成される。
【0016】
パワースプリッタ１２０は、一実施形態では、１つの入力１２２と２つの出力１２４，１２６を有する。パワースプリッタ入力１２２は、入力ＲＦ信号を受信するように、ＲＦ入力端子１１２に対し結合されている。パワースプリッタ１２０は、入力１２２において受信されたＲＦ入力信号を、出力１２４，１２６を通じてキャリアおよびピーク増幅器経路１３０，１５０に対しそれぞれ提供される、第１および第２のＲＦ信号（またはキャリアおよびピーク信号）へと分割するように構成されている。一実施形態によれば、パワースプリッタ１２０は、ピーク信号が出力１２６に提供される前に、第１の位相シフト（例えば、約９０度の位相シフト）をピーク信号に対し与えるように構成された第１の位相シフト素子を備える。したがって、出力１２４および１２６では、キャリアおよびピーク信号は、互いから位相が約９０度ずれている。
【0017】
ドハティ増幅器１１０が対照的な構成（すなわち、キャリアおよびピーク増幅器パワートランジスタが、寸法においてほぼ同一である構成）を有するとき、パワースプリッタ１２０は、入力１２２にて受信された入力ＲＦ信号を、いくつかの実施形態では、等しい電力を有する非常に類似した２つの信号へと分割またはスプリットしてよい。対照的に、ドハティ増幅器１１０が非対称な構成（すなわち、増幅器パワートランジスタのうちの一方が、典型的にはピーク増幅器トランジスタが、非常に大きい構成）を有するとき、パワースプリッタ１２０は、等しくない電力を有するキャリアおよびピーク信号を出力してよい。
【0018】
パワースプリッタ１２０の出力１２４，１２６は、キャリアおよびピーク増幅器経路１３０，１５０に対しそれぞれ接続されている。キャリア増幅器経路１３０は、スプリッタ１２０からのキャリア信号を増幅するように、また増幅されたキャリア信号を電力合成ノード１７２に対し提供するように構成されている。同様に、ピーク増幅器経路１５０は、パワースプリッタ１２０からのピーク信号を増幅するように、また増幅されたピーク信号を電力結合ノード１７２に対し提供するように構成され、経路１３０，１５０は、増幅されたキャリアおよびピーク信号が電力結合ノード１７２において互いと同相にて到達するように設計される。
【0019】
一実施形態によれば、キャリア増幅器経路１３０は、入力回路１３１（例えば、インピーダンス整合回路を含む）と、１つまたは複数のキャリア増幅器ダイ（例えば、ダイ２３３，２３４、図２）を用いて実装されたキャリア増幅器１３２と、位相シフトおよびインピーダンス反転素子１７０と、を備える。
【0020】
キャリア増幅器１３２は、様々な実施形態では、ＲＦ入力端子１３４と、ＲＦ出力端子１３８と、入力および出力端子１３４，１３８間に結合された１つまたは複数の増幅段階と、を備える。ＲＦ入力端子１３４は、入力回路１３１を通じてパワースプリッタ１２０の第１の出力１２４に対し結合され、したがって、ＲＦ入力端子１３４は、パワースプリッタ１２０によって生成されたキャリア信号を受信する。
【0021】
キャリア増幅器１３２の各増幅段階は、パワートランジスタを備える。単一段階のキャリア増幅器１３２では、単一のパワートランジスタが単一の電力増幅器ダイ上に実装されてよい。２段階のキャリア増幅器１３２では、２つのパワートランジスタが単一の電力増幅器ダイ上に実装されてよく、または、図２に示される電力増幅器モジュールに例示されるように、各電力増幅器が別個のダイ（例えば、ダイ２３３，２３４、図２）上に実装されてよい。
【0022】
いずれにしても、各パワートランジスタは、制御端子（例えば、ゲート端子）と、第１および第２の電流搬送端子（例えば、ドレイン端子およびソース端子）とを備える。単一のパワートランジスタを備える単一段階デバイスでは、制御端子は、ＲＦ入力端子１３４に対し電気的に接続され、電流搬送端子のうちの一方（例えば、ドレイン端子）はＲＦ出力端子１３８に対し電気的に接続され、他方の電流搬送端子（例えば、ソース端子）はグランド基準（または別の電圧基準）に対しグランド端子１４８を通じて電気的に接続される。対照的に、２段階増幅器は、直列に結合された２つのパワートランジスタを備え、第１のトランジスタは比較的低利得を有するドライバ増幅器トランジスタとして機能し、第２のトランジスタは比較的高利得を有する最終段階増幅器トランジスタとして機能する。そうした実施形態では、ドライバ増幅器トランジスタの制御端子は、ＲＦ入力端子１３４に対し電気的に接続され、ドライバ増幅器トランジスタの電流搬送端子のうちの一方（例えば、ドレイン端子）は、最終段階増幅器トランジスタの制御端子に対し電気的に接続されてよく、ドライバ増幅器トランジスタの他方の電流搬送端子（例えば、ソース端子）は、グランド端子１４８を通じてグランド基準に対し電気的に接続される。これに加えて、最終段階の増幅器トランジスタの電流搬送端子のうちの一方（例えば、ドレイン端子）は、ＲＦ出力端子１３８に対し電気的に接続され、最終段階増幅器トランジスタの他方の電流搬送端子（例えば、ソース端子）は、グランド端子１４８を通じてグランド基準（または別の電圧基準）に対し電気的に接続されてよい。
【0023】
パワートランジスタに加えて、入力および出力インピーダンス整合ネットワークの部分と、バイアス回路（図１に示されない）とが、キャリア増幅器１３２内に含まれてもよく、および／またはキャリア増幅器１３２に対し電気的に結合されてもよい。一実施形態では、例えば、端子インターポーザ（例えば、端子インターポーザ２４４、図２）の実施形態を通じて、バイアス電圧が提供されてよい。さらに、キャリア増幅器１３２が２段階デバイスである実施形態では、段階間の整合ネットワーク（図１に示されない）が、ドライバ増幅器トランジスタと最終段階増幅器トランジスタとの間においてキャリア増幅器１３２内に含まれてもよい。
【0024】
キャリア増幅器１３２のＲＦ出力端子１３８は、一実施形態では、位相シフトおよびインピーダンス反転素子１７０を通じて、電力合成ノード１７２に対し結合されている。一実施形態によれば、インピーダンス反転素子は、キャリア増幅器１３２による増幅後に約９０度の相対位相シフトをキャリア信号に対し与える、ラムダ／４（λ／４）伝送線路位相シフト素子である。インピーダンス反転素子１７０の第１端は、キャリア増幅器１３２のＲＦ出力端子１３８に対し結合され、位相シフト素子１７０の第２端は、電力合成ノード１７２に対し結合されている。
【0025】
これよりピーク増幅器経路１５０を参照し、ピーク増幅器経路１５０は、一実施形態では、ピーク増幅器１５２と入力回路１５１（例えば、インピーダンス整合回路）とを備える。ピーク増幅器１５２は、様々な実施形態では、ＲＦ入力端子１５４と、ＲＦ出力端子１５８と、入力および出力端子１５４，１５８間に結合された１つまたは複数の増幅段階と、を備える。ＲＦ入力端子１５４は、パワースプリッタ１２０の第２の出力１２６に対し結合され、したがって、ＲＦ入力端子１５４は、パワースプリッタ１２０によって生成されたピーク信号を受信する。
【0026】
キャリア増幅器１３２と同様に、ピーク増幅器１５２の各増幅段階は、制御端子と第１および第２の電流搬送端子とを有するパワートランジスタを備える。ピーク増幅器１５２のパワートランジスタは、キャリア増幅器１３２の記載とともに上記されたものと同様にして、ＲＦ入力および出力端子１５４，１５８間に電気的に結合されてよい。キャリア増幅器１３２の記載とともに議論される追加の他の詳細は、ピーク増幅器１５２に対しても適用され、それらの追加の詳細は、簡潔さのためここでは繰り返さない。しかしながら、繰り返すべき１つの重要な点は、各ピーク増幅器トランジスタの電流搬送端子（例えば、ドライバおよび／または最終段階のピーク増幅器トランジスタのソース端子）は、キャリア増幅器１３２の記載とともに上記されたように、グランド端子１４８の一実施形態を通じてグランド基準（または別の電圧基準）に対し電気的に接続されてよいことである。
【0027】
ピーク増幅器１５２のＲＦ出力端子１５８は、電力合成ノード１７２に対し結合されている。一実施形態によれば、ピーク増幅器１５２のＲＦ出力端子１５８と電力合成ノード１７２とは共通の素子により実装される。より詳細には、一実施形態では、ピーク増幅器１５２のＲＦ出力端子１５８は、ピーク増幅器１５２の合成ノード１７２、また出力端子１５８の両方として機能するように構成される。増幅されたキャリアおよびピーク信号の合成を行うように、また上述の通り、ＲＦ出力端子１５８（したがって、合成ノード１７２）は、位相シフトおよびインピーダンス反転素子１７０の第２端に対し接続される。他の実施形態では、合成ノード１７２は、ＲＦ出力端子１５８とは別個の素子であってよい。
【0028】
いずれにしても、増幅されたキャリアおよびピークＲＦ信号は、同相で合成ノード１７２にて合成される。合成ノード１７２は、増幅され合成されたＲＦ出力信号をＲＦ出力ノード１１４に提供するように、ＲＦ出力端子１１４に対し電気的に結合される。一実施形態では、合成ノード１７２とＲＦ出力ノード１１４との間の出力インピーダンス整合ネットワーク１７４が、適切な負荷インピーダンスをキャリアおよびピーク増幅器１３２，１５２の各々に対し提示するように機能する。得られた増幅されたＲＦ出力信号は、ＲＦ出力ノード１１４にて生成され、ＲＦ出力ノード１１４には、出力負荷１９０（例えば、アンテナ）が接続される。
【0029】
増幅器１１０は、キャリア増幅器経路１３０が比較的低レベルの入力信号についての増幅を提供し、増幅経路１３０，１５０の両方が比較的高レベルの入力信号についての増幅を提供するべく組合せにより動作するように構成される。これは、例えば、キャリア増幅器１３２がクラスＡＢモードにより動作するようにキャリア増幅器１３２にバイアスをかけることによって、またピーク増幅器１５２がクラスＣモードにより動作するようにピーク増幅器１５２にバイアスをかけることによって、達成されてよい。
【0030】
図１に示され上記された実施形態では、スプリッタ１２０における第１の位相シフト素子は、増幅前に約９０度の位相シフトをピーク信号に与え、位相シフトおよびインピーダンス反転素子１７０は、同様に、約９０度の位相シフトを増幅されたキャリア信号に与え、その結果、増幅されたキャリアおよびピーク信号は、合成ノード１７２にて同相で合成されてよい。そうしたアーキテクチャは、非反転ドハティ増幅器アーキテクチャと呼ばれる。代替の実施形態では、スプリッタ１２０における第１の位相シフト素子は、増幅前に約９０度の位相シフトを、ピーク信号にというよりはむしろキャリア信号に与えてよく、位相シフトおよびインピーダンス反転素子１７０が、代わりにピーク増幅器の出力に備えられてよい。そうした代替のアーキテクチャは、反転ドハティ増幅器アーキテクチャと呼ばれる。さらに他の代替の実施形態では、位相シフト素子の他の組合せが、増幅前にキャリア信号とピーク信号との間における約９０度の位相差を達成するように、増幅前にキャリアおよび／またはピーク経路１３０，１５０において実装されてよく、増幅されたキャリアおよびピーク信号に付与された位相シフトは、信号が同相にて合成ノード１７２において合成されることを確実にするように、それに応じて選択されてよい。
【0031】
図２は、例示的な実施形態に従う、図１のドハティ可増幅回路を具現化する電力増幅器モジュール２００の頂面図である。理解の向上のため、図２は、線３－３に沿った図２のモジュール２００の断面側面図である図３と同時に参照されたい。本質的には、電力増幅器モジュール２００は、多層モジュール基板２１０により実装されたドハティ電力増幅器（例えば、電力増幅器１１０、図１）と、複数のパワートランジスタダイ２３３，２３４，２５３，２５４と、他の電気コンポーネントと、を備える。これに加えて、電力増幅器モジュール２００は、複数のインターポーザ２４１～２４７を備え、複数のインターポーザ２４１～２４７の各々は、以下により詳細に議論されるように、信号またはバイアス電圧を搬送するための、またはグランド基準に対し接続するための１つまたは複数の端子（例えば、端子２１２，２１４，２６１，２６２，２６５，２６６，２６７－１，２６７－２，２６７－３，２６８－１，２６８－２，２６９－３）を備える。電力増幅器モジュール２００の様々なコンポーネントが、図１に示されるコンポーネントと対応し、図１と図２～図３との間において対応するコンポーネントは下２桁の数字が同一である（例えば、コンポーネント１２０および２２０は対応するコンポーネントである）ことに留意されたい。
【0032】
電力増幅器モジュール２００は、多層プリント回路板（ＰＣＢ）または他の適切な基板の形態におけるモジュール基板２１０を備える。モジュール基板２１０は、頂面２０９（「前面」または「搭載面」とも呼ばれる）および底面２１１（「後面」または「ヒートシンク取付面」とも呼ばれる）を有する。以下により詳細に記載されるように、複数のコンポーネントおよびインターポーザ２４１～２４７は、モジュール基板２１０の搭載面２０９に対し結合され、非導体封入材料３８０（例えば、可塑性封入材）は、モジュール２００の頂面３８２（「接触面」とも呼ばれる）を形成するように、搭載面２０９上にまたコンポーネントおよびインターポーザ２４１～２４７のまわりに載置される。図３に示されるように、封入材料３８０は、封入材料３８０によって覆われたコンポーネント（例えば、スプリッタ２２０およびパワートランジスタダイ２３３，２３４，２５３，２５４）の最大高さよりも大きい厚さ３８４を有する。いくつかの実施形態では、厚さ３８４は、インターポーザ２４１～２４７の高さ３８５にほぼ等しいが、他の実施形態では、厚さ３８４は、インターポーザ２４１～２４７の高さ３８５よりもわずかに小さいかまたは大きくてよい。
【0033】
以下にもまたより詳細に記載されるように、インターポーザ２４１～２４７の下面または基面、より詳細には、インターポーザ２４１～２４７内に埋め込まれた端子（例えば、端子２１２，２１４，２４８，２６１，２６２，２６５，２６６，２６７－１，２６７－２，２６７－３，２６８－１，２６８－２，２６８－３，２６９）の基端は、モジュール基板２１０の搭載面２０９上の導体フィーチャに対し結合される。インターポーザ２４１～２４７の上面または先端面、より詳細には、端子の先端は、封入材料３８０の接触面３８２にて露出している。導体である取付材料（導体取付材料）３８３（例えば、はんだボール、はんだペースト、または導体接着剤）は、後により詳細に記載されるように、モジュール２００のシステム基板（例えば、システム基板１０１０、図１０）に対する電気的および機械的取付を容易にするように、端子の露出した先端に載置される。インターポーザ２４１～２４７およびその埋め込まれた端子の様々なフィーチャおよび実施形態が、後により詳細に議論される。
【0034】
図３に示されるように、モジュール基板２１０は、複数の導体層３０１，３０２，３０３，３０４と交互の配置により、複数の誘電体層３０５，３０６，３０７（例えば、ＦＲ－４、セラミック、または他のＰＣＢ誘電体材料から形成される）を備え、モジュール基板２１０の頂面２０９は、パターニングされた導体層３０１によって形成され、モジュール基板２１０の底面２１１は、導体層３０４によって形成される。モジュール基板２１０は３つの誘電体層３０５～３０７と４つの導体層３０１～３０４を備えるように示されるが、モジュール基板の他の実施形態は、より多数または少数の誘電体層および／または導体層を備えてよいことに留意されたい。
【0035】
異なる導体層３０１～３０４の各々は、主要目的を有してよく、また信号および／または他の層同士の間の電圧／グランドルーティングを行う導体フィーチャを備えてもよい。以下の記載は導体層３０１～３０４の各々についての主要目的を示すが、層（またはそれらの機能）は、図３に最もよく示され以下において議論される特定の配置とは異なって配置されてよいことが理解される。
【0036】
例えば、一実施形態では、モジュール基板２１０の搭載面２０９におけるパターニングされた導体層３０１は、主として信号導体層として機能してよい。より詳細には、層３０１は、複数の導体フィーチャ（例えば、導体パッドまたはトレース）を備え、複数の導体フィーチャは、ダイ２３３，２３４，２５３，２５４および他のディスクリートコンポーネント用の取付点として機能し、さらにダイ２３３，２３４，２５３，２５４と他のディスクリートコンポーネントとの間の電気的接続性を提供する。
【0037】
これに加えて、以下に議論されるように、層３０１は、インターポーザ２４１～２４７内の電気導体信号、バイアス、および／またはグランド端子（例えば、端子２１２，２１４，２４８，２６１，２６２，２６５，２６６，２６７－１，２６７－２，２６７－３，２６８－１，２６８－２，２６８－３）の取付用に具体的に指定された複数の導体パッド（例えば、パッド３１２，３６１，３６２、図３）を備えてよい。インターポーザ２４１～２４７の実施形態は、図５Ａ～図５Ｃ、図６Ａ～図６Ｂ、図７Ａ～図７Ｂ、図８、および図９Ａ～図９Ｂとともにより詳細に記載される。層３０１は、「ダミー」端子（例えば、端子２６９）が取り付けられ得る複数の「ダミー」パッド（例えば、パッド３６９）を備えてもよい。本明細書において用いられる際、インターポーザの「ダミー」端子は、増幅器において任意の特定の機能が割り当てられておらず、任意の動的な回路構成に対し結合されていない端子である。様々な実施形態では、ダミー端子２６９およびダミーパッド３６９は、電気的に浮いたまま（すなわち、グランドまたは他の回路構成に対し結合されていない）であってよく、またはこれに代えて、グランド層（すなわち、随意の破線ビア３１２により示されるグランド層３０２）に対し結合されてよい。
【0038】
一実施形態では、第２のパターニングされた導体層３０２は、ＲＦグランド層として機能する。ＲＦグランド層３０２はまた、誘電体層３０５～３０７を通じて延びる導体ビア３１１，３１３，３１５により、信号導体層３０１の導体フィーチャに対し、またシステムグランド層３０４（以下に記載）に対し電気的に結合され得る複数の導体フィーチャ（例えば、導体トレース）を備える。例えば、導体グランド端子パッド３６１，３６２は、ビア３１１を通じてＲＦグランド層３０２に対し電気的に結合され、ＲＦグランド層３０２は同様に、ビア３１３，３１５（および導体層３０３のルーティングフィーチャ）を通じてシステムグランド層３０４に対し電気的に結合される。
【0039】
第３のパターニングされた導体層３０３は、バイアス電圧をダイ２３３，２３４，２５３，２５４内のパワートランジスタ２３６，２３７，２５６，２５７に対し伝達するように機能し、上述の通り、ルーティング層として機能してもよい。最後に、第４の導体層３０４は、図１０とともにより詳細に説明されるように、システムグランド層として、またヒートシンク取付層としても機能する。
【0040】
一実施形態によれば、モジュール基板２１０は、モジュール基板２１０の頂面および底面２０９，２１１間に延びる１つまたは複数の熱散逸構造３１６を備えてもよい。ダイ２３３，２３４，２５３，２５４は、モジュール基板２１０の頂面２０９にて露出した熱散逸構造３１６の表面に対し物理的および電気的に結合されている。熱散逸構造３１６の底面３１８は、モジュール基板２１０の底面２１１にて露出してよく、または熱散逸構造３１６の底面３１８は、図３に示されるように、底部導体層３０４により覆われてよい。いずれにしても、熱散逸構造３１６は、ダイ２３３，２３４，２５３，２５４と熱散逸構造３１６の底面３１８（したがって、モジュール基板２１０の底面）との間に熱経路を提供するように構成される。様々な実施形態では、熱散逸構造３１６は、モジュール基板２１０の表面２０９，２１１間に延びるスルーホールへと圧入されたおよび／または取付けられた導体金属コインを備えてよい。代替の実施形態では、熱散逸構造３１６の各々は、モジュール基板２１０の表面２０９，２１１間に延びる複数の（または１組の）導体サーマルビア（例えば、円形または棒状ビア）を備えてよい。図１０とともにより詳細に記載されるように、熱散逸構造３１６の露出した底面３１８（またはそれらの表面３１８に重なる導体層３０４の部分）は、モジュール２００が大型電気システム内に一体化されるとき、物理的および熱的にヒートシンク（例えば、ヒートシンク１０１６、図１０）に対し結合される。
【0041】
電力増幅器モジュール２００は、ＲＦ信号入力端子２１２（例えば、ＲＦ入力ノード１１２、図１）と、パワースプリッタ２２０（例えば、パワースプリッタ１２０、図１）と、２段階キャリア増幅器２３２（例えば、増幅器１３２、図１）と、２段階ピーク増幅器２５２（例えば、増幅器１５２、図１）と、様々な位相シフトおよびインピーダンス反転素子と、合成ノード２７２（例えば、合成ノード１７２、図１）と、出力インピーダンス整合ネットワーク２７４（例えば、ネットワーク１７４、図１）と、ＲＦ信号出力端子２１４（例えば、ＲＦ出力ノード１１４、図１）と、をさらに備える。
【0042】
端子２１２は、モジュール２００用のＲＦ信号入力端子として機能する。一実施形態によれば、端子２１２は端子インターポーザ２４１内に埋め込まれ、モジュール基板２１０の搭載面２０９にてＲＦ信号入力パッド３１２に対し結合される。１つまたは複数の導体構造（例えば、示されるようなビア、トレース、および／またはワイヤボンド）を通じて、ＲＦ信号入力パッド３１２は、パワースプリッタ２２０への入力２２２に対し電気的に結合される。
【0043】
同様に、端子２１４はモジュール２００用のＲＦ信号出力端子として機能する。一実施形態によれば、端子２１４は端子インターポーザ２４６内に埋め込まれ、モジュール基板２１０の搭載面２０９にてＲＦ信号出力パッド（図示せず）に対し結合される。１つまたは複数の導体構造（例えば、ビア、トレース、および／またはワイヤボンド）を通じて、ＲＦ信号出力パッドは、合成ノード２７２に対し電気的に結合される（ネットワーク２７４を通じて）。
【0044】
一実施形態によれば、グランド端子２６１，２６２，２６５，２６６はまた、モジュール２００のＲＦ入力およびＲＦ出力にＧＳＧ（グランド－信号－グランド）端子構造２６０，２６４を提供するように、ＲＦ入力および出力端子２１２，２１４の「隣の」、またＲＦ入力および出力端子２１２，２１４に「ごく近接した」端子インターポーザ２４１内に埋め込まれる。より詳細には、第１グランド端子がＲＦ入力端子２１２の片側の隣に配置され、第２グランド端子２６２がＲＦ入力端子２１２の反対側の隣に配置される。同様に、第３グランド端子２６５がＲＦ出力端子２１４の片側の隣に配置され、第４グランド端子２６６がＲＦ出力端子２１４の反対側の隣に配置される。本明細書において用いられる際、表現「ごく近接した」は、上の文脈では、グランド端子（例えば、グランド端子２６１，２６２，２６５または２６６）の側面と信号端子（例えば、信号端子２１２または２１４）のうち最も近い側面との間の物理的距離（例えば、距離３８７、図３）が、信号端子の幅の２倍未満であることを意味する。表現「隣の」は、上の文脈では、グランド端子（例えば、グランド端子２６５または２６６）と信号端子（例えば、信号端子２１２または２１４）との間に、他の端子または介在する電気的構造が存在しないことを意味する。代わりに、グランド端子と信号端子との間には、インターポーザ（例えば、インターポーザ２６０または２６４）の誘電体材料しか存在しない。
【0045】
グランド端子２６１，２６２，２６５，２６６の各々は、グランドパッド（例えば、グランドパッド３６１，３６２、図３）に対し結合された基端を有し、グランドパッドは、同様に、グランド層３０２および／または３０４に対し電気的に結合され、したがって各ＧＳＧ端子構造２６０，２６４のグランド端子に「接地」している。ＧＳＧ端子構造をモジュール２００のＲＦ入力とＲＦ出力とに実装することによって、端子構造に関連する戻り電流ループの長さが非常に短くなってよい。これに加えて、ＲＦ入力および出力端子２１２，２１４からの放射電磁エネルギーは、近接するグランド端子２６１，２６２，２６５，２６６によってグランドに終端されてよく、放射電磁エネルギーがモジュールの他の部分に達することが可能であるときに生じ得る潜在的な性能問題を回避する。
【0046】
図２ではディスクリートダイおよび／またはコンポーネントが単一素子として示されているが、システム基板２１０の搭載面２０９に対し接続されたパワースプリッタ２２０（例えば、パワースプリッタ１２０、図１）は、１つまたは複数のディスクリートダイおよび／またはコンポーネントを備えてよい。パワースプリッタ２２０は、１つの入力端子２２２と２つの出力端子（番号が付されないが、図１の端子１２４，１２６に対応）とを備える。入力端子２２２は、１つまたは複数の導体構造（例えば、示されるようなビア、トレース、および／またはワイヤボンド）を通じてＲＦ信号入力パッド３１２に対し、またＲＦ信号入力端子２１２に対し電気的に結合され、したがって、入力ＲＦ信号を受信するように構成される。パワースプリッタ２２０の出力端子は、１つまたは複数の導体構造（例えば、ビア、トレース、および／またはワイヤボンド）および入力回路２３１，２５１（例えば、入力回路１３１，１５１、図１）を通じて、キャリアおよびピーク増幅器２３２，２５２用の入力２３５，２５５に対しそれぞれ電気的に結合される。
【0047】
パワースプリッタ２２０は、ＲＦ入力端子２１２を通じて受信した入力ＲＦ信号の電力を、パワースプリッタ２２０の出力端子にて生成される第１および第２のＲＦ信号へとスプリットする。これに加えて、パワースプリッタ２２０は、スプリッタ出力端子に提供されたＲＦ信号間に約９０度の位相差を与えるように構成された１つまたは複数の位相シフト素子を備えてよい。パワースプリッタ２２０の出力にて生成された第１および第２のＲＦ信号は、前記の通り、等しいまたは等しくない電力を有してよい。
【0048】
パワースプリッタの第１の出力は、キャリア増幅器経路に対し（すなわち、キャリア増幅器２３２または図１のキャリア増幅器経路１３０に対し）電気的に結合されており、パワースプリッタの第２の出力は、ピーク増幅器経路（すなわち、ピーク増幅器２５２または図１のピーク増幅器経路１５０に対し）に対し電気的に結合されている。第２のパワースプリッタ出力にて生成されたＲＦ信号は、第１のパワースプリッタ出力にて生成されたＲＦ信号から約９０度遅延してよい。換言すると、ピーク増幅器経路に対し提供されるＲＦ信号は、キャリア増幅器経路に対し提供されるＲＦ信号から約９０度遅延してよい。いずれにしても、パワースプリッタ２２０によって生成された第１ＲＦ信号は、キャリア増幅器経路２３２を通じて増幅され、パワースプリッタ２２０によって生成された第２のＲＦ信号は、ピーク増幅器経路２５２を通じて増幅される。
【0049】
図２の特定の実施形態では、キャリア増幅器経路およびピーク増幅器経路の各々は、２段階の電力増幅器２３２，２５２を備え、電力増幅器２３２，２５２では、ドライバ段階トランジスタ２３６，２５６がドライバ段階ダイ２３３，２５３上に実装され、最終段階トランジスタ２３７，２５７が別個の最終段階のダイ２３４，２５４上に実装される。例えば、トランジスタ２３６，２３７，２５６，２５７の各々は、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）ＦＥＴまたは高電子移動度トランジスタ（ＨＥＭＴ）などの電界効果トランジスタ（ＦＥＴ）であってよい。明細書および特許請求の範囲は、制御端子と２つの電流伝導端子とを備える各トランジスタを参照し得る。例えば、ＦＥＴに関連する専門用語を用いて、「制御端子」はトランジスタのゲート端子を参照し、第１および第２の電流伝導端子はトランジスタのドレインおよびソース端子（またはソースおよびドレイン端子）を参照する。以下の記載は、ＦＥＴデバイスとともに一般に用いられる専門用語を用いてよいが、様々な実施形態は、ＦＥＴデバイスを利用する実装に限定されず、代わりにバイポーラジャンクショントランジスタ（ＢＪＴ）デバイスまたは他の適切な種類のトランジスタを利用する実装にも適用されることが意図される。
【0050】
キャリア増幅器２３２は、より詳細には、例示的な実施形態に従って、シリコンドライバ段階ダイ２３３と窒化ガリウム（ＧａＮ）最終段階ダイ２３４とを備え、ピーク増幅器２５２も、シリコンドライバ段階ダイ２５３とＧａＮ最終段階ダイ２５４とを備える。他の実施形態では、キャリアおよびピーク増幅器２３２，２５２の各々は、単一ダイ上に実装された２段階の電力増幅器を備えてよく、または、キャリアおよびピーク増幅器２３２，２５２の各々は、単一ダイ上に実装された単一段階電力増幅器を備えてよい。さらに別の実施形態では、キャリアおよびピーク増幅器の各々は、別個のドライバおよび最終段階ダイ上に実装された２段階電力増幅器を備えてよいが、ドライバダイおよび最終段階ダイは、同一の半導体技術（例えば、ドライバと最終段階との両方のダイがシリコンダイまたはＧａＮダイ）を用いて形成されてよく、またはドライバおよび／または最終段階のダイが、上記の技術とは異なる半導体技術（例えば、ドライバダイおよび／または最終段階ダイがシリコンゲルマニウム（ＳｉＧｅ）および／またはガリウムヒ素（ＧａＡｓ）ダイ）を用いて形成されてよい。
【0051】
キャリア増幅器経路は、上述のドライバ段階のダイ２３３と、最終段階ダイ２３４と、および位相シフトおよびインピーダンス反転素子２７０（例えば、素子１７０、図１）とを備える。キャリア増幅器経路２３２のドライバ段階ダイ２３３および最終段階ダイ２３４は、ドライバ段階ダイ２３３の入力端子の２３５（キャリア増幅器入力に対応）と最終段階ダイ２３４の出力端子２３８（キャリア増幅器出力に対応）との間において、カスケード配置により互いに電気的に結合されている。
【0052】
ドライバ段階ダイ２３３は、複数の集積回路を備える。一実施形態では、ダイ２３３の集積回路は、一実施形態では、入力端子２３５（例えば、入力端子１３５、図１）の直列結合された配置と、入力インピーダンス整合回路（番号が付されない）と、シリコンパワートランジスタ２３６と、段階間インピーダンス整合回路の集積部分（番号が付されない）と、番号が付されない出力端子と、を備える。より詳細には、トランジスタ２３６のゲートは、入力インピーダンス整合回路を通じて入力端子２３５に対し電気的に結合され、トランジスタ２３６のドレインは、出力インピーダンス整合回路を通じてダイ２３３の出力端子に対し電気的に結合される。トランジスタ２３６のソースは、ダイ２３３の底面における導体層（またはソース端子）に対し電気的に結合され、底部導体層は、熱散逸構造３１６の露出した頂面に対し物理的、電気的および熱的に結合される。
【0053】
ドライバ段階ダイ２３３の出力端子は、ワイヤボンドアレイ（番号が付されない）または別の種類の電気的接続により、最終段階ダイ２３４の入力端子に対し電気的に接続される。最終段階ダイ２３４も、複数の集積回路を備えてよい。一実施形態では、ダイ２３４の集積回路は、入力端子（番号が付されない）の直列結合された配置と、ＧａＮパワートランジスタ２３７と、出力端子２３８（例えば、出力端子１３８、図１）と、を備える。より詳細には、トランジスタ２３７のゲートは、ダイ２３４の入力端子に対し電気的に結合され、トランジスタ２３７のドレインは、ダイ２３４の出力端子２３８に対し電気的に結合される。トランジスタ２３７のソースは、ダイ２３４の底面における導体層に対し電気的に結合され、底部導体層は、熱散逸構造３１６の露出した頂面に対し物理的、電気的および熱的に結合される。
【0054】
ピーク増幅器経路は、上述のドライバ段階ダイ２５３と最終段階ダイ２５４とを備える。ピーク増幅器経路２５２のドライバ段階ダイ２５３および最終段階のダイ２５４は、ドライバ段階ダイ２５３の入力端子２５５（ピーク増幅器入力に対応）と最終段階ダイ２５４の出力端子２５８（ピーク増幅器出力に対応）との間において、カスケード配置により互いに電気的に結合される。
【0055】
ドライバ段階ダイ２５３は、複数の集積回路を備える。一実施形態では、ダイ２５３の集積回路は、入力端子２５５の直列結合された配置（例えば、入力端子１５５、図１）と、入力インピーダンス整合回路（番号が付されない）と、シリコンパワートランジスタ２５６と、段階間インピーダンス整合回路の一体化された部分（番号が付されない）と、一実施形態において番号が付されない出力端子と、を備える。より詳細には、トランジスタ２５６のゲートは、インピーダンス整合回路を通じて入力端子２５５に対し電気的に結合され、トランジスタ２５６のドレインは、出力インピーダンス整合回路を通じてダイ２５３の出力端子に対し電気的に結合される。トランジスタ２５６のソースは、ダイ２５３の底面における導体層に対し電気的に結合され、底部導体層は、熱散逸構造３１６の露出した頂面に対し物理的、電気的および熱的に結合される。
【0056】
ドライバ段階ダイ２５３の出力端子は、ワイヤボンドアレイ（番号が付されない）または別の種類の電気的接続により、最終段階ダイ２５４の入力端子に対し電気的に接続される。最終段階ダイ２５４も、複数の集積回路を備えてよい。一実施形態では、ダイ２５４の集積回路は、入力端子（番号が付されない）の直列結合された配置と、ＧａＮパワートランジスタ２５７と、出力端子２５８（例えば、出力端子１５８、図１）と、を備える。より詳細には、トランジスタ２５７のゲートは、ダイ２５４の入力端子に対し電気的に結合され、トランジスタ２５７のドレインは、ダイ２５４の出力端子２５８に対し電気的に結合される。トランジスタ２５７のソースは、ダイ２５４の底面における導体層に対し電気的に結合され、底部導体層は、熱散逸構造の露出した頂面に対し物理的、電気的および熱的に結合される。
【0057】
前述の通り、適切なドハティ動作では、キャリア増幅器２３２がクラスＡＢモードにより動作するようにバイアスをかけられ、ピーク増幅器２５２がクラスＣモードにより動作するようにバイアスをかけられてよい。このバイアスをかけることを達成するように、複数のゲートおよびドレインバイアスで夏が、外部バイアス電圧源によって提供されてよい。一実施形態によれば、バイアス電圧は、１つまたは複数の追加のインターポーザ２４３，２４４のバイアス端子２６７－１，２６８－１，２６７－２，２６８－２，２６７－３，２６８－３を通じて提供される。より詳細には、ドライバ段階トランジスタ２３６，２５６用のゲートバイアス電圧は、ドライバゲートバイアス端子２６７－１および２６８－２を通じて提供されてよく、ドライバ段階トランジスタ２３６，２５６用のドレインバイアス電圧は、ドライバドレインバイアス端子２６７－２，２６８－２を通じて提供されてよく、最終段階トランジスタ２３７，２５７用のゲートバイアス電圧は、ゲートバイアス端子２６７－３，２６８－３を通じて提供されてよい。端子２６７－１，２６８－１，２６７－２，２６８－２，２６７－３，２６８－３の各々は、導体層３０１の導体構造（例えば、パッドおよびトレース）に対し結合された基端を有し、導体構造は、ドライバ段階ダイおよび最終段階ダイ上のバイアスパッドに対し電気的に結合されている（例えば、示されるように、ワイヤボンドを通じて）。示される実施形態では、ドライバ段階トランジスタおよび最終段階トランジスタ２３６，２３７，２５６，２５７の両方についてのゲートバイアスパッドおよびドレインバイアスパッドは、ドライバ段階ダイ２３３，２５３上にあり、最終段階ダイ２３４，２５４用のゲートバイアス電圧は、示されるように、ドライバ段階ダイ２３３，２５３から最終段階ダイ２３４，２５４までワイヤボンド接続を通じて「ホッピング」する。
【0058】
さらなる実施形態によれば、モジュール２００はまた、キャリア増幅器およびピーク増幅器２３２，２５２間においてモジュール基板２１０の搭載面２０９に対し結合された「シールド／グランド」インターポーザ２４７を備える。図７Ａ、図７Ｂ、図９、図９Ａ、および図９Ｂとともにより詳細に記載されるように、シールド／グランドインターポーザ２４７は、ドライバ段階ダイおよび／または最終段階ダイ２３３，２３４，２５３，２５４（および／またはそれらのダイに対し結合されたワイヤボンドまたは他の導体）によって生成された電磁エネルギーを逸らすように機能する、連続的またはほぼ連続的な導電「壁」を提供する。したがって、シールド／グランドインターポーザ２４７は、キャリア増幅器とピーク増幅器２３２，２５２間の電磁的結合を低減させることによって、増幅器性能を向上させ得る。
【0059】
図２に示される（また図７Ａ、図７Ｂとともに後により詳細に記載される）実施形態では、シールド／グランドインターポーザ２４７は、２つの、グランド端子２４８のずれた列を備え、ここで、グランド端子２４８の基端は、導体層３０１の導体グランドパッド３４８に対し結合されている。グランドパッド３４８は、同様に、グランド層３０２および／または３０４に対し電気的に結合され、グランド層３０２，３０４のうちの一方または両方が、熱散逸構造３１６と交差し、熱散逸構造３１６に対し物理的および電気的に結合される。したがって、ソース端子（例えば、ダイ２３３，２３４，２５３，２５４の底部導体層）は、層３０２，３０４、熱散逸構造３１６、グランドパッド３４８、および端子２４８を通じて「接地」される。したがって、電磁的シールドを提供することに加えて、シールド／グランドインターポーザ２４７のグランド端子２４８は、ダイ２３３，２３４，２５３，２５４のソース端子（または導体底部層）に対し比較的近接して（物理的および電気的に）配置されてよく、したがって、ダイ２３３，２３４，２５３，２５４に比較的短いグランド電流ループを提供する。これは、他の性能メトリックの中で特に増幅器利得を向上させるのにも役立ってよい。
【0060】
増幅器モジュール２００の動作に再び戻って、増幅されたキャリア信号は、最終段階ダイ２３４の出力端子２３８にて生成され、増幅されたピーク信号は、最終段階ダイ２５４の出力端子２５８にて生成され、最終段階のダイ２５４は、増幅器用の合成ノード２７２（例えば、ノード１７２、図１）としても機能する。一実施形態によれば、キャリア最終段階ダイ２３４の出力端子２３８は、位相シフトおよびインピーダンス反転素子２７０の第１端に対し電気的に結合され（例えば、ワイヤボンド（番号が付されない）または別の種類の電気的接続により）、ピーク最終段階ダイ２５４の出力端子２５８は、位相シフトおよびインピーダンス反転素子２７０の第２端に対し電気的に結合される（例えば、ワイヤボンド（番号が付されない）または別の種類の電気的接続により）。
【0061】
一実施形態によれば、位相シフトおよびインピーダンス反転素子２７０は、導体層３０１の一部から形成される、４分の１波長もしくはラムダ／４（λ／４）またはより短い伝送線（例えば、最大約９０度まで電気長を有するマイクロストリップ伝送線路）により実装されてよい。本明細書において用いられる際、ラムダは増幅器の動作の基本周波数におけるＲＦ信号の波長である（例えば、約６００メガヘルツ（Ｍｚ）～約１０ギガヘルツ（ＧＨｚ）またはそれより高い範囲における周波数）。位相シフトおよびインピーダンス反転素子２７０とダイ２３４，２５４の出力端子２３８，２５８に対するワイヤボンド（または他の）接続との組合せは、信号が出力端子２３８から出力端子２５８／合成ノード２７２に進行するときに、増幅されたキャリア信号に対し約９０度の相対位相シフトを与えてよい。キャリアＲＦ信号およびピークＲＦ信号に対しキャリアおよびピーク経路を通じてそれぞれ別個に与えられた様々な位相シフトがほぼ等しいとき、増幅されたキャリアＲＦ信号およびピークＲＦ信号は出力端子２５８／合成ノード２７２にてほぼ同相で合成される。
【0062】
出力端子２５８／合成ノード２７２は、出力インピーダンス整合ネットワーク２７４（例えば、ネットワーク１７４、図１）を通じてＲＦ出力端子２１４（例えば、ノード１１４、図１）に対し電気的に結合されている（例えば、ワイヤボンドまたは別の種類の電気的接続により）。出力インピーダンス整合ネットワーク２７４が、適切な負荷インピーダンスをキャリア最終段階ダイおよびピーク最終段階ダイ２３４，２５４の各々に対し提示するように機能する。図２に非常に単純化された形態により示されるが、出力インピーダンス整合ネットワーク２７４は、出力端子２５８／合成ノード２７２とＲＦ出力端子２１４との間に、様々な導体トレース、所望のインピーダンス整合を提供する追加のディスクリートコンポーネント（例えば、キャパシタ、インダクタ、および／または抵抗器）を備えてよい。上述の通り、また一実施形態によれば、出力端子２１４およびグランド端子２６５，２６６は、端子インターポーザ２４６内に埋め込まれ、グランド端子２６５，２６６は、モジュール２００のＲＦ出力にＧＳＧ端子構造２６４を提供するように、ＲＦ出力端子２１４の「隣に」、またＲＦ出力端子２１４に「ごく近接して」配置される。
【0063】
図２の例示的なモジュール２００では、１つまたは２つの「外周」インターポーザ２４１～２４６が、基板２１０の４つの側（または縁）の各々に配置される。他の実施形態では、モジュール２００の与えられた側面に、インターポーザがない、または３つ以上のインターポーザが配置されてよい。さらに、外周インターポーザ２４１～２４６の各々は、モジュール２００において同一であるように示されているが、他の実施形態では、様々な外周インターポーザ２４１～２４６は異なってよい。またさらに、外周インターポーザ２４１～２４６の外周の各々は、５つの端子からなる単一の列を含むように示されるが、外周インターポーザ２４１～２４６のうちのいくつかは、より多くの端子（例えば、最大２０個またはより多くの端子）、より少ない端子（例えば、たった１つの端子）、および／または、異なる数の端子の列を有してよい。
【0064】
説明および理解を容易にするため、図２は、封入材料３８０が取り除かれたモジュール２００を示す。封入材料３８０を含む電力増幅器モジュール２００の前面の図が、図４に示される。より詳細には、図４は、封入材料３８０の接触面３８２を示し、接触面３８２では、端子２１２，２１４，２６１，２６２，２６５，２６６，２６７－１，２６７－２，２６７－３，２６８－１，２６８－２，２６８－３の先端が、本質的には導体接触パッドのランドグリッドアレイ（ＬＧＡ）として露出している。図４はまた、接触面３８２の下のインターポーザ２４１～２４７（破線の囲み）の配置を示す。
【0065】
図２のモジュール２００の端子、シールド／グランド、およびダミーインターポーザ２４１～２４７に適し得るインターポーザの様々な実施形態が、これより、図５Ａ～図５Ｃ、図６Ａ～図６Ｂ、図７Ａ～図７Ｂ、図８、および図９Ａ～図９Ｂとともに議論される。より詳細には、図５Ａおよび図５Ｂは、端子インターポーザ５００，５２０（例えば、インターポーザ２４１～２４６、図２）の２つの実施形態の頂面図を示し、図５Ｃは、端子インターポーザ５００，５２０のいずれかの、図５Ａおよび図５Ｂに沿った側面断面図である。図５Ａは、インターポーザ端子５０１～５０５の単一の列５７１を含むインターポーザ５００をより詳細に示し、図５Ｂは、インターポーザ端子５０１～５０５の２つの列５７１，５７３を含むインターポーザ５２０を示す。図５Ａおよび図５Ｂにおけるインターポーザ端子の各列５７１，５７３は５つの端子を含むが、他の実施形態では、インターポーザ端子の１列は、より多いまたはより少ない端子を含んでよい（例えば、各列は、１個から２０個の端子またはより多くまで含んでよい）。これに加えて、インターポーザは、さらに他の実施形態では、３列以上の端子を含んでよい。
【0066】
図５Ｃの側面断面図に最もよく示されるように、各インターポーザ５００，５２０は、頂面および底面５９３，５９４を有する誘電体５９２（例えば、ＦＲ－４、セラミック、または他の適切な誘電体材料から形成される）を備え、端子５０１～５１０は、誘電体５９２内に埋め込まれる。各インターポーザ端子５０１～５１０は、誘電体５９２を通じて誘電体５９２の頂面および底面５９３，５９４間に延びる導体ビア５９５を備える。これに加えて、導体パッド５９６，５９７は、それぞれ各導体ビア５９５の第１端および第２端（または基端および先端）と接触して、頂面および底面５９３，５９４に堆積される。図５Ａおよび図５Ｂに示されるように、各導体ビア５９５は、円形断面形状を有してよい。しかしながら、他の実施形態では、これに代えて、各導体ビア５９５は正方形、矩形、または棒形状を有してよい。いずれにしても、インターポーザ端子５０１～５１０は、パッド５９６，５９７間にビア５９５を通じて導体経路を提供する。インターポーザ５００，５２０をモジュール（例えば、モジュール２００、図２）へと組み込むように、底面５９４上の導体パッド５９７は、モジュール基板の表面上の１つまたは複数の導体パッド（例えば、パッド３１２，３６１，３６２，３６９、図３）に対しはんだ付けされまたは取り付けられてよく、それらのパッドは、単一層（例えば、層３０１、図３）に、グランド層（例えば、層３０２および／または３０４、図３）に、バイアス電圧を伝達するように構成された層（例えば、層３０３、図３）に対し電気的に結合されてよく、または「ダミー」パッドの場合には、電気的に浮いたままであってよい。本質的には、インターポーザ５００，５２０は、図２の端子インターポーザ２４１～２４６のうちのいずれかに利用されてよい。
【0067】
ビア５９５が正方形または円形断面を有するとき、ビア５９５は、約３００マイクロメートル～約８００マイクロメートルの範囲における（例えば、約５００マイクロメートル）幅５８６（または直径）を有してよいが、幅５８６はより小さいまたはより大きくてもよい。一実施形態によれば、各端子５０１～５１０によって占有されるインターポーザ５００，５２０の全長５８１および幅５８２，５８３の一部は、約５００マイクロメートル～約２０００マイクロメートルの範囲にあり、その結果、インターポーザ５００，５２０の全長５８１は、約２５００マイクロメートル～１００００マイクロメートルの範囲にあり、単一列のインターポーザ５００の幅５８２は、約５００マイクロメートル～約２０００マイクロメートルの範囲にあり、２列のインターポーザ５２０の幅５８３は、約１０００～約４０００マイクロメートルの範囲にある。図２を参照して最も明確に見られるように、いくつかの実施形態では、インターポーザ５００，５２０の長さ５８１は、インターポーザが隣接する、モジュール基板（例えば、モジュール基板２１０）の１つの側面の長さよりも大幅に短くてよい（例えば、半分または４分の１以下）が、他の実施形態では、インターポーザの長さが、モジュール基板の側面と同じ長さであってよい。さらに別の実施形態では、各端子５０１～５１０は、インターポーザが埋め込まれる、インターポーザ５００，５２０のより小さいまたはより大きい部分を占有してよい。インターポーザ５００，５２０の高さ５８５（したがって、ビア５９５およびパッド５９６，５９７の合成された高さ）は、約５００マイクロメートル～約１５００マイクロメートルの範囲にあってよい（例えば、約１０００マイクロメートル）が、例えば、各インターポーザ５００，５２０も、より短いかまたはより高くてもよい。
【0068】
前述の通り、インターポーザ端子５００，５２０はモジュール（例えば、モジュール２００、図２）へと組み込まれ、インターポーザ５００，５２０の高さ５８５は、封入材料（例えば、封入材料３８０）の厚さ（例えば、厚さ３８４、図３）にほぼ等しくてよく、その結果、各インターポーザ端子５０１～５１０の頂部導体パッド５９６がモジュールの接触面（例えば、表面３８２、図３）とほぼ同一平面にあってよい。他の実施形態では、各インターポーザ端子の頂面導体パッド５９６が、モジュールの接触面の下に凹むか上に延びてよい。
【0069】
図６Ａおよび図６Ｂは、さらに別の例示的な実施形態に従う、端子インターポーザ６００の頂面図および側面図である。端子インターポーザ６００は、中間のパターニングされた導体層６０６を有する、積み重ねられた構成における、端子インターポーザ５００（図５）の２つの場合を本質的に含む。図６Ｂの側面断面図に最もよく示されるように、インターポーザ６００は、２つの誘電体６９２－１と６９２－２との間にパターニングされた導体層６０６とともに積み重ねられた第１および第２の誘電体６９２－１，６９２－２（例えば、ＦＲ－４、セラミック、または他の適切な誘電体材料から形成される）を備える。誘電体６９２－１の頂面６９３は、インターポーザ６００の頂面を形成し、誘電体６９２－２の底面６９４は、インターポーザ６００の底面を形成する。
【0070】
端子６０１～６０５は、誘電体６９２－１，６９２－２内に埋め込まれる。各インターポーザ端子６０１～６０５は、誘電体６９２－１を通じて延びる第１導体ビア６９５－１と、誘電体６９２－２を通じて延びる第２導体ビア６９５－２とを備える。パターニングされた導体層６０６の部分から形成された導体トレース６１１～６１５は、各端子６０１～６０５の積み重ねられたビア同士を電気的に接続するように機能する。これに加えて、導体トレース６１１～６１５は、図６Ａに示されるように、誘電体６９２－１，６９２－２の片側または両側６９８，６９９まで延びてよく、その側面６９８，６９９におけるトレース６１１～６１５の露出した端部は、端子６０１～６０５に対する追加の接続として機能してよい。
【0071】
これに加えて、導体パッド６９６，６９７は、それぞれ、各組の積み重ねられた導体ビア６９５－１，６９５－２の第１端および第２端（または基端および先端）と接触して、インターポーザ６００の頂面および底面６９３，６９４に堆積される。図６Ａに示されるように、各導体ビア６９５－１，６９５－２は、円形断面形状を有してよい。しかしながら、他の実施形態では、これに代えて、各導体ビア６９５－１，６９５－２は正方形、矩形、または棒形状を有してよい。いずれにしても、インターポーザ端子６０１～６０５は、パッド６９６，６９７間にビア６９５－１，６９５－２を通じて導体経路を提供し、上述の通り、導体トレース６１１～６１５の露出した端部を通じた追加の接続を含む。
【0072】
インターポーザ６００をモジュール（例えば、モジュール２００、図２）へと組み込むように、底面６９４上の導体パッド６９７は、モジュール基板の表面上の１つまたは複数の導体パッド（例えば、パッド３１２，３６１，３６２，３６９、図３）に対しはんだ付けされまたは取り付けられてよく、それらのパッドは、単一層（例えば、層３０１、図３）に、グランド層（例えば、層３０２および／または３０４、図３）に、バイアス電圧を伝達するように構成された層（例えば、層３０３、図３）に対し電気的に結合されてよく、または「ダミー」パッドの場合には、電気的に浮いたままであってよい。本質的には、インターポーザ６００は、図２の端子インターポーザ２４１～２４６のうちのいずれかに利用されてよい。さらに、インターポーザおよびビアの寸法は、インターポーザ５２０（図５Ｂ）とともに議論されたものとほぼ同一であってよい。インターポーザ６００は、５つの端子６０１～６０５を含むように示され、他の実施形態では、インターポーザ６００は、より多いまたはより少ない端子を備えてよい。
【0073】
図７Ａおよび図７Ｂは、例示的な実施形態に従う、シールド／グランドインターポーザ７００（例えば、インターポーザ２４７、図２）の頂面図および側面図である。シールド／グランドインターポーザ７００は、インターポーザ７００内の端子７０１～７１０の列７７１、７７３が互いからずれていることを除いて、図５Ｂの２列のインターポーザ５２０と同様である。したがって、図７Ｂの側面図において最もよく示されるように、端子７０１～７１０の組み合わせは、近くの電気コンポーネント（例えば、図２のドライバ段階ダイおよび／または最終段階ダイ２３３，２３４，２５３，２５４、および／またはそれらのダイに対し結合されたワイヤボンドまたは他の導体）によって生成された電磁エネルギーをグランドに捕捉し逸らすように機能する、電動材料からなる連続的またはほぼ連続的な「壁」を形成する。
【0074】
もう一度、インターポーザ７００は、頂面および底面７９３，７９４を有する誘電体７９２（例えば、ＦＲ－４、セラミック、または他の適切な誘電体材料から形成される）を備え、端子７０１～７１０は、誘電体７９２内に埋め込まれる。各インターポーザ端子７０１～７１０は、誘電体７９２を通じて誘電体７９２の頂面および底面７９３，７９４間に延びる。これに加えて、導体パッド７９６，７９７は、それぞれ各導体ビア７９５の第１端および第２端（または基端および先端）と接触して、頂面および底面７９３，７９４に堆積される。インターポーザ７００をモジュール（例えば、モジュール２００、図２）へと組み込むように、底面７９４上の導体パッド７９７は、モジュール基板の表面上の１つまたは複数のグランドパッド（例えば、パッド３４８、図３）に対しはんだ付けされまたは取り付けられてよく、それらのパッドは、グランド層（例えば、層３０２および／または３０４、図３）に対し電気的に結合されてよい。
【0075】
図７Ａに示されるように、各導体ビア７９５は、円形断面形状を有してよい。しかしながら、他の実施形態では、これに代えて、各導体ビア７９５は正方形、矩形、または棒形状を有してよい。いずれにしても、インターポーザ端子７０１～７１０は、パッド７９６，７９７間にビア７９５を通じて導体経路を提供する。インターポーザおよびビアの寸法は、インターポーザ５２０（図５Ｂ）とともに議論されたものとほぼ同一であってよい。図７Ａおよび図７Ｂにおけるインターポーザ端子の各列７７１，７７３は５つの端子を含むが、他の実施形態では、インターポーザ端子の１列は、より多いまたはより少ない端子を含んでよい。これに加えて、シールド／グランドインターポーザは、さらに他の実施形態では、３列以上の端子を含んでよい。
【0076】
図７は、導電「壁」を複数の導体端子７０１～７１０と形成するシールド／グランドインターポーザ７００を示す。シールド／グランドインターポーザの他の実施形態は、複数の代替の構成のうちのいずれかを有してよい。例えば、図８は、別の例示的な実施形態に従う、シールド／グランドインターポーザ８００の斜視図である。シールド／グランドインターポーザ８００は、頂面、底面および側面８９３，８９４，８９５を有する誘電体８９２（例えば、ＦＲ－４、セラミック、または他の適切な誘電体材料から形成される）を備える。これに加えて、導体層８９６が、複数の側面８９５のうちの１つ以上に対し配置される（例えば、スパッタリングされるかまたは取り付けられる）。導体ビアおよびその関連するパッドが端子と考えられ得る（例えば、導体層８９６は、電流がインターポーザ７００の頂面と底面との間を流れることを可能にする）のと同じ意味において、導体層８９６は「端子」と考えられ得る。さらなる導体層８９７，８９８が、モジュール基板（例えば、モジュール基板２１０、図２）の取付を容易にするように、誘電体８９２の頂面および底面８９３，８９４に対し載置される。例えば、インターポーザ８００をモジュール（例えば、モジュール２００、図２）に組み込むように、底面８９４上の導体層８９８は、モジュール基板の表面上の１つまたは複数の導体グランドパッド（例えば、パッド３４８、図３）に対しはんだ付けされまたは取り付けられてよく、それらのパッドは、グランド層（例えば、層３０２および／または３０４、図３）に対し電気的に結合されてよい。望ましくは、シールド／グランドインターポーザ８００は、ある位置（例えば、図２のインターポーザ２４７と同一の位置）に配置され、その結果、シールド／グランドインターポーザ８００は、近くの電気コンポーネント（例えば、ドライバ段階ダイおよび／または最終段階ダイ２３３，２３４，２５３，２５４、図２、および／またはそれらのダイに対し結合されたワイヤボンドまたは他の導体）によって生成された電磁エネルギーをグランドに捕捉し逸らす。インターポーザ寸法は、インターポーザ５２０（図５Ｂ）とともに議論されたものとほぼ同一であってよい。
【0077】
図９Ａは、また別の例示的な実施形態に従う、シールド／グランドインターポーザ９００の頂面図であり、図９Ｂは、図９Ａの線９－９に沿ったインターポーザ９００の断面図である。シールド／グランドインターポーザ９００は、頂面および底面９９３，９９４を有する誘電体９９２（例えば、ＦＲ－４、セラミック、または他の適切な誘電体材料から形成される）と、誘電体９９２内に埋め込まれたインターポーザ端子９０１と、を備える。端子９０１は、誘電体９９２を通じて誘電体９９２の頂面および底面９９３，９９４間に延びる導体ビア９９５を備える。一実施形態によれば、また図９Ａに最もよく示されるように、ビア９９５は、インターポーザ９００のほぼ全長９８１に延び得る、長尺状の「トレンチ」形状（すなわち、ビアの長さがビアの幅よりも実質的に大きい形状）を有する。これに加えて、導体パッド９９６，９９７は、それぞれ導体ビア９９５の第１端および第２端（または基端および先端）と接触して、頂面および底面９９３，９９４に堆積される。インターポーザ９００をモジュール（例えば、モジュール２００、図２）へと組み込むように、底面９９４上の導体パッド９９７は、モジュール基板の表面上の１つまたは複数のグランドパッド（例えば、パッド３４８、図３）に対しはんだ付けされまたは取り付けられてよく、それらのパッドは、グランド層（例えば、層３０２および／または３０４、図３）に対し電気的に結合されてよい。望ましくは、シールド／グランドインターポーザ９００は、ある位置（例えば、図２のインターポーザ２４７と同一の位置）に配置される。図９Ｂに最もよく示されるように、トレンチビア９９５は、近くの電気コンポーネント（例えば、図２のドライバ段階ダイおよび／または最終段階ダイ２３３，２３４，２５３，２５４、および／またはそれらのダイに対し結合されたワイヤボンドまたは他の導体）によって生成された電磁エネルギーをグランドに捕捉し逸らすように機能し得る、導電「壁」を形成する。インターポーザ寸法は、インターポーザ５２０（図５Ｂ）とともに議論されたものとほぼ同一であってよい。
【0078】
前に示された通り、電力増幅器モジュール２００の実施形態をより大きい電気システム（例えば、セルラ基地局の第１段階増幅器）へと組み込むため、電力増幅器モジュール２００の１つの面は、システム基板に対し物理的および電気的に結合され、ヒートシンクが電力増幅器モジュール２００の反対の面に対し取り付けられる。電力増幅器モジュール２００のそうしたシステムへの統合を示すため、これより図１０を参照する。図１０は、例示的な実施形態に従って、システム基板１０１０およびヒートシンク１０１６に対し結合された、図２の電力増幅器モジュール２００を備える増幅器システム１０００の断面側面図である。
【0079】
ＲＦシステム１０００は、一般に、システム基板１０１０と、電力増幅器モジュール２００と、ヒートシンク１０１６とを備える。一実施形態によれば、システム基板１０１０は、多層プリント回路板（ＰＣＢ）または他の適切な基板を備える。システム基板１０１０は、頂面１００９（「搭載面」とも呼ばれる）、反対の底面１０１１を有する。システム基板１０１０はまた、複数の導体層１００１，１００２，１００３と交互の配置により、複数の誘電体層１００５，１００６，１００７（例えば、ＦＲ－４，セラミック、または他のＰＣＢ誘電体材料）を備え、システム基板１０１０の頂面１００９が、パターニングされた導体層１００１によって形成される。システム基板１０１０は３つの誘電体層１００５～１００７と３つの導体層１００１～１００３とを備えるように示されるが、システム基板の他の実施形態は、より多いまたは少ない誘電体層および／または導体層を備えてよいことに留意されたい。
【0080】
異なる導体層１００１～１００３の各々は、主要目的を有してよく、また信号および／または他の層同士の間の電圧／グランドルーティングを行う導体フィーチャを備えてもよい。以下の記載は導体層１００１～１００４の各々についての主要目的を示すが、層（またはそれらの機能）は、図１０に最もよく示され以下において議論される特定の配置とは異なって配置されてよいことが理解される。
【0081】
例えば、一実施形態では、システム基板１０１０の搭載面１００９におけるパターニングされた導体層１００１は、主として信号伝導層として機能してよい。より詳細には、層１００１は、複数の導体フィーチャ（例えば、導体パッドまたはトレース）を備え、複数の導体フィーチャは、モジュール２００、入力ＲＦコネクタ１０９１、および出力ＲＦコネクタ１０９２用の取付点として機能する。ＲＦコネクタ１０９１，１０９２の各々は、例えば、中心信号導体１０９３と外グランドシールド１０９４とを有する同軸コネクタであってよい。一実施形態によれば、ＲＦ入力コネクタ１０９１の信号導体１０９３は、層１００１の第１の導体トレースに対し電気的に結合され、以下により詳細に記載されるように、同様に、モジュール２００の入力端子２１２に対し結合される。これに加えて、ＲＦ出力コネクタ１０９２の信号導体１０９３は、層１００１の第２の導体トレース１０１４に対し電気的に結合され、同様に、モジュール２００の出力端子（例えば、端子２１４、図２）に対し結合される。コネクタ１０９１，１０９２のグランドシールド１０９４は、追加のトレース（番号が付されない）に対し電気的に結合され、同様に、層１００１と１００２との間に延びる導体ビア１０９５を通じて、システム基板１０１０のシステムグランド層１００２に対し電気的に結合される。
【0082】
ちょうど示されたように、導体層１００２は、システムグランド層として機能する。コネクタ１０９１，１０９２のグランドシールド１０９４に対し電気的に結合されていることに加えて、システムグランド層１００２も、搭載面１００９上の追加のグランドパッド１０４１に対し追加の導体ビア１０９６を通じて電気的に結合される。追加のグランドパッド１０４１は、モジュール２００の様々なグランド端子（例えば、端子２４８，２６１，２６２，２６５，２６６）に対し、いくつかの実施形態では任意の「ダミー」端子（例えば、端子２６９）に対し、物理的および電気的に結合される。
【0083】
モジュール２００は、図３に示される配向とは反転した（または「フリップされた」）配向において、システム基板１０１０の搭載面１００９に対し結合される。より詳細には、モジュール２００は、モジュール２００の接触面３８２とシステム基板１０１０の搭載面１００９とが互いに面するように、システム基板１０１０に対し結合される。モジュール２００をシステム基板１０１０に対し接続するように、モジュール２００の端子の各々（例えば、端子２１２，２１４，２４１，２４８，２６１，２６２，２６５，２６６、２６７－１，２６７－，２６７－３，２６８－１，２６８－２，２６８－３，２６９、図２）は、整列され、システム基板１０１０の搭載面１００９上の対応するパッド（例えば、パッド１０１４，１０４１）と接触することになる。導体取付材料３８３がモジュール端子の露出した端部に載置される実施形態では、導体取付材料３８３は、モジュール端子をモジュール基板１０１０の搭載面１００９におけるそのモジュール端子の対応するパッドに対し物理的に接続するようにリフローされるまたは硬化される。他の実施形態では、導体取付材料も、または代替で、システム基板１０１０の導体パッド（例えば、パッド１０１４，１０４１）上に載置されてよく、モジュール２００をシステム基板１０１０に対し接続するように適切なリフローまたは硬化処理が行われてよい。
【0084】
一実施形態では、ヒートシンク１０１６が、電力増幅器モジュール２００のヒートシンク取付面２１１に対し、より詳細には、モジュール２００の導体層３０４および／または埋め込まれた熱散逸構造３１６の表面３１８に対し、物理的および熱的に結合される。ヒートシンク１０１６は、導電性も有し得る熱伝導材料から形成される。例えば、ヒートシンク１０１６は、銅または別のバルク導体材料から形成されてよい。ヒートシンク１０１６を電力増幅器モジュール２００に対し結合するように、熱伝導材料１０９８（例えば、熱グリース）が、モジュール２００のヒートシンク取付面２１１上（および／または熱散逸構造３１６の表面３１８上）および／またはヒートシンク１０１６上にディスペンスされ、ヒートシンク１０１６は、ヒートシンク取付面２１１と接触することとなり得る。ヒートシンク１０１６は、次いで、定位置にクランピングされ、ねじ止めされ、または固定される。
【0085】
ＲＦシステム１０００の動作中、入力ＲＦ信号は、ＲＦ入力端子１０９１およびトレース／パッド１０１２を通じて、電力増幅器モジュール２００の接触面３８２におけるＲＦ入力端子２１２に対し提供される。入力ＲＦ信号は、端子２１２および追加のコンポーネント（例えば、パワースプリッタ２２０、図２）を通じて、前に議論した入力ＲＦ信号を増幅するパワートランジスタダイ２３３，２３４，２５３，２５４まで伝達される。増幅された出力ＲＦ信号は、トレース／パッド１０１４に対し、またＲＦ出力端子１０９２に対し電気的に結合された出力端子２１４（図２）にて生成される。
【0086】
一実施形態によれば、パワートランジスタダイ２３３，２３４，２５３，２５４（図２、図１０では隠れている）の各々とシステムグランド層１００２との間にグランド経路が提供される。例えば、各ダイ２３３，２３４，２５３，２５４用のグランド経路は、ダイ用のグランドコンタクト（例えば、底面ソースコンタクト）から熱散逸構造３１６の一部を通じて延びる、モジュール２００を通じる第１の導体グランド経路と、モジュール基板２１０のＲＦグランド層３０２と、任意の介在ビアと、搭載面２０９におけるグランド端子パッドと、１つまたは複数のグランド端子（例えば、インターポーザ２４７における端子２４８、図２）とを備える。グランド経路は、システム基板１０１０へと、より詳細には、システム基板１０１０の搭載面１００９上の１つまたは複数のグランドパッド１０４１と、１つまたは複数のグランドビア１０９６とを通じて、システムグランド層１００２まで続く。
【0087】
前に詳細に議論されたように、モジュール２００のグランド／シールドインターポーザ２４７におけるグランド端子２４８は、パワートランジスタダイ２３３，２３４，２５３，２５４のごく近く（例えば、キャリア経路のダイ２３３，２３４とピーク経路のダイ２５３，２５４との間）に置かれてよく、モジュール２００についての比較的短いグランド戻り経路を生じる。望ましくは、各ダイ２３３，２３４，２５３，２５４用のグランドコンタクトとシステムグランド層１００２との間のグランド経路の電気長全体は、いくつかの実施形態では約ラムダ／５（λ／５）未満であり、または他の実施形態では約ラムダ／１６（λ／１６）未満である。
【0088】
動作中、かなりの熱エネルギー（熱）が、パワートランジスタダイ２３３，２３４，２５３，２５４内のパワートランジスタによって生成され得る。矢印１０９９によって示されるように、パワートランジスタによって生成された熱エネルギーは、熱散逸構造３１６を通じて、熱を周囲環境に効果的に散逸させるヒートシンク１０１６まで伝達される。したがって、熱散逸構造３１６は、２つの機能を提供する。１）パワートランジスタダイ２３３，２３４，２５３，２５４によって生成された熱を伝える機能。２）ダイ２３３，２３４，２５３，２５４のグランドコンタクトをシステムグランドに対し電気的に結合する機能。
【0089】
図１１は、電力増幅器モジュール（例えば、電力増幅器モジュール２００、図２）を作製し、電力増幅器モジュールをＲＦシステム（例えば、ＲＦシステム１０００、図１０）へと組み立てる方法のフローチャートである。例示的な実施形態によれば、電力増幅器モジュールは、後の作製工程にてシンギュレーションされる（典型的には）同一のモジュールのストリップまたはパネルの場合に作製される。並行作製処理を示すため、図１２～図１９は、作製処理における様々な時点での４つのモジュール１２０１～１２０４のパネル１２００（破線により描かれている）を示すが、当業者は、本明細書の記載に基づいて、並行して作製されるモジュールのストリップまたはパネルが、典型的には実質的に５つ以上のモジュールを含むことを理解する。パネル１３００が、モジュール１２０１～１２０４を取り囲む追加のモジュール（図示せず）を備えることが想定される。これに加えて、図１３とともにより詳細に説明されるように、複数の異なる実施形態の詳細を簡潔に伝えるため、端子インターポーザ（例えば、インターポーザ１３４１，１３４２、図１３）の異なる実施形態は、並行して作製される４つのモジュールのうちの異なる１つに対し結合されているように示される。実際の作製処理では、同一のモジュールを高い費用対効果により生成するように、同一の端子インターポーザを利用することが所望され得る。
【0090】
工程１１０２によりまず開始し、図１２の頂面図を参照すると、方法は、複数の多層モジュール基板１２０１，１２０２，１２０３，１２０４（例えば、図２、図３のモジュール基板２１０の複数のインスタンス）を作製し、その複数の多層モジュール基板１２０１，１２０２，１２０３，１２０４に対し異なるダイを取り付けることによって開始してよい前に議論されたように、モジュール基板１２０１～１２０４の形成は、多層ＰＣＢを生成することを含んでよい。ここで、搭載面１２０９（例えば、表面２０９、図３）におけるパターニングされた導体層（例えば、層３０１、図３）は、モジュールによって収容されることになる回路に従って配置された複数の導体パッドおよびトレースを備える。前に議論されたように、パッドのうちのいくつかは、信号、グランド、ビア、またはインターポーザが接続されたダミーパッド（例えば、インターポーザパッド１２４１～１２４７）に対応する。これに加えて、各モジュール１２０１～１２０４は、複数の熱散逸構造（コインおよび／またはサーマルビアを備える、図２、図３の熱散逸構造３１６）を備えてよい。様々な回路コンポーネントおよびインターポーザの取付の用意をするため、様々な回路コンポーネントの対応するリード、パッド、または端子とインターポーザとが取り付けられるそれらの導体パッド上に、はんだ（またははんだペースト、導体接着剤または他の導体取付材料）が堆積される、はんだプリント処理が行われてよい。工程１１０２はまた、ディスクリートコンポーネントを、用意された導体パッドに対し取り付けることを含む。例えば、コンポーネント配置処理および機械（例えば、チップシュータまたはフレキシブルプレーサ（ｆｌｅｘｉｂｌｅ ｐｌａｃｅｒ）などのピックアンドプレース機械）は、様々なディスクリートコンポーネント（例えば、キャパシタ、抵抗器等）をモジュール１２０１～１２０４上のディスクリートコンポーネント自身の適切な位置に迅速に配置するように利用されてよい。
【0091】
工程１１０４では、ダイ取付／ボンディング処理は、パワートランジスタダイ２３３，２３４，２５３，２５４を自身のモジュール１２０１～１２０４上の適切な位置に配置および取り付けるように用いられてよい。例えば、パワートランジスタダイ２３３，２３４，２５３，２５４は、はんだ、焼結、導体接着剤、または他の取付手段を用いて、熱散逸構造（例えば、例えば、コインおよび／またはサーマルビアを備える、図２、図３の熱散逸構造３１６）の露出した頂面に対し取り付けられてよい。
【0092】
後続の作製工程におけるパネル１２００の頂面図を示す図１３をこれより参照すると、複数の端子およびシールド／グランドインターポーザ１３４１，１３４２，１３４７は、次いで、ダイ取付／ボンディング処理を用いて、パネル１２００の搭載面１２０９上のインターポーザパッド１２４１～１２４７（図１２）に対し取り付けられる。様々な実施形態によれば、また図５Ａ～図５Ｃとともに上に議論されたように、端子インターポーザ１３４１（例えば、インターポーザ５００、図５Ａ）は、端子（例えば、端子５０１～５０５、図５Ａ）の単一の列を備え、および／または端子インターポーザ１３４２（例えば、インターポーザ５２０、図５Ｂ）は、端子（端子５０１～５１０、図５Ｂ）の２つの列を備える。前述の通り、同一である端子インターポーザのすべてを有することが所望されてよい。しかしながら、複数の異なる実施形態の詳細を簡潔に伝えるため、単一の列と２つの列との両方の端子インターポーザ１３４１，１３４２が図１３に示される。単一の列の端子インターポーザ１３４１は、より詳細には、モジュール１２０２と、隣接するモジュール１２０１，１２０４の隣接するインターポーザパッドとに対し取り付けられ、２つの列の端子インターポーザ１３４２は、モジュール１２０１，１２０３および１２０４に対し取り付けられる。モジュール１２０１～１２０４の外縁部にて見られるように、端子インターポーザ１３４１，１３４２は、隣接するモジュール１２０１～１２０４（および、モジュール１２０１～１２０４を取り囲む図示されないモジュール）の境界にわたって架かる。したがって、２つの列の端子インターポーザ１３４１では、インターポーザ１３４１の１つの列が、１つのモジュール（例えば、モジュール１２０１）についてのインターポーザパッドの上に位置し、そのインターポーザパッドと接続され、同一のインターポーザ１３４１の他の列が、隣接するモジュール（例えば、モジュール１２０３）についてのインターポーザパッドの上に位置し、そのインターポーザパッドと接続される。対照的に、単一の列のインターポーザ１３４２では、インターポーザ端子は、隣接するモジュールの縁部（例えば、破線により描かれた）によって等分される。したがって、単一の列の端子インターポーザ１３４２では、各インターポーザ端子の半分が、１つのモジュール（例えば、モジュール１２０２）についてのインターポーザパッドの上に位置し、そのインターポーザパッドと接続され、各インターポーザ端子の他方の半分が、隣接するモジュール（例えば、モジュール１２０４）についてのインターポーザパッドの上に位置し、そのインターポーザパッドと接続される。
【0093】
シールド／グランドインターポーザ１３４７は、ダイ２３３／２３４と２５３／２５４の間（またはキャリア経路とピーク経路との間）において、インターポーザパッドに対し結合されている。様々な実施形態では、シールド／グランドインターポーザ１３４７は、図１３に示されるように、シールド／グランドインターポーザ７００（図７Ａ、図７Ｂ）と同様の構成を有してよく、または、シールド／グランドインターポーザ１３４７は、シールド／グランドインターポーザ８００，９００（図８、図９Ａ、図９Ｂ）と同様の構成を有してよい。
【0094】
工程１１０４は、コンポーネントとダイとをともに、頂部のパターニングされた導体層の導体パッドおよびトレースに対し電気的に取り付けることも含む。例えば、電気的取付は、ワイヤボンド（例えば、ワイヤボンド１３５０）を用いて行われてよい。最後に、様々なコンポーネント、ダイ、およびインターポーザは、基板パッド、ダイおよびコンポーネントパッドおよび端子、ならびにインターポーザパッドに対して以前に付与されたはんだまたははんだペーストをリフローし、したがって様々なダイ、コンポーネントおよびインターポーザをパネル１２００に対し固定するのに十分な期間リフローオーブンにおいてパネル１２００を加熱することによって、パネル１２００に対し固定される。パネル１２００は、次いで、次の作製場面のためにパネル１２００を用意するため、フラックス除去その他、洗浄されてよい。
【0095】
様々なダイ、コンポーネント、インターポーザ、および電気的接続の取付後、封入材料（例えば、封入材料３８０、図３）は、パネル１２００の搭載面１２０９上に付与され、パネル１２００の作製が完了する。いくつかの方法のうちのいずれか１つは、封入材料を付与しパネル１２００を完成させるように行われてよく、３つのそうした方法は、図１１において並行する工程１１０６，１１０６’および１１０６”により特定される。
【0096】
第１の実施形態により開始し、工程１１０６において示され図１４Ａおよび図１４Ｂに示されるように、フィルム補助成形（ＦＡＭ）処理が、封入材料を付与するように行われる。パネル１２００の線１４－１４（図１３）に沿った側面断面図である図１４Ａを参照すると、ＦＡＭ処理は、フィルム１４０２の接着面がインターポーザ端子（例えば、２１２，２１４，２４８，２６１，２６２，２６５，２６６，２６９）の先端に接触し、その先端を保護するように、フィルム１４０２（例えば、ＱＦＮフィルム）をパネル１２００の搭載面１２０９上に置くことを含む。ＦＡＭ処理中、インターポーザ１３４１，１３４２，１３４７は、フィルム１４０２をパネル１２００の搭載面１２０９の上方に支持するように機能する。粘性封入材料３８０は、次いで、フィルム１４０２の下の搭載面１２０９に対しフローされ、封入材料３８０を硬化しフィルム１４０２を取り除いた後、図１４Ｂに示されるように、封入されたモジュールのパネル１４１０を得る。随意では、導体取付材料３８３（例えば、はんだ、はんだペースト、または導体接着剤）は、次いで、システム基板（例えば、システム基板１０１０、図１０）に対する後続の取付用の各モジュールを用意するように、端子の露出した先端に堆積されてよい。これに代えて、導体取付材料３８３は、後の行程（例えば、工程１１１０、下記）中に付与されてよい。
【0097】
第２の実施形態では、工程１１０６’において示され図１５Ａ－図１５Ｃに示されるように、オーバーモールドおよび封入ドリリング処理が、封入材料を付与し端子を露出させるように行われる。パネル１２００の線１４－１４（図１３）に沿った別の側面断面図である図１５Ａを参照すると、オーバーモールド処理は、封入材料３８０が、搭載面１２０９、コンポーネントおよびダイ、ならびにインターポーザ１３４１，１３４２を全体的に覆うように、またインターポーザ１３４１，１３４２の頂面の上方にいくらかの距離延びるように、粘性封入材料３８０を搭載面１２０９に対し付与することを含む。これによって、封入されたモジュールのパネル１５１０を得る。封入材料３８０を硬化した後、また図１５Ｂを参照すると、複数の開口１５２０は、端子（例えば、端子２１２，２１４，２４８，２６１，２６２，２６５，２６６，２６９）の先端を露出させるように、封入材料３８２の頂面３８２を通じて形成される。例えば、開口は、レーザアブレーション処理（例えば、長パルスレーザを用いた）を用いて、機械的ドリリング処理を用いて、または別の適切な処理を用いて形成されてよい。これより図１５Ｃを参照すると、導体取付材料３８３（例えば、はんだ、はんだペースト、または導体接着剤）は、次いで、システム基板（例えば、システム基板１０１０、図１０）に対する後続の取付用の各モジュールを用意するように、開口１５２０へと、また端子の露出した先端へと堆積されてよい。これに代えて、導体取付材料３８３は、後の行程（例えば、工程１１１０、下記）中に付与されてよい。
【0098】
第３の実施形態では、工程１１０６”において示され図１６Ａおよび図１６Ｂに示されるように、オーバーモールドおよび封入ドリリング処理が後に続く、導体取付材料滴下処理が行われる。パネル１２００の線１４－１４（図１３）に沿った側面断面図である図１６Ａを参照すると、導体取付材料３８３（例えば、はんだ、はんだペーストまたは導体接着剤）は、インターポーザ端子（例えば、２１２，２１４，２４８，２６１，２６２，２６５，２６６，２６９）の露出した先端に対し付与され、オーバーモールド処理が後続して行われる。オーバーモールド処理は、封入材料３８０が、搭載面１２０９、コンポーネントおよびダイ、インターポーザ１３４１，１３４２、ならびに導体取付材料３８３を全体的に覆うように、またインターポーザ１３４１，１３４２および導体取付材料３８３の頂面の上方にいくらかの距離延びるように、粘性封入材料３８０を搭載面１２０９に対し付与することを含む。これによって、封入されたモジュールのパネル１６１０を得る。封入材料３８０を硬化した後、また図１６Ｂを参照すると、複数の開口１６２０は、導体取付材料３８３を露出させるように（例えば、はんだドームを露出させるように）、封入材料３８２の頂面３８２を通じて形成される。例えば、開口は、レーザアブレーション処理（例えば、長パルスレーザを用いた）を用いて、機械的ドリリング処理を用いて、または別の適切な処理を用いて形成されてよい。
【0099】
再び図１１を参照すると、工程１１０６，１１０６’または１１０６”のうちの１つにおいてオーバーモールド処理が行われた後、完成した回路モジュール１２０１～１２０４の各々をパネルから分離するように、シンギュレーション処理が工程１１０８において行われる。例えば、図１７を参照すると、パネルは、モジュール縁部と対応するソーイング路（例えば、図１２における破線）に沿って、機械的に、化学的に、またはレーザ切断されてよい。これによって、各々がシステム基板（例えば、システム基板１０１０、図１０）に対する取付の用意ができている、複数の分離したモジュール１７０１，１７０２，１７０３，１７０４を得る。これに加えて、シンギュレーション処理は、各モジュール基板の第１、第２、第３、および第４側面が、各モジュール基板の上に位置する封入材料３８０の第１、第２、第３、および第４側面と同一平面にあることを確実にする。
【0100】
前述の通り、単一の列および２つの列の端子インターポーザ１３４１，１３４２は両方とも、モジュール１２０１～１２０４に対し取り付けられている。単一の列のインターポーザ１３４１の各々を通じたソーイング後、またモジュール１７０２を注意深く見ることによって最もよく見られるように、インターポーザ１３４１は２つの半分のインターポーザ（例えば、１３４１－１，１３４１－２）へと分割されている。ここで、一方の半分１３４１－１は、１つのモジュール１７０２に対し結合されるとともにモジュール１７０２の側面にて露出しており、他方の半分１３４１－２は、隣接するモジュール１７０４に対し結合されるとともに隣接するモジュール１７０４の側面にて露出している。これに加えて、インターポーザ１３４１の端子も、２つの半分の端子（例えば、１７６９－１および１７６９－２）へと分割されており、その結果、各半分の端子がモジュール１７０２，１７０４のうちの一方の側面にて露出する。対照的に、２つの列のインターポーザ１３４２の各々を通じたソーイング後、またモジュール１７０３を注意深く見ることによって最もよく見られるように、インターポーザ１３４２は２つの半分のインターポーザ（例えば、１３４１－１，１３４１－２）へと分割されている。ここで、一方の半分１３４１－１は、１つのモジュール１７０１に対し結合されており、他方の半分１３４１－２は、隣接するモジュール１７０３に対し結合されている。これに加えて、インターポーザ１３４２－１，１３４２－２の各半分は、無傷の（例えば、ソーイングされていない）インターポーザ端子（例えば、１７６９－３および１７６９－４）の列を備える（すなわち、インターポーザ端子は、モジュール１７０１，１７０３の側面にて露出していない）。
【0101】
再び図１１を参照すると、工程１１１０において、モジュール２００（例えば、モジュール１７０１～１７０４のうちのいずれか１つ）は、システム基板（例えば、システム基板１０１０、図１０）に対する取付用に用意される。導体取付材料（例えば、はんだ、はんだペースト、または導体接着剤などの材料３８３）が予め（例えば、工程１１０６，１１０６’において）付与されていない場合、導体取付材料はこの行程中に付与される。例えば、導体取付材料は、モジュール端子および／またはシステム基板の搭載面上の対応するパッド（例えば、パッド１０１２，１０１４，１０４１、図１０）の一方または両方に対し付与される。モジュール２００は、次いで反転され、モジュール端子は、システム基板の搭載面上の対応するパッドに位置整合するとともに接触する。導体取付材料（例えば、材料３８３）は、モジュール端子とシステム基板パッドとの間の機械的および電気的接続（例えば、はんだ接合）を生成するように、リフローされ、硬化され、または処理される。これは、モジュール２００とシステム基板１０１０との間の信号、グランドおよびバイアス電圧経路を確立する。
【0102】
最後に、ブロック１１１２では、ヒートシンク（例えば、ヒートシンク１０１６、図１０）が、モジュール基板２１０のヒートシンク取付面（例えば、表面２１１、図３）に対し取り付けられる。例えば、ヒートシンクは、熱伝導材料（例えば、熱グリースなどの材料１０９８）、クランプ、ねじ、および／または他の取付手段を用いてモジュール基板に対し取り付けられてよい。次いで、方法は終了する。
【0103】
回路モジュールの一実施形態は、モジュール基板、第１熱散逸構造、第１半導体ダイ、封入材料、および第１インターポーザを備える。モジュール基板は、搭載面と、その搭載面における複数の導体パッドとを有する。第１熱散逸構造はモジュール基板を通じて延び、第１熱散逸構造は第１面および第２面を有し、第１熱散逸構造の第１面はモジュール基板の搭載面において露出している。第１半導体ダイは、第１熱散逸構造の第１面に対し結合されている。封入材料は、モジュール基板の搭載面と第１半導体ダイとを覆い、前記封入材料の第１面は回路モジュールの接触面を形成する。第１インターポーザは封入材料内に埋め込まれ、第１インターポーザは、複数の導体パッドのうちの第１導体パッドに対し結合された基端と、回路モジュールの接触面にて露出している先端と、を有する第１導体端子を備える。
【0104】
さらなる実施形態によれば、複数の導体パッドは、モジュール基板の第１側面に位置し、モジュール基板の第１、第２、第３、および第４側面は、封入材料の第１、第２、第３、および第４側面と同一平面にあり、第１インターポーザは封入材料の第１側面にて露出している。別のさらなる実施形態によれば、第１導体端子は、封入材料の第１側面に露出していない。別のさらなる実施形態によれば、第１導体端子は、封入材料の第１側面に露出している。
【0105】
さらに別の実施形態によれば、第１インターポーザは、第１半導体ダイと第２半導体ダイとの間に導体壁を形成するように配置された複数の追加の導体端子をさらに備える。さらに別の実施形態によれば、第１端子は、第１半導体ダイと第２半導体ダイとの間に導体壁を形成するようにトレンチビアを備える。さらに別の実施形態によれば、第１インターポーザは誘電体をさらに備え、第１導体端子は誘電体の表面に導体層を備える。
【0106】
電子システムの一実施形態は、システム基板と増幅器モジュールとを備える。システム基板は、第１搭載面と、その第１搭載面にて露出している導体パッドとを有する。回路モジュールは、接触面およびヒートシンク取付面を有する。回路モジュールは、システム基板に対し、システム基板の搭載面が回路モジュールの接触面に面するように結合されている。回路モジュールの一実施形態は、モジュール基板、熱散逸構造、半導体ダイ、封入材料、およびインターポーザを備える。モジュール基板は、第２搭載面と、その第２搭載面における複数の導体パッドとを有する。第１熱散逸構造は、モジュール基板を通じて延びる。第１熱散逸構造は第１面および第２面を有し、第１熱散逸構造の第１面はモジュール基板の第２搭載面において露出している。第１半導体ダイは、第１熱散逸構造の第１面に対し結合されている。封入材料は、第２搭載面と第１半導体ダイとを覆い、前記封入材料の第１面は回路モジュールの接触面を形成する。第１インターポーザは、封入材料内に埋め込まれている。第１インターポーザは、複数の導体パッドのうちの第１導体パッドに対し結合された基端と、回路モジュールの接触面にて露出しておりシステム基板の第１導体パッドに対し電気的に結合された先端と、を有する第１導体端子を備える。
【0107】
回路モジュールを作製する方法の一実施形態は、半導体ダイを、モジュール基板を通じて延びる熱散逸構造に対し結合させる工程を備える。モジュール基板は、第１搭載面と、その第１搭載面における複数の導体パッドとを有し、熱散逸構造の第１面は、モジュール基板の第１搭載面にて露出している。方法は、インターポーザをモジュール基板に対し結合する工程をさらに備える。インターポーザは、複数の導体パッドのうちの第１導体パッドに対し結合された基端を有する第１導体端子を備える。方法は、モジュール基板の搭載面、第１半導体ダイ、および第１インターポーザを封入材料により覆い、ここで封入材料の第１面は、回路モジュールの接触面を形成し、第１導体端子の先端は、接触面にて露出している。
【0108】
さらなる実施形態によれば、方法は、システム基板の第２搭載面が回路モジュールの接触面に面するように、回路モジュールをシステム基板に対し結合する、工程をさらに備える。さらなる実施形態によれば、回路モジュールは、接触面とは反対にあるヒートシンク取付面を有し、方法は、ヒートシンクを回路モジュールのヒートシンク取付面に対し結合する工程をさらに備える。
【0109】
前述の詳細な説明は、本質的には例示に過ぎず、本主題の実施形態またはそうした実施形態の応用および使用を限定する意図ではない。本明細書において用いられる際、語句「例示」は、「一例として、実例または例証として機能すること」を意味する。例示として本明細書に記載される任意の実装は、他の実装に対して必ずしも好ましいまたは有利であると解されない。さらに、前述の技術分野、背景、または詳細な説明に提示された任意の表現されたまたは与えられた理論によって束縛される意図はない。
【0110】
本明細書に含まれる様々な図面に示される接続線は、様々な要素間の例示的な機能的関係および／または物理的結合を表すことが意図される。多くの代替または追加の機能的関係または物理的接続が本主題の一実施形態に提示されてよいことに留意されたい。これに加えて、特定の専門用語が、参照の目的のためだけに本明細書において用いられてもよく、したがって、限定するように意図されず、構造を参照する用語「第１」、「第２」および他のそうした数の用語は、文脈によって明確に示されない限りシーケンスまたは順序を与えない。
【0111】
本明細書において用いられる際、「ノード」は、与えられた信号、論理レベル、電圧、データパターン、電流または量が提示される、任意の内部または外部参照点、接続点、連結、信号線、導体素子などを意味する。さらに、３つ以上のノードが、１つの物理的要素によって実現されてよい（また、３つ以上の信号が、共通のノードにて受信されるまたは出力されるとしても、多重化され、変調され、または区別されることが可能である）。
【0112】
前述の記載は、互いに「接続されている」または「結合されている」要素、ノードまたはフィーチャを参照する。本明細書において用いられる際、別段の明記がない限り、「接続されている」は、１つの要素が、必ずしも機械的にではなく、別の要素に対し直接的に連結されている（または別の要素と直接的に通信する）ことを意味する。同様に、別段の明記がない限り、「結合されている」は、１つの要素が、必ずしも機械的にではなく、別の要素に対し直接的または間接的に連結されている（または別の要素と直接的または間接的に通信する）ことを意味する。したがって、図面に示される概略は要素の１つの例示的な配置であるが、追加の介在素子、デバイス、フィーチャ、またはコンポーネントが、示される主題の一実施形態に存在してよい。
【0113】
１つ以上の例示的な実施形態が前述の詳細な説明に提示されているが、多くの変形形態が存在することが認識される。本明細書に記載された１つまたは複数の例示的な実施形態は、如何とも請求される主題の範囲、利用可能性、または構成を限定することを意図するものではないことも認識される。むしろ、前述の詳細な説明は、当業者に、記載された１つまたは複数の実施形態を実装するのに便利なロードマップを提供する。様々な変更が、本特許出願の出願時において既知の均等物および予見可能な均等物を含む特許請求の範囲によって定められる範囲から逸脱せずに、要素の機能および配置においてなされることが理解される。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図7A】
【図7B】
【図8】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図17】
【外国語明細書】