特開 2022-107282 配線基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022107282

(43)【公開日】2022-07-21

(54)【発明の名称】配線基板

(51)【国際特許分類】

   H05K 3/46 20060101AFI20220713BHJP

   H05K 1/02 20060101ALI20220713BHJP

【ＦＩ】

H05K3/46 Z

H05K3/46 Q

H05K3/46 N

H05K1/02 P

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2021002139

(22)【出願日】2021-01-08

(71)【出願人】

【識別番号】000000158

【氏名又は名称】イビデン株式会社

(74)【代理人】

【識別番号】110001896

【氏名又は名称】特許業務法人朝日奈特許事務所

(72)【発明者】

【氏名】池田 大介

(72)【発明者】

【氏名】竹中 芳紀

【テーマコード（参考）】

5E316

5E338

【Ｆターム（参考）】

5E316AA02

5E316AA15

5E316AA23

5E316AA35

5E316AA43

5E316BB02

5E316BB04

5E316BB06

5E316BB15

5E316CC09

5E316CC10

5E316CC13

5E316CC32

5E316CC37

5E316DD17

5E316DD25

5E316DD33

5E316EE31

5E316FF04

5E316FF07

5E316FF15

5E316FF45

5E316GG15

5E316GG17

5E316GG28

5E316HH03

5E316JJ02

5E338AA03

5E338AA16

5E338BB75

5E338CC01

5E338CD12

5E338EE11

(57)【要約】

【課題】信号の伝送品質が優れた配線基板の提供。
【解決手段】実施形態の配線基板は、コア基板１００と、コア基板１００上に形成され、交互に積層された絶縁層１１、１１１及び導体層１２、１１２を有するビルドアップ部と、を有し、第１面Ｆａ及び第１面Ｆａと反対側の第２面Ｆｂを備える。導体層１２、１１２の少なくとも１つは、同一の導体層１１２内に第１配線Ｔ１と第１配線Ｔ１が有する導体厚よりも小さい導体厚を有する第２配線Ｔ２とを有しており、第２配線Ｔ２が有する配線パターンのライン幅の最小値は、第１配線Ｔ２が有する配線パターンのライン幅の最小値よりも小さい。
【選択図】図１

【特許請求の範囲】

【請求項1】

コア基板と、前記コア基板上に形成され、交互に積層された絶縁層及び導体層を有するビルドアップ部と、を有し、第１面及び前記第１面と反対側の第２面を備える配線基板であって、
前記導体層の少なくとも１つは、同一の前記導体層内に第１配線と前記第１配線が有する導体厚よりも小さい導体厚を有する第２配線とを有しており、
前記第２配線が有する配線パターンのライン幅の最小値は、前記第１配線が有する配線パターンのライン幅の最小値よりも小さい。

【請求項2】

請求項１記載の配線基板であって、前記第１配線及び前記第２配線を有する前記導体層は、周波数１ＧＨｚにおいて誘電正接が０．００５以下且つ比誘電率が３．５以下である絶縁層上に形成されている。

【請求項3】

請求項２記載の配線基板であって、前記第１配線及び前記第２配線を有する前記導体層が接する絶縁層は全て、周波数１ＧＨｚにおいて誘電正接が０．００５以下且つ比誘電率が３．５以下である。

【請求項4】

請求項１記載の配線基板であって、前記第１配線及び前記第２配線を有する前記導体層上面の算術平均粗さＲａは０．３μｍより小さい。

【請求項5】

請求項１記載の配線基板であって、前記第２配線の有する前記ライン幅の最小値は６μｍ以下であり、且つ、ライン間スペースの最小値は６μｍ以下である。

【請求項6】

請求項１記載の配線基板であって、前記第１配線の導体厚は１０μｍ以上且つ３５μｍ以下であり、前記第２配線の導体厚は１０μｍ未満である。

【請求項7】

請求項１記載の配線基板であって、前記第１面は、それぞれ複数の部品実装パッドを含む複数の部品搭載領域を有し、
前記第１配線及び／又は前記第２配線は、前記複数の部品搭載領域の内、異なる部品搭載領域内に含まれる部品実装パッドを接続している。

【請求項8】

請求項７記載の配線基板であって、前記第１配線及び前記第２配線が、前記部品実装パッドを有する導体層から１層前記コア基板側の導体層に形成されている。

【請求項9】

請求項１記載の配線基板であって、前記第１配線及び前記第２配線は、前記第１配線及び前記第２配線を有する導体層に対して前記コア基板側の絶縁層に埋め込まれている。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は配線基板に関する。

【背景技術】

【0002】

特許文献１には、コア基板の上下両面に複数の配線層（導体層）及び絶縁層がビルドアップ法により積層された配線基板が開示されている。配線基板におけるコア基板近傍の配線層はライン／スペース（Ｌ／Ｓ）＝２０μｍ／２０μｍ程度に形成され、１５～２０μｍ程度の厚さを有している。配線基板の表層部の一方には、ライン／スペース（Ｌ／Ｓ）＝１０μｍ／１０μｍ以下に形成され、１～５μｍ程度の厚さを有する微細配線層が形成されている。配線基板における単一の配線層内では配線層の厚さ（導体厚）は等しい。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１５－４１６３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に開示されている配線基板では、同一（単一）の配線層内において導体厚が均一であることから、単一の配線層内に複数の配線パターンが形成される場合に、複数の配線パターンのそれぞれにおける特性インピーダンスは主に配線幅に依存すると考えられる。特性インピーダンスがそれぞれ異なる複数の配線パターンを同一の配線層内に形成し難いと考えられる。

【課題を解決するための手段】

【0005】

本発明の配線基板は、コア基板と、前記コア基板上に形成され、交互に積層された絶縁層及び導体層を有するビルドアップ部と、を有し、第１面及び前記第１面と反対側の第２面を備えている。前記導体層の少なくとも１つは、同一の前記導体層内に第１配線と前記第１配線が有する導体厚よりも小さい導体厚を有する第２配線とを有しており、前記第２配線が有する配線パターンのライン幅の最小値は、前記第１配線が有する配線パターンのライン幅の最小値よりも小さい。

【0006】

本発明の実施形態によれば、導体厚及び配線幅の異なる配線パターンが同一の導体層内に形成されていることで、伝送される信号に対してより適切な特性インピーダンスを有する複数の配線パターンが設けられ、信号の伝送品質が優れた配線基板が提供され得る。

【図面の簡単な説明】

【0007】

【図1】本発明の一実施形態の配線基板の一例を示す断面図。

【図2】本発明の一実施形態の配線基板の一例である図１における面Ｇの平面図。

【図3】本発明の一実施形態の配線基板の一例である図１におけるIII部の拡大図。

【図4】本発明の一実施形態の配線基板の他の例を示す断面図。

【図5A】一実施形態の配線基板の製造方法を示す断面図。

【図5B】一実施形態の配線基板の製造方法を示す断面図。

【図5C】一実施形態の配線基板の製造方法を示す断面図。

【図5D】一実施形態の配線基板の製造方法を示す断面図。

【図5E】一実施形態の配線基板の製造方法を示す断面図。

【図5F】一実施形態の配線基板の製造方法を示す断面図。

【図5G】一実施形態の配線基板の製造方法を示す断面図。

【図5H】一実施形態の配線基板の製造方法を示す断面図。

【図5I】一実施形態の配線基板の製造方法を示す断面図。

【発明を実施するための形態】

【0008】

本発明の一実施形態の配線基板が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。図１には、一実施形態の配線基板が有し得る構造の一例として、配線基板１の断面図が示されている。

【0009】

図１に示されるように、配線基板１は、絶縁層（コア絶縁層）１０１と、コア絶縁層１０１の両面に形成された導体層（コア導体層）１０２を含むコア基板１００を有している。コア基板１００の両面上には、それぞれ、絶縁層及び導体層が交互に積層されている。図示の例では、コア基板１００の一方の面Ｆ１上には、絶縁層１１、１１１及び導体層１２、１１２が積層された第１ビルドアップ部１０が形成されている。また、コア基板１００の他方の面Ｆ２上には、絶縁層２１及び導体層２２が積層された第２ビルドアップ部２０が形成されている。

【0010】

なお、本実施形態の配線基板の説明においては、コア絶縁層１０１から遠い側を、「上」、「上側」、「外側」、又は「外」と称し、コア絶縁層１０１に近い側を、「下」、「下側」、「内側」、又は「内」と称する。また、各絶縁層及び導体層において、コア基板１００と反対側を向く表面は「上面」とも称され、コア基板１００側を向く表面は「下面」とも称される。従って、例えば第１ビルドアップ部１０及び第２ビルドアップ部２０の説明では、コア基板１００から遠い側が「上側」、「上方」、「上層側」、「外側」、又は単に「上」もしくは「外」とも称され、コア基板１００に近い側が「下側」、「下方」、「下層側」、「内側」、又は単に「下」もしくは「内」とも称される。

【0011】

第１ビルドアップ部１０上には、ソルダーレジスト層１１０が形成されている。第２ビルドアップ部２０上には、ソルダーレジスト層２１０が形成されている。ソルダーレジスト層１１０には開口１１０ａが形成され、開口１１０ａからは第１ビルドアップ部１０における最も外側の導体層１２が有する導体パッド１２ｐが露出している。ソルダーレジスト層２１０には開口２１０ａが形成され、開口２１０ａからは第２ビルドアップ部２０における最も外側の導体層２２が有する導体パッド２２ｐが露出している。

【0012】

導体層１２（導体パッド１２ｐ）及びソルダーレジスト層１１０それぞれの露出面によって構成される、第１ビルドアップ部１０の最も外側の表面は、第１面Ｆａと称される。ソルダーレジスト層２１０及び導体層２２（導体パッド２２ｐ）それぞれの露出面によって構成される、第２ビルドアップ部２０の最も外側の表面は、第２面Ｆｂと称される。すなわち、配線基板１は、配線基板１の厚さ方向と直交する方向に広がる２つの表面として第１面Ｆａ、及び第１面Ｆａの反対面である第２面Ｆｂを有している。

【0013】

コア基板１００の絶縁層１０１には、コア基板１００における一方の面Ｆ１を構成する導体層１０２と他方の面Ｆ２を構成する導体層１０２とを接続するスルーホール導体１０３が形成されている。絶縁層１１、１１１、２１のそれぞれには、絶縁層１１、１１１、２１それぞれを挟む導体層同士を接続するビア導体１３、２３が形成されている。

【0014】

導体層１０２、１２、１１２、２２、ビア導体１３、２３、スルーホール導体１０３は、銅又はニッケルなどの任意の金属を用いて形成され、例えば、銅箔などの金属箔、及び／又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成される。導体層１０２、１２、１１２、２２、ビア導体１３、２３、スルーホール導体１０３は、図１では単層構造で示されているが、２つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層１０１の表面上に形成されている導体層１０２は、金属箔、無電解めっき膜、及び電解めっき膜を含む３層構造を有し得る。また、導体層１２、１１２、２２、ビア導体１３、２３、並びにスルーホール導体１０３は、例えば、無電解めっき膜及び電解めっき膜を含む２層構造を有し得る。

【0015】

絶縁層１０１、１１、１１１、２１は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）又はフェノール樹脂などの絶縁性樹脂を用いて形成される。各絶縁層は、ガラス繊維などの補強材（芯材）及び／又はシリカ、アルミナなどの無機フィラーを含んでいてもよい。ソルダーレジスト層１１０、２１０は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成されている。

【0016】

配線基板１が有する各導体層は、所定の導体パターンを有するようにパターニングされている。図示の例では、第１面Ｆａに露出する導体パッド１２ｐは、配線基板１の使用時において配線基板１に実装される複数の部品Ｅ１、Ｅ２、Ｅ３を載置し得るように、複数形成されている。すなわち、導体パッド１２ｐは外部の部品が配線基板１に搭載される際の接続部として使用される部品実装パッドであり、配線基板１の第１面Ｆａは複数の部品が搭載され得る複数の部品搭載領域Ｅ１ａ、Ｅ２ａ、Ｅ３ａを含む部品実装面であり得る。部品実装パッド（導体パッド）１２ｐには、例えば、はんだなどの接合材（図示せず）を介して部品Ｅ１、Ｅ２、Ｅ３の電極Ｅ１１、Ｅ２１、Ｅ３１が電気的及び機械的に接続され得る。

【0017】

配線基板１に搭載され得る部品Ｅ１、Ｅ２、Ｅ３としては、例えば、半導体集積回路装置やトランジスタなどの能動部品のような電子部品が例示される。図示される例において、部品Ｅ１、Ｅ２は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの集積回路、又は、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）などの処理装置であり、部品Ｅ３はＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリ素子であり得る。すなわち、配線基板１は、その使用においてＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の形態を有し得る。

【0018】

これら複数の部品Ｅ１、Ｅ２、Ｅ３同士は、導体パッド１２ｐ、及び、配線基板１を構成する導体層１２、１１２、１０２、２２の一部を介して互いに接続され得る。詳しくは図２をも参照して後述するように、本実施形態では、部品Ｅ１及び部品Ｅ２、並びに、部品Ｅ２及び部品Ｅ３は、導体パッド１２ｐ、ビア導体１３、及び導体層１１２を構成する配線の一部を介して互いに電気的に接続され得る。

【0019】

図１の例の配線基板１における第１面Ｆａに対して反対側の面である第２面Ｆｂは、外部の配線基板、例えば任意の電気機器のマザーボードなどの外部要素に配線基板１自体が実装される場合に、外部要素に接続される接続面であり得る。また、第２面Ｆｂは、第１面Ｆａと同様に、半導体集積回路装置のような電子部品が実装される部品実装面であってもよい。第２面Ｆｂを構成する導体パッド２２ｐは、これらに限定されない任意の基板、電気部品、又は機構部品などと接続され得る。

【0020】

実施形態の配線基板を構成する複数の導体層のうちの任意の導体層は、同一の導体層内に導体厚の異なる配線パターンを有し得る。図示される例の配線基板１においては、第１ビルドアップ部１０を構成する導体層１２、１１２のうち、第１面Ｆａを構成する導体層１２の直下の（１層内側の、すなわち１層コア基板１００側の）導体層１１２は、導体厚のそれぞれ異なる複数の配線パターンを含んでいる。

【0021】

導体層１１２には、比較的導体厚の大きい第１配線Ｔ１と、第１配線Ｔ１が有する導体厚と比較して小さい導体厚を有する第２配線Ｔ２と、が形成されている。これらの導体厚の異なる複数の配線パターンによって、それぞれ異なる電気信号が伝送され得る。具体的には、続く図２をも参照した説明において明らかになるように、本実施例では、第１配線Ｔ１は部品Ｅ１と部品Ｅ２との間の信号を伝送し得る配線であり、第２配線Ｔ２は部品Ｅ２と部品Ｅ３との間の信号を伝送し得る配線である。単一の配線層１１２内において、導体厚の異なる複数の配線が形成されていることで、導体層１１２によって伝送される複数の信号のそれぞれは、より適切な特性インピーダンスを有する配線によって伝送され得る。

【0022】

図２は、第１配線Ｔ１、及び、第２配線Ｔ２を有する導体層１１２が露出した状態における配線基板１の上面図であり、図１において示される面Ｇの平面図である。すなわち、図２は、第１ビルドアップ部１０における最も外側の絶縁層１１から上側の構成要素（絶縁層１１、導体層１２、及びソルダーレジスト層１１０）を取り除いた状態で、配線基板１を平面視した平面図である。なお、「平面視」は、対象物を配線基板１の厚さ方向と平行な視線で見ることを意味している。図１は、図２に示されるＩ－Ｉ線に沿った断面を示している。

【0023】

第１配線Ｔ１は、図２に示されるように、比較的ライン幅及びライン間距離が大きい配線パターンとして形成されている。第２配線Ｔ２は、そのライン幅及びライン間距離が、第１配線Ｔ１が有するライン幅及びライン間距離より小さい配線パターンとして形成されている。図示の例では、第１配線Ｔ１は、その両端にランド部Ｌａ、Ｌｂを有しており、第２配線Ｔ２は、その両端にランド部ｌａ、ｌｂを有している。

【0024】

例えば、第１配線Ｔ１のライン幅Ｔ１Ｌは、その最小値として１０μｍ以上の値を有し、ライン間距離Ｔ１Ｓの最小値は１０μｍ以上である。例えば、第２配線Ｔ２のライン幅Ｔ２Ｌの最小値が６μｍ以下であり、ライン間距離Ｔ２Ｓの最小値は６μｍ以下である。すなわち、第１配線Ｔ１は、導体厚が比較的大きく、且つ、ライン／スペースが比較的大きい配線層として構成され、第２配線Ｔ２は、導体厚が比較的小さく、且つ、ライン／スペースが比較的小さい微細な配線層として構成されている。

【0025】

上述のように、同一の導体層内で導体厚及びＬ／Ｓ（ライン／スペース）の異なるパターンが形成されていることで、配線基板内で伝送される信号の伝送品質が向上することがある。具体的には、導体厚、及び、Ｌ／Ｓの調整により、第１配線Ｔ１及び第２配線Ｔ２それぞれが有する特性インピーダンスがより望ましい値に調整され得る。単一の導体層において伝送される複数の電気信号に対して、それぞれ適切な特性インピーダンスを有する配線が提供され得る。換言すれば、同一の導体層内で配線の厚さ（導体厚）が均一である場合と比較して、配線設計の自由度が向上し得る。

【0026】

再び図１が参照される。第１及び第２配線Ｔ１、Ｔ２がそれぞれ両端に備えているランド部Ｌａ、Ｌｂ、ｌａ、ｌｂは、直上の絶縁層１１を貫通するビア導体１３を介して、部品実装パッド１２ｐに接続されている。図示される例において、ランド部Ｌａ、Ｌｂは第１配線Ｔ１の導体厚と等しい導体厚を有し、ランド部ｌａ、ｌｂは第２配線Ｔ２の導体厚と等しい導体厚を有している。ランド部Ｌａは部品Ｅ１が載置され得る部品実装パッド１２ｐに接続され、ランド部Ｌｂは部品Ｅ２が載置され得る部品実装パッド１２ｐに接続されている。ランド部ｌａは部品Ｅ２が載置され得る部品実装パッド１２ｐに接続され、ランド部ｌｂは部品Ｅ３が載置され得る部品実装パッド１２ｐに接続されている。すなわち、第１配線Ｔ１及び第２配線Ｔ２は、複数の部品搭載領域Ｅ１ａ、Ｅ２ａ、Ｅ３ａの内、異なる部品搭載領域内に含まれる部品実装パッド１２ｐを接続している。

【0027】

上記の接続構造を有する第１配線Ｔ１は部品Ｅ１と部品Ｅ２とを接続するブリッジ配線の一部を構成し、第２配線Ｔ２は部品Ｅ２と部品Ｅ３とを接続するブリッジ配線の一部を構成する。比較的大きい導体厚及びＬ／Ｓを有する第１配線Ｔ１は、例えばマイクロプロセッサである部品Ｅ１と部品Ｅ２との間での信号を伝送する配線を構成する。比較的小さい導体厚及びＬ／Ｓを有する第２配線Ｔ２は、例えばメモリ素子である部品Ｅ３とマイクロプロセッサである部品Ｅ２との間での信号を伝送するバスラインであり得る。

【0028】

図３には、図１において一点鎖線で囲まれる領域IIIの拡大図が示されている。図示されるように、第１配線Ｔ１及び第２配線Ｔ２を有する導体層１１２は下側の絶縁層１１１内に埋没する埋め込み配線の形態を有している。第１配線Ｔ１の導体厚Ｔ１ｔは、例えば１０μｍ以上、且つ、３５μｍ以下であり、第２配線Ｔ２の導体厚Ｔ２ｔは、例えば１０μｍ未満である。なお、図示される拡大図においては、導体層１２、１１２が、無電解めっき膜層１２ａ、１１２ａ及び電解めっき膜層１２ｂ、１１２ｂの２層構造で構成される例が示されている。

【0029】

前述したように、第１及び第２配線Ｔ１、Ｔ２は、異なる電子部品間で伝送される信号用の配線であり、その信号は高周波信号であり得る。従って、第１及び第２配線Ｔ１、Ｔ２を有する導体層１１２が埋め込まれている絶縁層１１１は高周波特性に優れていることが好ましい。

【0030】

配線に接する絶縁層が、比較的高い値の誘電率、誘電正接を有する場合、配線で伝送される高周波信号の誘電損失（伝送損失）が比較的大きい。誘電損失は、信号の周波数が高ければ大きくなる傾向にあり、特に、マイクロ波、ミリ波領域の高周波信号が伝送される場合には、誘電損失が顕著になり得る。従って、導体層１１２が埋め込まれている絶縁層１１１は、比較的、誘電率及び誘電正接の小さい材料が使用されることが好ましく、周波数１ＧＨｚにおける比誘電率が３．５以下、且つ、誘電正接が０．００５以下であることが好ましい。

【0031】

上述の、絶縁層の比誘電率及び誘電正接について、導体層１１２直上の絶縁層１１も同様に周波数１ＧＨｚにおける比誘電率が３．５以下、且つ、誘電正接が０．００５以下であることがさらに好ましい。導体層１１２が接する絶縁層が全て高周波特性に優れたものであることで、導体層１１２はさらに優れた信号伝送品質を有し得る。

【0032】

電気信号の伝送においては、配線表面の表面粗度が高い場合、伝送信号の表皮効果に起因する損失が大きくなることで、信号の伝送品質が損なわれる。従って、導体層１１２の上面が比較的低い値の表面粗度を有することで、導体層１１２で伝送される信号の散乱損失が低減される場合がある。この観点から、導体層１１２の上面は、比較的低い表面粗度を有するように形成されている。具体的には、導体層１１２上面の算術平均粗さ（基準線から変化する高さの絶対値の算術平均）Ｒａが０．３μｍ未満とされている。導体層１１２上面の算術平均粗さＲａは０．１５μｍ以下であることがより好ましい。

【0033】

配線基板１では、第１ビルドアップ部１０を構成する導体層の内、最も外側の導体層１２から１層内側の導体層１１２が埋め込み配線とされ、導体厚の異なる第１配線Ｔ１及び第２配線Ｔ２を有している。しかしながら、このような形態の導体層は配線基板内に複数層形成されてもよい。図４には、第２ビルドアップ部２０における、第１ビルドアップ部１０における導体層１１２の階数と同じ階数の導体層２２が埋め込み配線とされている例の、配線基板１ａが示されている。なお「階数」は、第１ビルドアップ部１０及び第２ビルドアップ部２０それぞれにおいて積層されている複数の導体層１２、１１２、２２にコア基板１００側から１ずつ増加する数を１から順に付与したときに各導体層１２、１１２、２２に付与される数である。第２ビルドアップ部２０の、第１ビルドアップ部１０と同じ階数に埋め込み配線が形成されることに因って、配線基板の厚さ方向における対称性が向上し、配線基板の反りが抑制されることがある。

【0034】

図５Ａ～図５Ｉを参照して、図１に示される配線基板１が製造される場合を例に、製造方法が説明される。先ず、図５Ａに示されるように、コア基板１００が用意される。コア基板１００の用意では、例えば、コア絶縁層１０１を含む両面銅張積層板が用意される。そしてサブトラクティブ法などによって所定の導体パターンを含む導体層１０２を絶縁層１０１の両面に形成すると共に、スルーホール導体１０３を絶縁層１０１内に形成することによってコア基板１００が用意される。

【0035】

次いで、図５Ｂに示されるように、コア基板１００の一方の面Ｆ１上に絶縁層１１が形成され、その絶縁層１１上に導体層１２が積層される。コア基板１００の他方の面Ｆ２上には絶縁層２１が形成され、その絶縁層２１上に導体層２２が積層される。例えば各絶縁層１１、２１は、フィルム状の絶縁性樹脂を、コア基板１００上に熱圧着することによって形成される。導体層１２、２２は、絶縁層１１、２１に例えばレーザー光によって形成され得る開口１３ａ、２３ａを充填するビア導体１３、２３と同時に、セミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。

【0036】

続いて、５Ｃに示されるように、コア基板１００の一方の面Ｆ１側において絶縁層１１１が積層され、他方の面Ｆ２側では絶縁層２１が導体層２２上に積層される。絶縁層１１１には、レーザー加工により貫通孔１３ｇが形成される。貫通孔１３ｇは絶縁層１１１を貫通するビア導体１３（図１参照）が形成されるべき位置に形成される。貫通孔１３ｇの形成には、１０μｍ程度の比較的長い波長の炭酸ガスレーザーが用いられ得る。なお、絶縁層１１１及び絶縁層２１の積層後、貫通孔１３ｇの形成前に、コア基板１００の他方の面Ｆ２側では、露出する絶縁層２１の表面が、例えばＰＥＴフィルムなどのマスクを用いて適宜保護され得る。

【0037】

次いで、図５Ｄに示されるように、例えば、比較的波長が短く、絶縁層の加工において比較的優れた直進性を有するエキシマレーザーなどを利用した加工によって、溝Ｔ１ｇ、Ｌａｇ、Ｌｂｇが形成される。溝Ｔ１ｇは、上述した第１配線Ｔ１が有するべき配線パターンに従って形成され、溝Ｌａｇ、Ｌｂｇは第１配線Ｔ１のランド部Ｌａ、Ｌｂが形成されるべき位置に従って形成される。溝Ｔ１ｇ、Ｌａｇ、Ｌｂｇは、第１配線Ｔ１が有するべき厚さ（例えば１０．０μｍ以上の深さ）を有するように形成される。

【0038】

次いで、図５Ｅに示されるように、溝Ｔ２ｇ、ｌａｇ、ｌｂｇが形成される。これらの溝Ｔ２ｇ、ｌａｇ、ｌｂｇは、上述の第２配線Ｔ２が有する厚さ（例えば１０．０μｍ以下の深さ）を有するように形成される。溝Ｔ２ｇは上述した第２配線Ｔ２が有するべきパターンに従って、例えば、上述の溝Ｔ１ｇ、Ｌａｇ、Ｌｂｇの形成と同様に、エキシマレーザーを用いる加工によって形成され得る。溝ｌａｇ、ｌｂｇは第２配線Ｔ２のランド部ｌａ、ｌｂが形成されるべき位置に従って形成される。

【0039】

なお、図５Ｃ～図５Ｅを参照して説明された、貫通孔１３ｇの形成、溝Ｔ１ｇ、Ｌａｇ、Ｌｂｇの形成、及び溝Ｔ２ｇ、ｌａｇ、ｌｂｇの形成の順序は、任意に変更され得る。例えば、貫通孔１３ｇ、溝Ｔ１ｇ、Ｌａｇ、Ｌｂｇの形成に先行して、溝Ｔ２ｇ、ｌａｇ、ｌｂｇが形成されてもよい。

【0040】

次いで、図５Ｆに示されるように、絶縁層１１１の上側の面全体（貫通孔１３ｇの内部、溝Ｔ１ｇ、Ｔ２ｇ、Ｌａｇ、Ｌｂｇ、ｌａｇ、ｌｂｇの内部、及び、絶縁層１１１の最も外側の面）を被覆するように導体層１１２ｐが形成される。例えば、絶縁層１１１の上側の面全体に、無電解めっき又はスパッタリングなどによって金属膜が形成され、次いで、この金属膜をシード層として電解めっきを施すことより、導体層１１２ｐが形成される。

【0041】

次いで、図５Ｇに示されるように、導体層１１２ｐの厚さ方向における一部が研磨により除去される。絶縁層１１１が露出した状態となり、第１配線Ｔ１及び第２配線Ｔ２を有する導体層１１２の形成が完了する。導体層１１２ｐの研磨は、例えば化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により実施され、導体層１１２の上面は、例えば算術平均粗さＲａが０．３μｍ未満とされ得る。

【0042】

次いで、図５Ｈに示されるように、コア基板１００の他方の面Ｆ２側で導体層２２が形成される。続いて、コア基板１００の一方の面Ｆ１側において、上述した、コア基板１００上への絶縁層１１及び導体層１２の形成と同様の方法によって、導体層１１２の上側に、絶縁層１１及び導体層１２が形成される。コア基板１００の一方の面Ｆ１側のビルドアップ層１０の形成が完了する。コア基板１００の他方の面Ｆ２側では、１層の絶縁層２１と導体層２２が交互に積層される。他方の面Ｆ２側での第２ビルドアップ部２０の形成が完了する。第１ビルドアップ部１０の最外の導体層１２は、導体パッド１２ｐを含むパターンに、形成され、第２ビルドアップ部２０の最外の導体層２２は、導体パッド２２ｐを含むパターンに形成される。

【0043】

次いで、図５Ｉに示されるように、第１ビルドアップ部１０上にソルダーレジスト層１１０が形成され、第２ビルドアップ部２０上にソルダーレジスト層２１０が形成される。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が形成され、露光及び現像により開口１１０ａ、２１０ａが形成される。ソルダーレジスト層１１０、２１０の開口１１０ａ、２１０ａからは導体パッド１２ｐ、２２ｐが露出する。

【0044】

以上の工程により、配線基板１の形成が完了する。開口１１０ａ、２１０ａの形成後、露出する導体パッド１２ｐ、２２ｐの表面には、保護膜（図示せず）が形成されてもよい。例えば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、又はＳｎなどからなる保護膜がめっき法により形成され得る。有機材の吹き付けによりＯＳＰ膜が形成されてもよい。

【0045】

実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。例えば、異なる導体厚の配線を有する導体層は、配線基板を構成する導体層の内の任意の単数又は複数の導体層であり得る。実施形態の説明では、２つの厚さの異なる配線（第１配線、第２配線）が例示されたが、第１配線及び第２配線と導体厚及びＬ／Ｓの異なる第３配線が同一の導体層内に形成されてもよい。第１ビルドアップ部及び第２ビルドアップ部は任意の層数の絶縁層及び導体層を有し得る。コア基板の両面に形成される第１ビルドアップ部が有する絶縁層及び導体層の層数は、第２ビルドアップ部が有する絶縁層及び導体層の層数と異なっていてよい。

【符号の説明】

【0046】

１、１ａ 配線基板
１０ 第１ビルドアップ部
２０ 第２ビルドアップ部
１０１、１１、１１１、２１ 絶縁層
１０２、１２、１１２、２２ 導体層
１００ コア基板
１０３ スルーホール導体
１３、２３ ビア導体
１１０、２１０ ソルダーレジスト層
１２ｐ 導体パッド（部品実装パッド）
２２ｐ 導体パッド
Ｅ１、Ｅ２、Ｅ３ 部品
Ｅ１ａ、Ｅ２ａ、Ｅ３ａ 部品搭載領域
Ｅ１１、Ｅ２１、Ｅ３１ 電極
Ｔ１ 第１配線
Ｔ２ 第２配線
Ｌａ、Ｌｂ、ｌａ、ｌｂ ランド部

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図5F】

【図5G】

【図5H】

【図5I】