特開 2022-107528 イコライザ回路および関連する電力管理回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022107528

(43)【公開日】2022-07-21

(54)【発明の名称】イコライザ回路および関連する電力管理回路

(51)【国際特許分類】

   H03F 1/32 20060101AFI20220713BHJP

   H03F 1/02 20060101ALI20220713BHJP

【ＦＩ】

H03F1/32

H03F1/02 111

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2022001373

(22)【出願日】2022-01-07

(31)【優先権主張番号】63/135,134

(32)【優先日】2021-01-08

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/412,823

(32)【優先日】2021-08-26

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】517216431

【氏名又は名称】コルボ ユーエス インコーポレイテッド

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100135703

【弁理士】

【氏名又は名称】岡部 英隆

(72)【発明者】

【氏名】クラ，ナディム

(72)【発明者】

【氏名】ケイ，マイケル アール

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA41

5J500AC22

5J500AC36

5J500AF08

5J500AF12

5J500AF15

5J500AH25

5J500AH29

5J500AH30

5J500AH32

5J500AH33

5J500AK01

5J500AK41

5J500AK49

5J500AM08

5J500AM22

5J500AS14

5J500AT01

5J500AT03

5J500AT06

5J500NG02

5J500NH13

5J500NH16

5J500RG03

(57)【要約】      （修正有）

【課題】ＲＦ信号が広い変調帯域幅で変調される場合に、エンベロープトラッキング（ＥＴ）電圧の歪みを低減するイコライザ回路及び関連する電力管理回路を提供する。
【解決手段】電力管理装置３０において、電力管理回路２８は、差動目標電圧に基づいてＥＴ電圧Ｖ_ＣＣを生成し、高周波（ＲＦ）信号３８を増幅するための信号経路３６を介して電力増幅器回路３２にＥＴ電圧Ｖ_ＣＣを提供する電力増幅器回路３４と、ＥＴ電圧Ｖ_ＣＣを生成する前に、差動目標電圧を均等化するためのイコライザ回路４０と、を有する。具体的には、イコライザ回路４０は、信号経路の固有のトレースインダクタンス及び電圧増幅器回路の固有のインピーダンスの伝達関数をオフセットするための、二次複素ゼロ項及び実ゼロ項を含む伝達関数を提供する。
【選択図】図４

【特許請求の範囲】

【請求項1】

イコライザ回路であって、
負の目標電圧と正の目標電圧とを含む差動目標電圧を受け取る電圧入力と、
前記差動目標電圧に対応する等化目標電圧を出力する電圧出力と、
前記電圧入力と前記電圧出力との間に結合され、二次複素ゼロ項および実ゼロ項を含む伝達関数に基づいて、前記等化目標電圧を前記差動目標電圧から生成させるように構成されたイコライザチューニング回路と、を備える、イコライザ回路。

【請求項2】

前記イコライザチューニング回路が、
前記電圧入力と前記電圧出力との間に直列に結合された左抵抗器および右抵抗器と、
接地と、前記左抵抗器と前記右抵抗器との間の連結ノードとの間に設けられたチューナブルキャパシタと、を備える、請求項１に記載のイコライザ回路。

【請求項3】

前記イコライザチューニング回路が、前記チューナブルキャパシタと前記接地との間に結合されたシャント抵抗器をさらに備える、請求項２に記載のイコライザ回路。

【請求項4】

前記差動目標電圧に基づいて前記チューナブルキャパシタを調整し、それによって前記伝達関数内の前記実ゼロ項を調整するように構成された制御回路をさらに備える、請求項２に記載のイコライザ回路。

【請求項5】

前記制御回路が、
前記差動目標電圧によって示される変調帯域幅に基づいて、ルックアップテーブル（ＬＵＴ）から容量を取得することと、
前記チューナブルキャパシタを、前記ＬＵＴから取得された前記容量に設定することと、を行うようにさらに構成されている、請求項４に記載のイコライザ回路。

【請求項6】

前記電圧入力と前記電圧出力との間に直列に結合された第１の演算増幅器および第２の演算増幅器をさらに備える、請求項２に記載のイコライザ回路。

【請求項7】

前記電圧入力が、前記正の目標電圧を受け取る正の目標電圧入力と、前記負の目標電圧を受け取る負の目標電圧入力と、を備える、請求項６に記載のイコライザ回路。

【請求項8】

前記第１の演算増幅器が、
前記正の目標電圧入力に結合された第１の反転入力ノードと、
前記接地に結合された第１の非反転入力ノードと、
第１の出力ノードと、を備え、
前記第２の演算増幅器が、
前記第１の出力ノードおよび前記負の目標電圧入力に結合された第２の反転入力ノードと、
前記接地に結合された非反転入力ノードと、
前記電圧出力に結合された第２の出力ノードと、を備える、請求項７に記載のイコライザ回路。

【請求項9】

前記イコライザチューニング回路が、
前記第２の演算増幅器の前記第２の反転入力ノードおよび前記負の目標電圧入力に結合された左ノードと、
前記電圧出力に結合された右ノードと、をさらに備え、
前記左抵抗器および前記右抵抗器が、前記左ノードと前記右ノードとの間に直列に結合されている、請求項８に記載のイコライザ回路。

【請求項10】

電力管理回路であって、
イコライザ回路であって、
負の目標電圧と正の目標電圧とを含む差動目標電圧を受け取る電圧入力、
前記差動目標電圧に対応する等化目標電圧を出力する電圧出力、および
前記電圧入力と前記電圧出力との間に結合され、二次複素ゼロ項および実ゼロ項を含む伝達関数に基づいて、前記等化目標電圧を前記差動目標電圧から生成させるように構成されたイコライザチューニング回路、を備える、イコライザ回路と、
前記等化目標電圧に基づいて、エンベロープトラッキング（ＥＴ）電圧を生成するように構成された電圧増幅器回路と、を備える、電力管理回路。

【請求項11】

前記イコライザチューニング回路が、
前記電圧入力と前記電圧出力との間に直列に結合された左抵抗器および右抵抗器と、
前記左抵抗器と前記右抵抗器との間に位置する結合ノードに結合された第１の端部、および接地に結合された第２の端部を有するチューナブルキャパシタと、を備える、請求項１０に記載の電力管理回路。

【請求項12】

前記イコライザチューニング回路が、前記チューナブルキャパシタの前記第２の端部と前記接地との間に結合されたシャント抵抗器をさらに備える、請求項１１に記載の電力管理回路。

【請求項13】

前記イコライザ回路が、前記差動目標電圧に基づいて前記チューナブルキャパシタを調整し、それによって前記伝達関数内の前記実ゼロ項を調整するように構成された制御回路をさらに備える、請求項１１に記載の電力管理回路。

【請求項14】

前記制御回路が、
前記差動目標電圧によって示される変調帯域幅に基づいて、ルックアップテーブル（ＬＵＴ）から容量を取得することと、
前記チューナブルキャパシタを、前記ＬＵＴから取得された前記容量に設定することと、を行うようにさらに構成されている、請求項１３に記載の電力管理回路。

【請求項15】

前記イコライザ回路が、前記電圧入力と前記電圧出力との間に直列に結合された第１の演算増幅器および第２の演算増幅器をさらに備える、請求項１１に記載の電力管理回路。

【請求項16】

前記電圧入力が、前記正の目標電圧を受け取る正の目標電圧入力と、前記負の目標電圧を受け取る負の目標電圧入力と、を備える、請求項１５に記載の電力管理回路。

【請求項17】

前記第１の演算増幅器が、
前記正の目標電圧入力に結合された第１の反転入力ノードと、
前記接地に結合された第１の非反転入力ノードと、
第１の出力ノードと、を備え、
前記第２の演算増幅器が、
前記第１の出力ノードおよび前記負の目標電圧入力に結合された第２の反転入力ノードと、
前記接地に結合された非反転入力ノードと、
前記電圧出力に結合された第２の出力ノードと、を備える、請求項１６に記載の電力管理回路。

【請求項18】

前記イコライザチューニング回路が、
前記第２の演算増幅器の前記第２の反転入力ノードおよび前記負の目標電圧入力に結合された左ノードと、
前記電圧出力に結合された右ノードと、をさらに備え、
前記左抵抗器および前記右抵抗器が、前記左ノードと前記右ノードとの間に直列に結合されている、請求項１７に記載の電力管理回路。

【請求項19】

前記電圧増幅器回路が、
前記等化目標電圧に基づいて、初期ＥＴ電圧を生成するように構成された電圧増幅器と、
前記初期ＥＴ電圧をオフセット電圧だけ上昇させて、前記ＥＴ電圧を生成するように構成されたオフセットキャパシタと、を備える、請求項１０に記載の電力管理回路。

【請求項20】

バッテリ電圧に基づいて、複数の電圧レベルで低周波電圧を発生させるように構成されたマルチレベルチャージポンプと、
前記低周波電圧に基づいて、低周波電流を誘導するように構成された電力インダクタと、をさらに備える、請求項１０に記載の電力管理回路。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願
本出願は、２０２１年１月８日に出願された仮特許出願第６３／１３５，１３４号の利益を主張し、その開示は、参照によりそれらの全体が本明細書に組み込まれる。

【0002】

本開示は、イコライザ回路、特に、広い変調帯域幅にわたって動作するように構成された電力管理回路のイコライザ回路に関する。

【背景技術】

【0003】

モバイル通信デバイスは、無線通信サービスを提供するために現在の社会でますます一般的になっている。これらのモバイル通信デバイスの普及は、部分的には、そのようなデバイスで現在有効になっている多くの機能によって推進される。そのようなデバイスにおける処理能力の増加は、モバイル通信デバイスが、純粋な通信ツールであることから、より高度なユーザエクスペリエンスを可能にする高性能モバイルマルチメディアセンターへと進化していることを意味する。

【0004】

再定義されたユーザエクスペリエンスには、第５世代新規無線（５Ｇ－ＮＲ）技術など、ミリ波（ｍｍＷａｖｅ）無線周波数（ＲＦ）信号を１２ＧＨｚ超の周波数に位置するｍｍＷａｖｅスペクトルで通信するように構成された無線通信技術により提示される高速データレートが必要とされる。より高いデータレートを達成するために、モバイル通信デバイスは、（例えば、ビット当たりの十分なエネルギーを維持する）ｍｍＷａｖｅＲＦ信号の出力電力を増加させるために電力増幅器を用いてもよい。しかしながら、ｍｍＷａｖｅＲＦ信号の出力電力の増加は、モバイル通信デバイスにおける消費電力および放熱の増加につながり得るため、全体的なパフォーマンスおよびユーザエクスペリエンスを損なう。

【0005】

エンベロープトラッキング（ＥＴ）は、モバイル通信デバイスの消費電力と放熱を削減するのに役立つように、電力増幅器の効率レベルを改善するために設計され電力管理技術である。ＥＴシステムでは、電力増幅器は、ＲＦ信号の時変振幅に従って生成された時変ＥＴ電圧に基づいて、ＲＦ信号を増幅する。より具体的には、時変ＥＴ電圧は、ＲＦ信号の時変電力エンベロープを追跡する（例えば、上昇および下降する）時変電圧エンベロープに対応する。当然のことだが、時変電圧エンベロープが時変電力エンベロープを追跡するほど、電力増幅器はより高い線形性を達成することができる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、時変ＥＴ電圧は、特に、時変ＥＴ電圧が高変調帯域幅（例えば、＞２００ＭＨｚ）ＲＦ信号の時変電力エンベロープを追跡するように生成されるときに、トレースインダクタンスおよび／または負荷インピーダンスによって引き起こされる歪みに非常に影響されやすい場合がある。その結果、時変電圧エンベロープは、ＲＦ信号の時変電力エンベロープとずれてしまい、したがって、ＲＦ信号に望ましくない歪み（例えば、振幅クリッピング）を引き起こす可能性がある。これに関して、時変ＥＴ電圧におけるトレースインダクタンスおよび／または負荷インピーダンスによって引き起こされる歪みを低減することが望ましい。

【課題を解決するための手段】

【0007】

本開示の実施形態は、イコライザ回路および関連する電力管理回路に関する。電力管理回路は、差動目標電圧に基づいてエンベロープトラッキング（ＥＴ）電圧を生成し、高周波（ＲＦ）信号を増幅するための信号経路を介して電力増幅器回路にＥＴ電圧を提供するように構成された電圧増幅器回路を含む。特に、電圧増幅器回路は固有のインピーダンスを有し得、信号経路は、ＥＴ電圧を集合的に歪ませることができる固有のトランスインダクタンスを有し得る。このように、電力管理回路には、ＥＴ電圧を生成する前に、差動目標電圧を均等化するためのイコライザ回路が設けられている。具体的には、イコライザ回路は、固有のトレースインダクタンスおよび固有のインピーダンスの伝達関数をオフセットするための、二次複素ゼロ項および実ゼロ項を含む伝達関数を提供するように構成されている。固有のトレースインダクタンスおよび固有のインピーダンスをオフセットするために、実ゼロ項を有する二次伝達関数を用いることにより、特にＲＦ信号が広い変調帯域幅（例えば、＞２００ＭＨｚ）で変調される場合に、ＥＴ電圧の歪みを低減することが可能である。

【0008】

一態様では、イコライザ回路が提供される。イコライザ回路は、負の目標電圧と正の目標電圧とを含む差動目標電圧を受け取る電圧入力を含む。イコライザ回路はまた、差動目標電圧に対応する等化目標電圧を出力する電圧出力を含む。イコライザ回路はまた、電圧入力と電圧出力との間に結合されたイコライザチューニング回路を含む。イコライザチューニング回路は、二次複素ゼロ項および実ゼロ項を含む伝達関数に基づいて、等化目標電圧を差動目標電圧から生成させるように構成されている。

【0009】

別の態様では、電力管理回路が提供される。電力管理回路は、イコライザ回路を含む。イコライザ回路は、負の目標電圧と正の目標電圧とを含む差動目標電圧を受け取る電圧入力を含む。イコライザ回路はまた、差動目標電圧に対応する等化目標電圧を出力する電圧出力を含む。イコライザ回路はまた、電圧入力と電圧出力との間に結合されたイコライザチューニング回路を含む。イコライザチューニング回路は、二次複素ゼロ項および実ゼロ項を含む転送関数に基づいて、等化目標電圧を差動目標電圧から生成させるように構成されている。電力管理回路はまた、均等化された目標電圧に基づいて、ＥＴ電圧を生成するように構成された電圧増幅器回路を含む。

【0010】

当業者は、添付の図面と関連して、好ましい実施形態の以下の詳細な説明を読んだ後、本開示の範囲を理解し、その追加の態様を実現するであろう。

【0011】

本明細書に組み込まれ、この一部を形成する添付の図は、本開示のいくつかの態様を図示し、説明と共に、本開示の原理を説明する役割を果たす。

【図面の簡単な説明】

【0012】

【図1】ＥＴ電圧を生成するように構成されている例示的な従来のエンベロープトラッキング（ＥＴ）電力増幅装置の概略図である。

【図2】ＥＴ電圧を歪ませることができる図１の従来の電力増幅装置の様々なインピーダンスおよび／またはインダクタンスを示すための例示的な等価回路の概略図である。

【図3】図１のＥＴ電圧を歪ませることができる図２の等価回路における電圧擾乱に寄与する要因の例示的な図を提供するグラフ図である。

【図4】本開示の実施形態に従って、ＥＴ電圧における電圧擾乱をオフセットするために、実ゼロ項を有する二次複素ゼロ伝達関数を実装するように構成されている例示的な電力管理回路の概略図である。

【図5】図４の電力管理回路が、ＥＴ電圧の電圧擾乱をオフセットするために、実ゼロ項を有する二次複素ゼロ伝達関数に基づいて、図３に示すように電圧擾乱をどのように効果的に低減することができるかについての例示的な図を提供するグラフ図である。

【図6】ＥＴ電圧における電圧擾乱をオフセットするために実ゼロ項を有する二次複素ゼロ伝達関数を実装するために、本開示の実施形態に従って構成されている図４の電力管理回路におけるイコライザ回路の例示的な図を提供する概略図である。

【図7】図６のイコライザ回路に提供されるイコライザチューニング回路の例示的な図を提供する概略図である。

【図8A】図７におけるイコライザチューニング回路の代替の実装態様の例示的な図を提供する概略図である。

【図8B】図７におけるイコライザチューニング回路の代替の実装態様の例示的な図を提供する概略図である。

【発明を実施するための形態】

【0013】

以下に記載される実施形態は、当業者が実施形態を実施することを可能にするために、必要な情報を表し、実施形態を実施する最良の態様を表している。添付の図面を参照して以下の説明を読むと、当業者は本開示の概念を理解し、本明細書で特に取り上げていないこれらの概念の応用を認識するであろう。これらの概念および応用は、本開示の範囲および添付の特許請求の範囲に含まれることを理解されたい。

【0014】

第１、第２などの用語は、様々な要素を説明するために本明細書で使用され得るが、これらの要素は、これらの用語によって制限されるべきではないことが理解されよう。これらの用語は、ある要素と別の要素を区別するためにのみ使用される。例えば、第１の要素は、本開示の範囲から逸脱することなく、第２の要素と称され得、同様に、第２の要素は、第１の要素と称され得る。本明細書で使用される場合、「および／または」という用語は、関連する列挙された項目のうちの１つ以上の任意の、および全ての組み合わせを含む。

【0015】

層、領域、または基板などの要素が、別の要素「上に」ある、またはその「上へ」延在すると言われる場合、他の要素上に直接的にある、またはその上へ直接延在する、または介在する要素もまた存在し得ることが理解されるであろう。対照的に、要素が別の要素の「直接上にある」、またはその「上へ直接」延在すると言われる場合、介在要素は存在しない。同様に、層、領域、または基板などの要素が、別の要素の「上方に」ある、または「上方に」延在していると言われる場合、他の要素の上方に直接あってもよいし、その上方に直接延在してもよいし、または介在する要素も存在してもよいことが理解されるであろう。対照的に、要素が別の要素の「上方に直接」または「上方に直接」延在すると言われる場合、介在要素は存在しない。要素が、別の要素に「接続されている」または「結合されている」と言われる場合、他の要素に直接接続されても、結合されてもよく、または介在する要素が存在してもよいことも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」または「直接結合されている」と言われる場合、介在要素は存在しない。

【0016】

「下に」または「上に」または「上」または「下」または「水平」または「垂直」などの相対的な用語は、図に示されるように、１つの要素、層、または領域と別の要素、層、または領域との関係を説明するために本明細書で使用され得る。これらの用語および上で考察された用語は、図に描かれている向きに加えて、デバイスの異なる向きを包含することを意図していることが理解されるであろう。

【0017】

本明細書で使用される用語は、特定の実施形態を説明するためのものであり、本開示を限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明示的に別様に示さない限り、複数形も含むことが意図される。本明細書で使用されるとき、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、記載された特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を除外しないことがさらに理解されるであろう。

【0018】

別様に定義されない限り、本明細書で使用される全ての用語（技術および科学用語を含む）は、本開示が属する技術分野の当業者に一般に理解される意味と同じ意味を有する。本明細書で使用される用語は、本明細書および関連技術の文脈における意味と一致する意味を有するものとして解釈されるべきであり、本明細書で明示的にそのように定義されない限り、理想化された、または過度に形式的な意味で解釈されないことはさらに理解されるであろう。

【0019】

実施形態は、イコライザ回路および関連する電力管理回路を参照して本明細書に記載される。電力管理回路は、差動目標電圧に基づいてエンベロープトラッキング（ＥＴ）電圧を生成し、高周波（ＲＦ）信号を増幅するための信号経路を介して電力増幅器回路にＥＴ電圧を提供するように構成されている電圧増幅器回路を含む。特に、電圧増幅器回路は固有のインピーダンスを有し得、信号経路は、ＥＴ電圧を集合的に歪ませることができる固有のトランスインダクタンスを有し得る。このように、電力管理回路には、ＥＴ電圧を生成する前に、差動目標電圧を等化するためのイコライザ回路が設けられている。具体的には、イコライザ回路は、固有のトレースインダクタンスおよび固有のインピーダンスの伝達関数をオフセットするための二次複素ゼロ項および実ゼロ項を有する伝達関数を提供するように構成されている。固有のトレースインダクタンスおよび固有のインピーダンスをオフセットするために、実ゼロ項を有する二次伝達関数を用いることにより、特にＲＦ信号が広い変調帯域幅（例えば、＞２００ＭＨｚ）で変調される場合に、ＥＴ電圧の歪みを低減することが可能である。

【0020】

図４において始まる、本開示による電力管理回路およびその中に組み込まれたイコライザ回路について考察する前に、まず、図１～図３を参照して、ＥＴ電圧歪みを経験し得る従来のＥＴ電力管理装置の概要を提供する。

【0021】

図１は、ＥＴ電圧Ｖ_ＣＣを生成するように構成されている例示的な従来の電力管理装置１０の概略図である。従来の電力管理装置１０は、トランシーバ回路１２、ＥＴ集積回路（ＥＴＩＣ）１４、電力増幅器回路１６、およびＥＴＩＣ１４を電力増幅器回路１６に結合する信号線１８を含む。

【0022】

トランシーバ回路１２は、時変電力エンベロープＰ_ＥＮＶに関連付けられたＲＦ信号２０を生成し、電力増幅器回路１６に提供するように構成されている。トランシーバ回路１２はまた、（別名、追跡）時変電力エンベロープＰ_ＥＮＶに従って目標電圧Ｖ_ＴＧＴを生成するように構成されている。ＥＴＩＣ１４は、目標電圧Ｖ_ＴＧＴに基づいてＥＴ電圧Ｖ_ＣＣを生成するように構成され、電力増幅器回路１６は、ＥＴ電圧Ｖ_ＣＣに基づいてＲＦ信号２０を増幅するように構成されている。

【0023】

当業者は、電力増幅器回路１６が、ＥＴ電圧Ｖ_ＣＣがＲＦ信号２０の電力エンベロープＰ_ＥＮＶを正確に追跡するときに、改善された効率および線形性で動作し得ることを理解するであろう。これは、ＥＴ電圧Ｖ_ＣＣが目標電圧Ｖ_ＴＧＴと時間的に整合しているときに達成される。しかしながら、ＥＴ電圧Ｖ_ＣＣと目標電圧Ｖ_ＴＧＴとの間の時間的な整合は、従来の電力管理装置１０に提示される様々なインピーダンスおよび／またはインダクタンスによって複雑になり得る。

【0024】

様々なインピーダンスおよび／またはインダクタンスを例示するために、図２は、ＥＴ電圧Ｖ_ＣＣを歪ませることができる図１の従来の電力管理装置１０の様々なインピーダンスおよび／またはインダクタンスを例示するための例示的な等価回路２２の概略図である。図１と図２の間に共通する要素については、共通の要素番号で示し、本明細書での再説明は行わない。

【0025】

等価回路２２において、ＥＴＩＣ１４は、等価インダクタンスＬ_ＥＴＩＣによってモデル化することができる固有のインダクタンスを有し、信号線２０は、等価トランスインダクタンスＬ_{ＴＲＡＣＥ}によってモデル化することができる固有のトランスンスインダクタンスを有する。したがって、等価回路２２は、等価インダクタンスＬ_ＥＴＩＣと等価トランスインダクタンスＬ_{ＴＲＡＣＥ}（Ｌ_Ｅ＝Ｌ_ＥＴＩＣ＋Ｌ_{ＴＲＡＣＥ}）の合計に等しい全等価インダクタンスＬ_Ｅを有する。

【0026】

電力増幅器回路１６は、変調された電流Ｉ_ＣＣ（ｓ）を有する電流源としてモデル化され、全等価容量Ｃ_ＰＡを有し得る。したがって、電流源に提示される等価電流源インピーダンスＺ_{ＳＯＵＲＣＥ}（ｓ）は、以下の式（式１）のように決定され得る。

【数1】

【0027】

式（式１）において、ｓはｓ変換表記を表し、ｓ＝ｊ２πｆと表すことができる。変調された電流Ｉ_ＣＣ（ｓ）は、目標電圧Ｖ_ＴＧＴにある程度比例しており、以下の式（式２）のように表現され得る。

【数2】

【0028】

上記の式（式２）において、Ｚ_ＩＣＣ（ｓ）は、電力増幅器回路１６のコレクタ（図示せず）におけるインピーダンスを表し、ΔＤは、電力増幅器回路１６の出力段（図示せず）におけるＶ_ＴＧＴと時変電力エンベロープＰ_ＥＶＮとの間のグループ遅延を表す。

【0029】

特に、変調電流Ｉ_ＣＣは、電力増幅器回路１６のコレクタ全体にわたって電圧擾乱を生じさせることができる。電圧擾乱は、Ｚ_{ＳＯＵＲＣＥ}（ｓ）＊Ｉ_ＣＣ（ｓ）にほぼ等しい。図３に例示され、考察されるように、電圧擾乱は、主に全等価インダクタンスＬ_Ｅによって引き起こされ得る。図３は、図１のＥＴ電圧を歪ませることができる図２の等価回路２２における電圧擾乱に寄与する要因の例示的な図を提供するグラフ図である。

【0030】

図３は、第１の伝達関数曲線２４および第２の伝達関数曲線２６を示す。具体的には、第１の伝達関数曲線２４は、ＥＴ電圧Ｖ_ＣＣに電圧擾乱を引き起こすことができる等価トレースインダクタンスＬ_{ＴＲＡＣＥ}の伝達関数を示す。第２の伝達関数曲線２６は、ＥＴ電圧Ｖ_ＣＣに電圧擾乱を引き起こすことができる等価インピーダンスＬ_ＥＴＩＣの伝達関数を示している。図３に示されるように、等価トレースインダクタンスＬ_{ＴＲＡＣＥ}は、ＥＴ電圧Ｖ_ＣＣを周波数Ａでピークにし、その後急激に低下させることができる。一方、等価インダクタンスＬ_ＥＴＩＣは、周波数ＢからＥＴ電圧Ｖ_ＣＣの低下を引き起こすことができる。等価トレースインダクタンスＬ_{ＴＲＡＣＥ}および等価インダクタンスＬ_ＥＴＩＣの伝達関数によって引き起こされるＥＴ電圧Ｖ_ＣＣの変化（別名、電圧擾乱）は、ＥＴ電圧Ｖ_ＣＣの歪みにつながり得る。

【0031】

再び図２を参照すると、等価トレースインダクタンスＬ_{ＴＲＡＣＥ}および等価インダクタンスＬ_ＥＴＩＣの伝達関数は、概して、以下の式（式３）によるｓドメインでＨ（ｓ）として表すことができる。

【数3】

【0032】

上記の式（式３）では、Ｎ（ｓ）およびＤ（ｓ）は、それぞれ、伝達関数の１つ以上のゼロおよび１つ以上の極を定義する単純多項式であり、ｓ＝ｊ２πｆである。１つ以上のゼロは、多項式方程式Ｎ（ｓ）の根であり、式Ｎ（ｓ）＝０を解くことによって決定することができる。多項式Ｎ（ｓ）の次数は、伝達関数Ｈ（ｓ）のゼロの数を決定する。各ゼロは、伝達関数Ｈ（ｓ）のゼロ出力に対応する。多項式Ｎ（ｓ）は、Ｎ（ｓ）が定数値を表すときのゼロ次多項式であり、Ｎ（ｓ）＝１＋ｂ_０ｓ（ｂ_０は定数）のときの一次多項式であり、Ｎ（ｓ）＝１＋ｂ_０ｓ＋ｂ_１ｓ^２（ｂ_１は定数）のときの二次多項式、などである。特に、伝達関数Ｈ（ｓ）は、Ｎ（ｓ）が一次多項式Ｎ（ｓ）＝１＋ｂ_０ｓである場合には実ゼロ項、またはＮ（ｓ）が二次多項式Ｎ（ｓ）＝１＋ｂ_０ｓ＋ｂ_１ｓ^２である場合には二次複素ゼロ伝達関数と、さらに呼ばれる。したがって、二次複素ゼロ項（１＋ｂ_０ｓ＋ｂ_１ｓ^２）および実ゼロ項（１＋ｂ_０ｓ）の両方を有する伝達関数Ｈ（ｓ）は、実ゼロ項を有する二次複素ゼロ伝達関数と呼ぶことができる。

【0033】

ゼロとは対照的に、１つ以上の極は、多項式Ｄ（ｓ）の根であり、式Ｄ（ｓ）＝０を解くことによって決定することができる。多項式Ｄ（ｓ）の次数は、伝達関数Ｈ（ｓ）の極の数を決定する。各極は、伝達関数Ｈ（ｓ）の無限出力に対応する。多項式Ｄ（ｓ）は、Ｄ（ｓ）が定数値を表すときのゼロ次多項式であり、Ｄ（ｓ）＝１＋ａ_０ｓ（ａ_０は定数）のときの一次多項式であり、Ｄ（ｓ）＝１＋ａ_０ｓ＋ａ_１ｓ^２（ａ_１は定数）のときの二次多項式、などである。特に、伝達関数Ｈ（ｓ）は、Ｄ（ｓ）が一次多項式Ｎ（ｓ）＝１＋ａ_０ｓである場合には実極項、またはＤ（ｓ）が二次多項式Ｎ（ｓ）＝１＋ａ_０ｓ＋ａ_１ｓ^２である場合には二次複素極伝達関数と、さらに呼ばれる。したがって、二次複素極項（１＋ａ_０ｓ＋ａ_１ｓ^２）および実極項（１＋ａ_０ｓ）の両方を有する伝達関数Ｈ（ｓ）は、実極項を有する二次複素極伝達関数と呼ぶことができる。

【0034】

具体的には、等価トレースインダクタンスＬ_{ＴＲＡＣＥ}の伝達関数Ｈ（ｓ）は、二次複素極伝達関数であり得、等価インダクタンスＬ_ＥＴＩＣの伝達関数Ｈ（ｓ）は、実極伝達項であり得る。したがって、等価トレースインダクタンスＬ_{ＴＲＡＣＥ}および等価なインダクタンスＬ_ＥＴＩＣの全体的な伝達関数Ｈ（ｓ）は、実極項を有する二次複素極伝達関数Ｈ（ｓ）であり得る。この点で、ＥＴ電圧Ｖ_ＣＣの電圧擾乱を低減または排除するためには、実ゼロ項を有する二次複素ゼロ伝達関数Ｈ（ｓ）を実装して、実極項を有する二次複素極伝達関数Ｈ（ｓ）をオフセットする必要がある。次に、電圧擾乱をオフセットするための二次複素ゼロ伝達関数Ｎ（ｓ）を作成することに関する具体的な実施形態を、図４から考察する。

【0035】

図４は、本開示の実施形態に従って、ＥＴ電圧Ｖ_ＣＣにおける電圧擾乱をオフセットするために、実ゼロ項を有する二次複素ゼロ伝達関数Ｈ（ｓ）を実装するように構成されている例示的な電力管理回路２８の概略図である。電力管理回路２８は、電力増幅器回路３２も含む電力管理装置３０に設けることができる。電力管理回路２８は、差動目標電圧Ｖ_ＴＧＴに基づいてＥＴ電圧Ｖ_ＣＣを生成し、ＲＦ信号３８を増幅するための信号経路３６（例えば、導電トレース）を介してＥＴ電圧Ｖ_ＣＣを電力増幅器回路３２に提供するように構成されている電圧増幅器回路３４を含む。

【0036】

注目すべきことに、電圧増幅器回路３４は、図２に示されるように等価インダクタンスＬ_ＥＴＩＣによってモデル化され得る固有のインピーダンスを有することができる。同様に、信号経路３６は、図２に示されるように、等価インダクタンスＬ_{ＴＲＡＣＥ}によってモデル化され得る固有のトランスインダクタンスを有することができる。したがって、図２および図３の先の考察によれば、等価インダクタンスＬ_ＥＴＩＣおよび等価インダクタンスＬ_{ＴＲＡＣＥ}は、二次複素極伝達関数Ｈ（ｓ）を実極と共に集合的に提示して、電圧擾乱にＥＴ電圧Ｖ_ＣＣを歪ませることができる。

【0037】

このように、電力管理回路２８は、イコライザ回路４０を含むように構成されている。以下で詳細に考察されるように、イコライザ回路４０は、差動目標電圧Ｖ_ＴＧＴを等化して、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}を生成するように構成されている。したがって、電圧増幅器回路３４は、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}に基づいて、ＥＴ電圧Ｖ_ＣＣを生成するように構成され得る。

【0038】

具体的には、イコライザ回路４０は、実ゼロ項を有する二次複素ゼロ伝達関数Ｈ（ｓ）に基づいて、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}を生成するように構成されている。これに関して、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}は、等価トレースインダクタンスＬ_{ＴＲＡＣＥ}および等価インダクタンスＬ_ＥＴＩＣの伝達関数Ｈ（ｓ）を効果的にオフセットすることができる。その結果、特にＲＦ信号３８が広い変調帯域幅（例えば、＞２００ＭＨｚ）で変調されるときに、ＥＴ電圧Ｖ_ＣＣの電圧擾乱を排除することが可能である。

【0039】

図５は、図４の電力管理回路２８のイコライザ回路４０が、実ゼロ項を有する二次複素ゼロ伝達関数Ｈ（ｓ）に基づいて、図３に示すように電圧擾乱をどのように効果的に低減することができるかについての例示的な図を提供するグラフ図である。図３と図５の間に共通する要素については、共通の要素番号で示し、本明細書での再説明は行わない。

【0040】

図５はさらに、第３の伝達関数曲線４２および第４の伝達関数曲線４４を示す。具体的には、第３の伝達関数曲線４２は、イコライザ回路４０で実装された、実ゼロ項を有する二次複素ゼロ伝達関数Ｈ（ｓ）を表す。第４の伝達関数曲線４４は、電力管理回路２８の全体的な伝達関数である。ほぼ平坦な第４の伝達関数曲線４４に示されるように、電力管理回路２８は、第３の伝達関数曲線４２で表される実ゼロ項を有する二次複素ゼロ伝達関数Ｈ （ｓ）を実装した結果として、等価トレースインダクタンスＬ_{ＴＲＡＣＥ}および等価インダクタンスＬ_ＥＴＩＣによって生じる電圧擾乱を効果的に排除することができる。

【0041】

図６は、実ゼロ項を有する二次複素ゼロ伝達関数Ｈ（ｓ）を実装するために、本開示の実施形態に従って構成されている図４の電力管理回路２８におけるイコライザ回路４０の例示的な図を提供する概略図である。図４と図６の間に共通する要素については、共通の要素番号で示し、本明細書での再説明は行わない。

【0042】

「ＥＱＵＡＬＩＺＥＲ ＦＯＲ ＥＮＶＥＬＯＰＥ ＰＯＷＥＲ ＳＵＰＰＬＹ ＣＩＲＣＵＩＴＲＹ」と題された米国特許出願第１７／１４２，３５０号（以下、「Ａｐｐ’３５０」）は、等価トレースインダクタンスＬ_{ＴＲＡＣＥ}の二次複素ゼロ伝達関数を効果的にオフセットすることができるイコライザ回路を開示した。本明細書で考察されるイコライザ回路４０は、イコライザ回路４０が等価インダクタンスＬ_ＥＴＩＣの実ゼロ項をさらにオフセットすることができる点で、Ａｐｐ’３５０のイコライザ回路とは異なる。イコライザ回路４０はさらに、イコライザ回路４０がイコライザチューニング回路４６を含み、これは、（例えば、ＲＦ信号３８の変調帯域幅に基づいて）イコライザ回路４０の伝達関数Ｈ（ｓ）を変更するように制御され得るという点で、アプリケーション３５０のイコライザ回路とは異なる。

【0043】

イコライザ回路４０は、負の目標電圧Ｖ_{ＴＧＴ－Ｍ}および正の目標電圧Ｖ_{ＴＧＴ－Ｐ}を含む差動目標電圧Ｖ_ＴＧＴを受け取る電圧入力４８を含む。非限定的な例では、電圧入力４８は、負の目標電圧Ｖ_{ＴＧＴ－Ｍ}を受け取るための負の目標電圧入力５０Ｍと、正の目標電圧Ｖ_{ＴＧＴ－Ｐ}を受け取るための正の目標電圧入力５０Ｐとを含む。イコライザ回路４０はまた、差動目標電圧Ｖ_ＴＧＴに対応する等化目標電圧Ｖ_{ＴＧＴ－Ｅ}を出力する電圧出力５２を含む。イコライザチューニング回路４６は、電圧入力４８と電圧出力５２との間で結合される。

【0044】

以下で詳細に考察されるように、イコライザ回路４０は、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}が実極項を有する二次複素極伝達関数Ｈ（ｓ）をオフセットできるように、実ゼロ項を有する二次複素ゼロ伝達関数Ｈ（ｓ）に基づいて差動目標電圧Ｖ_ＴＧＴを等化するように構成されている。

【0045】

イコライザ回路４０は、第１の演算増幅器ＯＰＡ_１および第２の演算増幅器ＯＰＡ_２を含む。第１の演算増幅器ＯＰＡ_１は、第１の反転入力ノード５４、第１の非反転入力ノード５６、および第１の出力ノード５８を含む。第１の反転入力ノード５４は、互いに並列に結合された第１の抵抗Ｒ１および第１のキャパシタＣ１を介して、正の目標電圧入力５０Ｐに結合されている。第２の抵抗Ｒ２は、第１の反転入力ノード５４と第１の出力ノード５８との間に結合されている。第１の非反転入力ノード５６は、接地（ＧＮＤ）に結合されている。第２の演算増幅器ＯＰ_２は、第２の反転入力ノード６０、第２の非反転入力ノード６２、および第２の出力ノード６４を含む。第２の反転入力ノード６０は、第２のキャパシタＣ２を介して第１の出力ノード５８に結合される。さらに、第２の反転入力ノード６０は、第３の抵抗Ｒ３を介して負の目標電圧入力５０Ｍに結合され得、さらに、イコライザチューニング回路４６を介して第２の出力ノード６４に結合され得る。第２の非反転入力ノード６２は、接地（ＧＮＤ）に結合されている。第２の出力ノード６４は、電圧出力５２に結合され得る。イコライザ回路４０は、電圧出力５２のみを含むように示されるが、いくつかの実施形態では、イコライザ回路４０は、反転電圧出力ノード（図示せず）を含むことも可能であり、その結果、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}は、差動等化目標電圧であり得る。第１の演算増幅器ＯＰＡ_１および第２の演算増幅器ＯＰＡ_２が、どのようにして二次複素ゼロ伝達関数を実装することができるかに関する具体的な詳細は、Ａｐｐ’３５０に見出すことができ、本明細書では再説明されない。

【0046】

一実施形態では、イコライザチューニング回路４６は、Ｔネットワーク構成に基づいて実装され得る。図７は、図６のイコライザ回路４０におけるイコライザチューニング回路４６の例示的な図を提供する概略図である。図６と図７の間に共通する要素については、共通の要素番号で示し、本明細書での再説明は行わない。

【0047】

イコライザチューニング回路４６は、負の目標電圧入力５０Ｍと電圧出力５２との間に直列に結合された左抵抗器Ｒ_Ｌと、右抵抗器Ｒ_Ｒを含む。イコライザチューニング回路４６はまた、左抵抗器Ｒ_Ｌと右抵抗器Ｒ_Ｒとの間に位置する結合ノード６６と接地（ＧＮＤ）との間に結合されたチューナブルキャパシタＣ_０を含む。図示されるように、左抵抗器Ｒ_Ｌ、右抵抗器Ｒ_Ｒ、チューナブルキャパシタＣ_０、およびシャント抵抗器Ｒ_Ｓは、共同でＴネットワークを形成する。一実施形態では、イコライザチューニング回路４６は、チューナブルキャパシタＣ_０と接地（ＧＮＤ）との間に結合されたシャント抵抗器Ｒ_Ｓをさらに含んでもよい。

【0048】

再び図６を参照すると、図７に示すようにイコライザチューニング回路４６を組み込むことによって、イコライザ回路４０は、以下の式（式４）で表されるように、実ゼロ項を有する二次複素ゼロ伝達関数Ｈ（ｓ）を実現することができる。

【数4】

【0049】

式（式４）に示すように、伝達関数Ｈ（ｓ）は、二次次複素ゼロ項

【数5】

および実ゼロ項

【数6】

を含む。したがって、イコライザ回路４０によって実現される伝達関数Ｈ（ｓ）は、等価トレースインダクタンスＬ_{ＴＲＡＣＥ}および等価インダクタンスＬ_ＥＴＩＣによって実現されるように、実極を有する二次複素極伝達関数Ｈ（ｓ）を効果的にオフセットすることができる。

【0050】

さらに、式（式４）は、チューナブルキャパシタＣ_０の容量を変更することにより、実ゼロ項

【数7】

を変更することが可能であることを示している。これに関して、非限定的な例では、イコライザ回路４０は、制御回路６８およびルックアップテーブル（ＬＵＴ）７０をさらに含み、チューナブルキャパシタＣ_０を介して、実ゼロ項

【数8】

を静的または動的に調整するように構成することができる。

【0051】

一実施形態では、ＬＵＴ７０は、チューナブルキャパシタＣ_０の様々な容量値とＲＦ信号３８の様々な変調帯域幅との間の相関を確立するように予め構成されていてもよい。これに関して、例としてフィールドプログラマブルゲートアレイ（ＦＰＧＡ）であり得る制御回路６８が、ＲＦ信号３８の特定の変調帯域幅を示す差動目標電圧Ｖ_ＴＧＴ（例えば、負の目標電圧Ｖ_{ＴＧＴ－Ｍ}および／または正の目標電圧Ｖ_{ＴＧＴ－Ｐ}）を受け取るとき、制御回路６８は、特定の変調帯域幅に対応するＬＵＴ７０からそれぞれのキャパシタンスを取得し、ＬＵＴ７０から取得されたそれぞれのキャパシタンスに（例えば、制御信号７２を介して）チューナブルキャパシタＣ_０を設定してもよい。結果として、例えば、シンボルまたはフレームのバースト間で実ゼロ項

【数9】

を動的に変更することが可能になる。

【0052】

図７に示すようなＴネットワーク構成に基づいてイコライザチューニング回路４６を実装する代わりに、πネットワーク構成に基づいてイコライザチューニング回路４６を実装することも可能である。これに関して、図８Ａおよび図８Ｂは、図７におけるイコライザチューニング回路４６の代替の実装の例示的な図を提供する概略図である。

【0053】

図８Ａは、実ゼロ項を含む伝達関数Ｈ（ｓ）を実現するために、本開示の代替的な実施形態に従って構成されているイコライザチューニング回路４６Ａの例示的な図を提供する概略図である。イコライザチューニング回路４６Ａは、シャント抵抗器Ｒ_Ｓなしで図７のイコライザチューニング回路４６と機能的に等価であり得る。図８Ａに示されるように、イコライザチューニング回路４６Ａは、インピーダンスＺ_ａ、Ｚ_ｂ、およびＺ_ｃを含むπネットワーク構成に従って構成されている。インピーダンスＺ_ａ、Ｚ_ｂ、およびＺ_ｃは、以下の式（式５．１～５．３）に基づいて決定することができる。

【数10】

【数11】

【数12】

【0054】

上記の式（式１～式３）において、ＺＲ_Ｌ、ＺＲ_Ｒ、およびＺＣ_０は、それぞれ、図７における左抵抗器Ｒ_Ｌ、右抵抗器Ｒ_Ｒ、およびチューナブルキャパシタＣ_０の等価インピーダンスを表す。一実施形態では、インピーダンスＺ_ｃは、等価インダクタＬ_ＥＱ（Ｒ_ＥＱ＝Ｒ_Ｌ＊Ｒ_Ｒ＊Ｃ_０）に直列に結合されている等価抵抗器Ｒ_ＥＱ（Ｒ_ＥＱ＝Ｒ_Ｌ＋Ｒ_Ｒ）によってモデル化され得る。イコライザチューニング回路４６は、実ゼロ項［（Ｒ_Ｌ＋Ｒ_Ｒ）＋（Ｒ_Ｌ－Ｒ_Ｒ）＊Ｃ_０＊ｓ］を定義する。

【0055】

図８Ｂは、実ゼロ項および実極伝達関数を実現するために、本開示の別の代替的な実施形態に従って構成されているイコライザチューニング回路４６Ｂの例示的な図を提供する概略図である。イコライザチューニング回路４６Ｂは、シャント抵抗器Ｒ_Ｓを有する図７のイコライザチューニング回路４６と機能的に等価であり得る。イコライザチューニング回路４６Ｂは、実ゼロ項［（Ｒ_Ｌ＋Ｒ_Ｒ）＋（Ｒ_Ｌ＊Ｒ_Ｒ＋（Ｒ_Ｌ＋Ｒ_Ｒ）＊Ｒ_Ｓ）＊Ｃ_０＊ｓ］および実極項［１＋Ｒ_Ｓ＊Ｃ_０＊ｓ］を定義する。

【0056】

再び図４を参照すると、電圧増幅器回路３４は、オフセットキャパシタＣ_ＯＦＦに直列に結合されている電圧増幅器７４（「ＶＡ」として表される）を含むことができる。電圧増幅器７４は、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}に基づいて、初期ＥＴ電圧Ｖ_ＡＭＰを生成するように構成されている。オフセットキャパシタＣ_ＯＦＦは、低周波電流Ｉ_ＤＣによって充電され、初期ＥＴ電圧Ｖ_ＡＭＰをオフセット電圧Ｖ_ＯＦＦによって上昇させ、ＥＴ電圧Ｖ_ＣＣ（Ｖ_ＣＣ＝Ｖ_ＡＭＰ＋Ｖ_ＯＦＦ）を生成してもよい。電圧増幅器回路３４は、ＥＴ電圧Ｖ_ＣＣのフィードバックを電圧増幅器７４に提供することができるフィードバック経路７６を含んでもよい。

【0057】

電力管理回路２８は、電力インダクタ８０に直列に結合されているマルチレベルチャージポンプ（ＭＣＰ）７８を含むことができる。ＭＣＰ７８は、バッテリ電圧Ｖ_ＢＡＴに基づいて複数のレベルで低周波電圧Ｖ_ＤＣを生成するように（例えば、差動目標電圧Ｖ_ＴＧＴに基づいて）制御されてもよい。例えば、ＭＣＰ７８は、０ＶまたはＶ_ＢＡＴで低周波電圧Ｖ_ＤＣを生成するために、バックモードで動作してもよい。ＭＣＰ７８はまた、２＊Ｖ_ＢＡＴで低周波電圧Ｖ_ＤＣを生成するために、ブーストモードで動作してもよい。電力インダクタ８０は、低周波電圧Ｖ_ＤＣに基づいて、低周波電流Ｉ_ＤＣを誘導するように構成されている。

【0058】

電力管理回路２８は、イコライザ回路４０と電圧増幅器回路３４との間に結合されている処理回路８２をさらに含んでもよい。処理回路８２は、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}を電圧増幅器回路３４に提供する前に、等化目標電圧Ｖ_{ＴＧＴ－Ｅ}に対してさらなる信号処理（例えば、アンチエイリアシング）を実行し得る。

【0059】

当業者は、本開示の好ましい実施形態に対する改善および修正を認識するであろう。全てのこのような改善および修正は、本明細書に開示される概念の範囲および以下の特許請求の範囲内で考慮される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【外国語明細書】