特開 2022-108876 発振装置及びシンセサイザシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022108876

(43)【公開日】2022-07-27

(54)【発明の名称】発振装置及びシンセサイザシステム

(51)【国際特許分類】

   H03L 7/14 20060101AFI20220720BHJP

   H03L 7/095 20060101ALI20220720BHJP

【ＦＩ】

H03L7/14

H03L7/095

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2021004080

(22)【出願日】2021-01-14

(71)【出願人】

【識別番号】000232483

【氏名又は名称】日本電波工業株式会社

(74)【代理人】

【識別番号】100166006

【弁理士】

【氏名又は名称】泉 通博

(74)【代理人】

【識別番号】100154070

【弁理士】

【氏名又は名称】久恒 京範

(74)【代理人】

【識別番号】100153280

【弁理士】

【氏名又は名称】寺川 賢祐

(72)【発明者】

【氏名】遠藤 健

(72)【発明者】

【氏名】土屋 昇一

【テーマコード（参考）】

5J106

【Ｆターム（参考）】

5J106AA04

5J106CC01

5J106CC21

5J106DD08

5J106EE06

5J106EE09

5J106GG01

5J106HH03

5J106KK03

5J106KK18

(57)【要約】

【課題】ＰＬＬ回路を有する発振装置において、発振周波数の変動を低減させつつ、より高速に外部基準信号に同期できるようにする。
【解決手段】発振信号を出力する発振器と、発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号と、発振信号が基準信号にロックしていることを示すロック検出信号とを出力するＰＬＬ回路と、一定の電圧レベルの第２信号を出力する第２信号出力部と、ＰＬＬ回路及び第２信号出力部のいずれか一方を発振器に接続する第１切換部と、基準信号を検出する基準信号検出部と、第１切換部が第２信号出力部と発振器とを接続している状態において、基準信号検出部が基準信号の検出結果を出力したことを条件に、第２信号の電圧レベルを第１信号とは異なる電圧レベルに変更する制御部とを備える、発振装置。
【選択図】図３

【特許請求の範囲】

【請求項1】

入力信号に対応する周波数の発振信号を出力する発振器と、
前記発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号と、前記発振信号が前記基準信号にロックしていることを示すロック検出信号とを出力するＰＬＬ回路と、
一定の電圧レベルの第２信号を出力する第２信号出力部と、
前記ＰＬＬ回路及び前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
前記基準信号を検出する基準信号検出部と、
前記第１切換部が前記第２信号出力部と前記発振器とを接続している状態において、前記基準信号検出部が前記基準信号の検出結果を出力したことを条件に、前記第２信号出力部を制御して、前記第２信号出力部が出力する前記第２信号の電圧レベルを前記ＰＬＬ回路が出力する前記第１信号とは異なる電圧レベルに変更する制御部と
を備え、
前記制御部は、前記第２信号の電圧レベルを変更した後に前記ＰＬＬ回路が前記ロック検出信号を出力したことに応じて、前記第１切換部を制御して前記ＰＬＬ回路と前記発振器とを接続する状態に切り換える、発振装置。

【請求項2】

前記制御部は、前記第２信号の電圧レベルと前記第１信号の電圧レベルとの差が、予め定められた差分電圧になるまで前記第２信号の電圧レベルを変更する、請求項１に記載の発振装置。

【請求項3】

前記制御部は、単位時間あたりの電圧の変化量が予め定められた一定の値となるようにして前記第２信号の電圧レベルを変更する、請求項２に記載の発振装置。

【請求項4】

前記制御部は、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記発振器に接続する、請求項１から３のいずれか一項に記載の発振装置。

【請求項5】

入力した信号の電圧レベルを検出し、検出結果を前記制御部に供給する信号検出部と、
前記ＰＬＬ回路及び前記第２信号出力部のいずれか一方を前記信号検出部に接続する第２切換部と
を更に備える、請求項１から４のいずれか一項に記載の発振装置。

【請求項6】

前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続している状態において、前記制御部は、前記第２信号出力部を制御して、前記第２信号出力部が出力する前記第２信号の電圧レベルを、前記信号検出部が前記第１信号を検出した電圧レベルに基づく電圧レベルにする、請求項５に記載の発振装置。

【請求項7】

前記制御部は、前記第２信号出力部が出力する前記第２信号の電圧レベルを、前記信号検出部が前記第１信号を検出した電圧レベルを平滑化した電圧レベルにする、請求項６に記載の発振装置。

【請求項8】

前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続している状態において、前記制御部は、前記第２切換部を制御して、前記ＰＬＬ回路及び前記信号検出部の接続と、前記第２信号出力部及び前記信号検出部の接続とを切り換えて、前記信号検出部に前記第１信号及び前記第２信号を検出させる、請求項５から７のいずれか一項に記載の発振装置。

【請求項9】

請求項１から８のいずれか一項に記載の前記発振装置と、
入力する電圧に応じた周波数の発振信号を出力する電圧制御発振器と、
前記電圧制御発振器の発振信号に基づく信号と、前記発振装置が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を前記電圧制御発振器に出力するＰＬＬ制御装置と
を備える、シンセサイザシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発振装置及びシンセサイザシステムに関する。

【背景技術】

【0002】

従来、単一の周波数で発振する発振素子を用いて異なる周波数の発振信号を安定に出力させる回路として、ＰＬＬ（Phase Locked Loop）回路といった位相同期回路が知られている。このようなＰＬＬ回路において、基準信号が供給されなくなっても、予め定められた電気信号を発振素子に供給する自走モードに切り換えることで、発振信号の出力を継続させる発振装置が知られている（例えば、特許文献１～４を参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１１－４０９６７号公報

【特許文献2】特開２０１８－１４８５１４号公報

【特許文献3】特開２０１７－９２７３８号公報

【特許文献4】特開２００９－１５９０１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような発振装置は、基準信号の位相と発振信号の位相とを比較して制御するので、基準信号及び発振信号の周波数が一致していても位相が異なっている場合は、ＰＬＬ回路が位相を調節して発振周波数を変動させてしまうことがある。このようなＰＬＬ回路による位相の調節において、基準信号の位相と発振信号の位相とがほぼ一致している場合、ＰＬＬ回路が発振信号を基準信号に位相同期するまでの時間が長くなってしまうことがあった。

【0005】

そこで、本発明はこれらの点に鑑みてなされたものであり、ＰＬＬ回路を有する発振装置において、発振周波数の変動を低減させつつ、より高速に外部基準信号に同期させるようにすることを目的とする。

【課題を解決するための手段】

【0006】

本発明の第１の態様においては、入力信号に対応する周波数の発振信号を出力する発振器と、前記発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号と、前記発振信号が前記基準信号にロックしていることを示すロック検出信号とを出力するＰＬＬ回路と、一定の電圧レベルの第２信号を出力する第２信号出力部と、前記ＰＬＬ回路及び前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、前記基準信号を検出する基準信号検出部と、前記第１切換部が前記第２信号出力部と前記発振器とを接続している状態において、前記基準信号検出部が前記基準信号の検出結果を出力したことを条件に、前記第２信号出力部を制御して、前記第２信号出力部が出力する前記第２信号の電圧レベルを前記ＰＬＬ回路が出力する前記第１信号とは異なる電圧レベルに変更する制御部とを備え、前記制御部は、前記第２信号の電圧レベルを変更した後に前記ＰＬＬ回路が前記ロック検出信号を出力したことに応じて、前記第１切換部を制御して前記ＰＬＬ回路と前記発振器とを接続する状態に切り換える、発振装置を提供する。

【0007】

前記制御部は、前記第２信号の電圧レベルと前記第１信号の電圧レベルとの差が、予め定められた差分電圧になるまで前記第２信号の電圧レベルを変更してもよい。

【0008】

前記制御部は、単位時間あたりの電圧の変化量が予め定められた一定の値となるようにして前記第２信号の電圧レベルを変更してもよい。

【0009】

前記制御部は、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記発振器に接続してもよい。

【0010】

前記発振装置は、入力した信号の電圧レベルを検出し、検出結果を前記制御部に供給する信号検出部と、前記ＰＬＬ回路及び前記第２信号出力部のいずれか一方を前記信号検出部に接続する第２切換部とを更に備えてもよい。

【0011】

前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続している状態において、前記制御部は、前記第２信号出力部を制御して、前記第２信号出力部が出力する前記第２信号の電圧レベルを、前記信号検出部が前記第１信号を検出した電圧レベルに基づく電圧レベルにしてもよい。

【0012】

前記制御部は、前記第２信号出力部が出力する前記第２信号の電圧レベルを、前記信号検出部が前記第１信号を検出した電圧レベルを平滑化した電圧レベルにしてもよい。

【0013】

前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続している状態において、前記制御部は、前記第２切換部を制御して、前記ＰＬＬ回路及び前記信号検出部の接続と、前記第２信号出力部及び前記信号検出部の接続とを切り換えて、前記信号検出部に前記第１信号及び前記第２信号を検出させてもよい。

【0014】

本発明の第２の態様においては、第１の態様の前記発振装置と、入力する電圧に応じた周波数の発振信号を出力する電圧制御発振器と、前記電圧制御発振器の発振信号に基づく信号と、前記発振装置が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を前記電圧制御発振器に出力するＰＬＬ制御装置とを備える、シンセサイザシステムを提供する。

【発明の効果】

【0015】

本発明によれば、ＰＬＬ回路を有する発振装置において、発振周波数の変動を低減させつつ、より高速に外部基準信号に同期できるという効果を奏する。

【図面の簡単な説明】

【0016】

【図1】本実施形態に係るシンセサイザシステム１０の構成例を示す。

【図2】比較対象の発振装置２０の構成例を示す。

【図3】本実施形態に係る発振装置１００の第１構成例を示す。

【図4】本実施形態に係る制御部１４０の自走モードから位相制御モードへの切り換え動作によって発生する発振器２１０の発振周波数の変化の一例を示す。

【図5】本実施形態に係る発振器２１０の発振周波数の変化量と、ＰＬＬ回路２２０がロック検出信号を出力するまでの時間の一例を示す。

【図6】比較対象の発振装置２０の発振周波数の変化の一例を示す。

【図7】本実施形態に係る発振装置１００の発振周波数の変化の一例を示す。

【図8】本実施形態に係る発振装置１００の第２構成例を示す。

【図9】第２構成例の発振装置１００の動作フローの一例を示す。

【発明を実施するための形態】

【0017】

［シンセサイザシステム１０の構成例］
図１は、本実施形態に係るシンセサイザシステム１０の構成例を示す。シンセサイザシステム１０は、予め定められた周波数帯域の発振信号を出力する。シンセサイザシステム１０は、例えば、数十ＭＨｚ程度から数十ＧＨｚ程度の範囲の発振信号を出力する。シンセサイザシステム１０は、一例として、４７０ＭＨｚ程度から７７０ＭＨｚ程度の範囲の発振信号を出力する。シンセサイザシステム１０は、発振装置１００と、電圧制御発振器１１０と、ＰＬＬ制御装置１２０と、出力調整部１３０と、制御部１４０とを備える。

【0018】

発振装置１００は、外部から供給される基準信号に同期して、予め定められた周波数の発振信号を出力する。発振装置１００は、例えば、数ＭＨｚ程度から数十ＭＨｚ程度の周波数の発振信号を出力する。本実施形態において、発振装置１００は、略４０ＭＨｚの周波数の発振信号を出力する例を説明する。また、基準信号の周波数を略１０ＭＨｚとする。

【0019】

電圧制御発振器１１０は、入力する電圧に応じた周波数の発振信号を出力する、発振周波数可変の発振器である。電圧制御発振器１１０は、例えば、数十ＭＨｚ程度から数十ＧＨｚ程度の範囲の周波数を有する発振信号を出力する。

【0020】

ＰＬＬ制御装置１２０は、電圧制御発振器１１０の発振信号に基づく信号と、発振装置１００が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を電圧制御発振器１１０に出力する。ＰＬＬ制御装置１２０は、例えば、電圧制御発振器１１０の発振信号を分周する分周器と、分周器の出力信号の位相と発振装置１００の発振信号の位相とを比較する位相比較器と、位相比較器の比較結果を平滑化するループフィルタとを有する。

【0021】

ＰＬＬ制御装置１２０が有する分周器は、制御信号に応じて分周比が可変の分周器である。ＰＬＬ制御装置１２０は、分周器の分周比を異ならせることで、電圧制御発振器１１０の発振信号を異なる周波数に変更する駆動信号を出力する。ＰＬＬ制御装置１２０の具体的な構成は既知なので、詳細についての説明は省略する。

【0022】

出力調整部１３０は、電圧制御発振器１１０が出力する発振信号の信号レベルを調整する。出力調整部１３０は、例えば、可変アッテネータ１３２、増幅器１３４、信号レベル検出回路１３６、フィルタ部１３８等を有する。

【0023】

可変アッテネータ１３２は、入力信号の信号レベルを減衰させる。可変アッテネータ１３２は、例えば、制御信号に応じて減衰量が可変のアッテネータである。可変アッテネータ１３２は、増幅器１３４の前段及び／又は後段に設けられている。図１は、可変アッテネータ１３２が増幅器１３４の前段に設けられている例を示す。増幅器１３４は、入力する信号を増幅して出力する。増幅器１３４は、増幅率が固定の増幅器を有してよく、これに代えて、制御信号に応じて増幅率が可変の増幅器を有してもよい。

【0024】

信号レベル検出回路１３６は、シンセサイザシステム１０の出力信号の信号レベルを検出する。信号レベル検出回路１３６は、例えば、増幅器１３４の出力信号の信号レベルを検出する。信号レベル検出回路１３６は、検出した信号レベルの情報を制御部１４０に供給する。

【0025】

フィルタ部１３８は、電圧制御発振器１１０が出力する発振信号を通過させ、当該発振信号の周波数帯域とは異なる周波数の信号成分を低減させる。フィルタ部１３８は、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタのうち少なくとも１つを有する。

【0026】

制御部１４０は、発振装置１００、ＰＬＬ制御装置１２０、及び出力調整部１３０を制御する。制御部１４０は、例えば、基準信号の検出結果に応じた制御信号を発振装置１００に供給して、発振装置１００が出力する発振信号の周波数を安定化させる。また、制御部１４０は、出力すべき周波数に応じた制御信号をＰＬＬ制御装置１２０に供給して、電圧制御発振器１１０が出力する発振信号の周波数を設定する。

【0027】

制御部１４０は、出力調整部１３０から受け取った信号レベルの情報に応じた制御信号を出力調整部１３０に供給して、出力調整部１３０が出力する出力信号を予め定められた信号レベルに調節してもよい。制御部１４０は、例えば、外部から受け取る指示信号に応じて、発振信号の周波数、信号レベル等を制御してもよい。また、制御部１４０は、ユーザ等からの出力周波数、信号レベル等の指示を受け付ける入力部等を更に有してもよい。

【0028】

制御部１４０は、集積回路等で構成されていることが望ましい。例えば、制御部１４０は、ＦＰＧＡ（Field Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）、及び／又はＣＰＵ（Central Processing Unit）を含む。

【0029】

制御部１４０の少なくとも一部をコンピュータ等で構成する場合、当該制御部１４０は、記憶部を含む。記憶部は、一例として、制御部１４０を実現するコンピュータ等のＢＩＯＳ（Basic Input Output System）等を格納するＲＯＭ（Read Only Memory）、及び作業領域となるＲＡＭ（Random Access Memory）を含む。また、記憶部は、ＯＳ（Operating System）、アプリケーションプログラム、及び／又は当該アプリケーションプログラムの実行時に参照されるデータベースを含む種々の情報を格納してよい。即ち、記憶部は、ＨＤＤ（Hard Disk Drive）及び／又はＳＳＤ（Solid State Drive）等の大容量記憶装置を含んでよい。

【0030】

ＣＰＵ等のプロセッサは、記憶部に記憶されたプログラムを実行することによって制御部１４０として機能する。制御部１４０は、ＧＰＵ（Graphics Processing Unit）等を含んでもよい。

【0031】

以上の本実施形態に係るシンセサイザシステム１０は、電圧制御発振器１１０が出力する予め定められた周波数帯域の発振信号の周波数及び信号レベルを安定化させて出力する。シンセサイザシステム１０は、基準信号の供給が途絶えても、発振装置１００を制御することで、出力する発振信号の周波数及び信号レベルの変動を低減させる。このような発振装置１００を説明するために、まずは比較対象の発振装置について説明する。

【0032】

［比較対象の発振装置２０の構成例］
図２は、比較対象の発振装置２０の構成例を示す。発振装置２０は、外部から供給される基準信号に同期して、予め定められた周波数の発振信号を出力する。図２は、発振装置２０が略４０ＭＨｚの周波数の発振信号を出力する例を示す。発振装置２０は、発振器２１０と、ＰＬＬ回路２２０と、定電圧出力部２３０と、第１切換部２４０と、基準信号検出部２５０とを備える。なお、発振装置２０の動作は、制御部１４０によって制御される。

【0033】

発振器２１０は、入力信号に対応する周波数の発振信号を出力する。発振器２１０は、０．１ｐｐｍ程度以下の周波数安定度を有することが望ましい。発振器２１０は、例えば、入力する電圧に応じて出力する発振信号の周波数を微調整可能なＯＣＸＯ（Oven Controlled Crystal Oscillator）等の水晶発振器である。

【0034】

ＰＬＬ回路２２０は、発振器２１０の発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号を出力する。ＰＬＬ回路２２０は、例えば、発振器２１０の発振信号を分周する分周器と、分周器の出力信号の位相と基準信号の位相とを比較する位相比較器と、位相比較器の比較結果を平滑化するループフィルタとを有する。ＰＬＬ回路２２０は、ループフィルタの出力を第１信号として出力する。

【0035】

ＰＬＬ回路２２０は、位相比較器の比較結果を電圧信号に変換し、変換した電圧信号をループフィルタに供給するチャージポンプ回路を更に有してもよい。また、ＰＬＬ回路２２０は、位相比較器による比較結果をロック検出信号として出力してもよい。ＰＬＬ回路２２０は、集積回路で構成されていてもよい。ＰＬＬ回路２２０の具体的な構成は既知なので、詳細についての説明は省略する。

【0036】

定電圧出力部２３０は、予め定められた略一定の電圧を出力する。予め定められた略一定の電圧は、ＰＬＬ回路２２０が安定な動作をしている状態において出力する電圧と略一致する電圧である。定電圧出力部２３０は、例えば、略一定の電圧の値を記憶する記憶部と、記憶部に記憶された電圧値をアナログ信号に変換するＤＡ変換器とを有する。この場合、記憶部及び記憶部からデータを読み出す構成等は、制御部１４０に設けられていてもよい。

【0037】

第１切換部２４０は、制御信号に応じて、ＰＬＬ回路２２０及び定電圧出力部２３０のいずれか一方を発振器２１０に接続する。第１切換部２４０は、例えば、２入力１出力のアナログスイッチである。なお、第１切換部２４０及び発振器２１０の間には、ノイズ等を低減させるためのフィルタ等が設けられていてもよい。

【0038】

基準信号検出部２５０は、基準信号を検出する。基準信号検出部２５０は、基準信号が入力しているか否かを検出する。基準信号検出部２５０は、例えば、時間とともに変化する信号の実効的な大きさを示す実効値ＲＭＳ（Root Mean Square）を検出する。基準信号検出部２５０は、基準信号の実効値が予め定められた実効値の範囲内であるか否かを検出してもよい。基準信号検出部２５０は、検出結果を制御部１４０に供給する。

【0039】

制御部１４０は、基準信号検出部２５０による基準信号の検出結果に応じて、第１切換部を制御する。制御部１４０は、例えば、基準信号検出部２５０が基準信号を検出した検出結果に応じて、ＰＬＬ回路２２０を発振器２１０に接続する。制御部１４０は、また、基準信号の実効値が予め定められた実効値の範囲内である検出結果に応じて、ＰＬＬ回路２２０を発振器２１０に接続してもよい。これにより、発振器２１０は、ＰＬＬ回路２２０による位相制御によって発振周波数が安定化される。本実施形態において、ＰＬＬ回路２２０による位相制御によって発振器２１０を動作させている状態を位相制御モードと呼ぶ。

【0040】

制御部１４０は、基準信号検出部２５０が基準信号を検出していない検出結果に応じて、定電圧出力部２３０を発振器２１０に接続する。制御部１４０は、また、基準信号の実効値が予め定められた実効値の範囲外である検出結果に応じて、定電圧出力部２３０を発振器２１０に接続してもよい。

【0041】

例えば、基準信号を発生させる信号源が故障した場合、信号源と発振装置２０との接続配線の断線等、基準信号の入力に異常が発生している場合、制御部１４０は、略一定の電圧を発振器２１０に供給する。略一定の電圧は、安定動作をしているＰＬＬ回路２２０から出力される電圧と略一致するので、発振器２１０は、略一定の電圧に対応する発振周波数の発振信号を安定に出力する。なお、発振装置２０が基準信号を用いずに、略一定の電圧を発振器２１０に供給して動作している状態を自走モードと呼ぶ。

【0042】

以上のように、発振装置２０は、基準信号が供給されなくなっても、予め定められた電気信号を発振器２１０に供給する自走モードに切り換えることで発振信号の出力を継続させることができる。また、制御部１４０は、基準信号の供給が復活した場合は、ＰＬＬ回路２２０を発振器２１０に接続してもよい。これにより、一時的に基準信号の供給が切断されても、発振装置２０は、発振器２１０からの発振信号の出力を継続して出力させることができる。

【0043】

しかしながら、発振装置２０のＰＬＬ回路２２０は、基準信号の位相と発振信号の位相とを比較して制御するので、基準信号及び発振信号の周波数がほぼ一致していても、位相が略一致していない場合は、第１信号を変更して位相を一致させるように動作する。例えば、基準信号が入力したことに対応して自走モードから位相制御モードに切り換える場合、ＰＬＬ回路２２０が位相を一致させるように動作して、発振信号の周波数が大きく変動してしまうことがあった。

【0044】

また、ＰＬＬ回路２２０は、基準信号及び発振信号の周波数がほぼ一致しており、位相もほぼ一致している場合であっても、第１信号を変更して位相をより一致させるように動作することがある。このように位相の不整合が僅かな場合、ＰＬＬ回路２２０は、位相の不整合を検出するまでの時間が長くなってしまい、発振信号の位相を基準信号の位相に短時間で安定に同期させることが困難になってしまうことがある。例えば、基準信号及び発振信号の周波数の差が１ｍＨｚ程度の場合、ＰＬＬ回路２２０が発振信号の位相を基準信号の位相に同期したことを示すロック検出信号を安定に出力するまでに１０分以上経過してしまうことがあった。

【0045】

そこで、本実施形態に係る発振装置１００は、自走モードから位相制御モードに切り換える前に、発振器２１０に供給する電気信号の信号レベルを調整する。これにより、発振装置１００は、自走モードから位相制御モードに切り換えた場合に生じる発振周波数の変動を低減させつつ、ＰＬＬ回路２２０のロック動作を速やかに実行できるようにする。このような発振装置１００について次に説明する。

【0046】

［発振装置１００の第１構成例］
図３は、本実施形態に係る発振装置１００の第１構成例を示す。第１構成例の発振装置１００において、図２に示された比較対象の発振装置２０の動作と略同一のものには同一の符号を付け、重複する説明を省略する。第１構成例の発振装置１００は、発振器２１０と、ＰＬＬ回路２２０と、第１切換部２４０と、基準信号検出部２５０と、第２信号出力部３１０とを備える。なお、発振装置１００の動作は、制御部１４０によって制御される。

【0047】

第１構成例の発振装置１００において、ＰＬＬ回路２２０は、第１信号と、ロック検出信号とを出力する。ロック検出信号は、発振器２１０の発振信号が基準信号にロックしていることを示す信号である。ロック検出信号は、例えば、発振信号及び基準信号を位相比較器が比較して出力する比較信号である。位相比較器は、一例として、位相が一致している場合にハイレベルとなり、位相が一致していない場合にローレベルとなるデジタル信号のロック検出信号を出力する。ＰＬＬ回路２２０は、このようなロック検出信号を制御部１４０に供給する。

【0048】

また、ＰＬＬ回路２２０には、ループフィルタが含まれていてもよく、これに代えて、ループフィルタが含まれていなくてもよい。ループフィルタは、第１切換部２４０と発振器２１０との間に設けられていてもよい。ループフィルタが第１切換部２４０の後段に設けられている場合、ＰＬＬ回路２２０から出力される雑音成分だけでなく、発振器２１０を駆動する信号の変動、駆動信号に混入するノイズ等を低減できる。なお、このような第１切換部２４０の後段のループフィルタの時定数は、発振器２１０の駆動信号の変動をより低減させるべく、ＰＬＬ回路２２０に含めるループフィルタの時定数よりも長く設定されていてもよい。

【0049】

第２信号出力部３１０は、一定の電圧レベルの第２信号を出力する。図３は、第２信号出力部３１０が制御部１４０から受け取った制御信号に基づいて第２信号を出力する例を示す。この場合、第２信号出力部３１０は、例えば、ＤＡ変換器を有し、制御部１４０から受け取るデジタル信号をアナログ信号に変換した結果を第２信号として出力する。

【0050】

これに代えて、発振装置１００は、第２信号に対応するデジタル値を記憶する記憶部を有し、第２信号出力部３１０は、制御部１４０を介さずに記憶部からデジタル値を読み出して第２信号を出力してもよい。第２信号は、例えば、予め定められた略一定の電圧であり、ＰＬＬ回路２２０が安定な動作をしている状態において出力する電圧と略一致する電圧である。

【0051】

第１切換部２４０は、制御信号に応じて、ＰＬＬ回路２２０及び第２信号出力部３１０のいずれか一方を発振器２１０に接続する。第１切換部２４０は、制御部１４０から受け取る制御信号に応じて、接続状態を切り換える。

【0052】

制御部１４０は、第１切換部２４０が第２信号出力部３１０と発振器２１０とを接続している自走モードの状態において、基準信号検出部２５０が基準信号の検出結果を出力したことを条件に、第２信号出力部３１０を制御して、第２信号出力部３１０が出力する第２信号の電圧レベルをＰＬＬ回路２２０が出力する第１信号とは異なる電圧レベルに変更する。このように、本実施形態に係る制御部１４０は、基準信号の供給が復活した場合、自走モードのまま第２信号の電圧レベルを変更する。

【0053】

制御部１４０は、例えば、第２信号の電圧レベルと第１信号の電圧レベルとの差が、予め定められた差分電圧になるまで第２信号の電圧レベルを変更する。制御部１４０が第２信号の電圧レベルを異ならせるので、発振器２１０が出力する発振信号の周波数も差分電圧に応じて変化する。言い換えると、発振器２１０は、復活した基準信号に基づいてＰＬＬ回路２２０が出力する第１信号に対応する周波数と比較して、差分電圧に対応する周波数だけずれた周波数の発振信号を出力する。

【0054】

なお、第２信号に応じて発振器２１０が出力する発振信号は、ＰＬＬ回路２２０にフィードバックされるので、ＰＬＬ回路２２０は、発振信号と基準信号とを位相比較する。なお、制御部１４０は、ＰＬＬ回路２２０が１秒から数十秒程度の周期でロック検出信号を出力できる程度に第２信号の電圧レベルを変更する。この程度の第２信号の電圧レベルの変更に対応する発振信号の周波数の変化は僅かなので、発振器２１０の発振周波数が大きく変動することはない。

【0055】

そして、制御部１４０は、第２信号の電圧レベルを変更した後にＰＬＬ回路２２０がロック検出信号を出力したことに応じて、第１切換部２４０を制御してＰＬＬ回路２２０と発振器２１０とを接続する状態に切り換える。上述のように、制御部１４０は、自走モードから位相制御モードに切り換える前に、適度なタイミングでＰＬＬ回路２２０がロック検出信号を出力できる程度に第２信号の電圧レベルを変更する。

【0056】

したがって、制御部１４０が自走モードから位相制御モードに切り換えると、ＰＬＬ回路２２０は、速やかに位相同期動作を実行して、発振信号と基準信号との安定した位相同期状態に移行させることができる。また、制御部１４０は、ＰＬＬ回路２２０がロック検出信号を出力したことに応じて、自走モードから位相制御モードへ切り換えるので、発振信号及び基準信号の位相が適度に合っている状態から位相同期動作を開始するので、発振周波数の変動を低減できる。

【0057】

［発振器２１０の発振周波数の変化の一例］
図４は、本実施形態に係る制御部１４０の自走モードから位相制御モードへの切り換え動作によって発生する発振器２１０の発振周波数の変化の概略を示す。図４は、横軸が時間を示し、縦軸が発振器２１０の発振周波数を示す。図４において、時刻ｔ０から時刻ｔ４までの期間は、制御部１４０が自走モードで発振装置１００を動作させる例を示す。また、時刻ｔ５以降の期間において、制御部１４０が位相制御モードで発振装置１００を動作させる例を示す。

【0058】

例えば、時刻ｔ１において、発振装置１００に基準信号の供給が開始されたものとする。この場合、基準信号検出部２５０は基準信号の検出結果を出力する。そして、制御部１４０は、時刻ｔ２において、第２信号出力部３１０を制御して、第２信号の電圧レベルの変更を開始する。これにより、発振器２１０の発振周波数が変化する。なお、時刻ｔ１からｔ２までの期間は、制御部１４０が基準信号の信号レベルの検出結果を複数回確認することにより、基準信号が安定に入力しているか否かを確認する期間としてよい。

【0059】

制御部１４０は、第２信号の電圧レベルを徐々に変化させて、発振器２１０の発振周波数が緩やかに変化させることが望ましい。例えば、制御部１４０は、単位時間あたりの電圧の変化量が予め定められた一定の値となるようにして第２信号の電圧レベルを変更する。これにより、ＰＬＬ回路２２０は、発振器２１０の発振信号の変化に追随して、発振信号と基準信号の位相比較動作の結果を安定に出力し続けることができる。図４は、時刻ｔ２からｔ３において、制御部１４０が発振器２１０の発振周波数をΔｆだけ変化させた例を示す。

【0060】

そして、制御部１４０は、時刻ｔ４において、ＰＬＬ回路２２０からロック検出信号を受け取ったものとする。この場合、制御部１４０は、第１切換部２４０を制御してＰＬＬ回路２２０と発振器２１０とを接続して位相制御モードに切り換える。制御部１４０が発振器２１０の発振周波数を適度に変更しているので、上述のように、ＰＬＬ回路２２０は、スムーズに位相同期動作を実行できる。そして、時刻ｔ５から、発振器２１０は、略一定の発振周波数の発振信号を安定に出力できる。

【0061】

［ＰＬＬ回路２２０がロック検出信号を出力するまでの時間の一例］
図５は、本実施形態に係る発振器２１０の発振周波数の変化量と、ＰＬＬ回路２２０がロック検出信号を出力するまでの時間の一例を示す。図５の横軸は時間を示し、左側の縦軸は発振器２１０の発振周波数の変化量を示す。また、右側の縦軸はＰＬＬ回路２２０がロック検出信号を出力するまでの時間を示す。なお、発振器２１０の発振周波数の変化量は、１０ＭＨｚの発振周波数に対する変化量を示す。

【0062】

図５において、点線は発振器２１０の発振周波数の変化量を示す。発振周波数の変化量は直線で示され、これは、制御部１４０が時間に対して略一定の割合で発振器２１０の発振周波数を変化させたことを示す。例えば、点Ａは、制御部１４０が略１秒間だけ第２信号の電圧レベルを変化させ、発振器２１０の発振周波数を０．０６Ｈｚ程度変化させたことを示す。なお、点Ａが示す略１秒間の期間は、図４に示す時刻ｔ２からｔ３の間の期間に相当する。また、点Ｂは、制御部１４０が略４秒間だけ第２信号の電圧レベルを変化させ、発振器２１０の発振周波数を０．２４Ｈｚ程度変化させたことを示す。同様に、点Ｂが示す略４秒間の期間は、図４に示す時刻ｔ２からｔ３の間の期間に相当する。

【0063】

図５において、実線はＰＬＬ回路２２０がロック検出信号を出力するまでの時間を示す。実線は、発振装置１００を実際に動作させた場合の測定結果に基づいて作図した例を示す。例えば、点Ｘは、点Ａが示す制御部１４０の制御動作に対応し、ＰＬＬ回路２２０がロック検出信号を出力するまでの時間のうち最も長い時間をプロットしたものである。言い換えると、発振器２１０の発振周波数を略０．０６Ｈｚだけ変化させてから位相制御モードに切り換えた場合、ＰＬＬ回路２２０がロック検出信号を出力するまでの時間は、最大で略１８秒になったことを示す。

【0064】

同様に、点Ｙは、点Ｂが示す制御部１４０の制御動作に対応し、ＰＬＬ回路２２０がロック検出信号を出力するまでの時間のうち最も長い時間をプロットしたものである。言い換えると、発振器２１０の発振周波数を略０．２４Ｈｚだけ変化させてから位相制御モードに切り換えた場合、ＰＬＬ回路２２０がロック検出信号を出力するまでの時間は、最大で略８秒になったことを示す。以上のように、制御部１４０が発振器２１０の発振周波数を変更してから位相制御モードに切り換えると、ＰＬＬ回路２２０は、より高速に位相同期動作を実行できることがわかる。

【0065】

［発振信号の発振周波数の例］
図６は、比較対象の発振装置２０の発振周波数の変化の一例を示す。図６は、基準信号が入力して自走モードから位相制御モードに切り換えた場合の発振器２１０の発振周波数を示す。図６の横軸は時間を示し、縦軸は発振器２１０の発振周波数を示す。なお、縦軸の発振周波数は、位相制御モードで発振器２１０を安定に動作させた場合の発振周波数を０Ｈｚとしている。

【0066】

図６は、略０秒の時刻において、基準信号が入力し、自走モードから位相制御モードへ切り換えた例を示す。この場合、発振器２１０の発振周波数が１０００Ｈｚを超えて変動してしまうことが観測された。図６の例は、発振器２１０の発振信号を基準信号に同期させるまでの時間は短いが、上述のように発振周波数の変動が大きい。これは、自走モードから位相制御モードへ切り換える直前の基準信号及び発振信号の位相差が大きく異なっていることが原因と考えられる。これに対して、自走モードから位相制御モードへ切り換える直前の基準信号及び発振信号の位相差がより小さくなると、発振信号を基準信号に安定に同期させるまでの時間が１０分以上になることがあった。

【0067】

図７は、本実施形態に係る発振装置１００の発振周波数の変化の一例を示す。図７は、基準信号が入力して自走モードから位相制御モードに切り換えた場合の発振器２１０の発振周波数を示す。横軸は時間を示し、縦軸は発振器２１０の発振周波数を示す。なお、縦軸の発振周波数は、位相制御モードで発振器２１０を安定に動作させた場合の発振周波数を０Ｈｚとしている。

【0068】

図７は、制御部１４０が図４に示す制御動作を実行した場合に、発振装置１００が出力する発振信号の発振周波数の変化を示す。そして、図７Ａは、制御部１４０が図５の点Ｂに示す制御動作を実行した場合の発振周波数の変化を示す。図７Ａは、略０秒の時刻において、発振装置１００に基準信号の供給が開始され、制御部１４０は、図４の時刻ｔ１からの制御動作を実行した例を示す。発振装置１００は、発振周波数の変動を低減させつつ、発振信号を基準信号に同期させるまでの時間を短縮できることがわかる。

【0069】

図７Ｂは、制御部１４０が図５の点Ａに示す制御動作を実行した場合の発振周波数の変化を示す。図７Ｂも、略０秒の時刻において、発振装置１００に基準信号の供給が開始され、制御部１４０は、図４の時刻ｔ１からの制御動作を実行した例を示す。発振装置１００は、発振周波数の変動をより低減させつつ、発振信号を基準信号に同期させるまでの時間を短縮できることがわかる。

【0070】

［発振装置１００の第２構成例］
図８は、本実施形態に係る発振装置１００の第２構成例を示す。第２構成例の発振装置１００において、図３に示された第１構成例の発振装置１００の動作と略同一のものには同一の符号を付け、説明を省略する。第２構成例の発振装置１００は、信号検出部３２０と第２切換部３３０とを更に備える。

【0071】

信号検出部３２０は、入力した信号の電圧レベルを検出する。信号検出部３２０は、例えば、ＰＬＬ回路２２０が出力する第１信号を検出する。また、信号検出部３２０は、第２信号出力部３１０が出力する第２信号を検出してもよい。信号検出部３２０に入力する信号は、第２切換部３３０の接続状態によって定められる。

【0072】

信号検出部３２０は、例えば、ＡＤ変換器を有し、入力した信号の電圧をデジタル値に変換した結果を検出結果として出力する。信号検出部３２０は、アッテネータ及び／又は増幅器を更に有し、入力した信号の電圧レベルを調整してからデジタル値に変換してもよい。信号検出部３２０は、検出結果を制御部１４０に供給する。

【0073】

第２切換部３３０は、ＰＬＬ回路２２０及び第２信号出力部３１０のいずれか一方を信号検出部３２０に接続する。第２切換部３３０は、例えば、第１切換部２４０と同様に、２入力１出力のアナログスイッチである。第２切換部３３０の一方の入力端子には、例えば、ＰＬＬ回路２２０が出力した第１信号が入力する。ＰＬＬ回路２２０及び第２切換部３３０の間には、アッテネータ及び増幅回路等の信号レベルを調節する回路が設けられていてもよい。また、ＰＬＬ回路２２０及び第１切換部２４０の間に、信号レベルを調節する回路が設けられていてもよい。

【0074】

第２切換部３３０の他方の入力端子には、例えば、第２信号出力部３１０が出力する第２信号が入力する。第２信号出力部３１０及び第２切換部３３０の間には、アッテネータ及び増幅回路等の信号レベルを調節する回路が設けられていてもよい。また、第２信号出力部３１０及び第１切換部２４０の間に、信号レベルを調節する回路が設けられていてもよい。なお、第２切換部３３０及び信号検出部３２０の間には、ノイズを低減させるためのフィルタ等が設けられていてもよい。

【0075】

制御部１４０は、第２切換部３３０を制御して、第２切換部３３０の接続状態を切り換える。例えば、制御部１４０は、基準信号検出部２５０が基準信号を検出した検出結果に応じて、ＰＬＬ回路２２０を信号検出部３２０に接続する。これにより、信号検出部３２０は、基準信号がＰＬＬ回路２２０に入力している間、ＰＬＬ回路２２０が出力する第１信号を検出することができる。

【0076】

この場合、信号検出部３２０は、第１信号の検出結果を制御部１４０に供給する。制御部１４０は、受け取った検出結果を記憶部等に記憶する。そして、制御部１４０は、信号検出部３２０の検出結果に基づくデジタル信号を第２信号出力部に供給する。このように、第１切換部２４０がＰＬＬ回路２２０と発振器２１０とを接続している状態において、制御部１４０は、第２信号出力部３１０を制御して、第２信号出力部３１０が出力する第２信号の電圧レベルを、信号検出部３２０が第１信号を検出した電圧レベルに基づく電圧レベルにすることができる。

【0077】

これにより、第２構成例の発振装置１００は、基準信号が供給されなくなったことに応じて位相制御モードから自走モードに切り換える場合、第１信号の電圧に相当する第２信号を発振器２１０に供給することができる。第２信号の電圧は、安定動作をしているＰＬＬ回路２２０から出力される電圧の検出結果なので、発振器２１０は、ＰＬＬ回路２２０で制御されていた場合に出力していた発振信号と同様の周波数の発振信号を継続して出力できる。したがって、位相制御モードから自走モードへの切り換えが生じても、切換時に発生する発振周波数の変動を低減できる。

【0078】

以上のように、第２構成例の発振装置１００は、ＰＬＬ回路２２０が出力する第１信号の検出結果を用いることで、発振周波数の変動を低減させる。したがって、信号検出部３２０は、ＰＬＬ回路２２０による位相制御モードで動作をしている期間において、定期的に第１信号を検出し、検出結果を更新することが望ましい。また、信号検出部３２０の単位時間当たりの第１信号の検出タイミングは、多い方が好ましい。

【0079】

なお、ＰＬＬ回路２２０が出力する第１信号が変動することもあり、また、第１信号の検出結果に誤差が含まれることもある。そこで、制御部１４０は、第２信号出力部３１０が出力する第２信号の電圧レベルを、信号検出部３２０が第１信号を検出した電圧レベルを平滑化した電圧レベルにすることが望ましい。この場合、制御部１４０が第１信号の検出結果の移動平均を算出して第２信号出力部３１０に供給してもよく、これに代えて、第２信号出力部３１０が第１信号の検出結果を平均化してもよい。

【0080】

また、制御部１４０は、基準信号検出部２５０が基準信号を検出していない検出結果に応じて、第２信号出力部３１０を信号検出部３２０に接続する。これにより、信号検出部３２０は、基準信号がＰＬＬ回路２２０に入力していない間、第２信号出力部３１０が出力する第２信号を検出することができる。これにより、発振装置１００は、第２信号の信号レベルに異常が発生しているか否かを確認することができる。

【0081】

第２切換部３３０は、例えば、信号検出部３２０が第１信号及び第２信号を検出して比較できるように設けられていてもよい。これにより、発振装置１００は、第１切換部２４０の切り換え動作を実行する前に、第１信号及び第２信号を検出して比較結果を確認することができる。

【0082】

例えば、制御部１４０は、第１切換部２４０を制御してＰＬＬ回路２２０を発振器２１０に接続している状態において、第２切換部３３０を制御して、ＰＬＬ回路２２０及び信号検出部３２０の接続と、第２信号出力部３１０及び信号検出部３２０の接続とを切り換える。制御部１４０は、例えば、予め定められた時間が経過する毎にこれらの接続を切り換えて、信号検出部３２０に第１信号及び第２信号を検出させる。このように、制御部１４０は、発振器２１０の発振周波数を位相制御モードで安定化させている期間に、ＰＬＬ回路２２０が出力している第１信号と、第１信号の検出結果に基づく第２信号とを定期的にモニタして比較する。これにより、制御部１４０は、第１信号に対応した第２信号が出力しているか否かを確認できる。

【0083】

例えば、第１信号及び第２信号の検出結果が予め定められた時間が経過しても略一致する電圧にならない場合、制御部１４０は、異常が発生していると判断できる。この場合、制御部１４０は、一例として、ユーザ等に異常の発生を通知する。また、制御部１４０は、第１信号及び第２信号の検出結果が略一致する電圧となっている場合、正常動作していることを表示部等に表示させてもよい。

【0084】

［発振装置１００の動作フローの一例］
図９は、第２構成例の発振装置１００の動作フローの一例を示す。まず、制御部１４０は初期設定を行う（Ｓ１０１０）。制御部１４０は、例えば、記憶部に記憶されている初期値を第２信号出力部３１０に供給する。第２信号出力部３１０は、初期値に応じた第２信号を出力する。ここで、初期値は、過去に信号検出部３２０が第１信号を検出した検出結果でよく、これに代えて、予め設計又は算出された値等でもよい。

【0085】

次に、制御部１４０は、基準信号検出部２５０による基準信号の検出結果を確認する（Ｓ１０２０）。制御部１４０は、基準信号が検出されていない場合（Ｓ１０２０：Ｎｏ）、第１切換部２４０を制御して、第２信号出力部３１０を発振器２１０に接続する（Ｓ１０３０）。これにより、発振器２１０は自走モードで動作する。なお、第２信号出力部３１０及び発振器２１０が既に接続されている場合、制御部１４０は、第１切換部２４０の接続を維持させる。

【0086】

ここで、制御部１４０は、第２切換部３３０を制御して、第２信号出力部３１０を信号検出部３２０に接続し、第２信号をモニタしてもよい。制御部１４０は、基準信号が検出されるまで、Ｓ１０２０及びＳ１０３０を繰り返し、自走モードの動作を継続させる。

【0087】

制御部１４０は、基準信号が検出された場合（Ｓ１０２０：Ｙｅｓ）、第２信号出力部３１０を制御して、第２信号の電圧レベルを変更する（Ｓ１０４０）。制御部１４０による第２信号の電圧レベルの変更については、図４等で説明したのでここでは重複する説明を省略する。そして、制御部１４０は、ＰＬＬ回路２２０から出力されるロック検出信号の受信を確認する（Ｓ１０５０）。制御部１４０は、例えば、ＰＬＬ回路２２０が予め定められた第１期間を超えてロック検出信号を継続して出力したか否かを判断する。

【0088】

なお、制御部１４０は、ＰＬＬ回路２２０からロック検出信号を受信しないか、又は、安定にロック検出信号を受信できず（Ｓ１０５０：Ｎｏ）、予め定められた時間が経過した場合（Ｓ１０６０：Ｙｅｓ）、動作を中断する（Ｓ１０７０）。制御部１４０は、例えば、発振装置１００の異常を表示部等に表示してもよく、また、ユーザ等が操作するデバイス、他の装置等に通知してもよい。

【0089】

制御部１４０は、ＰＬＬ回路２２０からロック検出信号を受信した場合（Ｓ１０５０：Ｙｅｓ）、制御部１４０は、第１切換部２４０を制御して、ＰＬＬ回路２２０を発振器２１０に接続する（Ｓ１０８０）。これにより、発振器２１０の動作は自走モードから位相制御モードに切り換わる。そして、ＰＬＬ回路２２０は、発振器２１０の発振周波数を安定化させる。

【0090】

次に、制御部１４０は、第２切換部３３０を制御して、ＰＬＬ回路２２０及び信号検出部３２０の接続と、第２信号出力部３１０及び信号検出部３２０の接続とを、予め定められた時間が経過する毎に切り換える。制御部１４０は、第１信号及び第２信号を定期的にモニタして比較する（Ｓ１０９０）。制御部１４０は、信号検出部３２０の第１信号の検出結果を更新してもよい。

【0091】

次に、制御部１４０は、基準信号検出部２５０による基準信号の検出結果を確認する（Ｓ１１００）。制御部１４０は、基準信号が検出されている場合（Ｓ１１００：Ｙｅｓ）、Ｓ１０９０及びＳ１１００の動作を繰り返し、位相制御モードを継続させる。

【0092】

制御部１４０は、基準信号が検出されなかった場合（Ｓ１１００：Ｎｏ）、第１切換部２４０を制御して、第２信号出力部３１０を発振器２１０に接続し、自走モードに切り換える（Ｓ１１１０）。制御部１４０は、Ｓ１０２０に戻り、基準信号の検出結果を確認する。

【0093】

制御部１４０は、例えば、動作の停止が入力された場合、異常を検出した場合等に動作を停止するまで、以上の動作フローを繰り返す。このように、本実施形態に係る発振装置１００は、位相制御モードにおいて、基準信号が入力している状態から基準信号の入力がなくなった状態に変化した場合、直ちに自走モードに切り換える。そして、制御部１４０は、自走モードにおいて、基準信号が復活した場合、発振器２１０の発振周波数を僅かに変更してから位相制御モードに切り換える。

【0094】

これにより、発振装置１００は、基準信号の検出結果に応じて、自走モード及び位相制御モードのいずれか適切な動作に切り換えることができる。そして、発振装置１００は、モード間の切り換え時に発生する発振器２１０の発振周波数の変動を低減させつつ、発振信号を基準信号に同期させるまでの時間を短縮できる。また、発振装置１００は、第１信号及び第２信号をモニタすることにより、第２信号を第２信号に対応させて更新させることができるので、発振器２１０の発振周波数の変動を低減できる。

【0095】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。

【符号の説明】

【0096】

１０ シンセサイザシステム
２０ 発振装置
１００ 発振装置
１１０ 電圧制御発振器
１２０ ＰＬＬ制御装置
１３０ 出力調整部
１３２ 可変アッテネータ
１３４ 増幅器
１３６ 信号レベル検出回路
１３８ フィルタ部
１４０ 制御部
２１０ 発振器
２２０ ＰＬＬ回路
２３０ 定電圧出力部
２４０ 第１切換部
２５０ 基準信号検出部
３１０ 第２信号出力部
３２０ 信号検出部
３３０ 第２切換部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】