知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022111592
(43)【公開日】2022-08-01
(54)【発明の名称】半導体集積回路
(51)【国際特許分類】
G01K 7/01 20060101AFI20220725BHJP
H01L 21/822 20060101ALI20220725BHJP
G05F 3/30 20060101ALI20220725BHJP
【ＦＩ】
G01K7/01 C
H01L27/04 B
H01L27/04 V
G05F3/30
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2021007123
(22)【出願日】2021-01-20
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110002907
【氏名又は名称】特許業務法人イトーシン国際特許事務所
(72)【発明者】
【氏名】塚本 隆幸
【テーマコード（参考）】
2F056
5F038
5H420
【Ｆターム（参考）】
2F056JT01
2F056JT08
5F038AV17
5F038AV18
5F038AZ08
5F038BB02
5F038BB05
5F038BB08
5F038CD02
5F038DF03
5F038DF05
5F038EZ20
5H420NA12
5H420NA15
5H420NA24
5H420NB03
5H420NB16
5H420NB22
5H420NB25
5H420NB36
5H420NC02
5H420NC12
5H420NC23
5H420NC26
5H420NE23
5H420NE28
(57)【要約】
【課題】 幅広い動作温度範囲において、高精度の温度検出を可能にすると共にＰＳＲＲを向上させる。
【解決手段】 実施形態の半導体集積回路は、第１及び第２バンドギャップ素子及びカレントミラー回路を含み温度依存性を有する第１電圧及び温度に依存しない基準電圧を発生するバンドギャップリファレンス回路と、前記基準電圧を用いて前記第１電圧を出力コードに変換して温度情報として出力するアナログデジタル変換器と、前記温度情報に基づいて前記バンドギャップリファレンス回路の設定を変更する設定制御回路とを具備する。
【選択図】図１
【解決手段】 実施形態の半導体集積回路は、第１及び第２バンドギャップ素子及びカレントミラー回路を含み温度依存性を有する第１電圧及び温度に依存しない基準電圧を発生するバンドギャップリファレンス回路と、前記基準電圧を用いて前記第１電圧を出力コードに変換して温度情報として出力するアナログデジタル変換器と、前記温度情報に基づいて前記バンドギャップリファレンス回路の設定を変更する設定制御回路とを具備する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１及び第２バンドギャップ素子及びカレントミラー回路を含み温度依存性を有する第１電圧及び温度に依存しない基準電圧を発生するバンドギャップリファレンス回路と、
前記基準電圧を用いて前記第１電圧を出力コードに変換して温度情報として出力するアナログデジタル変換器と、
前記温度情報に基づいて前記バンドギャップリファレンス回路の設定を変更する設定制御回路と
を具備する半導体集積回路。
前記基準電圧を用いて前記第１電圧を出力コードに変換して温度情報として出力するアナログデジタル変換器と、
前記温度情報に基づいて前記バンドギャップリファレンス回路の設定を変更する設定制御回路と
を具備する半導体集積回路。
【請求項2】
前記アナログデジタル変換器は、逐次比較型であり、
前記設定制御回路は、前記アナログデジタル変換器による前記出力コードへの変換途中の温度情報を用いて前記バンドギャップリファレンス回路の設定を変更する
請求項１に記載の半導体集積回路。
前記設定制御回路は、前記アナログデジタル変換器による前記出力コードへの変換途中の温度情報を用いて前記バンドギャップリファレンス回路の設定を変更する
請求項１に記載の半導体集積回路。
【請求項3】
前記設定制御回路は、逐次比較型の前記アナログデジタル変換器により前記出力コードの各ビットが求められる毎に前記温度情報を用いて前記設定を変更する
請求項２に記載の半導体集積回路。
請求項２に記載の半導体集積回路。
【請求項4】
前記設定制御回路は、前記出力コードの各ビットのうち１つ以上の所定ビットが求められる毎に前記温度情報を用いて前記設定を変更する
請求項３に記載の半導体集積回路。
請求項３に記載の半導体集積回路。
【請求項5】
前記設定制御回路は、前記温度情報を用いて前記設定を変更した結果、前記基準電圧と規定の電圧との差が所定の閾値以内となった場合には、前記設定の変更を停止する
請求項４に記載の半導体集積回路。
請求項４に記載の半導体集積回路。
【請求項6】
前記バンドギャップリファレンス回路は、前記第１バンドギャップ素子に電流を流す第１電流経路と、前記第２バンドギャップ素子に電流を流す第２電流経路と、前記カレントミラー回路を構成し前記第１電流経路に電流を流す第１トランジスタと、前記カレントミラー回路を構成し前記第２電流経路に電流を流す第２トランジスタと、前記カレントミラー回路を構成し第３電流経路に電流を流す第３トランジスタと、前記第３電流経路上に設けられ前記基準電圧を発生する抵抗と、前記第３電流経路上に設けられ前記第３トランジスタの端子電圧を設定する抵抗回路とを具備し、
前記設定制御回路は、前記温度情報に基づいて、前記抵抗回路の抵抗値を変更する
請求項１又は２に記載の半導体集積回路。
前記設定制御回路は、前記温度情報に基づいて、前記抵抗回路の抵抗値を変更する
請求項１又は２に記載の半導体集積回路。
【請求項7】
前記設定制御回路は、前記第３トランジスタの端子電圧を前記第１及び第２トランジスタの端子電圧に一致させるように前記抵抗回路の抵抗値を変更する
請求項６に記載の半導体集積回路。
請求項６に記載の半導体集積回路。
【請求項8】
前記設定制御回路は、前記第３トランジスタの端子電圧を前記第１及び第２トランジスタの端子電圧に一致させるように前記抵抗回路の抵抗値を変更した結果、前記基準電圧と規定の電圧との差が所定の閾値以内となった場合には、前記設定の変更を停止する
請求項７に記載の半導体集積回路。
請求項７に記載の半導体集積回路。
【請求項9】
前記設定制御回路は、１回目の温度計測時において前記設定の変更を省略し、２回目の温度計測時において前記１回目の温度計測時に求められた前記温度情報に基づいて前記設定の変更を行う
請求項１に記載の半導体集積回路。
請求項１に記載の半導体集積回路。
【請求項10】
前記カレントミラー回路は、１段構成又はカスコード接続されたトランジスタを有する
請求項１に記載の半導体集積回路。
請求項１に記載の半導体集積回路。
【請求項11】
前記バンドギャップリファレンス回路に電源電圧を供給するレギュレータを更に具備し、
前記設定制御回路は、前記温度情報に基づいて前記レギュレータの設定を変更する
請求項１に記載の半導体集積回路。
前記設定制御回路は、前記温度情報に基づいて前記レギュレータの設定を変更する
請求項１に記載の半導体集積回路。
【請求項12】
前記アナログデジタル変換器は、逐次比較型であり、
前記設定制御回路は、前記アナログデジタル変換器からの変換途中の温度情報を用いて前記レギュレータの設定を変更する
請求項１１に記載の半導体集積回路。
前記設定制御回路は、前記アナログデジタル変換器からの変換途中の温度情報を用いて前記レギュレータの設定を変更する
請求項１１に記載の半導体集積回路。
【請求項13】
バンドギャップ素子及びカレントミラー回路を含み温度依存性を有する第１電圧及び温度に依存しない基準電圧を発生するバンドギャップリファレンス回路と、
前記基準電圧を用いて前記第１電圧をコードに変換して温度情報として出力するアナログデジタル変換器と、
前記バンドギャップリファレンス回路に電源電圧を供給するレギュレータと、
前記温度情報に基づいて前記レギュレータの設定を変更する設定制御回路と
を具備する半導体集積回路。
前記基準電圧を用いて前記第１電圧をコードに変換して温度情報として出力するアナログデジタル変換器と、
前記バンドギャップリファレンス回路に電源電圧を供給するレギュレータと、
前記温度情報に基づいて前記レギュレータの設定を変更する設定制御回路と
を具備する半導体集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体集積回路に関する。
【背景技術】
【0002】
従来、Band Gap Referenece（ＢＧＲ）回路を利用して温度を検出する温度検出回路が採用されることがある。このような温度検出回路として、アナログＢＧＲ回路とＡＤＣ（アナログデジタル変換器）とを備えたものがある。アナログＢＧＲ回路は、バンドギャップ電圧を利用して温度を検出し温度比例電圧を出力すると共に基準電圧を発生してＡＤＣ（アナログデジタル変換器）に与える。ＡＤＣは、アナログＢＧＲ回路からの基準電圧を用いて、温度比例電圧をデジタル信号に変換して出力する。アナログＢＧＲ及びＡＤＣには、レギュレータから電源電圧ＶＤＤＡが供給される。
【0003】
しかしながら、基準電圧及び温度比例電圧を発生するアナログＢＧＲ回路を用いた温度検出回路は、高精度の温度検出が可能な温度範囲が比較的狭い。また、温度検出回路の低電圧化に伴い、検出精度が低下すると共に、ＰＳＲＲ（Power Supply Rejection Ratio）が悪化しやすいという課題がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１１－２１５１２９号公報
【特許文献2】特開２００９－２１７８０９号公報
【特許文献3】米国特許出願公開第２０１８／０１４９５２６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本実施形態は、幅広い動作温度範囲において、高精度の温度検出を可能にすると共にＰＳＲＲを向上させることができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
実施形態の半導体集積回路は、第１及び第２バンドギャップ素子及びカレントミラー回路を含み温度依存性を有する第１電圧及び温度に依存しない基準電圧を発生するバンドギャップリファレンス回路と、前記基準電圧を用いて前記第１電圧を出力コードに変換して温度情報として出力するアナログデジタル変換器と、前記温度情報に基づいて前記バンドギャップリファレンス回路の設定を変更する設定制御回路とを具備する。
【図面の簡単な説明】
【0007】
【図1】本実施の形態に係る半導体集積回路を構成する温度検出回路を示すブロック図。
【図5】温度検出回路の比較例を示すブロック図。
【図9】横軸に温度をとり縦軸に電圧をとって、温度変化に対する電圧ＤＡＣＴＯＰと温度比例電圧Ｖｔの理想的な変化を示すグラフ。
【図10】横軸に出力コードの各ビットをとり縦軸に温度をとって、ＳＡＲＡＤＣ４による出力コードの決定の仕方を説明するための説明図。
【図11】横軸に温度をとり縦軸に電圧をとって、温度変化に対する電圧ＤＡＣＴＯＰ、温度比例電圧Ｖｔ、電圧ＶＣＣ，ＶＤＤＡの変化を示すグラフ。
【図12】横軸に温度をとり縦軸に電圧をとって、温度変化に対する電圧ＤＡＣＴＯＰ、温度比例電圧Ｖｔ、電圧ＶＣＣ，ＶＤＤＡの変化を示すグラフ。
【図13】横軸に出力コードの各ビットをとり縦軸に温度をとって、温度検出時における電圧ＤＡＣＴＯＰの制御を説明するための説明図。
【図14】横軸に出力コードの各ビットをとり縦軸に温度をとって、温度検出時における電圧ＤＡＣＴＯＰの他の制御例を説明するための説明図。
【図16】第２の実施の形態において採用される制御を説明するための説明図。
【図17】第２の実施の形態において採用される制御を説明するための説明図。
【図18】第３の実施の形態において採用される制御を説明するためのフローチャート。
【図19】ＢＧＲ回路の変形例を示す回路図。
【発明を実施するための形態】
【0008】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【0009】
（第１の実施の形態）
図１は本実施の形態に係る半導体集積回路を構成する温度検出回路を示すブロック図である。図２は図１の温度検出回路を含むメモリシステムを示すブロック図である。また、図３Ａは図１の具体的な構成の一例を示すブロック図であり、図４Ａは図３Ａ中のアナログＢＧＲ回路の具体的な構成を示す回路図である。
図１は本実施の形態に係る半導体集積回路を構成する温度検出回路を示すブロック図である。図２は図１の温度検出回路を含むメモリシステムを示すブロック図である。また、図３Ａは図１の具体的な構成の一例を示すブロック図であり、図４Ａは図３Ａ中のアナログＢＧＲ回路の具体的な構成を示す回路図である。
【0010】
本実施の形態は、全動作温度範囲中の検出温度に応じて温度検出回路の設定を適正化することで、高精度の温度検出を可能にすると共にＰＳＲＲを向上させるものである。また、本実施の形態は、温度検出回路による温度検出の途中結果を利用して設定の適正化を図るように構成されていてもよく、温度検出の確実な高精度化を図ることもできる。
【0011】
本実施の形態は、不揮発性の半導体記憶装置であるＮＡＮＤフラッシュメモリを制御するメモリコントローラに適用する例を説明するが、各種電子機器に適用可能である。
【0012】
図２のメモリシステムにおいて、ホスト６１とメモリコントローラ６２とは、所定のインタフェースを介して接続される。例えば、このインタフェースとしては、ｅＭＭＣ（embedded Multi Media Card）のパラレルインタフェース、ＰＣＩｅ（Peripheral Component Interconnect-Express）のシリアル拡張インタフェース、Ｍ－ＰＨＹの高速シリアルインタフェース等の各種インタフェースが採用される。なお、ホスト６１及びメモリコントローラ６２には、これらの各種インタフェースを採用したインタフェース回路が内蔵されている。
【0013】
メモリコントローラ６２とＮＡＮＤ型フラッシュメモリ６４とは、それぞれＮＡＮＤインタフェース（Ｉ／Ｆ）回路６３Ａ，６３Ｂを内蔵しており、Ｉ／Ｆ回路６３Ａ，６３Ｂを介して相互に接続される。ＮＡＮＤＩ／Ｆ回路６３Ａ，６３Ｂは、例えば、トグル・ダブルデータレート（ToggleDDR）等の高速データ転送モードやオープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）等の各種インタフェースを採用しており、メモリコントローラ６２とＮＡＮＤ型フラッシュメモリ６４との間でデータの転送を行う。
【0014】
ホスト６１は、メモリコントローラ６２に対して、書き込みや読み出しのリクエストを発生する。メモリコントローラ６２は、ホストからのリクエストに従ってＮＡＮＤ型フラッシュメモリ６４へのデータの書き込み及びＮＡＮＤ型フラッシュメモリ６４からのデータの読み出しを制御する。
【0015】
メモリコントローラ６２は、温度検出回路１を有している。温度検出回路１は、メモリコントローラ６２内の温度を検出して検出結果をメモリコントローラ６２内の図示しないＣＰＵ（Central Processing Unit）等に出力するようになっている。
【0016】
メモリコントローラ６２とＮＡＮＤ型フラッシュメモリ６４とは、ＮＡＮＤＩ／Ｆ回路６３Ａ，６３Ｂを介して、例えば、データを含む各信号の送受信を行うための信号ＤＱ＜７：０＞、データストローブ信号ＤＱＳ、／ＤＱＳ、チップイネーブル信号ＣＥ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号／ＷＥ、リードイネーブル信号ＲＥ、／ＲＥ、及びライトプロテクト信号ＷＰ等の各種信号の伝送を行う。
【0017】
なお、本実施の形態における温度検出回路１と同一構成の温度検出回路が、メモリコントローラ６２内だけでなく、ホスト６１，ＮＡＮＤ型フラッシュメモリ６４に内蔵されていてもよい。
【0018】
（比較例）
図５は温度検出回路の比較例を示すブロック図であり、図６は図５の具体的な構成の一例を示すブロック図である。図７は図６中のアナログＢＧＲ回路の具体的な構成の一例を示す回路図である。図８は図６中のＳＡＲＡＤＣの具体的な構成の一例を示すブロック図である。なお、第1の実施の形態を示す図１、図３Ａ及び図４Ａと比較例を示す図５から図７において同一の構成要素には同一符号を付し、同一構成については重複する説明を省略するものとする。
図５は温度検出回路の比較例を示すブロック図であり、図６は図５の具体的な構成の一例を示すブロック図である。図７は図６中のアナログＢＧＲ回路の具体的な構成の一例を示す回路図である。図８は図６中のＳＡＲＡＤＣの具体的な構成の一例を示すブロック図である。なお、第1の実施の形態を示す図１、図３Ａ及び図４Ａと比較例を示す図５から図７において同一の構成要素には同一符号を付し、同一構成については重複する説明を省略するものとする。
【0019】
図５に示す温度検出回路１１は、レギュレータ１２、アナログＢＧＲ回路１３及びＳＡＲ(Successive Approximation Register)式ＡＤ変換器（ＳＡＲＡＤＣ）４により構成されている。レギュレータ１２には電源電圧ＶＣＣが供給され、レギュレータ１２は、電源電圧ＶＤＤＡを発生する。この電源電圧ＶＤＤＡがアナログＢＧＲ回路１３及びＳＡＲＡＤＣ４に供給される。
【0020】
図６において、レギュレータ１２はアンプ（ＡＭＰ）２１、出力ＰＭＯＳトランジスタＤＲＶ及び抵抗Ｒ９，Ｒ１０を有する。トランジスタＤＲＶは、ソースが電源端子Ｔ１に接続され、ゲートにアンプ２１の出力が印加され、ドレインは抵抗Ｒ９の一端に接続される。抵抗Ｒ９の他端は抵抗Ｒ１０の一端に接続され、抵抗Ｒ１０の他端は電源端子Ｔ２に接続される。電源端子Ｔ１には電圧ＶＣＣが供給され、電源端子Ｔ２には電圧ＶＳＳＣが供給される。また、制御端子Ｔ３には、電圧ＶＤＤＡの設定のための設定電圧ＶＲＥＦが供給される。
【0021】
トランジスタＤＲＶは、アンプ２１の出力に応じた出力電圧ＶＤＤＡをドレインに発生して、温度センサ本体であるＢＧＲセンサ部１６に供給する。トランジスタＤＲＶのドレインに現れる電圧ＶＤＤＡは抵抗Ｒ９，Ｒ１０により分圧される。抵抗Ｒ９と抵抗Ｒ１０の接続点から電圧ＶＤＤＡに応じた電圧（フィードバック電圧）がアンプ２１の正極性入力端にフィードバックされる。アンプ２１の負極性入力端には、制御端子Ｔ３からの設定電圧ＶＲＥＦが与えられる。アンプ２１は、設定電圧ＶＲＥＦとフィードバック電圧との比較に応じたレベルの出力をトランジスタＤＲＶのゲートに与える。アンプ２１は、電圧ＶＲＥＦとフィードバック電圧とを一致させるように動作する。この結果、トランジスタＤＲＶのドレインには、設定電圧ＶＲＥＦに対応した出力電圧ＶＤＤＡが発生する。
【0022】
ＢＧＲセンサ部１６は、アナログＢＧＲ回路１３及びＳＡＲＡＤＣ４により構成される。アナログＢＧＲ回路１３は、電圧ＶＤＤＡが与えられて動作し、温度に比例した温度比例電圧（温度検出電圧）Ｖｔ及び温度に依存しない電圧である基準電圧（電圧ＤＡＣ）とを発生してＳＡＲＡＤＣ４に出力する。ＳＡＲＡＤＣ４は、基準電圧ＤＡＣを用いて温度比例電圧Ｖｔをデジタル信号に変換する。ＳＡＲＡＤＣ４は、変換後のデジタル信号（出力コード）を温度情報として出力する。
【0023】
図７において、アナログＢＧＲ回路１３は、アンプ３１、トランジスタＱ１～Ｑ８を含むカレントミラー回路３２及び抵抗Ｒ１～Ｒ３，Ｒ６，Ｒ７により構成される。電圧ＶＤＤＡが供給される電源ラインと電圧ＶＳＳＣが供給される電源ライン（以下、基準電位点ともいう）との間には、カレントミラー回路３２からノードＩＮＮ及びバイポーラトランジスタＱ１に電流を流す電流経路が設けられる。また、電圧ＶＤＤＡが供給される電源ラインと基準電位点との間には、カレントミラー回路３２からノードＩＮＰ、抵抗Ｒ１及びバイポーラトランジスタＱ２に電流を流す電流経路が設けられる。バンドギャップ素子であるＰＮＰトランジスタＱ１とＰＮＰトランジスタＱ２は相互に異なるエミッタ領域を有し、コレクタ電流比が１：ｍに設定される。これらのトランジスタＱ１，Ｑ２により、バンドギャップを利用した温度測定が可能となる。
【0024】
トランジスタＱ３～Ｑ８は、カレントミラー回路３２を構成する。電圧ＶＤＤＡが供給される電源ラインとノードＩＮＮとの間にはＰＭＯＳトランジスタＱ３のドレイン・ソース路及びＰＭＯＳトランジスタＱ４のドレイン・ソース路が直列に接続され、ノードＩＮＮと基準電点との間には、ＰＮＰトランジスタＱ１のエミッタ・コレクタ路が接続される。トランジスタＱ１は、エミッタがノードＩＮＮに接続され、コレクタ及びベースは基準電位点に接続される。
【0025】
電源ラインとノードＩＮＰとの間にはＰＭＯＳトランジスタＱ５のドレイン・ソース路及びＰＭＯＳトランジスタＱ６のドレイン・ソース路が直列に接続され、ノードＩＮＰと基準電点との間には、抵抗Ｒ１及びトランジスタＱ２のエミッタ・コレクタ路が直列に接続される。トランジスタＱ２は、エミッタが抵抗Ｒ１を介してノードＩＮＰに接続され、コレクタ及びベースは基準電位点に接続される。
【0026】
また、電源ラインと基準電位点との間には、ＰＭＯＳトランジスタＱ７のドレイン・ソース路及びＰＭＯＳトランジスタＱ８のドレイン・ソース路、抵抗Ｒ３，Ｒ２が直列に接続される。
【0027】
アンプ３１は、負極性入力端がノードＩＮＮに接続され、正極性入力端がノードＩＮＰに接続され、出力端はトランジスタＱ３，Ｑ５，Ｑ７のゲートに接続される。トランジスタＱ４，Ｑ６，Ｑ８のゲートにはバイアス電圧ＶＢＰが印加される。
【0028】
ノードＩＮＮと基準電位点との間には、トランジスタＱ１のエミッタ・コレクタ路に並列に抵抗Ｒ６が接続され、ノードＩＮＰと基準電位点との間には、トランジスタＱ２のエミッタ・コレクタ路に並列に抵抗Ｒ７が接続される。
【0029】
次に、比較例において、基準電圧ＤＡＣ及び温度比例電圧Ｖｔを得る動作について説明する。いま、説明を簡略化するために、抵抗Ｒ６，Ｒ７が無い回路を想定する。
【0030】
トランジスタＱ１，Ｑ２は、いずれも、ベースとコレクタとが基準電位点に接続されたダイオード接続である。この場合に、トランジスタ毎に定まる飽和電流をＩｓとし、順方向電圧をＶＦとして、熱電圧をＶＴ（＝ｋＴ／ｑ）とすると、エミッタ・コレクタ路に流れる電流ＩＦは、下記（１）式で表される。なお、Ｔは絶対温度、ｋはボルツマン定数、ｑは電子の電荷量である。
ＩＦ＝Ｉｓ（ｅｘｐ（ＶＦ／ＶＴ）－１）≒Ｉｓ（ｅｘｐ（ＶＦ／ＶＴ）） （１）
従って、下記（２）式が得られる。
ＶＦ＝ＶＴ・Ｌｎ（ＩＦ／Ｉｓ） （２）
ここで、ノードＩＮＮ及びトランジスタＱ１のエミッタ・コレクタ路に流れる電流をＩａとし、ノードＩＮＰ及びトランジスタＱ２のエミッタ・コレクタ路に流れる電流をＩｂとする。トランジスタＱ１，Ｑ２のコレクタ電流比はｍである。アンプ３１は、ノードＩＮＮ，ＩＮＰの電位差が０となるように動作するので、（２）式から下記（３）式が得られる。なお、抵抗Ｒ１の抵抗値をＲ１とする。
ＶＴ・Ｌｎ（Ｉａ／Ｉｓ）＝ＶＴ・Ｌｎ｛（Ｉｂ／ｍ）・（１／Ｉｓ）｝＋ＩｂＲ１ …（３）
変形すると、
Ｉｂ＝ＶＴ／Ｒ１｛Ｌｎ（Ｉａ／Ｉｓ）・（ｍＩｓ／Ｉｂ）｝ （４）
カレントミラー回路３２においては、トランジスタＱ１，Ｑ２のエミッタ・コレクタ路に流れる電流とトランジスタＱ３，Ｑ４のドレイン・ソース路に流れる電流とは、例えば一致するので、Ｉａ＝Ｉｂ＝Ｉとすると、下記（５）式が得られる。
Ｉ＝ＶＴ／Ｒ１・Ｌｎ（ｍ） （５）
上記（５）式は、電流ＩがＲ１とＶＴ（即ち、温度）に依存することを示している。即ち、抵抗Ｒ６，Ｒ７がないものとすると、電流Ｉは、温度上昇に比例して増加し、温度下降に比例して減少する特性（以下、正の温度特性という）を有する。
電流Ｉが正の温度特性を有することから、抵抗Ｒ１の両端に生じる電圧も、温度に比例した正の温度特性を有する。この抵抗Ｒ１の両端に生じる電圧が、温度の検出電圧である温度比例電圧Ｖｔとして出力される。
ＩＦ＝Ｉｓ（ｅｘｐ（ＶＦ／ＶＴ）－１）≒Ｉｓ（ｅｘｐ（ＶＦ／ＶＴ）） （１）
従って、下記（２）式が得られる。
ＶＦ＝ＶＴ・Ｌｎ（ＩＦ／Ｉｓ） （２）
ここで、ノードＩＮＮ及びトランジスタＱ１のエミッタ・コレクタ路に流れる電流をＩａとし、ノードＩＮＰ及びトランジスタＱ２のエミッタ・コレクタ路に流れる電流をＩｂとする。トランジスタＱ１，Ｑ２のコレクタ電流比はｍである。アンプ３１は、ノードＩＮＮ，ＩＮＰの電位差が０となるように動作するので、（２）式から下記（３）式が得られる。なお、抵抗Ｒ１の抵抗値をＲ１とする。
ＶＴ・Ｌｎ（Ｉａ／Ｉｓ）＝ＶＴ・Ｌｎ｛（Ｉｂ／ｍ）・（１／Ｉｓ）｝＋ＩｂＲ１ …（３）
変形すると、
Ｉｂ＝ＶＴ／Ｒ１｛Ｌｎ（Ｉａ／Ｉｓ）・（ｍＩｓ／Ｉｂ）｝ （４）
カレントミラー回路３２においては、トランジスタＱ１，Ｑ２のエミッタ・コレクタ路に流れる電流とトランジスタＱ３，Ｑ４のドレイン・ソース路に流れる電流とは、例えば一致するので、Ｉａ＝Ｉｂ＝Ｉとすると、下記（５）式が得られる。
Ｉ＝ＶＴ／Ｒ１・Ｌｎ（ｍ） （５）
上記（５）式は、電流ＩがＲ１とＶＴ（即ち、温度）に依存することを示している。即ち、抵抗Ｒ６，Ｒ７がないものとすると、電流Ｉは、温度上昇に比例して増加し、温度下降に比例して減少する特性（以下、正の温度特性という）を有する。
電流Ｉが正の温度特性を有することから、抵抗Ｒ１の両端に生じる電圧も、温度に比例した正の温度特性を有する。この抵抗Ｒ１の両端に生じる電圧が、温度の検出電圧である温度比例電圧Ｖｔとして出力される。
【0031】
図７においては、ノードＩＮＮは抵抗Ｒ６を介して基準電位点に接続されている。従って、抵抗Ｒ６に流れる電流とトランジスタＱ１のドレイン・ソース路に流れる電流との和電流がノードＩＮＮを流れる。同様に、抵抗Ｒ７は、ノードＩＮＰと基準電位点との間に接続されており、抵抗Ｒ７に流れる電流とトランジスタＱ２のドレイン・ソース路に流れる電流との和電流がノードＩＮＰを流れる。
【0032】
抵抗Ｒ６，Ｒ７に流れる電流は、温度上昇に対して減少し、温度下降に対して増加する特性（以下、負の温度特性という）を有する。従って、抵抗Ｒ１，Ｒ６，Ｒ７の抵抗値を適宜設定することにより、温度の変化に対して変動しない電流ＩをノードＩＮＮ，ＩＮＰに流すことが可能となる。
【0033】
カレントミラー回路３２においては、トランジスタＱ３，Ｑ４のドレイン・ソース路（トランジスタＱ５，Ｑ６のドレイン・ソース路）に流れる電流と同じ電流がトランジスタＱ７，Ｑ８のドレイン・ソース路にも流れる。即ち、トランジスタＱ７，Ｑ８のドレイン・ソース路に流れる電流Ｉｏｕｔは、温度の変化に対して変動しない。従って、抵抗Ｒ３，Ｒ２に流れる電流（ミラー電流Ｉｏｕｔ）は、温度の変化に拘わらず、一定である。抵抗Ｒ２，Ｒ３の接続点に現れる電圧ＤＡＣ（基準電圧）は、電流Ｉｏｕｔ×Ｒ２であり一定電圧となる。
一方、トランジスタＱ１のベース・エミッタ間電圧ＶＢＥは負の温度特性を有する。従って、ノードＩＮＮ，ＩＮＰの電圧も負の温度特性を有する。即ち、ノードＩＮＮ，ＩＮＰの電圧（以下、電圧ＩＮという）は、温度に応じて変化する電圧である。
一方、トランジスタＱ１のベース・エミッタ間電圧ＶＢＥは負の温度特性を有する。従って、ノードＩＮＮ，ＩＮＰの電圧も負の温度特性を有する。即ち、ノードＩＮＮ，ＩＮＰの電圧（以下、電圧ＩＮという）は、温度に応じて変化する電圧である。
【0034】
アナログＢＧＲ回路１３からの電圧ＤＡＣは、基準電圧としてＳＡＲＡＤＣ４に供給され、抵抗Ｒ１の両端に生じる電圧が温度比例電圧ＶｔとしてＳＡＲＡＤＣ４に供給される。
図８の例では、ＳＡＲＡＤＣ４は、サンプルホールド回路４１、比較回路４２、ロジック回路４３及びリファレンス電圧生成回路４４により構成される。サンプルホールド回路４１は入力された温度比例電圧Ｖｔをクロックタイミングでサンプリングしてホールドし、比較回路４２に出力する。比較回路４２は、クロックタイミングで、温度比例電圧Ｖｔをリファレンス電圧生成回路４４からのリファレンス電圧と比較し、比較結果をロジック回路４３に出力する。ロジック回路４３は比較結果に基づいて出力コードを決定すると共に、比較結果に基づくリファレンス電圧が生成されるようにリファレンス電圧生成回路４４を制御する。リファレンス電圧生成回路４４は、電圧ＤＡＣが与えられており（図示省略）、ロジック回路４３に制御されて電圧ＤＡＣに基づくリファレンス電圧を生成し比較回路４２に出力する。
図８の例では、ＳＡＲＡＤＣ４は、サンプルホールド回路４１、比較回路４２、ロジック回路４３及びリファレンス電圧生成回路４４により構成される。サンプルホールド回路４１は入力された温度比例電圧Ｖｔをクロックタイミングでサンプリングしてホールドし、比較回路４２に出力する。比較回路４２は、クロックタイミングで、温度比例電圧Ｖｔをリファレンス電圧生成回路４４からのリファレンス電圧と比較し、比較結果をロジック回路４３に出力する。ロジック回路４３は比較結果に基づいて出力コードを決定すると共に、比較結果に基づくリファレンス電圧が生成されるようにリファレンス電圧生成回路４４を制御する。リファレンス電圧生成回路４４は、電圧ＤＡＣが与えられており（図示省略）、ロジック回路４３に制御されて電圧ＤＡＣに基づくリファレンス電圧を生成し比較回路４２に出力する。
【0035】
ＳＡＲＡＤＣ４は、入力された基準電圧（電圧ＤＡＣ）と、温度比例電圧Ｖｔとの関係によって、温度を求める。例えば、ＳＡＲＡＤＣ４は、変換する電圧範囲を最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）までのコードに割り当てる。ＳＡＲＡＤＣ４のリファレンス電圧生成回路４４は、電圧ＤＡＣを用いて、変換する電圧範囲の１／２の電圧のリファレンス電圧を生成する。この場合のリファレンス電圧は、出力コードのＭＳＢに相当する。比較回路４２は、このリファレンス電圧と入力された温度比例電圧Ｖｔとの比較を行い比較結果をロジック回路４３に出力する。ロジック回路４３は、温度比例電圧Ｖｔがリファレンス電圧よりも大きいか否かによって、ＭＳＢの値を決定する。即ち、温度比例電圧Ｖｔがリファレンス電圧以上の場合にはＭＳＢを“１”とし、リファレンス電圧よりも低い場合にはＭＳＢを“０”とする。
【0036】
次に、ロジック回路４３は、ＭＳＢが“１”であるか“０”であるかに応じて、ＭＳＢの１ビット下位の下位ビットに対応するリファレンス電圧を設定する。ロジック回路４３は、この場合のリファレンス電圧として、最初に設定したリファレンス電圧の１／２の電圧を最初に設定したリファレンス電圧に足した値（ＭＳＢが“１”の場合）又は引いた値（ＭＳＢが“０”の場合）を設定する。リファレンス電圧生成回路４４は、このリファレンス電圧を生成して比較回路４２に与える。比較回路４２は、設定されたリファレンス電圧と温度比例電圧Ｖｔとの比較によって、ＭＳＢの１ビット下位のビット値を決定する。以後同様にして、順次下位ビットの値が求められ、最終的にＭＳＢからＬＳＢまでのコード値が決定される。ＳＡＲＡＤＣ４は、求めた出力コードを温度情報として出力する。
【0037】
（比較例の課題）
次に、図９及び図１０を参照して、比較例における課題について説明する。図９は横軸に温度をとり縦軸に電圧をとって、温度変化に対する電圧ＤＡＣＴＯＰの理想的な変化を示すグラフである。なお、電圧ＤＡＣＴＯＰは、トランジスタＱ８のドレインと抵抗Ｒ３との接続点の電圧であり、トランジスタＱ７，Ｑ８のドレイン・ソース間電圧ＶＤＳの和電圧に相当する。また、図１０は横軸に出力コードの各ビットをとり縦軸に温度をとって、ＳＡＲＡＤＣ４による出力コードの決定の仕方を説明するための説明図である。
次に、図９及び図１０を参照して、比較例における課題について説明する。図９は横軸に温度をとり縦軸に電圧をとって、温度変化に対する電圧ＤＡＣＴＯＰの理想的な変化を示すグラフである。なお、電圧ＤＡＣＴＯＰは、トランジスタＱ８のドレインと抵抗Ｒ３との接続点の電圧であり、トランジスタＱ７，Ｑ８のドレイン・ソース間電圧ＶＤＳの和電圧に相当する。また、図１０は横軸に出力コードの各ビットをとり縦軸に温度をとって、ＳＡＲＡＤＣ４による出力コードの決定の仕方を説明するための説明図である。
【0038】
（課題）
電圧ＤＡＣＴＯＰは、電圧ＤＡＣに対して抵抗Ｒ３にミラー電流Ｉｏｕｔが流れることによる電圧降下分だけ高い電圧である。ミラー電流Ｉｏｕｔが温度変化に拘わらず一定であれば、電圧ＤＡＣＴＯＰ及び電圧ＤＡＣは温度変化に拘わらず一定の電圧となる。ミラー電流ＩｏｕｔがノードＩＮＮ，ＩＮＰに流れる電流Ｉと一致する条件としては、Ｑ３～Ｑ７のゲート電圧を相互に同一にし、Ｑ４～Ｑ８のゲート電圧を相互に同一にするだけでなく、トランジスタＱ３，Ｑ４のドレイン・ソース間電圧の和電圧ＶＤＳ１、トランジスタＱ５，Ｑ６のドレイン・ソース間電圧の和電圧ＶＤＳ２、トランジスタＱ７，Ｑ８のドレイン・ソース間電圧の和電圧ＶＤＳ３（電圧ＤＡＣＴＯＰ）を相互に一致させる必要がある。即ち、電圧ＤＡＣＴＯＰ＝電圧ＩＮの場合に、電圧ＤＡＣは温度変化に拘わらず一定の電圧となる。
電圧ＤＡＣＴＯＰは、電圧ＤＡＣに対して抵抗Ｒ３にミラー電流Ｉｏｕｔが流れることによる電圧降下分だけ高い電圧である。ミラー電流Ｉｏｕｔが温度変化に拘わらず一定であれば、電圧ＤＡＣＴＯＰ及び電圧ＤＡＣは温度変化に拘わらず一定の電圧となる。ミラー電流ＩｏｕｔがノードＩＮＮ，ＩＮＰに流れる電流Ｉと一致する条件としては、Ｑ３～Ｑ７のゲート電圧を相互に同一にし、Ｑ４～Ｑ８のゲート電圧を相互に同一にするだけでなく、トランジスタＱ３，Ｑ４のドレイン・ソース間電圧の和電圧ＶＤＳ１、トランジスタＱ５，Ｑ６のドレイン・ソース間電圧の和電圧ＶＤＳ２、トランジスタＱ７，Ｑ８のドレイン・ソース間電圧の和電圧ＶＤＳ３（電圧ＤＡＣＴＯＰ）を相互に一致させる必要がある。即ち、電圧ＤＡＣＴＯＰ＝電圧ＩＮの場合に、電圧ＤＡＣは温度変化に拘わらず一定の電圧となる。
【0039】
図９は電圧ＤＡＣＴＯＰ（実線）及び電圧ＩＮ（破線）と、温度との関係を示している。上述したように、ベース・エミッタ間電圧ＶＢＥは負の温度特性を有し、電圧ＩＮは温度に応じて図９に示すように変化する。なお、ＩＮＮノード，ＩＮＰノードは同電位であり、電圧ＶＤＳ１，ＶＤＳ２は相互に同一である。
【0040】
これに対し、電圧ＤＡＣＴＯＰは、温度に依存しないことから、電圧ＤＡＣＴＯＰと電圧ＶＤＳ１（ＶＤＳ２）とには、温度変化に起因する電圧差が生じる。電圧ＤＡＣＴＯＰと電圧ＶＤＳ１（ＶＤＳ２）とに電圧差が生じると、その差の分だけミラー電流ＩｏｕｔがノードＩＮＮ（ＩＮＰ）に流れる電流に対して変化する。そうすると、出力コードの判定の基準となる電圧ＤＡＣも温度に応じて変化することになり、後段のＳＡＲＡＤＣ４の出力コードに誤りが生じる。
また、アナログＢＧＲ回路１３に供給される電圧ＶＤＤＡは、レギュレータ１２により作成されるが、レギュレータ１２の電源ＶＣＣが低電圧化されていることから、電圧ＶＤＤＡも低電圧化されている。トランジスタＱ１，Ｑ２のベース・エミッタ間電圧ＶＢＥは規定値であり、電圧ＶＤＳ１（ＶＤＳ２）は、ＶＤＤＡ－ＶＢＥであるので、電圧ＶＤＳ１（ＶＤＳ２）及び電圧ＤＡＣＴＯＰは比較的低い電圧となる。この場合には、ＶＤＳ１（ＶＤＳ２）と電圧ＤＡＣＴＯＰとの差（変動分）が小さいときでも、ミラー電流が比較的大きく変動してしまう。即ち、電圧ＶＤＤＡが低電圧化された場合には、アナログＢＧＲ回路１３ではＶＤＳ１，ＶＤＳ２，ＤＡＴＣＯＰが比較的小さな値となり、温度変化によるＶＤＳ１（ＶＤＳ２）とＤＡＣＴＯＰとの差により、ミラー電流Ｉｏｕｔが比較的大きく変動する。この結果、基準電圧ＤＡＣも比較的大きく変動し、ＳＡＲＡＤＣ４からの温度情報の精度が低下してしまう。
図１０は、動作温度範囲－２５℃～８５℃の中間の温度に対応するリファレンス電圧として電圧ＤＡＣを設定し、ＭＳＢからＬＳＢに向かって順次ビットを確定するＳＡＲＡＤＣ４の動作を示している。図１０の例はＳＡＲＡＤＣ４の１回目の判定によりＭＳＢ“１”が求められた例である。ＳＡＲＡＤＣ４は、２回目の判定においてリファレンス電圧をＤＡＣ＋ＤＡＣ／２に設定してＭＬＢ－１のビットの値を求める。更に、ＳＡＲＡＤＣ４は、３回目の判定においてリファレンス電圧をＤＡＣ＋ＤＡＣ／２－ＤＡＣ／４に設定してＭＬＢ－２のビットの値を求める。以後同様にして、順次下位ビットを求める。
また、アナログＢＧＲ回路１３に供給される電圧ＶＤＤＡは、レギュレータ１２により作成されるが、レギュレータ１２の電源ＶＣＣが低電圧化されていることから、電圧ＶＤＤＡも低電圧化されている。トランジスタＱ１，Ｑ２のベース・エミッタ間電圧ＶＢＥは規定値であり、電圧ＶＤＳ１（ＶＤＳ２）は、ＶＤＤＡ－ＶＢＥであるので、電圧ＶＤＳ１（ＶＤＳ２）及び電圧ＤＡＣＴＯＰは比較的低い電圧となる。この場合には、ＶＤＳ１（ＶＤＳ２）と電圧ＤＡＣＴＯＰとの差（変動分）が小さいときでも、ミラー電流が比較的大きく変動してしまう。即ち、電圧ＶＤＤＡが低電圧化された場合には、アナログＢＧＲ回路１３ではＶＤＳ１，ＶＤＳ２，ＤＡＴＣＯＰが比較的小さな値となり、温度変化によるＶＤＳ１（ＶＤＳ２）とＤＡＣＴＯＰとの差により、ミラー電流Ｉｏｕｔが比較的大きく変動する。この結果、基準電圧ＤＡＣも比較的大きく変動し、ＳＡＲＡＤＣ４からの温度情報の精度が低下してしまう。
図１０は、動作温度範囲－２５℃～８５℃の中間の温度に対応するリファレンス電圧として電圧ＤＡＣを設定し、ＭＳＢからＬＳＢに向かって順次ビットを確定するＳＡＲＡＤＣ４の動作を示している。図１０の例はＳＡＲＡＤＣ４の１回目の判定によりＭＳＢ“１”が求められた例である。ＳＡＲＡＤＣ４は、２回目の判定においてリファレンス電圧をＤＡＣ＋ＤＡＣ／２に設定してＭＬＢ－１のビットの値を求める。更に、ＳＡＲＡＤＣ４は、３回目の判定においてリファレンス電圧をＤＡＣ＋ＤＡＣ／２－ＤＡＣ／４に設定してＭＬＢ－２のビットの値を求める。以後同様にして、順次下位ビットを求める。
【0041】
図１０はある温度の温度計測を行う期間を示しており、この期間内では電圧ＤＡＣが変動していないが、上述したように、温度変化に起因してミラー電流Ｉｏｕｔが変動する結果、電圧ＤＡＣＴＯＰ及び電圧ＤＡＣは変動する。図１０の例では、電圧ＤＡＣＴＯＰは電圧ＩＮとは異なる電圧となっており、電圧ＤＡＣは本来設定されるべき規定の電圧値とは異なる電圧となっている。この結果、ＳＡＲＡＤＣ４は、本来設定されるべきリファレンス電圧とは異なるリファレンス電圧を用いて各ビットを判定することになる。特に、ＬＳＢ側のビットでは、リファレンス電圧の変動によりビット値の論理が変化することがあり、出力コードの精度が低下する。
【0042】
また、ベース・エミッタ間電圧ＶＢＥは、上述したように、負の温度特性を有している。図９の例では最低動作温度－２５℃においてベース・エミッタ間電圧ＶＢＥが一番大きな値となることを示している。従って、この最低動作温度において、ＶＤＳ１（ＶＤＳ２）は最小値となる。つまり、最低動作温度において、温度検出の精度が最も低下することになる。この検出精度の点から、ＶＤＳ１（ＶＤＳ２）の最小値は制限を受け、ＶＤＳ１（ＶＤＳ２）は、所定の値以上の値に設定される。その結果、電圧ＶＤＤＡも所定の電圧以上の電圧にする必要がある。これに対し、レギュレータ１２に供給される電圧ＶＣＣは規定の低電圧となっていることから、ベース・エミッタ間電圧ＶＢＥが一番大きくなる最低動作温度においては、電圧ＶＣＣと電圧ＶＤＤＡとの差が最も小さくなる。従って、最低動作温度においては、レギュレータ１２のトランジスタＤＲＶのドレイン・ソース間電圧ＶＤＳが最も小さくなり、ＰＳＲＲ（電源電圧変動除去比）が悪化する。
【0043】
つまり、アナログＢＧＲ回路を利用する限り、温度検出精度及びＰＳＲＲの点から、最低動作温度を十分に下げることは困難である。
【0044】
（構成）
本実施の形態においては、正確なミラー電流Ｉｏｕｔが得られるように、ＶＤＳ１，ＶＤＳ２，ＶＤＳ３を相互に一致させる（電圧ＤＡＣＴＯＰを電圧ＩＮに一致させる）制御を行う。これにより、全温度範囲において電圧ＤＡＣを本来設定すべき規定電圧とすることを可能にして、高精度の温度検出を可能にする。
本実施の形態においては、正確なミラー電流Ｉｏｕｔが得られるように、ＶＤＳ１，ＶＤＳ２，ＶＤＳ３を相互に一致させる（電圧ＤＡＣＴＯＰを電圧ＩＮに一致させる）制御を行う。これにより、全温度範囲において電圧ＤＡＣを本来設定すべき規定電圧とすることを可能にして、高精度の温度検出を可能にする。
【0045】
図１の温度検出回路１は、レギュレータ１２に代えてレギュレータ２を採用し、アナログＢＧＲ回路１３に代えてアナログＢＧＲ回路３を採用すると共に、設定制御回路５を設けた点が図５の温度検出回路１１と異なる。設定制御回路５は、ＣＰＵ（Central Processing Unit）等を用いたプロセッサによって構成されていてもよく、図示しないメモリに記憶されたプログラムに従って動作して各部を制御するものであってもよいし、ハードウェアの電子回路で機能の一部又は全部を実現するものであってもよい。また、設定制御回路５の機能を、ＳＡＲＡＤＣ４内のロジック回路４３によって実現するようになっていてもよい。設定制御回路５は、温度情報に基づいてレギュレータ２及びＢＧＲ回路３の設定を制御する。
【0046】
図３Ａは図２の温度検出回路１の具体的な構成の一例を示し、図３Ｂは図３Ａ中の抵抗回路２２の具体的な構成の一例を示す回路図である。また、図４Ａは図３Ａ中のアナログＢＧＲ回路３の具体的な構成の一例を示し、図４Ｂは図４Ａ中の抵抗回路３３の具体的な構成の一例を示す回路図である。
【0047】
図３Ａに示すように、温度検出回路１はレギュレータ２とＢＧＲセンサ部６とにより構成される。レギュレータ２は、抵抗Ｒ９，Ｒ１０に代えて抵抗回路２２を付加した点が図６のレギュレータ１２と異なる。抵抗回路２２には、設定制御回路５からの制御信号が与えられる。設定制御回路５は、温度情報に基づいて、レギュレータ２の抵抗回路２２の設定を制御することができる。
【0048】
抵抗回路２２は、トランジスタＤＲＶのドレインと基準電位点との間の信号経路上に設けられる。抵抗回路２２は、電圧ＶＤＤＡを分圧してアンプ２１の正極性端子に与える。
図３Ａに示すように、抵抗回路２２としては、例えば、トランジスタＤＲＶのドレインと基準電位点との間に直列接続された複数の抵抗による抵抗群Ｒｇ１と各抵抗の端部とアンプ２１の正極性端子との間に接続された複数のスイッチによるスイッチ群Ｓｇ１とによって構成することができる。スイッチ群Ｓｇ１の各スイッチは、設定制御回路５の制御信号によって導通が制御される。設定制御回路５は、抵抗回路２２の各スイッチのうちの１つのスイッチを温度情報に応じて選択して導通させることで、電圧ＶＤＤＡを温度情報に応じた電圧に設定することができる。
図３Ａに示すように、抵抗回路２２としては、例えば、トランジスタＤＲＶのドレインと基準電位点との間に直列接続された複数の抵抗による抵抗群Ｒｇ１と各抵抗の端部とアンプ２１の正極性端子との間に接続された複数のスイッチによるスイッチ群Ｓｇ１とによって構成することができる。スイッチ群Ｓｇ１の各スイッチは、設定制御回路５の制御信号によって導通が制御される。設定制御回路５は、抵抗回路２２の各スイッチのうちの１つのスイッチを温度情報に応じて選択して導通させることで、電圧ＶＤＤＡを温度情報に応じた電圧に設定することができる。
【0049】
図４Ａに示すように、ＢＧＲセンサ部６は、アナログＢＧＲ回路１３に代えてアナログＢＧＲ回路３を採用した点が図６と異なる。アナログＢＧＲ回路３は、抵抗Ｒ３に代えて抵抗回路３３を付加した点が図７のアナログＢＧＲ回路１３と異なる。抵抗回路３３は、トランジスタＱ８のドレインと抵抗Ｒ２との間の電流経路上に設けられる。抵抗回路３３には設定制御回路５からの制御信号が供給される。抵抗回路３３は、電流経路の抵抗値が設定制御回路５からの制御信号に基づいて変更可能に構成される。
【0050】
図４Ｂに示すように、例えば、抵抗回路３３は、トランジスタＱ８のドレインと抵抗Ｒ２との間の信号経路上に直列接続された複数の抵抗による抵抗群Ｒｇ２と各抵抗をそれぞれ迂回して信号経路に接続可能にする複数のスイッチによるスイッチ群Ｓｇ２により構成することができる。スイッチ群Ｓｇ２の各スイッチは、設定制御回路５の制御信号によって導通が制御される。設定制御回路５は、温度情報に基づいてスイッチ群Ｓｇ２の各スイッチのオン・オフを制御することにより、トランジスタＱ８のドレインと抵抗Ｒ２との間の電流経路上の抵抗回路３３全体の抵抗値を温度情報に応じて変化させる。抵抗回路３３は、抵抗回路３３を流れる電流、即ち、ミラー電流Ｉｏｕｔと抵抗回路３３の抵抗値とに応じた電圧を発生する。
【0051】
本実施の形態においては、ミラー電流Ｉｏｕｔが抵抗Ｒ２を流れることにより生じる電圧（電圧ＤＡＣ）と、ミラー電流Ｉｏｕｔが抵抗回路３３を流れることにより生じる電圧との和電圧が電圧ＤＡＣＴＯＰとなる。ミラー電流Ｉｏｕｔは、温度の変化に拘わらず一定である。従って、電圧ＤＡＣは温度に拘わらず一定電圧である。一方、電圧ＤＡＣＴＯＰは、温度情報に応じて変化する。
【0052】
（作用）
次にこのように構成された実施の形態の動作について図１１から図１５を参照して説明する。図１１及び図１２は横軸に温度をとり縦軸に電圧をとって、温度変化に対する電圧ＤＡＣＴＯＰ、電圧ＩＮ（ＩＮＰ／ＩＮＮ）、電圧ＶＣＣ，ＶＤＤＡの変化を示すグラフである。なお、図１１は電圧ＤＡＣＴＯＰの理想的な制御を示している。なお、図１１及び図１２では、レギュレータ２に対する制御を省略し、アナログＢＧＲ回路３に対する制御のみを行った例を示している。図１３は横軸に出力コードの各ビットをとり縦軸に温度をとって、温度検出時における電圧ＤＡＣＴＯＰの制御を説明するための説明図である。図１４は横軸に出力コードの各ビットをとり縦軸に温度をとって、温度検出時における電圧ＤＡＣＴＯＰの他の制御例を説明するための説明図である。図１５は図１１の例において、レギュレータ２に対する制御を加えた場合の例を示すグラフである。
図１５では、比較のために、レギュレータ２に対する制御を加えない場合の電圧ＶＤＤＡを破線にて示し、レギュレータ２に対する制御を加えた場合の電圧ＶＤＤＡを実線にて示している。
次にこのように構成された実施の形態の動作について図１１から図１５を参照して説明する。図１１及び図１２は横軸に温度をとり縦軸に電圧をとって、温度変化に対する電圧ＤＡＣＴＯＰ、電圧ＩＮ（ＩＮＰ／ＩＮＮ）、電圧ＶＣＣ，ＶＤＤＡの変化を示すグラフである。なお、図１１は電圧ＤＡＣＴＯＰの理想的な制御を示している。なお、図１１及び図１２では、レギュレータ２に対する制御を省略し、アナログＢＧＲ回路３に対する制御のみを行った例を示している。図１３は横軸に出力コードの各ビットをとり縦軸に温度をとって、温度検出時における電圧ＤＡＣＴＯＰの制御を説明するための説明図である。図１４は横軸に出力コードの各ビットをとり縦軸に温度をとって、温度検出時における電圧ＤＡＣＴＯＰの他の制御例を説明するための説明図である。図１５は図１１の例において、レギュレータ２に対する制御を加えた場合の例を示すグラフである。
図１５では、比較のために、レギュレータ２に対する制御を加えない場合の電圧ＶＤＤＡを破線にて示し、レギュレータ２に対する制御を加えた場合の電圧ＶＤＤＡを実線にて示している。
【0053】
図３Ａ，図４Ａに戻って説明を続ける。レギュレータ２は電圧ＶＣＣが与えられて、電圧ＶＤＤＡを発生する。この電圧ＶＤＤＡは、ＢＧＲセンサ部６中のアナログＢＧＲ回路３及びＳＡＲＡＤＣ４に供給される。アナログＢＧＲ回路３は、発生する電圧ＤＡＣＴＯＰの電圧値が比較例のアナログＢＧＲ回路１３と異なる。アナログＢＧＲ回路３における温度比例電圧Ｖｔ及び基準電圧ＤＡＣに関する動作はアナログＢＧＲ回路１３と同様である。即ち、ノードＩＮＮ，ＩＮＰの電圧は、アンプ３１によって相互に同電圧（電圧ＩＮ）となる。また、カレントミラー回路３２によって、トランジスタＱ３，Ｑ４のドレイン・ソース路及びノードＩＮＮを流れる電流とトランジスタＱ５，Ｑ６のドレイン・ソース路及びノードＩＮＰを流れる電流とは同じ電流Ｉとなる。
【0054】
トランジスタＱ１のエミッタ・コレクタ路に流れる電流及びトランジスタＱ２のエミッタ・コレクタ路に流れる電流はいずれも正の温度特性を有する。抵抗Ｒ１の両端の電圧が正の温度特性を有する温度比例電圧Ｖｔとして用いられる。一方、抵抗Ｒ６に流れる電流及び抵抗Ｒ７に流れる電流はいずれも負の温度特性を有する。従って、抵抗Ｒ１，Ｒ６，Ｒ７の抵抗値を適宜設定することにより、ノードＩＮＮ（ＩＮＰ）を流れる電流Ｉを温度に依存しない電流とすることができる。
【0055】
カレントミラー回路３２は、ノードＩＮＮ（ＩＮＰ）に流れる電流Ｉに例えば一致したミラー電流ＩｏｕｔをトランジスタＱ７，Ｑ８のドレイン・ソース路に流す。ミラー電流Ｉｏｕｔは、抵抗回路３３及び抵抗Ｒ２を介して基準電位点に流れる。アナログＢＧＲ回路３は、抵抗Ｒ２にミラー電流Ｉｏｕｔが流れることにより発生する電圧を基準電圧ＤＡＣとしてＳＡＲＡＤＣ４に与える。
【0056】
ＳＡＲＡＤＣ４は、基準電圧ＤＡＣを用いて、温度比例電圧Ｖｔに対応した出力コードを生成し、生成した出力コードを温度情報として出力する。
【0057】
この場合において、本実施の形態においては、温度情報に応じて電圧ＤＡＣＴＯＰを変化させ、電圧ＤＡＣＴＯＰを電圧ＩＮに一致させるように制御する。図１１はこの制御を示している。図１１に示すように、ノードＩＮＮ，ＩＮＰの電圧である電圧ＩＮ（破線）は、負の温度特性を有している。ＳＡＲＡＤＣ４からの温度情報は、設定制御回路５を介してアナログＢＧＲ回路３中の抵抗回路３３にフィードバックされる。設定制御回路５は、抵抗回路３３の抵抗値を温度情報に応じて変化させる。即ち、設定制御回路５は、抵抗回路３３の抵抗値を、温度が高くなるほど低くし、温度が低くなるほど高くする。温度変化に対する抵抗回路３３の抵抗値の変化をノードＩＮＮ（ＩＮＰ）の温度特性に対応した温度特性となるように、抵抗回路３３の抵抗値が変化する。
【0058】
電圧ＤＡＣＴＯＰは、抵抗Ｒ２の抵抗値と抵抗回路３３の抵抗値の和の抵抗値とミラー電流Ｉｏｕｔとにより求められる。抵抗回路３３は、温度情報を用いて抵抗回路３３の抵抗値を適宜変化させることで、電圧ＤＡＣＴＯＰに負の温度特性を付与して、図１１の実線に示すように、電圧ＤＡＣＴＯＰを電圧ＩＮに一致させる。
【0059】
電圧ＤＡＣＴＯＰが電圧ＩＮに一致する結果、ミラー電流ＩｏｕｔはノードＩＮＮ（ＩＮＰ）に流れる電流Ｉに一致するものとなる。これにより、ミラー電流Ｉｏｕｔは温度に依存しない定電流となり、基準電圧ＤＡＣも温度に依存しない定電圧となる。この結果、本実施の形態においては、高精度での温度検出が可能となる。
【0060】
なお、図１１の制御を可能にするためには、抵抗回路３３の抵抗値の分解能を極めて高くする必要があり、実装は容易ではない。そこで、抵抗回路３３の分解能を制限することが考えられる。図１２はこの場合の電圧ＤＡＣＴＯＰの制御を示している。この場合には、抵抗回路３３の抵抗値の変化を段階的に行うことで、図１２に示すように、電圧ＤＡＣＴＯＰを温度変化に対して段階的に変化させることが可能である。この場合においても、実使用上、十分に高精度の温度検出が可能である。
【0061】
ところで、ＳＡＲＡＤＣ４は、温度の計測時において電圧ＤＡＣを用い、アナログＢＧＲ回路３は設定制御回路５からの制御信号に応じて、即ち、温度情報に応じて電圧ＤＡＣＴＯＰを制御する。従って、ＳＡＲＡＤＣ４から最初に出力される出力コードの精度は必ずしも高くない。即ち、ＳＡＲＡＤＣ４からの温度情報を用いて電圧ＤＡＣＴＯＰを制御することにより高精度の温度検出を可能にするためには、複数回の温度検出が必要となる。
【0062】
そこで、本実施の形態においては、ＳＡＲＡＤＣ４のＡ／Ｄ変換の途中の計測結果を用いることで、１回の温度検出によって高精度の温度検出結果を得るようになっている。ＳＡＲＡＤＣ４が出力する出力コードは、検出温度に比例して値が変化するデジタルコードであり、ＭＳＢの値は、動作温度範囲の中間の温度に相当する。ＳＡＲＡＤＣ４は、先ず出力コードのＭＳＢの値を求める。図９に示したように、動作温度範囲の中間の温度においては、電圧ＤＡＣＴＯＰは電圧ＩＮ近傍の電圧値となり、動作温度範囲の両端において、電圧ＤＡＣＴＯＰは電圧ＩＮから離間した電圧値となる。従って、ＳＡＲＡＤＣ４がＭＳＢの値を求める場合において、温度比例電圧Ｖｔが動作温度範囲の中間の温度近傍の温度に対応する電圧である場合には、電圧ＤＡＣは本来設定されるべき規定電圧近傍の電圧であるのでＳＡＲＡＤＣ４がＭＳＢの値を誤判定する可能性は極めて低い。また、温度比例電圧Ｖｔが動作温度範囲の両端の温度である場合には、電圧ＤＡＣが本来設定されるべき電圧から多少変動している場合でも、動作温度範囲の中間の温度に相当するＭＳＢの値を誤判定する可能性は極めて低い。
【0063】
図１３の例では、ＳＡＲＡＤＣ４の１回目の判定によりＭＳＢ“１”が求められる。図１３の例における検出温度は動作温度範囲の中間から上限の間の電圧であり、初期状態では電圧ＤＡＣＴＯＰの方が電圧ＩＮよりも高い。ＳＡＲＡＤＣ４は、ＭＳＢが“１”であることを示す温度検出の途中結果の温度情報を設定制御回路５に与える。設定制御回路５はこの温度情報に基づいてアナログＢＧＲ回路３の抵抗回路３３を制御する。これにより、抵抗回路３３は、供給されたＭＳＢが“１”であることを示す温度情報に応じた抵抗値に低下する。この場合には、図９の動作温度範囲における電圧ＤＡＣＴＯＰの変化分の例えば１／４の電圧だけ電圧ＤＡＣＴＯＰが低下するように、抵抗回路３３の抵抗値が変化する。これにより、図１３に示すように、電圧ＤＡＣＴＯＰは、電圧ＩＮよりも低くなり、その差が比較的小さくなる。従って、ミラー電流Ｉｏｕｔは、ノードＩＮＮ，ＩＮＰに流れる電流Ｉに近づき、電圧ＤＡＣは、本来設定されるべき電圧に近づく。
【0064】
ＳＡＲＡＤＣ４は、電圧ＤＡＣＴＯＰ及び電圧ＤＡＣが変更された後に次のビットの判定を行う。即ち、ＳＡＲＡＤＣ４は、２回目の判定において変更された電圧ＤＡＣを用いてリファレンス電圧をＤＡＣ＋ＤＡＣ／２に設定してＭＬＢ－１のビットの値を求める。図１３の例では、ＳＡＲＡＤＣ４はＭＳＢ－１のビットのビット値として“０”を得る。ＳＡＲＡＤＣ４は、ＭＳＢ－１のビットが“０”であることを示す温度検出の途中結果の温度情報を設定制御回路５に与える。設定制御回路５はこの温度情報に基づいてアナログＢＧＲ回路３の抵抗回路３３を制御する。抵抗回路３３は、供給されたＭＳＢが“０”であることを示す温度情報に応じた抵抗値に増加する。この場合には、図９の動作温度範囲における電圧ＤＡＣＴＯＰの変化分の例えば１／８の電圧だけ電圧ＤＡＣＴＯＰが増加するように、抵抗回路３３の抵抗値が変化する。これにより、図１３に示すように、電圧ＤＡＣＴＯＰは一旦電圧ＩＮよりも大きくなる。
【0065】
ＳＡＲＡＤＣ４は、３回目の判定において変更された電圧ＤＡＣを用いてリファレンス電圧をＤＡＣ＋ＤＡＣ／２－ＤＡＣ／４に設定してＭＬＢ－２のビットの値を求める。図１３の例では、ＳＡＲＡＤＣ４はＭＳＢ－２のビットのビット値として“１”を得る。ＳＡＲＡＤＣ４は、ＭＳＢ－２のビットが“１”であることを示す温度検出の途中結果の温度情報を設定制御回路５に与える。設定制御回路５はこの温度情報に基づいてアナログＢＧＲ回路３の抵抗回路３３を制御する。抵抗回路３３は、供給されたＭＳＢが“１”であることを示す温度情報に応じた抵抗値に低下する。この場合には、図９の動作温度範囲における電圧ＤＡＣＴＯＰの変化分の例えば１／１６の電圧だけ電圧ＤＡＣＴＯＰが増加するように、抵抗回路３３の抵抗値が変化する。これにより、図１３に示すように、電圧ＤＡＣＴＯＰは略電圧ＩＮと同等の電圧となる。
【0066】
以後同様の動作が繰り返される。従って、これ以降、電圧ＤＡＣは、本来設定されるべき電圧となり、ＳＡＲＡＤＣ４は高精度の温度検出結果を出力可能となる。
【0067】
このように、電圧ＤＡＣＴＯＰは、ＳＡＲＡＤＣ４の各ビットのビット値が決定されるごとに、次第に電圧ＩＮに収束する。出力コードのＬＳＢの値が決定される時点において、電圧ＤＡＣＴＯＰが電圧ＩＮに一致していれば高い温度検出精度が得られるので、図１３の処理を行うことにより、確実に高精度の温度検出が可能となる。
【0068】
なお、電圧ＤＡＣＴＯＰの制御をＬＳＢのビットまで実施しても良いが、電圧ＤＡＣＴＯＰと電圧ＩＮとの差が所定の閾値以内になった場合、即ち、電圧ＤＡＣが本来設定すべき規定電圧に対して所定の閾値以内の電圧になった場合には、十分な温度検出精度が得られることが考えられる。そこで、電圧ＤＡＣＴＯＰと電圧ＩＮとの差が所定の閾値以内になった場合には、電圧ＤＡＣＴＯＰの制御を停止するようになっていてもよい。図１３はこの状態を示している。
【0069】
また、図１３の例では、検出途中の温度情報の最初のビット（ＭＳＢ）値の出力から連続して電圧ＤＡＣＴＯＰの制御を行う例を示したが、このようにＳＡＲＡＤＣ４からビット値が得られる毎に連続して電圧ＤＡＣＴＯＰを制御してもよく、また、間欠的に電圧ＤＡＣＴＯＰを制御してもよい。また、検出途中の温度情報の途中のビット値の出力から連続して又は間欠的にあるいは１回のみ電圧ＤＡＣＴＯＰの制御を行ってもよく、検出途中の温度情報の最後のビット（ＬＳＢ）の１つ前のビットのビット値のみを用いて電圧ＤＡＣＴＯＰの制御を行ってもよい。
【0070】
よりＬＳＢ側のビット値の出力を用いて電圧ＤＡＣＴＯＰを制御した方がより高精度の温度検出が可能となる。しかし、よりＭＳＢ側のビット値を用いた電圧ＤＡＣＴＯＰ制御を行わない場合には、温度検出結果に比較的大きな誤差が生じる可能性がある。そこで、ＭＳＢ側のビット値、中間のビット値及びＬＳＢのビット値を用いた複数回の電圧ＤＡＣＴＯＰ制御を実施した方がよく、理想的には図１３のように毎回実施した方がよい。また、検出温度の範囲に応じて、電圧ＤＡＣＴＯＰ制御を実施するビットを決定するようにしてもよい。
【0071】
上述したように、電圧ＤＡＣＴＯＰと電圧ＩＮとの差が所定の閾値以内になった場合には十分な温度検出精度が得られる。例えば、出力コードの上位数ビットの判定毎に電圧ＤＡＣＴＯＰを制御することにより、電圧ＤＡＣＴＯＰと電圧ＩＮとの差が所定の閾値以内になることが考えられる。そこで、例えば上位何ビットまで電圧ＤＡＣＴＯＰの制御を行うかを予め決定しておき、メモリコントローラ６２内のＣＰＵによって、このビット数を設定するようになっていてもよい。メモリコントローラ６２のＣＰＵは、自システムに応じて適宜のビット数を設定可能であり、システムに最適な制御が可能となる。
【0072】
図１４はＭＬＢ－２ビットで電圧ＤＡＣＴＯＰを制御し、電圧ＤＡＣＴＯＰと電圧ＩＮとの差が所定の閾値以内になったことにより、電圧ＤＡＣＴＯＰの制御を停止した例を示している。この場合においても、ＭＬＢからＭＢＢ－２までの判定に誤りが無ければ、高精度の温度検出結果を得ることができる。
【0073】
更に、本実施の形態においては、温度情報を用いて、電圧ＶＤＤＡについても制御する。上述したように、温度検出精度の制限から、電圧ＶＤＤＡは、最低動作温度における電圧ＩＮとの差が所定の値よりも大きくなるように設定される。この結果、図１１及び図１２に示すように、電圧ＶＣＣと電圧ＶＤＤＡとの差は比較的小さくなり、ＰＳＲＲが悪化する。そこで、本実施の形態においては、ＰＳＲＲの悪化を抑制するために、電圧ＩＮの変化に応じて電圧ＶＤＤＡも変化させる。
【0074】
抵抗回路２２には、設定制御回路５から温度情報に基づく制御信号が与えられる。抵抗回路２２は、温度情報に応じて抵抗値を変化させ、トランジスタＤＲＶのドレインに現れる電圧ＶＤＤＡの抵抗分圧により得られるフィードバック電圧を変化させる。即ち、抵抗回路２２は、温度情報によって示される温度が高い程抵抗分圧により得られるフィードバック電圧を小さくし、低い程抵抗分圧により得られるフィードバック電圧を大きくする。抵抗回路２２は、抵抗分圧によって得た電圧をアンプ２１の正極性端子にフィードバックする。
【0075】
これにより、検出温度が低い程、電圧ＶＤＤＡは高くなり、検出温度が高い程、電圧ＶＤＤＡは低くなる。こうして、図１５に示すように、電圧ＩＮとの電圧差が例えば一定の電圧ＶＤＤＡがレギュレータ２から出力される。図１５の例では、電圧ＶＣＣと電圧ＶＤＤＡとの差電圧は、最低動作温度において最も小さく、動作温度が高くなるほど大きくなる。この結果、最低動作温度におけるＰＳＲＲの悪化を抑制することはできないが、動作温度が高くなるほど電圧ＶＣＣと電圧ＶＤＤＡとの差を大きくすることができ、低温以外のＰＳＳＲを十分に改善することが可能である。システムによるが、高温時に高精度の検知が要求される用途が多く、本実施の形態によるＰＳＳＲの改善効果は大きい。
【0076】
なお、電圧ＶＤＤＡの制御についても、電圧ＤＡＣＴＯＰの制御と同様に、最終的な温度検出結果を用いて制御を行ってもよく、検出途中の温度情報を用いて制御を行ってもよい。また、検出途中の温度情報の最初のビット（ＭＳＢ）値の出力から連続して電圧ＶＤＤＡの制御を行ってもよく、あるいは間欠的に電圧ＤＡＣＴＯＰを制御してもよい。また、検出途中の温度情報の途中のビット値の出力から連続して又は間欠的にあるいは１回のみ電圧ＶＤＤＡの制御を行ってもよく、検出途中の温度情報の最後のビット（ＬＳＢ）の１つ前のビットのビット値のみを用いて電圧ＶＤＤＡの制御を行ってもよい。電圧ＶＤＤＡの制御についても、電圧ＤＡＣＴＯＰの制御と同様に、例えば上位何ビットまで電圧ＶＤＤＡの制御を行うかを予め決定しておき、メモリコントローラ６２内のＣＰＵによって、このビット数を設定するようになっていてもよい。
【0077】
このように本実施の形態においては、温度情報を用いて電圧ＤＡＣＴＯＰを電圧ＩＮに一致させており、ノードＩＮＮ，ＩＮＰに流れる電流Ｉに一致したミラー電流Ｉｏｕｔを発生させる。これにより、温度変化に拘わらず電圧ＤＡＣを本来設定すべき規定電圧に制御することができ、全動作範囲において高精度の温度検出結果を得ることができる。また、温度情報に基づいて電圧ＶＤＤＡを制御しており、最低動作温度よりも動作温度が高くなる程ＰＳＳＲを改善することができる。
【0078】
（第２の実施の形態）
図１６及び図１７は第２の実施の形態において採用される制御を説明するための説明図である。本実施の形態におけるハードウェア構成は第１の実施の形態と同様である。図１６及び図１７は横軸に出力コードの各ビットをとり縦軸に温度をとって、ＳＡＲＡＤＣ４の各ビットの判定方法を説明するための説明図である。図１６は第１の実施の形態におけるＳＡＲＡＤＣ４の判定方法を示し、図１７は第２の実施の形態におけるＳＡＲＡＤＣ４の判定方法を示している。
図１６及び図１７は第２の実施の形態において採用される制御を説明するための説明図である。本実施の形態におけるハードウェア構成は第１の実施の形態と同様である。図１６及び図１７は横軸に出力コードの各ビットをとり縦軸に温度をとって、ＳＡＲＡＤＣ４の各ビットの判定方法を説明するための説明図である。図１６は第１の実施の形態におけるＳＡＲＡＤＣ４の判定方法を示し、図１７は第２の実施の形態におけるＳＡＲＡＤＣ４の判定方法を示している。
【0079】
第１の実施の形態においては、電圧ＤＡＣＴＯＰが電圧ＩＮに一致するまでの期間、電圧ＤＡＣは若干変動することになる。例えば図１４の例のように、出力コードの途中のビットから電圧ＤＡＣＴＯＰを制御する場合には、電圧ＤＡＣＴＯＰの制御前には、電圧ＤＡＣＴＯＰと電圧ＩＮとの差が比較的大きいことが考えられる。この場合には、電圧ＤＡＣが本来設定すべき電圧から比較的大きくずれてしまい、ＳＡＲＡＤＣ４において判定するビット値に誤りが生じる可能性がある。そこで、本実施の形態においては、ＳＡＲＡＤＣ４として、冗長性を有する回路を採用する。
【0080】
図１６及び図１７の例では、出力コードのうち上位側のＭＳＢからＭＳＢ－４までの判定時の各リファレンス電圧を丸印で示すと共に、括弧により各リファレンス電圧を用いた判定温度範囲を示している。ＳＡＲＡＤＣ４は、リファレンス電圧を１／２，１／４，・・にした電圧を、各ビットの判定結果に応じて、前回の判定に用いたリファレンス電圧に加減算したリファレンス電圧を次回の判定に用いる。この場合において、第１の実施の形態のＳＡＲＡＤＣ４は、前回の判定により除外された温度範囲以外の温度範囲を判定する。即ち、ＳＡＲＡＤＣ４は、前回の判定における温度検出範囲のうち、前回の判定結果により検出温度から除外された温度範囲を除く温度範囲を判定対象に設定して各ビットのビット値を決定する。
【0081】
しかしながら、前回の判定に誤りがあった場合、例えば、図１６において、３０℃より低い温度に対してＭＳＢのビット値を“１”と判定した場合には、誤りが確定し、温度検出の誤差が大きい。
【0082】
これに対し、本実施の形態のＳＡＲＡＤＣ４は、前回までの判定により除外された温度範囲のうち、今回の判定温度範囲に隣接する所定の温度範囲を判定温度範囲に含める。従って、例えば、図１７において、３０℃より低い温度に対してＭＳＢのビット値を“１”と判定した場合でも、次のＭＳＢ－１のビットの判定時に検出された温度が判定温度範囲に含まれる可能性があり、ＭＳＢ－１ビットの判定において、正しい温度が検出される可能性がある。なお、ＳＡＲＡＤＣ４は、この場合には、ＭＳＢのビットのビット値を“１”から“０”に変更する。
【0083】
このように本実施の形態においては、ＳＡＲＡＤＣ４として冗長性を有する回路を採用することにより、ＳＡＲＡＤＣ４における温度検出途中の誤りを修正することが可能であり、より高精度の温度検出が可能である。
【0084】
（第３の実施の形態）
図１８は第３の実施の形態において採用される制御を説明するためのフローチャートである。本実施の形態におけるハードウェア構成は第１の実施の形態と同様である。
図１８は第３の実施の形態において採用される制御を説明するためのフローチャートである。本実施の形態におけるハードウェア構成は第１の実施の形態と同様である。
【0085】
上記各実施の形態においては、出力コードの検出途中の温度情報を用いて電圧ＤＡＣＴＯＰを変更する例を説明した。しかしながら、電圧ＤＡＣＴＯＰを変更し、新たな電圧ＤＡＣをＳＡＲＡＤＣ４に供給し、ＳＡＲＡＤＣ４において新たな電圧ＤＡＣに基づくリファレンス電圧を設定する処理には比較的長い時間を要することも考えられる。この場合には、温度検出に要する全体的な時間が長くなってしまう。そこで、本実施の形態においては、１回目に電圧ＤＡＣＴＯＰを制御せずに温度を低い精度で求め、２回目に求めた温度に対応した電圧ＤＡＣＴＯＰを最初に設定した状態で、上記実施の形態を適用する。これにより、電圧ＤＡＣＴＯＰが電圧ＩＮに収束する時間を短縮することができ、結果的に温度検出の速度を向上させることができる。なお、図１８においては、電圧ＤＡＣＴＯＰの制御のみについて記載しているが、電圧ＶＤＤＡの制御についても同様に行ってもよい。
【0086】
図１８のステップＡ１，Ａ２は１回目の温度検出処理を示している。先ず、アナログＢＧＲ回路３により温度比例電圧Ｖｔ及び電圧ＤＡＣを検出する。温度比例電圧Ｖｔ及び電圧ＤＡＣはＳＡＲＡＤＣ４に供給され、ＳＡＲＡＤＣ４は、電圧ＤＡＣを用いて、出力コードの各ビットを温度比例電圧Ｖｔに応じて判定する（Ａ２）。即ち、１回の温度検出処理においては、温度情報による電圧ＤＡＣＴＯＰの制御は行わない。従って、温度の検出精度は比較的低い反面、高速に処理が行われる。
【0087】
次に、１回目の温度検出処理によって得られた温度情報をアナログＢＧＲ回路３にフィードバックする（Ａ３）。抵抗回路３３は、温度情報に基づいて抵抗値を変化させる（Ａ４）。この結果、電圧ＤＡＣＴＯＰが変化し、アナログＢＧＲ回路３からの電圧ＤＡＣも変化する。この電圧ＤＡＣがＳＡＲＡＤＣ４に設定される（Ａ５）。ＳＡＲＡＤＣ４は、設定された電圧ＤＡＣに基づくリファレンス電圧を発生し、２回目の温度判定が終了していなければ（Ａ６のＮＯ）、出力コードの各ビットを求める（Ａ７）。ＳＡＲＡＤＣ４は、求めたビット値をフィードバックする必要がある場合（Ａ８のＹＳＥ）には、処理をステップＡ９に移行し、フィードバックする必要がない場合（Ａ８のＮＯ）には、処理をステップＡ６に移行する。
【0088】
ステップＡ９において、ＳＡＲＡＤＣ４は、求めたビット値（温度情報）を設定制御回路５を介してアナログＢＧＲ回路３にフィードバックする。抵抗回路３３は、温度情報に基づいて抵抗値を変化させる（Ａ１０）。この結果、電圧ＤＡＣＴＯＰが変化し、アナログＢＧＲ回路３からの電圧ＤＡＣも変化する。この電圧ＤＡＣがＳＡＲＡＤＣ４に設定される（Ａ１１）。ＳＡＲＡＤＣ４は、設定された電圧ＤＡＣに基づくリファレンス電圧を発生し、２回目の温度判定が終了していなければ（Ａ６のＮＯ）、出力コードの次のビットを求める（Ａ７）。以後同様の動作が繰り返され、出力コードのＬＳＢのビット値が求められると（Ａ６のＹＳＥ）、処理を終了する。
【0089】
なお、２回目の温度検出時時には、電圧ＤＡＣＴＯＰは比較的早く電圧ＩＮに収束しており、比較的早い段階でステップＡ８においてフィードバック不要と判定される。この結果、２回目の温度検出処理の時間を著しく短縮できる。
【0090】
このように、本実施の形態においては、１回目に求めた温度情報を用いて、２回目の最初のビット値の算出時における電圧ＤＡＣＴＯＰ及び電圧ＤＡＣを検出する。２回目の最初のビット値の算出時点において、電圧ＤＡＣＴＯＰは電圧ＩＮ近傍の電圧となっており、電圧ＤＡＣＴＯＰは電圧ＩＮに比較的短時間に収束する。この結果、電圧ＤＡＣＴＯＰの制御を短時間に終了させることが可能となり、結果的に温度検出に要する時間を短縮することが可能である。
【0091】
なお、第３の実施の形態においては、１回目に電圧ＤＡＣＴＯＰを制御することなく温度検出を行い、２回目に電圧ＤＡＣＴＯＰを制御しながら温度検出を行う例を説明したが、予め動作温度がある程度既知である場合には、当該温度情報をメモリに記憶させ、このメモリからの温度情報をアナログＢＧＲ回路３に与えることで、１回目の温度検出処理を省略することも可能である。
【0092】
（変形例）
図１９はアナログＢＧＲ回路の変形例を示す回路図である。本変形例は、カスコード接続されたトランジスタＱ３～Ｑ８を用いたカレントミラー回路３２に代えて、１段構成のトランジスタＱ３，Ｑ５，Ｑ７を用いたカレントミラー回路３４を採用した点が図４ＡのアナログＢＧＲ回路３と異なる。
この場合においても、上記各実施の形態と同様の効果が得られる。
図１９はアナログＢＧＲ回路の変形例を示す回路図である。本変形例は、カスコード接続されたトランジスタＱ３～Ｑ８を用いたカレントミラー回路３２に代えて、１段構成のトランジスタＱ３，Ｑ５，Ｑ７を用いたカレントミラー回路３４を採用した点が図４ＡのアナログＢＧＲ回路３と異なる。
この場合においても、上記各実施の形態と同様の効果が得られる。
【0093】
なお、上記各実施の形態においては、レギュレータ２及びアナログＢＧＲ回路３が温度情報である出力コードを利用する対象である例を説明したが、出力コードをこれらの回路以外の回路ブロックにおいて利用することも可能である。例えば、温度センサの回路内で、温度によって特性が変化する回路部分について、出力コードを用いた最適化処理を実施するようにしてもよい。例えば、出力コードを用いてＡＤコンバータのスイッチサイズを最適化することも考えられる。
【0094】
本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【0095】
１ 温度検出回路、２ レギュレータ、３ アナログＢＧＲ回路、４ ＳＡＲＡＤＣ、５ 設定制御回路、６ ＢＧＲセンサ部、２１ アンプ、２２ 抵抗回路、３１ アンプ、３２ カレントミラー回路、３３ 抵抗回路、４１ サンプルホールド回路、４２ 比較回路、４３ ロジック回路、４４ リファレンス電圧生成回路、Ｑ１～Ｑ８ トランジスタ、Ｒ１～Ｒ８ 抵抗。
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】