特開 2022-113250 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022113250

(43)【公開日】2022-08-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/065 20060101AFI20220728BHJP

   H01L 23/29 20060101ALI20220728BHJP

【ＦＩ】

H01L25/08 Y

H01L25/08 E

H01L23/30 R

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2021009339

(22)【出願日】2021-01-25

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001092

【氏名又は名称】弁理士法人サクラ国際特許事務所

(72)【発明者】

【氏名】森 崇浩

【テーマコード（参考）】

4M109

【Ｆターム（参考）】

4M109AA01

4M109BA03

4M109CA21

4M109EB12

4M109EE06

(57)【要約】

【課題】高い信頼性を有する半導体装置を提供する。
【解決手段】半導体装置は、配線基板と、配線基板の上方に設けられ、第１の半導体チップを含むチップ積層体と、配線基板と第１の半導体チップとの間に設けられた第２の半導体チップと、第１の半導体チップと第２の半導体チップとの間に設けられ、第２の半導体チップに接する第１の接着層と、チップ積層体を覆う第１の部分と、配線基板と第１の半導体チップとの間を延在する第２の部分と、を含む絶縁封止層と、を具備する。
【選択図】図１

【特許請求の範囲】

【請求項1】

配線基板と、
前記配線基板の上方に設けられ、第１の半導体チップを含むチップ積層体と、
前記配線基板と前記第１の半導体チップとの間に設けられた第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に設けられ、前記第２の半導体チップに接する第１の接着層と、
前記チップ積層体を覆う第１の部分と、前記配線基板と前記第１の半導体チップとの間を延在する第２の部分と、を含む絶縁封止層と、
を具備する、半導体装置。

【請求項2】

前記第１の接着層は、前記第２の半導体チップを覆う、請求項１に記載の半導体装置。

【請求項3】

前記配線基板と前記第２の半導体チップとを接続するボンディングワイヤをさらに具備し、
前記第１の接着層は、前記ボンディングワイヤを覆う、請求項２に記載の半導体装置。

【請求項4】

前記第１の半導体チップと前記配線基板との間に設けられ、前記第１の接着層と離間する第２の接着層をさらに具備し、
前記第２の部分は、前記第１の接着層と前記第２の接着層との間を延在する、請求項１ないし請求項３のいずれか一項に記載の半導体装置。

【請求項5】

前記第２の接着層は、前記第１の半導体チップの表面の端部に重畳する、請求項４に記載の半導体装置。

【請求項6】

前記第１の接着層は、前記絶縁封止層と熱膨張係数が異なる、請求項１ないし請求項５のいずれか一項に記載の半導体装置。

【請求項7】

前記第１の接着層は、ダイアタッチフィルムを含む、請求項１ないし請求項６のいずれか一項に記載の半導体装置。

【請求項8】

前記第１の接着層は、前記第２の接着層の材料と異なる材料を含む、請求項１ないし請求項６のいずれか一項に記載の半導体装置。

【請求項9】

前記第２の接着層は、ダイアタッチフィルムを含む、請求項１ないし請求項８のいずれか一項に記載の半導体装置。

【請求項10】

前記第１の半導体チップと前記第１の接着層との間に設けられた第３の接着層をさらに具備する、請求項１ないし請求項９のいずれか一項に記載の半導体装置。

【請求項11】

前記第３の接着層は、ダイアタッチフィルムを含む、請求項１０に記載の半導体装置。

【請求項12】

前記絶縁封止層は、酸化シリコンを含む、請求項１ないし請求項１１のいずれか一項に記載の半導体装置。

【請求項13】

前記第１の半導体チップは、メモリチップであり、
前記第２の半導体チップは、メモリコントローラチップである、請求項１ないし請求項１２のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

ＮＡＮＤ型フラッシュメモリ等の半導体装置は、配線基板上に積層された複数の半導体チップを具備する。複数の半導体チップは、ボンディングワイヤにより配線基板に電気的に接続される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－１６８５８６号公報

【特許文献2】特許第３３９９４５３号

【特許文献3】特開２０１９－１６１００７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

実施形態において解決しようとする課題の一つは、高い信頼性を有する半導体装置を提供することである。

【課題を解決するための手段】

【0005】

半導体装置は、配線基板と、配線基板の上方に設けられ、第１の半導体チップを含むチップ積層体と、配線基板と第１の半導体チップとの間に設けられた第２の半導体チップと、第１の半導体チップと第２の半導体チップとの間に設けられ、第２の半導体チップに接する第１の接着層と、チップ積層体を覆う第１の部分と、配線基板と第１の半導体チップとの間を延在する第２の部分と、を含む絶縁封止層と、を具備する。

【図面の簡単な説明】

【0006】

【図1】半導体装置の第１の構造例を説明するための断面模式図である。

【図2】半導体装置の一部を含む平面模式図である。

【図3】接着層の第１の形成方法の例を説明するための断面模式図である。

【図4】接着層の第１の形成方法の例を説明するための断面模式図である。

【図5】接着層の第１の形成方法の例を説明するための断面模式図である。

【図6】接着層の第１の形成方法の例を説明するための断面模式図である。

【図7】接着層の第１の形成方法の例を説明するための断面模式図である。

【図8】接着層の第２の形成方法の例を説明するための断面模式図である。

【図9】接着層の第２の形成方法の例を説明するための断面模式図である。

【図10】接着層の第２の形成方法の例を説明するための断面模式図である。

【図11】接着層の第２の形成方法の例を説明するための断面模式図である。

【図12】半導体装置の第２の構造例を説明するための断面模式図である。

【図13】半導体装置の一部を含む平面模式図である。

【図14】半導体装置の第３の構造例を説明するための断面模式図である。

【図15】半導体装置の一部を含む平面模式図である。

【図16】半導体装置の第４の構造例を説明するための断面模式図である。

【図17】半導体装置の一部を含む平面模式図である。

【図18】半導体装置の第５の構造例を説明するための断面模式図である。

【図19】半導体装置の一部を含む平面模式図である。

【図20】半導体装置の第６の構造例を説明するための断面模式図である。

【図21】半導体装置の一部を含む平面模式図である。

【発明を実施するための形態】

【0007】

以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。

【0008】

本明細書において「接続する」とは、特に指定する場合を除き、物理的に接続することだけでなく、電気的に接続することも含む。

【0009】

（半導体装置の第１の構造例）
図１は、半導体装置の第１の構造例を説明するための断面模式図である。図１は、Ｘ軸と、Ｘ軸に垂直なＹ軸と、Ｘ軸およびＹ軸に垂直なＺ軸と、を示す。なお、Ｘ軸は、例えば配線基板１の表面１ｂに平行な方向であり、Ｙ軸は表面１ｂに平行であって且つＸ軸に垂直な方向であり、Ｚ軸は、表面１ｂに垂直な方向である。図１は、Ｘ－Ｚ断面を示す。

【0010】

半導体装置１００は、配線基板１と、チップ積層体２と、半導体チップ３と、接着層４１と、接着層４２と、接着層４３と、接着層４４と、絶縁封止層５と、導電性シールド層６と、を具備する。

【0011】

配線基板１は、表面１ａに設けられた複数の外部接続端子１１と、表面１ａの反対側の表面１ｂに設けられた複数のボンディングパッド１２と、複数のボンディングパッド１３と、を有する。配線基板１の例は、プリント配線板（ＰＷＢ）を含む。

【0012】

外部接続端子１１は、例えば金、銅、はんだ等を用いて形成される。外部接続端子１１は、例えば、錫－銀系、錫－銀－銅系の鉛フリーはんだを用いて形成されてもよい。また、複数の金属材料の積層を用いて外部接続端子１１を形成してもよい。なお、図１では、導電性ボールを用いて外部接続端子１１を形成しているが、バンプを用いて外部接続端子１１を形成してもよい。

【0013】

ボンディングパッド１２およびボンディングパッド１３は、配線基板１の内部配線を介して複数の外部接続端子１１に接続される。ボンディングパッド１２およびボンディングパッド１３は、例えば銅、銀、金、またはニッケル等の金属元素を含有する。例えば、電解めっき法または無電解めっき法等により上記材料を含むめっき膜を形成することによりボンディングパッド１２およびボンディングパッド１３を形成してもよい。また、導電性ペーストを用いてボンディングパッド１２およびボンディングパッド１３を形成してもよい。

【0014】

チップ積層体２は、配線基板１の表面１ｂの上方に設けられる。チップ積層体２は、複数の半導体チップ２０を含む。半導体チップ２０の例は、メモリチップを含む。複数の半導体チップ２０は、配線基板１の表面１ｂの上に順に積層される。図１に示すチップ積層体２は、互いに直上に積層された４つの半導体チップ２０を含む第１の積層と、上記第１の積層の上に互いに段々に積層された２つの半導体チップ２０を含む第２の積層と、上記第２の積層の上に互いに段々に積層された２つの半導体チップ２０を含む第３の積層と、を有する。互いに段々に積層された複数の半導体チップ２０は、換言すると、互いに部分的に重畳する。なお、半導体チップ２０の数および積層構造は、図１に示す数および積層構造に限定されない。

【0015】

複数の半導体チップ２０のそれぞれは、複数の接続パッド２１を有する。各接続パッド２１は、対応するボンディングワイヤ２２を介して各ボンディングパッド１２に接続される。ボンディングワイヤ２２は、例えば金、銀、銅、アルミニウム等の金属元素を含有する。

【0016】

半導体チップ３は、配線基板１と最下段の半導体チップ２０との間に設けられる。半導体チップ３の例は、メモリコントローラチップを含む。半導体チップ３は、配線基板１の表面１ｂに搭載され、配線基板１を介して半導体チップ２０に電気的に接続される。半導体チップ３は、接着層を介して表面１ｂに設けられていてもよい。半導体チップ２０がメモリチップであり、半導体チップ３がメモリコントローラチップである場合、半導体チップ３は、例えば半導体チップ２０に対するデータの書き込みおよびデータの読み出し等の動作を制御する。

【0017】

接着層４１は、最下段の半導体チップ２０と半導体チップ３との間に設けられる。接着層４１は、半導体チップ３の上面に接する。接着層４１は、例えば最下段の半導体チップ２０と半導体チップ３とを接着するために設けられる。

【0018】

接着層４２は、最下段の半導体チップ２０と半導体チップ３との間であって、表面１ｂに沿って接着層４１の周囲に設けられる。接着層４２は、接着層４１と離間する。なお、図１では、便宜のため接着層４１および接着層４２を同一断面内に図示しているが、これに限定されない。

【0019】

図２は、第１の構造例の半導体装置１００の一部を含む平面模式図であり、Ｘ－Ｙ平面を示す。図２は、半導体チップ３と、接着層４１と、接着層４２と、接着層４３と、を図示する。

【0020】

図２は、半導体チップ２０の表面に沿って接着層４１の周囲に４つの接着層４２を有することを示す。４つの接着層４２は、最下段の半導体チップ２０の表面の４隅に重畳する。図２に示すように、接着層４２を最下段の半導体チップ２０の表面の端部に重畳させることにより、半導体チップ２０を安定的に支持することができる。なお、接着層４２の数および位置は、図２に示す数および位置に限定されない。

【0021】

接着層４３は、最下段の半導体チップ２０と接着層４１との間および最下段の半導体チップ２０と接着層４２との間に設けられる。図１に示す接着層４３は、最下段の半導体チップ２０の下面と接着層４１および接着層４２に接する。接着層４３は、接着層４１とともに半導体チップ２０と半導体チップ３とを接着し、接着層４２とともに半導体チップ２０と配線基板１とを接着する。接着層４３を設けることにより、半導体チップ２０と絶縁封止層５との密着性を高めることができる。なお、半導体装置１００は、最下段の半導体チップ２０と接着層４３との間にスペーサを有し、スペーサを介して最下段の半導体チップ２０と接着層４３とを接着してもよい。

【0022】

接着層４４は、複数の半導体チップ２０の一つと複数の半導体チップ２０の他の一つとの間に設けられる。図１に示す半導体装置１００は、複数の接着層４４を具備する。各接着層４４は、複数の半導体チップ２０の一つと他の一つとを接着する。なお、図１に示すように、複数のボンディングワイヤ２２の一つが複数の接着層４４の一つに部分的に埋め込まれる場合、複数の接着層４４の一つは、複数の接着層４４の他の一つよりも厚いことが好ましい。これにより、例えばボンディングワイヤ２２と半導体チップ２０との接触を抑制できる。

【0023】

接着層４１ないし接着層４４の例は、ダイアタッチフィルム（ＤＡＦ）を含む。

【0024】

絶縁封止層５は、チップ積層体２および半導体チップ３を封止する。絶縁封止層５は、チップ積層体２を覆う樹脂領域５１（第１の部分）と、配線基板１と最下段の半導体チップ２０との間を延在する樹脂領域５２（第２の部分）と、を含む。樹脂領域５２は、例えばＸ－Ｙ平面において、接着層４１と接着層４２との間を延在し、接着層４１を囲む。図１に示す樹脂領域５２は、半導体チップ３の上面に接する。

【0025】

絶縁封止層５は、酸化シリコン（ＳｉＯ_２）等の無機充填材を含有し、例えば無機充填材を有機樹脂等と混合した封止樹脂を用いてトランスファモールド法、コンプレッションモールド法、インジェクションモールド法等のモールド法により形成される。

【0026】

導電性シールド層６は、例えば配線基板１の側面の少なくとも一部と絶縁封止層５とを覆う。導電性シールド層６は、絶縁封止層５内の半導体チップ２０や配線基板１の配線層から放射される不要電磁波の漏洩を防止する上で、電気抵抗率が低い金属層で形成することが好ましく、例えば銅、銀、ニッケル等からなる金属層が適用される。導電性シールド層６の厚さは、その電気抵抗率に基づいて設定することが好ましい。なお、配線基板１内のビアの一部を露出させて導電性シールド層６と接触させることにより、グランド端子等の外部接続端子に接続された配線に導電性シールド層６を接続してもよい。

【0027】

半導体装置１００において、絶縁封止層５に用いられる酸化シリコンは、接着層４１ないし接着層４４に用いられるダイアタッチフィルムと熱膨張係数が異なる。このため、絶縁封止層５を形成してチップ積層体２および半導体チップ３を封止する封止工程において、絶縁封止層５と接着層４１ないし接着層４４との間で収縮率の差が生じ、半導体装置１００に大きな反りが発生しやすい。この反りは、特に最下段の半導体チップ２０に生じやすい。これは、配線基板１と最下段の半導体チップ２０との間に半導体チップ３を配置するため、接着層４１ないし接着層４３の厚さを接着層４４の厚さよりも厚くして半導体チップ２０と半導体チップ３との接触を抑制するためである。

【0028】

これに対し、本実施形態の半導体装置では、配線基板１とチップ積層体２との間を延在する樹脂領域５２を形成することにより、絶縁封止層５と接着層４１ないし接着層４４との間の収縮率の差を小さくできるため、反りを低減できる。

【0029】

さらに、本実施形態の半導体装置では、半導体チップ３の上面に接着層４１を形成することにより、例えば封止工程において、封止樹脂が配線基板１と最下段の半導体チップ２０との間に流れ込み、樹脂領域５２を形成する際、封止樹脂の流れ込みによる半導体チップ３のずれ等の不良を抑制できる。よって、高い信頼性を有する半導体装置を提供できる。

【0030】

（接着層の第１の形成方法）
本実施形態の半導体装置の製造方法における、接着層４１ないし接着層４３の形成方法の例について図３ないし図７を参照して説明する。図３ないし図７は、接着層の第１の形成方法の例を説明するための断面模式図であり、Ｘ－Ｚ断面を示す。

【0031】

まず、図３に示すように、基材１０１の上に接着膜４を形成し、接着膜４の上に剥離層１０２を形成する。接着膜４は、例えば例えばロールに巻かれたダイアタッチフィルムを基材１０１の上に引き出して所望の形状に切断することにより形成される。

【0032】

基材１０１は、接着膜４と接着可能な材料を用いることが好ましい。基材１０１の例は、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）等の材料を含む。

【0033】

剥離層１０２は、例えば接着膜４に接着可能な材料を用いることが好ましい。剥離層１０２の例は、ＰＥＴ、ＰＩ、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）等の材料を含む。

【0034】

次に、図４に示すように、接着膜４と剥離層１０２との積層を切断することにより、接着層４０と、接着層４１と、接着層４２と、を形成する。接着膜４と剥離層１０２との積層は、例えばＹＡＧレーザ光や紫外線レーザ光等のレーザ光を当該積層に部分的に照射して積層を部分的に除去することにより切断可能である。

【0035】

次に、図５に示すように、接着層４１および接着層４２の上の剥離層１０２が残存したまま接着層４０の上の剥離層１０２を除去する。剥離層１０２は、例えばイットリウムバナデート（ＹＶＯ_４）レーザ光等のレーザ光を、除去する剥離層１０２に照射することにより除去可能である。

【0036】

次に、図６に示すように、接着層４１、接着層４２、および剥離層１０２を、ダイシングテープ１０３の上に貼り付けられた半導体チップ２０に、半導体チップ２０の上に形成された接着層４３を介して圧着する。半導体チップ２０は、半導体ウェハをダイシングすることにより形成される。なお、半導体チップ２０のサイズに応じたサイズを有する接着膜４を形成することにより、半導体チップ２０と、接着層４１、接着層４２、および剥離層１０２と、のアライメントを容易に行うことができる。

【0037】

次に、図７に示すように、基材１０１と接着層４１および接着層４２とを物理的に分離する。このとき、接着層４０とともに剥離層１０２も接着層４３から分離される。以上の工程により、半導体チップ２０の上に接着層４１ないし接着層４３を形成できる。上記構造は、Ｆｉｌｍ Ｏｎ Ｄｉｅ（ＦＯＤ）構造とも呼ばれる。剥離層１０２を接着層４３から分離する場合、剥離層１０２が接着層４３に残存しないようにするため、剥離層１０２は、接着層４０に接触する側（上側）の接着力が接着層４３に接触する側（下側）よりも高くなるように調整されてもよい。上記接着力を調整する方法としては、例えば、剥離層１０２の上側の面粗さを下側よりも粗くする方法、剥離層１０２の上側に密着性を改善するための密着層を形成する方法、剥離層１０２の下側にフッ素コート等の表面処理を行って密着性を低下させる方法等が挙げられる。

【0038】

上記ＦＯＤ構造を有する半導体チップ２０は、図１に示すように、接着層４１ないし接着層４３を介して配線基板１および半導体チップ３と貼り合わされる。その後、１以上の半導体チップ２０を積層してチップ積層体２が形成される。さらに、封止工程により封止樹脂が充填されて絶縁封止層５が形成され、導電性シールド層６が形成される。

【0039】

接着層の第１の形成方法の例では、接着層４０が剥離層１０２に覆われているため、例えば基材１０１と接着層４１および接着層４２とを分離する際に、半導体チップ２０の表面への接着層４０の残留（コンタミネーション）を抑制できる。

【0040】

さらに、上記第１の形成方法の例では、レーザ光等の加工手段を用いて剥離層１０２を部分的に除去することにより、接着層４１および接着層４２が残存したまま接着層４０を除去できるため、短時間で接着層４１および接着層４２を形成できる。

【0041】

（接着層の第２の形成方法）
本実施形態の半導体装置の製造方法における、接着層４１ないし接着層４３の形成方法の他の例について図８ないし図１１を参照して説明する。図８ないし図１１は、接着層の第２の形成方法の例を説明するための断面模式図であり、Ｘ－Ｚ断面を示す。第１の形成方法と同じ部分については、説明を省略し、第１の形成方法の説明を適宜援用できる。

【0042】

まず、図８に示すように、基材１０１の上に接着膜４を形成する。接着膜４については第１の形成方法と同じである。

【0043】

次に、図９に示すように、接着膜４を切断することにより、接着層４０と、接着層４１と、接着層４２と、を形成する。接着膜４は、例えばＹＡＧレーザ光、紫外線レーザ光、炭酸ガスレーザ光（ＣＯ_２レーザ光）等のレーザ光を接着膜４に部分的に照射して接着膜４を部分的に除去することにより切断可能である。接着層４０は、上記レーザー光の照射等の加工法により、接着層４１および接着層４２よりも薄く加工される。なお、接着膜４の切断と薄膜化の順番は、特に限定されない。また、薄膜化は、例えば切断時よりもレーザ光の強度を弱めることにより実施可能である。

【0044】

次に、図１０に示すように、接着層４１および接着層４２を、ダイシングテープ１０３の上に貼り付けられた半導体チップ２０に、半導体チップ２０の上に形成された接着層４３を介して圧着する。このとき、接着層４０は、接着層４１および接着層４２よりも薄いため、半導体チップ３０に圧着されない。半導体チップ２０については、第１の形成方法と同じである。

【0045】

次に、図１１に示すように、基材１０１と接着層４１および接着層４２とを物理的に分離する。このとき、基材１０１とともに接着層４０も接着層４３から分離される。以上の工程により、接着層４１ないし接着層４３を形成できる。

【0046】

ＦＯＤ構造を有する半導体チップ２０は、図１に示すように、接着層４１ないし接着層４３を介して配線基板１および半導体チップ３と貼り合わされる。その後、１以上の半導体チップ２０を積層してチップ積層体２が形成される。さらに、封止工程により封止樹脂が充填されて絶縁封止層５が形成され、導電性シールド層６が形成される。

【0047】

接着層の第２の形成方法の例では、接着層４０を薄く加工することにより、接着層４１および接着層４２を厚く形成しても容易に半導体チップ２０と配線基板１および半導体チップ３とを貼り合わせることができる。

【0048】

（半導体装置の第２の構造例）
図１２は、半導体装置の第２の構造例を説明するための断面模式図であり、Ｘ－Ｚ断面を示す。

【0049】

図１２に示す半導体装置１００は、配線基板１と、チップ積層体２と、ボンディングワイヤ２２と、半導体チップ３と、ボンディングワイヤ３２と、接着層４１と、接着層４２と、接着層４３と、接着層４４と、絶縁封止層５と、導電性シールド層６と、を具備する。なお、配線基板１、チップ積層体２、ボンディングワイヤ２２、半導体チップ３、ボンディングワイヤ３２、接着層４２、接着層４３、接着層４４、および導電性シールド層６については、半導体装置の第１の構造例と同じであるため、ここでは説明を省略し、第１の構造例の説明を適宜援用できる。

【0050】

図１３は、第２の構造例の半導体装置１００の一部を含む平面模式図であり、Ｘ－Ｙ平面を示す。図１３は、半導体チップ３と、接着層４１と、接着層４２と、を図示する。

【0051】

接着層４１は、最下段の半導体チップ２０と半導体チップ３との間に設けられる。接着層４１は、半導体チップ３の上面に接するとともに、半導体チップ３を覆う。接着層４１により半導体チップ３を覆うことにより、例えば封止工程において、封止樹脂が配線基板１と最下段の半導体チップ２０との間に流れ込み、樹脂領域５２を形成する際、樹脂領域５２におけるボイド等の空隙の発生を抑制するとともに、封止樹脂の流れ込みによるボンディングワイヤ３２の曲げまたは倒れ等の変形を抑制できる。よって、高い信頼性を有する半導体装置を提供できる。

【0052】

なお、半導体装置の第２の構造例は、半導体装置の他の構造例を適宜組み合わせることができる。

【0053】

（半導体装置の第３の構造例）
図１４は、半導体装置の第３の構造例を説明するための断面模式図であり、Ｘ－Ｚ断面を示す。

【0054】

図１４に示す半導体装置１００は、配線基板１と、チップ積層体２と、ボンディングワイヤ２２と、半導体チップ３と、ボンディングワイヤ３２と、接着層４１と、接着層４２と、接着層４４と、絶縁封止層５と、導電性シールド層６と、を具備する。なお、配線基板１、チップ積層体２、ボンディングワイヤ２２、半導体チップ３、ボンディングワイヤ３２、接着層４１、接着層４２、接着層４４、および導電性シールド層６については、半導体装置の第２の構造例と同じであるため、ここでは説明を省略し、第１の構造例の説明を適宜援用できる。

【0055】

図１５は、第３の構造例の半導体装置１００の一部を含む平面模式図であり、Ｘ－Ｙ平面を示す。図１５は、半導体チップ３と、接着層４１と、接着層４２と、を図示する。

【0056】

半導体装置の第３の構造例は、接着層４３を有していない。例えば、ボンディングワイヤ３２が最下段の半導体チップ２０に接着しても問題が生じない場合、接着層４３を省略できる。接着層４３を省略することにより、例えば、高い信頼性を有する半導体装置を提供できるとともに、半導体装置の製造コストを低減できる。

【0057】

なお、半導体装置の第３の構造例は、半導体装置の他の構造例を適宜組み合わせることができる。

【0058】

（半導体装置の第４の構造例）
図１６は、半導体装置の第４の構造例を説明するための断面模式図であり、Ｘ－Ｚ断面を示す。

【0059】

図１６に示す半導体装置１００は、配線基板１と、チップ積層体２と、ボンディングワイヤ２２と、半導体チップ３と、ボンディングワイヤ３２と、接着層４１と、接着層４２と、接着層４３と、接着層４４と、絶縁封止層５と、導電性シールド層６と、を具備する。なお、配線基板１、チップ積層体２、ボンディングワイヤ２２、半導体チップ３、ボンディングワイヤ３２、接着層４２、接着層４３、接着層４４、および導電性シールド層６については、半導体装置の第１の構造例と同じであるため、ここでは説明を省略し、第１の構造例の説明を適宜援用できる。

【0060】

図１７は、第４の構造例の半導体装置１００の一部を含む平面模式図であり、Ｘ－Ｙ平面を示す。図１７は、半導体チップ３と、接着層４１と、接着層４２と、を図示する。

【0061】

接着層４１は、最下段の半導体チップ２０と半導体チップ３との間に設けられる。接着層４１は、最下段の半導体チップ２０の上面に接するとともに、半導体チップ３およびボンディングワイヤ３２を覆う。接着層４１により半導体チップ３およびボンディングワイヤ３２を覆うことにより、例えば封止工程において、封止樹脂が配線基板１と最下段の半導体チップ２０との間に流れ込み、樹脂領域５２を形成する際、封止樹脂の流れ込みによるボンディングワイヤ３２の曲げや倒れ等の変形を抑制できる。よって、高い信頼性を有する半導体装置を提供できる。

【0062】

なお、半導体装置の第４の構造例は、半導体装置の他の構造例を適宜組み合わせることができる。

【0063】

（半導体装置の第５の構造例）
図１８は、半導体装置の第５の構造例を説明するための断面模式図であり、Ｘ－Ｚ断面を示す。

【0064】

図１８に示す半導体装置１００は、配線基板１と、チップ積層体２と、ボンディングワイヤ２２と、半導体チップ３と、ボンディングワイヤ３２と、接着層４１と、接着層４２と、接着層４３と、接着層４４と、接着層４５と、絶縁封止層５と、導電性シールド層６と、を具備する。なお、配線基板１、チップ積層体２、ボンディングワイヤ２２、半導体チップ３、ボンディングワイヤ３２、接着層４２、接着層４３、接着層４４、および導電性シールド層６については、半導体装置の第１の構造例と同じであるため、ここでは説明を省略し、第１の構造例の説明を適宜援用できる。

【0065】

図１９は、第５の構造例の半導体装置１００の一部を含む平面模式図であり、Ｘ－Ｙ平面を示す。図１９は、半導体チップ３と、接着層４２と、接着層４５と、を図示する。

【0066】

接着層４５は、接着層４１の代わりに設けられる。接着層４５は、最下段の半導体チップ２０と半導体チップ３との間に設けられる。接着層４５は、半導体チップ３の上面に接する。図１９に示す接着層４５は、半導体チップ３を覆っていないが、これに限定されず、半導体チップ３を覆ってもよい。

【0067】

接着層４５は、接着層４２の材料と異なる材料を含むことが好ましい。接着層４５は、接着層４２よりも熱膨張係数が小さいことが好ましい。また、接着層４５は、例えば接着層４２よりも放熱性、ボンディングワイヤ３２の埋め込み性、高度加速寿命試験耐性（ＨＡＳＴ耐性）、実装信頼性等の特性が優れる材料を用いることが好ましい。接着層４５の例は、例えばウレタン樹脂、エポキシ樹脂、シリコン樹脂等の樹脂材料からなる群より選ばれる少なくとも一つを含む。また、接着層４５は、接着層４２よりも熱膨張係数が小さいダイアタッチフィルムを用いてもよい。また、接着層４５に含まれるフィラー（ＳｉＯ_２等の無機粒子等）の重量比または体積比は、接着層４２に含まれるフィラーの重量比または体積比よりも高くてもよい。この場合、接着層４５は、接着層４２よりも熱膨張係数が小さくなる。

【0068】

接着層４５を設けることにより、例えば封止工程において、封止樹脂が配線基板１と最下段の半導体チップ２０との間に流れ込み、樹脂領域５２を形成する際、封止樹脂の流れ込みによる半導体チップ３のずれ等の不良を抑制できる。よって、高い信頼性を有する半導体装置を提供できる。

【0069】

なお、半導体装置の第５の構造例は、半導体装置の他の構造例を適宜組み合わせることができる。

【0070】

（半導体装置の第６の構造例）
図２０は、半導体装置の第６の構造例を説明するための断面模式図であり、Ｘ－Ｚ断面を示す。

【0071】

図２０に示す半導体装置１００は、配線基板１と、チップ積層体２と、ボンディングワイヤ２２と、半導体チップ３と、ボンディングワイヤ３２と、接着層４１と、接着層４４と、絶縁封止層５と、導電性シールド層６と、を具備する。なお、配線基板１、チップ積層体２、ボンディングワイヤ２２、半導体チップ３、ボンディングワイヤ３２、接着層４１、接着層４４、および導電性シールド層６については、半導体装置の第４の構造例と同じであるため、ここでは説明を省略し、第４の構造例の説明を適宜援用できる。

【0072】

図２１は、半導体装置１００の一部を含む平面模式図であり、Ｘ－Ｙ平面を示す。図１３は、半導体チップ３と、接着層４１を図示する。

【0073】

半導体装置の第６の構造例は、接着層４２および接着層４３を有していない。接着層４２および接着層４３を省略することにより、例えば、高い信頼性を有する半導体装置を提供できるとともに、半導体装置の製造コストを低減できる。

【0074】

なお、半導体装置の第６の構造例は、半導体装置の他の構造例を適宜組み合わせることができる。

【0075】

半導体装置の第２の構造例ないし第６の構造例において、接着層４１ないし接着層４３は、上記第１の形成方法または第２の形成方法により形成可能である。

【0076】

半導体装置の第５の構造例において、接着層４５は、上記第１の形成方法または第２の形成方法により接着層４２を形成した後に、接着層４５に適用可能な材料の層を接着層４３の上または半導体チップ２０の上に形成することにより形成可能である。

【0077】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0078】

１…配線基板、１ａ…表面、１ｂ…表面、２…チップ積層体、３…半導体チップ、４…接着層、５…絶縁封止層、６…導電性シールド層、１１…外部接続端子、１２…接続パッド、１３…ボンディングパッド、２０…半導体チップ、２１…接続パッド、２２…ボンディングワイヤ、３０…半導体チップ、３２…ボンディングワイヤ、４０…接着層、４１…接着層、４２…接着層、４３…接着層、４４…接着層、４５…接着層、５１…樹脂領域、５２…樹脂領域、１００…半導体装置、１０１…基材、１０２…剥離層、１０３…ダイシングテープ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】