特開2022-114460 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ メイコム　テクノロジー　ソリューションズ　ホールディングス　インコーポレイテッドの特許一覧

特開2022-114460デジタル制御ループの高速収束および挙動制御のための方法および装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2A
2B
3
4
5
6
7
8A
8B
9
10
11
12
13
14
15
16A
16B

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022114460

(43)【公開日】2022-08-05

(54)【発明の名称】デジタル制御ループの高速収束および挙動制御のための方法および装置

(51)【国際特許分類】

H03G 3/20 20060101AFI20220729BHJP

【ＦＩ】

H03G3/20 E

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2022009418

(22)【出願日】2022-01-25

(31)【優先権主張番号】17/158,974

(32)【優先日】2021-01-26

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】516132747

【氏名又は名称】メイコムテクノロジーソリューションズホールディングスインコーポレイテッド

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】バシリス・パパニコラウ

(72)【発明者】

【氏名】ジョージ・エル・バリア

【テーマコード（参考）】

5J100

【Ｆターム（参考）】

5J100JA01

5J100LA09

5J100LA11

5J100LA12

5J100LA13

5J100QA01

5J100SA02

(57)【要約】（修正有）

【課題】動的ステップサイズ又は可変カウンタサイズを使用して制御ループ収束の速度を増大させる自動利得制御システム及び方法を提供する。
【解決手段】システムは、増幅器出力を基準値と比較し、比較に応答して誤差信号を出力する誤差検出器と、経時的な誤差検出器出力を反映するカウンタ値を維持し、カウンタ値がカウンタサイズに達したことに応答して、利得制御信号を出力するカウンタサイズを有するカウンタと、を有し、誤差検出器信号を経時的に追跡し、誤差検出器信号が所定のパターンを満たしたことに応答して、カウンタサイズ制御信号をカウンタに提供してカウンタサイズを低減し、増幅器出力が基準値に達するのに必要な時間を低減する。
【選択図】図１０

【特許請求の範囲】

【請求項1】

可変増幅器の利得を制御するためのシステムであって、
増幅器出力を基準値と比較し、比較に応答して誤差信号を出力するように構成された誤差検出器と、
経時的な前記誤差検出器出力を反映するカウンタ値を維持し、前記カウンタ値が前記カウンタサイズに達したことに応答して、利得制御信号を出力するように構成された、カウンタサイズを有するカウンタと、
前記誤差検出器信号を経時的に追跡し、前記誤差検出器信号が所定のパターンを満たしたことに応答して、カウンタサイズ制御信号を前記カウンタに提供して前記カウンタサイズを低減し、前記増幅器出力が前記基準値に達するのに必要な時間を低減するように構成された誤差検出器信号モニタと
を備える、システム。

【請求項2】

前記基準値は、理想的な増幅器出力の大きさを含む、請求項１に記載のシステム。

【請求項3】

ループステートマシンおよびデジタル－アナログ変換器をさらに備え、前記ループステートマシンは、前記利得制御信号を、前記デジタル－アナログ変換器に提供されるデジタル利得制御値に変換するように構成され、前記デジタル－アナログ変換器は、前記デジタル利得制御値を、前記可変増幅器に提供されるアナログ利得制御信号に変換する、請求項１に記載のシステム。

【請求項4】

前記誤差検出器信号が前記所定のパターンを満たさないことに応答して、前記誤差検出器信号モニタは、前記カウンタサイズを増大させるように構成されている、請求項１に記載のシステム。

【請求項5】

前記カウンタサイズを増大させることは、前記カウンタサイズを最大カウンタサイズにリセットすることを含む、請求項４に記載のシステム。

【請求項6】

可変利得増幅器の利得を制御するための方法であって、
可変利得増幅器出力信号を基準値と比較して、前記可変利得増幅器出力信号が前記基準値よりも大きいかまたは小さいかを判定するステップと、
前記可変利得増幅器出力信号が前記基準値よりも大きいことに応答して、アップ信号を生成するステップと、
前記可変利得増幅器出力信号が前記基準値よりも小さいことに応答して、ダウン信号を生成するステップと、
アップ信号に応答し、および、ダウン信号に応答して、カウンタを更新するステップと、
所定のパターンに関連する複数のアップ信号およびダウン信号を追跡するステップと、
前記カウンタが最大カウンタ値または最小カウンタ値に達したことに応答して、前記可変利得増幅器の前記利得を調整するためにカウンタ出力信号を出力するステップと、
前記所定のパターンに関連する前記複数のアップ信号およびダウン信号が前記所定のパターンを満たすのに応答して、前記カウンタのサイズを変更するステップと
を含む、方法。

【請求項7】

前記基準値は、理想的な増幅器出力の大きさを含む、請求項６に記載の方法。

【請求項8】

アップ信号およびダウン信号に応答してカウンタを更新するステップは、アップ信号に応答してカウンタ値をインクリメントするステップと、ダウン信号に応答して前記カウンタ値をデクリメントするステップとを含む、請求項６に記載の方法。

【請求項9】

前記追跡するステップは、前記誤差検出器からの一連の先行信号を監視するステップと、前記誤差検出器からの前記一連の先行信号が前記所定のパターンと一致する場合に前記カウンタサイズを低減するように、前記一連の先行信号を前記所定のパターンと比較するステップとを含む、請求項６に記載の方法。

【請求項10】

前記カウンタサイズは、前記カウンタがカウンタ出力を出力する前に到達しなければならない最大カウンタ値である、請求項６に記載の方法。

【請求項11】

前記パターンは、所定の連続する複数のアップ信号または所定の連続する複数のダウン信号である、請求項６に記載の方法。

【請求項12】

前記パターンは、所定数のアップ信号およびダウン信号に関連する、所定数のアップ信号または所定の連続する複数のダウン信号である、請求項６に記載の方法。

【請求項13】

前記カウンタ値が前記カウンタサイズ値または所定のカウンタ最小値に達したことに応答して、前記カウンタをカウンタ中間値にリセットするステップをさらに含む、請求項６に記載の方法。

【請求項14】

制御ループの基準値への収束を制御するシステムであって、
前記制御ループの制御下で、出力信号を生成するように構成されたデバイスと、
比較器であって、
前記出力信号を基準値と比較し、
前記出力信号が前記基準値よりも小さいことに応答して、アップ信号を出力し、
前記出力信号が前記基準値よりも大きいことに応答して、ダウン信号を出力するように構成されている、比較器と、
カウンタ最大値およびカウンタ最小値を定義するカウンタサイズを有するカウンタであって、前記カウンタが利得制御値を出力するように、アップ信号に応答してインクリメントされ、ダウン信号に応答してデクリメントされるカウンタ値を維持するように構成されている、カウンタと、
アップ／ダウン信号追跡器であって、
アップ信号およびダウン信号のパターンを追跡し、前記パターンを１つ以上の所定のパターンと比較し、
前記アップ信号および前記ダウン信号が前記１つ以上の所定のパターンのうちの１つに一致することに応答して、前記カウンタサイズを変更するように構成されている、アップ／ダウン信号追跡器と
を備える、システム。

【請求項15】

前記アップ／ダウン信号追跡器は、メモリと、１つ以上の比較器とを備える、請求項１４に記載のシステム。

【請求項16】

前記カウンタサイズを変更することが、前記カウンタのサイズを低減するために制御信号を前記カウンタに送信することを含む、請求項１４に記載のシステム。

【請求項17】

前記制御ループの制御下にある前記デバイスが可変利得増幅器である、請求項１４に記載のシステム。

【請求項18】

前記カウンタからの前記利得制御値に応答して、デジタル利得制御値を増大または低減するように構成されたループステートマシンを備える、請求項１４に記載のシステム。

【請求項19】

前記アップ信号および前記ダウン信号が前記１つ以上の所定のパターンのうちの１つと一致しないことに応答して、前記カウンタサイズを増大させることをさらに含む、請求項１４に記載のシステム。

【請求項20】

動的ステップサイズ調整を実行するためのシステムをさらに備える、請求項１４に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

１．発明の分野
本発明は、制御ループ収束に関し、特に、動的ステップサイズまたは可変カウンタサイズを使用して制御ループ収束の速度を増大させるためのシステムおよび方法に関する。

【背景技術】

【0002】

２．関連技術
遠隔地間の通信の一部として、受信信号をデータまたは他の有用な形態に変換するために、信号がチャネルを通過した後に受信信号を処理することが必要とされる。理解されるように、信号が光学信号であるか電気信号であるかにかかわらず、チャネルを通過すると信号が劣化し、電力を失う可能性がある。しかしながら、通信システム内の他の構成要素による下流処理には、指定された既知の電力レベルの信号が必要である。これは、受信信号を受信および処理するときにいくつかの課題を提示する。

【0003】

そのような課題の１つは、受信信号の電力レベルの可変性が非常に高い場合があることである。例えば、チャネルが不十分であるかもしくは長い場合、または信号が低電力レベルで送信される場合、受信信号の大きさは小さくなる。あるいは、チャネルが短いか、高品質である場合があり、または信号は高電力レベルで送信される場合があり、その場合、受信信号の大きさは高くなる。当然ながら、高と低との間の任意の範囲の受信信号の大きさも受信され得、これは、チャネルの変化、供給電圧の変化、（異なるチャネルに接続された）設備の変化、または他のいくつかの要因を含むがこれらに限定されない任意の数の異なる要因に応じて経時的な変化し得る。受信信号の電力にかかわらず、好ましい電力レベル（大きさ）の信号を下流の処理要素に提示することが望ましい。

【発明の概要】

【課題を解決するための手段】

【0004】

概要
従来技術の欠点を克服し、さらなる利点を提供するために、自動利得制御システムの収束を制御するための方法が開示される。この例示的な方法は、可変利得増幅器（ＶＧＡ）を用いてＶＧＡ出力信号を生成することによって、入力信号の大きさを調整する。この実施形態では、大きさ調整は、ＶＧＡに提供される制御ベクトルに基づいて行われる。この方法はまた、検出器を用いてＶＧＡ出力信号を処理してＶＧＡ出力信号の大きさ値を決定するステップと、大きさ値を目標値と比較するステップとを含む。

【0005】

比較に応答して、この方法は、大きさ値が目標値よりも小さいか否かを判定する。そうである場合、この方法は、大きさ値と目標値との間の差を決定するために、目標値に対して大きさ値を評価する。その後、この方法は、目標値に対する大きさ値の評価に基づいて、制御ベクトルを第１の量だけ、第２の量だけ、または直接的に最小制御ベクトル量まで低減する。あるいは、比較が、大きさ値が目標値よりも大きいと判定したことに応答して、大きさ値と目標値との間の差を決定するために目標値に対して大きさ値を評価する。その後、目標値に対する大きさ値の評価に基づいて、制御ベクトルを第１の量だけ、第２の量だけ、または直接的に最大制御ベクトル量まで増大させる。

【0006】

一実施形態では、第１の量は単一ステップのステップサイズであり、第２の量は単一ステップよりも大きいステップサイズである。１つの構成では、大きさ値は、ＶＧＡ出力信号のピーク値である。この方法は、制御ベクトルをアナログ制御信号に、アナログ制御信号がＶＧＡの利得を制御するための制御信号であるように変換するステップをさらに含むことができる。

【0007】

可変利得増幅器出力の大きさ値を決定するように構成された検出器モジュールを備える、可変利得増幅器の利得を制御するためのシステムも開示される。また、この実施形態の一部は、大きさ値を目標値と比較し、比較に応答して、ｕｐ＿ｄｎ（アップ／ダウン）信号を生成するように構成された比較器モジュールである。デジタル制御モジュールが、ｕｐ＿ｄｎ信号を受信し、ｕｐ＿ｄｎ信号を処理して制御ベクトルを生成するように構成される。１つ以上のデジタル－アナログ変換器は、制御ベクトルをアナログ制御信号に、アナログ制御信号が可変利得増幅器の利得を制御するように変換するように構成される。

【0008】

一実施形態では、比較器モジュールは３つの比較器からなる。検出器モジュールは、可変利得増幅器出力のピーク値を検出するように構成されたピーク検出器として構成されてもよい。一構成では、デジタル制御モジュールは、制御論理、ユーザインターフェース、メモリまたはレジスタ、および１つ以上の比較器を備える。デジタル制御モジュールが、閾値に関連してｕｐ＿ｄｎ信号を評価し、評価に応答して、制御ベクトルをステップ最大値だけ増大または低減するか、または制御ベクトルを小さいステップサイズだけ上下に調整するように構成することができることが企図される。別の変形例では、デジタル制御モジュールは、ステップサイズ信号が制御ベクトルの変化速度を制御するようにステップサイズ値を調整するためにｕｐ＿ｄｎ信号の過去の値を評価し、ｕｐ＿ｄｎ信号に基づいて制御ベクトルをステップサイズ値だけ増大または低減する。

【0009】

また、制御ベクトル値に基づいて可変利得増幅器の利得を制御するための方法であって、可変利得増幅器出力信号を監視してモニタ信号を作成するステップと、モニタ信号を目標値と比較してｕｐ＿ｄｎ値を作成するステップとを含み、ｕｐ＿ｄｎ値は、モニタ信号が目標値よりも大きいかまたは小さいかを示す、方法が開示される。次に、所定数のｕｐ＿ｔｉｍｅ値にわたるｕｐ＿ｄｎ値の変化についてｕｐ＿ｄｎ値を評価する。所定数のｕｐ＿ｔｉｍｅ値にわたるｕｐ＿ｄｎ値の変化に応答して、ステップサイズ値を低減する。所定数のｕｐ＿ｄｎ値にわたるｕｐ＿ｄｎ値の０または一定数未満の変化に応答して、ステップサイズ値を増大させる。次いで、モニタ信号が目標値より大きい場合には、制御ベクトル値をステップサイズ値だけ増大させ、または、モニタ信号が目標値より大きい場合には、制御ベクトル値をステップサイズ値だけ増大させるか？その後、制御ベクトル値に基づいて可変利得増幅器の利得を調整する。この実施形態では、制御ベクトル値を低減すると利得が増大し、制御ベクトル値を増大させると利得が低減する。しかしながら、他の実施形態では、制御ベクトル値と利得との間に他の関係が確立されてもよく、したがって、特許請求の範囲および本開示は特定の設定された関係に限定されない。

【0010】

一実施形態では、この方法は、制御ベクトル値をアナログ制御信号に変換するステップと、アナログ制御信号を可変利得増幅器に提供するステップとをさらに含む。可変利得増幅器出力信号を監視するステップは、可変利得増幅器出力信号のピーク値を決定するステップを含むことができる。１つの構成では、ｕｐ＿ｄｎ信号は、可変利得増幅器出力信号が目標値よりも小さいことを示す論理「０」値、または、可変利得増幅器出力信号が目標値よりも大きいことを示す論理「１」値のいずれかである。ステップサイズ値は、制御ベクトル値の最大変化速度を決定する最大値を有する。例示的な一実施形態では、所定数のｕｐ＿ｄｎ値は１０であり、ステップサイズ値を低減するとステップサイズ値が半分に低減し、ステップサイズ値を増大させるとステップサイズ値が倍増する。

【0011】

また、自動利得制御ユニットの収束を制御するための方法であって、入力信号を受信するステップと、制御ベクトルに基づいて可変利得増幅器（ＶＧＡ）を用いて入力信号のピーク間振幅を調整するステップとを含む、方法も開示される。この方法では、ＶＧＡはＶＧＡ出力信号を生成する。次いで、ピーク検出器を用いてＶＧＡ出力信号を処理してＶＧＡ出力信号のピーク値を決定し、ピーク値を目標値と比較する。比較に応答して、ピーク値が目標値よりも大きいかまたは小さいか否かを判定し、比較に応答して、ピーク値が目標値よりも小さいか否かを判定し、次いで以下を実行する。ピーク値を目標値と比較して、ピーク値が目標値よりも閾値だけ小さいか否かを判定し、ピーク値が目標値よりも閾値だけ大きくないことに応答して、制御ベクトルが最小値にあるか否かを判定する。制御ベクトルが最小値にあることに応答して、制御ベクトルを変更しない。あるいは、制御ベクトルが最小値にないことに応答して、制御ベクトルを第１の量だけ低減する。

【0012】

閾値は、アナログ回路によって制御され、デジタル制御下にない。一実施形態では、閾値はプログラム可能であるが、他の実施形態では、値は固定されている。閾値は、出力信号振幅が著しく誤っているときにｕｐ＿ｍａｘおよびｄｎ＿ｍａｘをアサートするようにプログラムされるべきである。「ｕｐ＿ｍａｘ」は、制御ベクトルが大幅に増大されるべきであるときにアサートされるべきである。「ｄｎ＿ｍａｘ」は、制御ベクトルが大幅に低減されるべきであるときにアサートされるべきである。

【0013】

この方法はまた、ピーク値が目標値よりも閾値だけ大きいか否かを比較判定するステップに応答して、制御ベクトルが最小制御ベクトル値のステップ最大値内にあるか否かを判定するステップを含む。制御ベクトルが最小制御ベクトル値のステップ最大値内にあることに応答して、制御ベクトルを最小制御ベクトル値に低減する。そうではなく、制御ベクトルが最小制御ベクトル値からステップ最大値よりも大きいことに応答して、制御ベクトルをステップ最大値だけ低減する。

【0014】

この方法では、比較が、ピーク値が目標値よりも大きいか否かを判定することに応答して、ピーク値を目標値と比較して、ピーク値が目標値よりも第２の閾値だけ小さいか否かを判定する。そして、ピーク値が目標値よりも第２の閾値だけ大きくないことに応答して、制御ベクトルが最大値にあるか否かを判定する。制御ベクトルが最小値にあることに応答して、制御ベクトルを変更せず、制御ベクトルが最大値以上であることに応答して、制御ベクトルを第１の量だけ増大させる。

【0015】

この方法はまた、ピーク値が目標値よりも第２の閾値だけ大きいか否かを比較判定するステップに応答して、制御ベクトルが最大制御ベクトル値のステップ最大値内にあるか否かを判定するステップを含む。次に、制御ベクトルが最大制御ベクトル値のステップ最大値内にあることに応答して、制御ベクトルを最大制御ベクトル値まで増大させるか、または制御ベクトルが最大制御ベクトル値からのステップ最大値より大きいことに応答して、制御ベクトルをステップ最大値だけ増大させる。

【0016】

一実施形態では、第２の量は２ステップよりも大きい。１つの構成では、制御ベクトルはＶＧＡの利得を制御する。ステップ最大値は、制御ベクトルを一度に変更することができる最大量である。

【0017】

従来技術の欠点を克服するために、可変増幅器の利得を制御するためのシステムが開示される。一実施形態では、システムは、増幅器出力を基準値と比較し、それに応答して誤差信号を出力するように構成された誤差検出器を含む。また、このシステムの一部は、経時的な誤差検出器出力を反映するカウンタ値を維持し、カウンタ値がカウンタサイズに達したことに応答して利得制御信号を出力するように構成された、カウンタサイズを有するカウンタである。誤差検出器信号モニタが、経時的な誤差検出器信号を追跡し、誤差検出器信号が所定のパターンを満たすことに応答して、カウンタサイズ制御信号をカウンタに提供してカウンタサイズを低減し、増幅器出力が基準値に達するのに必要な時間を低減するように構成される。

【0018】

一実施形態では、基準値は、意図されたまたは所望の増幅器出力の大きさ（ピーク、平均、または他の指定）を含む。このシステムは、ループステートマシンおよびデジタル－アナログ変換器であって、ループステートマシンが、利得制御信号を、デジタル－アナログ変換器に提供されるデジタル利得制御値に変換するように構成され、デジタル－アナログ変換器が、デジタル利得制御値を、可変増幅器に提供されるアナログ利得制御信号に変換するような、ループステートマシンおよびデジタル－アナログ変換器をさらに備えることができる。１つの構成では、誤差検出器信号モニタは、誤差検出器信号が所定のパターンを満たさないことに応答して、カウンタサイズを増大させるように構成される。カウンタサイズを増大させるステップは、カウンタサイズを最大カウンタサイズにリセットするステップを含むことができる。

【0019】

可変利得増幅器の利得を制御するための方法も開示される。一実施形態では、この方法は、可変利得増幅器出力信号を基準値と比較して、可変利得増幅器出力信号が基準値よりも大きいかまたは小さいかを判定するステップを含む。次に、可変利得増幅器出力信号が基準値よりも大きいことに応答して、アップ信号を生成する。可変利得増幅器出力信号が基準値よりも小さいことに応答して、ダウン信号を生成し、アップ信号に応答して、および、ダウン信号に応答してカウンタを更新する。この動作方法は、所定のパターンに関連する複数のアップ信号およびダウン信号を追跡する。カウンタが最大カウンタ値または最小カウンタ値に達したことに応答して、可変利得増幅器の利得を調整するためにカウンタ出力信号を出力する。所定のパターンに関連する複数のアップ信号およびダウン信号が所定のパターンを満たすに応答して、カウンタのサイズを変更する。

【0020】

一実施形態では、基準値は、意図されたまたは所望の増幅器出力の大きさ（ピーク、平均、または他の指定）を含む。この方法はまた、アップ信号およびダウン信号に応答してカウンタを更新するステップを含むことができる。追跡するステップは、アップ信号およびダウン信号の所定のまたは事前に定義されたパターンと比較して、アップ信号および／またはダウン信号の作動している全体的なまたは以前のパターンを維持するステップを含むことができる。カウンタサイズは、カウンタが出力を生成しリセットする前に到達しなければならないカウンタ値である。

【0021】

パターンは、所定の連続する複数のアップ信号または所定の連続する複数のダウン信号であってもよい。別の実施形態では、パターンは、所定数のアップ信号およびダウン信号に関連する、所定数のアップ信号または所定の連続する複数のダウン信号である。この方法は、カウンタ値がカウンタサイズ値または所定のカウンタ最小値に達したことに応答して、カウンタをカウンタ中間値にリセットするステップをさらに含むことができる。

【0022】

制御ループの基準値への収束を制御するシステムであって、制御ループの制御下で、出力信号を生成するように構成されたデバイスと、比較器であって、出力信号を基準値と比較し、出力信号が基準値よりも小さいことに応答して、アップ信号を出力し、出力信号が基準値よりも大きいことに応答して、ダウン信号を出力するように構成された比較器とを備える、システムも開示される。また、このシステムの一部は、カウンタ最大値およびカウンタ最小値を定義するカウンタサイズを有するカウンタである。カウンタは、カウンタが利得制御値を出力するように、アップ信号に応答してインクリメントされ、ダウン信号に応答してデクリメントされるカウンタ値を維持するように構成される。アップ／ダウン信号追跡器が提供され、アップ信号およびダウン信号のパターンを追跡し、そのパターンを１つ以上の所定のパターンと比較し、アップ信号およびダウン信号が１つ以上の所定のパターンのうちの１つと一致したことに応答して、カウンタサイズを変更するように構成される。

【0023】

一実施形態では、アップ／ダウン信号追跡器は、メモリと、１つ以上の比較器とを備える。カウンタサイズを変更することが、カウンタのサイズを低減するために制御信号をカウンタに送信することを含むことができることが企図される。制御ループの制御下にあるデバイスは、可変利得増幅器であってもよい。システムは、カウンタからの利得制御値に応答して、利得制御信号を表すデジタル値を増大または低減するように構成されたループステートマシンをさらに備えることができる。システムは、アップ信号およびダウン信号が１つ以上の所定のパターンのうちの１つと一致しないことに応答して、カウンタサイズを増大させることをさらに含むことができる。

【0024】

本発明の他のシステム、方法、特徴および利点は、添付の図面および詳細な説明を検討することにより、当業者に明らかになるであろう。すべてのそのような追加のシステム、方法、特徴および利点が、この説明内に含まれ、本発明の範囲内にあり、添付の特許請求の範囲によって保護されることが企図されている。

【0025】

図面の簡単な説明
図面内の構成要素は必ずしも原寸に比例せず、代わりに、本発明の原理を例示することに重点が置かれている。図面において、同様の参照符号は、異なる図を通して対応する部分を示す。

【図面の簡単な説明】

【0026】

【図1】例示的な光ファイバ通信リンクを示す図である。

【図2A】例示的な可変利得増幅器制御システムのブロック図である。

【図2B】例示的なデジタル制御ユニットのブロック図である。

【図3】制御ベクトル調整のための従来技術の方法を示す図である。

【図4】制御ベクトルを調整する従来技術のプロセスのより詳細なバージョンを示す図である。

【図5】図４の方法の制御ベクトル値対時間の例示的なプロットを示す図である。

【図6】ＶＧＡ制御方法の動作フロー図である。

【図7】図６の方法の経時的な制御ベクトル値のプロットを示す図である。

【図8A】図８Ｂと図８Ｃとの関係を示すインデックス図である。

【図8B】制御ベクトル調整の代替的な方法の動作フローチャートの第１の部分を示す図である。

【図8C】図８に示す制御ベクトル調整の代替的な方法の動作フローチャートの第２の部分を示す図である。

【図9】図８Ｂおよび図８Ｃの方法に基づく制御ベクトル調整の例示的なプロットを示す図である。

【図10】調整可能なカウンタサイズを有する例示的なシステムのブロック図である。

【図11】親出願に記載されている動的ステップサイズのプロットを示す図である。

【図12】図１０に示すシステムに基づく信号プロットを示す図である。

【図13】従来技術のループ制御の信号プロットを示す図である。

【図14】本明細書に開示された技術革新に基づくループ制御の信号プロットを示す図である。

【図15】動的ステップサイズと可変カウンタサイズとを組み合わせたループ制御システムの例示的な信号プロットを示す図である。

【図16A】可変カウンタサイズを有するループ制御システムの１つの例示的な実施形態の例示的な動作方法を示す図である。

【図16B】可変カウンタサイズを有するループ制御システムの１つの例示的な実施形態の例示的な動作方法を示す図である。

【発明を実施するための形態】

【0027】

詳細な説明
使用環境の一例は、光ファイバリンクおよびレーザまたは何らかの他の形態の光信号発生器（光源）を利用する光通信システムである。光通信システムにおいて示されているが、システムが電気的であってもよく、導電性チャネルとして利用されてもよいことも企図される。図１は、例示的な光ファイバ通信リンクを示す。リモートネットワーキング機器１０４Ａ、１０４Ｂ間の通信を可能にするために、光ファイバ送信機および受信機が提供される。送信機１０８の一部であるレーザドライバ１１２は、レーザからの変調光出力を生成する変調電流でレーザ１１６を駆動する。この光出力は、信号伝送のために光ファイバ１２０に結合される。光ファイバリンクの受信側には受信機１２８がある。光エネルギーは、フォトダイオード１３２によって電気信号に変換され、増幅器１３６によってさらに処理されて、信号の大きさが下流の処理要素に適したレベルに設定される。本明細書に開示された技術革新は、他の環境で使用されてもよく、またはこの使用環境は図示されたものとは異なってもよいことが企図されている。

【0028】

図２Ａは、例示的な可変利得増幅器制御システムのブロック図を示す。これは１つの可能な構成にすぎず、本発明の範囲から逸脱することなく他の実施形態が可能であることがと企図される。この実施形態では、制御システム２０４は、アナログ制御信号をＶＧＡ（可変利得増幅器）２０８に提供して、ＶＧＡの利得を制御する。ＶＧＡ２０８には、入力端子２１２から入力信号が与えられる。入力信号は、これに限定されないが、光検出器などの任意のデバイスまたはシステムから提供されてもよい。入力信号は増幅（または逆増幅）され、出力信号として出力端子２１６上に提示される。利得とも呼ばれる、増幅される（または逆増幅される）量は、制御信号によって決定される。

【0029】

ＶＧＡ制御システム２０４は、図示のように出力端子２１６から出力信号を受信するピーク検出器２２０を備えて構成される。本明細書ではピーク検出器として示され説明されているが、限定ではなく大きさ、平均、ピーク値などの信号の任意の態様が検出されてもよい。検出されるピークは、任意のタイプのモニタまたは検出器であってもよい。ピーク検出器２２０は、出力信号を分析し、出力信号のピークｏｐ振幅（信号の大きさ）を表す値を生成する。他の実施形態では、ピーク検出器以外のデバイスが使用されてもよい。ピーク検出器２２０は、当該技術分野で一般的に知られており、したがって、本明細書では詳細に説明しない。この実施形態では、ピーク検出器２２０はまた、信号をデジタル形式に変換することもでき、したがって、１つ以上のアナログ－デジタル変換器を含むことができる。いくつかの実施形態では、ピーク検出器は比較器２２４を含まないか、またはその一部でない。

【0030】

ピーク検出器２２０の出力は比較器２２４に供給される。１つの比較器２２４として示されているが、比較器は１つ以上の比較器であってもよい。比較器２２４は、検出器２２０からの信号の大きさを目標値２２８と比較する。目標値２２８は、出力信号の下流処理に最も適した所望の信号の大きさを表す値である。目標値は、ユーザがユーザインターフェースを用いてプログラムおよび変更されてもよく、または固定されてもよい。目標値は、メモリに記憶されてもよい。この例示的な実施形態では、比較器２２８は、「０」または「１」論理値の論理レベル出力を提供する。本明細書の説明では、比較器２２８の出力は、比較の結果を示す比較器出力信号を提供する。説明の便宜上、この信号は、論理「０」値が出力信号が目標値よりも小さいことを示し、論理レベル「１」値が出力信号が目標値よりも大きいことを示すような、ｕｐ＿ｄｎ信号として参照される。出力信号が目標の大きさよりも小さいとき、ＶＧＡ制御システム２０４の機能は、ＶＧＡ２０８の利得を増大させることであり、これにより、出力の大きさが目標値に向かって増大する。ＶＧＡの利得は、制御ベクトル（デジタル制御値）を低減することによって増大する。逆に、出力信号が目標の大きさよりも大きいとき、ＶＧＡ制御システム２０４の機能は、ＶＧＡ２０８の利得を低減することであり、これにより、出力の大きさが目標値に向かって低減する。時間が経つにつれて、出力信号の大きさは目標値に近づき、目標値に至る。比較器２２４の出力は、利得を上げるべきかまたは下げるべきかを示すｕｐ＿ｄｎ信号として定義される。

【0031】

比較器出力はデジタル制御ユニット２３２に供給される。デジタル制御ユニット２３２は、比較器２２４からのｕｐ＿ｄｎ信号を処理して制御ベクトルを生成するように構成された１つ以上の論理要素、レジスタ、メモリ、または他の要素を含む。制御ベクトルは、制御ベクトルを増大させると利得が低減し、制御ベクトルを増大させると利得が低減するような利得を表すデジタル値である。他の実施形態または構成では、利得と制御ベクトルとの間の異なる関係が確立されてもよい。各クロックサイクルまたはサンプル期間中、利得は、単一ステップなどの小さい量だけ、または多数のステップなどの大きい量だけ増大させることができる。サイクルまたは反復期間の間、出力信号は検出器によってサンプリングされ、したがって新たなｕｐ＿ｄｎ信号が経時的に生成されることが企図される。

【0032】

デジタル制御ユニット２３２からの制御ベクトルは、１つ以上のデジタル－アナログ変換器（ＤＡＣ）２３６に提供される。ＤＡＣ２３６は、制御ベクトルをデジタル形式から、利得を制御するためにアナログＶＧＡ２０８への注入に適したアナログ形式に変換する。デジタル制御ベクトルおよびＤＡＣは、最小制御ベクトル値と最大制御ベクトル値との間のステップ数によって決定される高分解能で構成される。例えば、最小制御ベクトル値と最大制御ベクトル値との間に１０００以上のステップがあってもよい。分解能、すなわち、最大制御ベクトル値と最小制御ベクトル値との間のデジタルステップの数が大きいほど、ＶＧＡの利得および出力信号の大きさを制御する能力が大きくなる。正確度のために出力信号の大きさを高度に制御することが一般的に好ましく、したがって、デジタル制御ベクトルおよびＤＡＣ２３６において多数のステップが必要である。しかしながら、多数のステップが利用可能である場合、高利得状態から低利得状態に変化するのにより多くのサイクルを要する。

【0033】

図２Ｂは、図２Ａに示すデジタル制御ユニットの例示的な実施形態を示す。これは、本発明から逸脱することなく使用することができる要素および他の要素または配置構成の１つの可能な構成にすぎない。デジタル制御ユニット２３２は、本明細書に記載のように受信信号を処理し、デジタル制御ユニットの１つ以上の他の要素とインタラクトするように構成された制御論理を含む。様々な実施形態では、図２Ｂに示されるすべての要素が含まれるわけではない。また、デジタル制御ユニット２３２の一部は、データ記憶レジスタおよび／またはメモリ２５４である。データ記憶レジスタおよび／またはメモリ２５４は、ｕｐ＿ｄｎ信号、ｍａｘ＿ｓｔｅｐ（最大ステップ）、ｓｔｅｐ＿ｓｉｚｅ（ステップサイズ）値、もしくは任意の他のデータ、またはソフトウェアなどの機械可読コードを記憶することができる。プロセッサはまた、本明細書に記載の機能を実行するために、メモリ２５４に非一時的状態で記憶された機械可読コードを実行するように構成されたデジタル制御ユニット２３２の一部であってもよい。機能は、代替的にまたは部分的に、制御論理２５０によって実行されてもよい。

【0034】

ユーザがレジスタ／メモリ２５４に記憶された値のうちの１つ以上を設定または変更するため、またはソフトウェア／機械可読コードを更新するため、またはシステムの動作または適応を達成するための任意の他の機能を実行するためのアクセスを提供するために、ユーザインターフェース２５８がデジタル制御ユニット２３２に設けられる。本明細書に記載された機能が、制御論理およびレジスタを使用するハードウェア、プロセッサ２６６内で実行されるソフトウェア、または両方の組み合わせで実行されてもよいことが企図される。様々な値を比較するために、本明細書で説明するように、１つ以上の比較器２６２も提供される。いくつかの実施形態では、比較器２６２は、図２Ａに示す比較器２２４に置き換えられてもよく、またはソフトウェア機能であってもよい。

【0035】

利得を調整するシステムによって提示される１つの課題は、経時的な利得変化の変化速度に関する。クロックサイクル中に利得を大量に増大または低減することが可能であるが、利得の大きな突然の変化は信号を破壊し、それによって下流の信号処理および復号を擾乱し、それによってエラーを導入し、したがってビットエラーレートをピークにするため、そうすることは一般に望ましくない。

【0036】

同時に、利得をあまりにも低速に変化させることも、いくつかの欠点を呈する。そのような欠点の１つは、訓練中にそれ自体を提示する。訓練中、システムは未知のチャネルに適応しており、したがって、利得を大量に増大させる必要があり得る。最小値と最大値との間のデジタル制御ベクトルのステップ数が多いことなどに起因して、利得の変化速度が遅い場合、ＶＧＡは、目標値と一致する大きさの出力信号を提示するのに過剰な時間を要する可能性がある。これが発生すると、システムは設定された訓練期間中に訓練を完了せず、下流のシステム訓練も遅延または失敗する。以下の説明は、従来技術の欠点を克服する制御ベクトル生成および適応のための様々なルーチンを可能にするための比較器２２４およびデジタル制御ユニット２３２の動作に焦点を当てる。

【0037】

別の言い方をすれば、デジタルコントローラ２３２は、小さいデジタル－アナログ（ＤＡＣ）回路２３６のアレイへの複数の出力信号を駆動する。他の実施形態では、単一の出力が単一のＤＡＣに提供されてもよい。この例示的な実施形態では、ＤＡＣ２３６は、（ＶＧＡ）２０８の利得を規定するために協働する６ビットＤＡＣ回路である。デジタル制御ユニット２３２は、より広い１１ビットループ制御ベクトルの値に基づいて、複数のＤＡＣ２３６がシステム内でどのように協働するかを決定する。この実施形態では、自動利得制御（ＡＧＣ）ループは、ループ制御ベクトルの２０１８個（０～２０１７）の固有の値を有する。他の実施形態では、制御ベクトルは異なる数の固有の値を有してもよい。この数は、ＤＡＣ２３６の数および各ＤＡＣの固有の値の数の関数である。制御ループは、その動きによってデータ経路を擾乱する可能性を低減するために、意図的に、比較的遅い速度で更新される。結果として、従来技術のシステムでは、制御ベクトルをその収束点まで上昇させるのに多くの時間が消費され得る。

【0038】

図６の実施形態では、制御ベクトルをどのように調整するかをデジタル制御ループに指示する３つの入力信号（「ｕｐ＿ｍａｘ（アップ／最大）」、「ｄｎ＿ｍａｘ（ダウン／最大）」、「ｕｐ＿ｄｎ」）がある。これらの信号は、実際の信号強度（ピークなど）を所定の目標と比較する比較器によって生成される。ピーク検出器は、出力波形の信号強度を測定するために使用される（可能性が最も高い）。閉ループシステムの目的は、入力信号がどれだけ強くても弱くても（無論限度内で）出力信号強度が予測可能であることを保証することである。

【0039】

図６を説明する前に、図３および図４を説明する。図３は、制御ベクトル調整のための従来技術の方法を示す。図３の方法は、ステップ３０４においてサンプルを収集することによって開始するが、次にステップ３０８において、過渡的であるかまたは平均範囲外であるいくつかのサンプルを破棄する。ステップ３１２において、システムは有効サンプルの平均数を計算する。次に、決定ステップ３１６において、この動作方法は、時定数または期間が満了したか否かを評価する。そうでない場合、動作は戻ってより多くのサンプルを収集し、平均値を計算し続ける。期間が満了すると、ステップ３２０において、サンプルは目標値と比較され、制御信号は制御ベクトルを調整し、それによってＶＧＡの利得が調整される。ホストコントローラが自動ループを無効にし、代わりに利得を手動で設定してもよいことも企図される。本実施形態では、デジタル制御ユニットは利得を自動的に変更しない。任意の自動調整が、ホストコントローラから行われることが仮定される。この動作方法は機能的であるが、リアルタイム追跡および利得調整の利点がない。

【0040】

図４は、制御ベクトルを調整する従来技術のプロセスのより詳細なバージョンを示す。ステップ４０４において開始して、デジタルコントローラは、ｕｐ＿ｄｎ信号が論理０であるかまたは１であるか、すなわち出力信号が目標値よりも小さいかまたは大きいかを判定する。ｕｐ＿ｄｎ信号が０値である場合、制御ベクトルは低減されるべきであり、動作は決定ステップ４０８に進む。決定ステップ４０８において、デジタルコントローラは、制御ベクトルが最小値にあるか否かを決定する。制御ベクトルが最小値にある場合、動作は終了に進み、制御ベクトルは変更されない。あるいは、ステップ４０８において制御ベクトルが最小値にない場合、制御ベクトルは、１単位または１増分だけ低減される。制御ベクトルおよび制御コードという用語は互換的に使用され得る。

【0041】

あるいは、ステップ４０４において、ｕｐ＿ｄｎ信号が、制御ベクトルを増大させるべきであることを示す論理１値である場合、動作は決定ステップ４２０に進む。決定ステップ４２０において、制御論理は、制御ベクトルが最大制御ベクトル値にあるか否かを決定する。そうである場合、制御ベクトルはすでにその最大値にあるため、制御ベクトルにいかなる変更も加えることなく動作が終了する。あるいは、ステップ４２０において制御ベクトルがその最大値にない場合、動作はステップ４２４に進む。ステップ４２４において、デジタルコントローラは、制御ベクトルを１ステップだけ増大させる。この例示的な実施形態では、アナログシステムは、最大制御ベクトルコードが最低利得に対応し、最小制御ベクトルコードが最高利得に対応するように設計される。他の実施形態では、特許請求の範囲から逸脱することなく、他の関係が確立されてもよい。ｕｐ＿ｄｎ信号が論理レベル０にあるとき、これは、信号強度が目標よりも小さいことを示し、したがって、システムは（制御ベクトルコードを下げることによって）利得を増大させるべきである。

【0042】

この例示的な動作方法では、制御ベクトルは、ループのアナログ部分からのｕｐ＿ｄｎフィードバック信号に基づいて自動的に調整される。制御ベクトルは、単一ステップを使用して一度に１単位または１増分のみ変化し、データ経路を擾乱する可能性を低減する。データ経路が入力信号の突然の変化によってすでに擾乱されている場合、低速制御ループは新しい平衡に調整するのに長時間かかる可能性があり、それによって理想的な利得収束が達成される前に訓練段階がタイムアウトする。単一ステップを使用すると、この擾乱が長くなる。

【0043】

図５は、図４の方法の制御ベクトル値対時間の例示的なプロットを示す。垂直軸は制御ベクトル値を表し、一方、水平軸は時間を表す。このプロット５０４に見られるように、制御信号は、所望の利得レベルに達するために、第１の時間５０８から第２の時間５１２まで経時的に増大する。図示のように単一ステップを使用すると、この例では平衡を再取得するために１００９回のループ反復が必要である。制御ベクトルが新しい平衡点に到達するために多くのステップを越える必要があるため、整定時間は非常に長い。このステップ数およびこの時間は、訓練期間中に完了するには長すぎる。

【0044】

図４で説明した従来技術の方法は従来技術の環境に適していたが、利得制御の分解能が高く、および／または出力信号を低速に目標値にすること以外を必要とするＶＧＡ制御システムにおいては、いくつかの欠点がある。

【0045】

図６は、ＶＧＡ制御方法の動作フロー図を示す。これは１つの可能な動作方法にすぎず、本明細書に開示された技術革新から逸脱しない、この正確な方法からの逸脱が企図される。一般に、この動作方法は、３つの比較器を有する制御ループを利用する。比較器は、出力信号を目標値と比較して、出力信号が目標値よりも大きいかまたは小さいかを判定し、その結果得られる比較は、ｕｐ＿ｄｎ信号をもたらす。第２の比較器が、出力信号を目標値と比較して、出力信号が目標値よりも第１の閾値だけ大きいか否かを判定する。第２の比較器は、比較に応答してＤｎ＿ｍａｘ信号を出力する。Ｄｎ＿ｍａｘ信号は、０または１の論理値出力である。論理値０は、出力信号が目標よりも第１の閾値だけ大きくないことを示す。第３の比較器が、出力信号を目標値と比較して、出力信号が目標値よりも第２の閾値だけ小さいか否かを判定する。第３の比較器は、比較に応答してＵｐ＿ｍａｘ信号を出力する。Ｕｐ＿ｍａｘ信号は、０または１の論理値出力である。論理値０は、出力信号が目標よりも第２の閾値だけ小さくないことを示す。第１の閾値および第２の閾値は、同じまたは異なる値であってもよいが、１よりも大きいと仮定される。第２の比較器は、比較に応答してＤｎ＿ｍａｘ信号を出力する。したがって、動作中、３つの制御信号、すなわち、ｕｐ＿ｄｎ信号、Ｄｎ＿ｍａｘ信号、およびＵｐ＿ｍａｘ信号が生成される。

【0046】

これらの値を使用して、制御ベクトルは、特定の状況において、一度に２ステップ以上調整することができる。特に、出力信号の大きさと目標値との比較によって、出力信号の大きさが目標値から第１の閾値または第２の閾値よりも大きい量だけ異なることが明らかにされた場合、これは、出力信号が目標値から閾値よりも大きい量だけ離れていることの指示である。これが発生すると、それは制御ベクトルを２以上の増分だけ動かすべきであり、その結果、制御値がｍａｘ＿ｓｔｅｐ値として定義された増分の数だけ増大または低減されることの指示である。ｍａｘ＿ｓｔｅｐ値は、メモリまたはレジスタに記憶されるユーザが設定可能な値である。ｍａｘ＿ｓｔｅｐ値は、出力信号が閾値量から目標値よりも大きいまたは小さい場合に、制御値が増大または低減される単位数または増分数を規定する値である。図６は、この動作方法のより詳細な説明を提供する。

【0047】

この動作方法は、出力信号（ＶＧＡ出力のピーク値）と目標値との間で比較が行われるステップ６０４において開始する。決定ステップ６０８は、比較器からの比較器出力信号（ｕｐ＿ｄｎ信号）がデジタル制御ユニットによって検出および分析されるように行われる。ｕｐ＿ｄｎ信号が論理０値（ピーク値が目標値よりも小さいことを意味する）である場合、動作は決定ステップ６１２に進む。これは、一般に、制御ベクトルを低減する経路として定義することができる。判定ステップ６１２において、比較器は、出力信号が目標値よりも閾値だけ大きいか否かを判定する。決定ステップ６１２において、出力信号が目標値よりも閾値だけ大きくない場合、Ｄｎ＿ｍａｘ信号は論理レベル０に設定され、動作は決定ステップ６１６に進む。

【0048】

決定ステップ６１６において、制御ベクトルがすでにその最小値にあり、したがってこれ以上低減することができないか否かが決定される。制御ベクトルがその最小値にある場合、プロセスはステップ６２２に進み、終了するが、出力信号の目標値に対する監視および比較は、リアルタイムかつ動的な利得制御を提供するために経時的に継続する。

【0049】

あるいは、ステップ６１６において制御ベクトルが最小値よりも大きい場合、動作はステップ６２０に進む。ステップ６２０において、制御システムは、制御ベクトルを１だけ調整（低減）し、ＶＧＡ利得は、１単位または増分だけ下方に調整される。

【0050】

あるいは、ステップ６１２において、出力信号が目標値よりも閾値だけ大きくないと比較器が判定する場合、Ｄｎ＿ｍａｘ信号は論理レベル１に設定され、動作は決定ステップ６２４に進む。決定ステップ６２４において、制御ベクトルが最小制御ベクトル値の増分のｍａｘ＿ｓｔｅｐ数内にある場合、動作はステップ６３２に進み、制御ベクトルは最小値まで低減し、その後動作はステップ６２２において終了するが、監視は継続する。

【0051】

あるいは、決定ステップ６２４において、デジタル制御ユニットが、制御ベクトル値が最小値からｓｔｅｐ＿ｍａｘ値よりも大きいと判定した場合、制御ベクトルはｓｔｅｐ＿ｍａｘ値だけ低減する。これはステップ６２８において行われる。したがって、ｓｔｅｐ＿ｍａｘ値は、例えば１０または２０ステップ、または１より大きい任意の値など、１よりもはるかに大きいため、制御ベクトルは、複数単位または増分だけ低減する。これにより、制御ループのサイクル中に１単位のみの増分を提供する従来技術のシステムよりも速く出力信号が目標値に達することが可能になる。ステップ最大値は、利得を最大ステップ量だけ動かしてもシステム動作に支障が生じないように選択される。一実施形態では、これは、最小制御ベクトル値から最大制御ベクトル値までのステップの総数の１％～７％である。別の実施形態では、それは全体の１５％未満である。その後、プロセスは終了ステップ６２２に進み、監視および処理の別のループサイクルが発生する。

【0052】

あるいは、ステップ６０８において、出力信号と目標値との比較が、出力信号の大きさ（ピークまたはピーク間値など）が目標値よりも大きいと判定した場合、動作は決定ステップ６３６に進む。この動作経路は、制御ベクトルを増大させる。決定ステップ６３６において、Ｕｐ＿ｍａｘ信号に関連する出力信号と目標信号との間の差に関して決定が行われる。上述したように、Ｕｐ＿ｍａｘ信号は、出力信号と目標信号との差が大きすぎて、制御ベクトルの変化が１単位またはステップよりも大きくなるべきか否かを判定する値である。出力信号と目標信号との間の差（差分）がｕｐ＿ｍａｘ値（閾値）未満である場合、この比較を実行する比較器の論理出力は論理０であり、動作は決定ステップ６４０に進む。

【0053】

決定ステップ６４０において、制御ベクトルがその最大値にあるか否か、または制御ベクトルが最大値未満であるか否かの判定が行われる。制御ベクトルが最大値にある場合、動作は終了ステップ６２２に進み、制御ベクトルは変更されない。これは、制御ベクトルをさらに増大させることができず、すでにその最大値にあるためである。

【0054】

あるいは、ステップ６４０において、制御ベクトルが最大制御ベクトル値未満である場合、動作はステップ６４４に進み、制御ベクトルは１単位またはステップだけ増大される。増大後、動作はステップ６２２に進み、ループ処理が反復する。したがって、制御出力信号値（ピーク間の大きさ）は目標値よりもＵｐ＿ｍａｘ値を超えて大きくないため、利得は正確に近く、したがって制御ベクトルは１単位またはステップのみだけ増大されるべきである。

【0055】

ステップ６３６に戻って、出力信号と目標信号との間の差（差分）の間の比較がＵｐ＿ｍａｘ値（閾値）よりも大きい場合、この比較を実行する比較器の論理出力は論理１であり、動作は決定ステップ６４８に進む。決定ステップ６４８において、ｓｔｅｐ＿ｍａｘ値および制御電流ベクトル値の値に関して決定が行われる。決定ステップ６４８において、制御ベクトルが最大値からｓｔｅｐ＿ｍａｘ値よりも大きい場合、動作はステップ６５２に進み、その時点で、出力信号の大きさが目標値から離れていると判定されているため、制御ベクトルはｍａｘ＿ｓｔｅｐ値だけ増大し、したがって、収束速度を増大させるために制御ベクトルを大きく増大させる必要がある。ステップ６５２後、動作はステップ６２２に進み、ループが反復する。

【0056】

あるいは、ステップ６４８において、制御ベクトルが最大制御ベクトル値のｓｔｅｐ＿ｍａｘ値内にあると動作が判定した場合、動作はステップ６５６に進み、制御ベクトルは最大値まで増大し、これによりステップ６２２においてループ反復が完了する。

【0057】

制御ベクトルは、制御ループのアナログ部分からの「ｕｐ＿ｍａｘ」、「ｄｎ＿ｍａｘ」、および「ｕｐ＿ｄｎ」フィードバックに基づいて自動的に調整される。２つの追加の信号は、制御ベクトルが平衡から「離れている」場合をデジタルブロックに通知する方法を提供する。「ｕｐ＿ｍａｘ」がアサートされると、ループは、制御レジスタ「ｓｔｅｐ＿ｍａｘ」によって定義されるステップ数だけ移動する。「ｄｎ＿ｍａｘ」がアサートされると、制御ベクトルは「ｓｔｅｐ＿ｍａｘ」のステップ数だけ低減される。そうでない場合、ループは、「ｕｐ＿ｄｎ」入力信号に従って単一ステップだけ上または下に移動する。これは、制御ベクトルが著しく目標から外れている場合をアナログブロックが決定することを必要とする。一実施形態では、この拡張制御オプションは、「ｓｔｅｐ＿ｍｏｄｅ（ステップモード）」レジスタを「０１」に設定することによって有効にされる。

【0058】

図７は、図６の方法の経時的な制御ベクトル値のプロットを示す。制御ベクトル値は垂直軸７３０上で表され、一方、時間は水平軸７３４上で表される。ループ開始時間７０８において、ループは目標値に関連する出力信号の検出および分析を開始する。信号プロット７１２に対応する期間中、システムは、出力信号が目標値からＵｐ＿ｍａｘまたはＤｎ＿ｍａｘ値よりも大きく異なると判定し、したがって、各ループ反復によって制御ベクトルにｓｔｅｐ＿ｍａｘを加算することによって制御ベクトルを迅速に増大する。時間７１４において、検出システムは、出力信号と目標値との間の差が、制御ベクトルのｍａｘ＿ｓｔｅｐ増大を保証するほどには異ならないと判定し、そのため、信号プロット部分７１６の期間中、ループは、利得の小さいステップをもたらす、制御ベクトルの単一単位または増分の増大を実行する。時間７２０において、出力信号が目標値に達し、ループが平衡に達した。

【0059】

図６の複数ステップサイズモードを使用すると、この例では平衡を再取得するために６５回のループ反復のみが必要である。これは、図４および図５の単一ステップの使用を上回る９３．６％の改善である。

【0060】

図８Ａは、図８Ｂと図８Ｃとの関係を示すインデックスである。図８Ｂおよび図８Ｃは、制御ベクトル調整の代替的な方法の動作フローチャートを示す。これは１つの可能な動作方法にすぎず、本発明の範囲から逸脱することなく他の動作方法を可能にすることができることが企図される。この実施形態では、制御ベクトルは、ループのアナログ部分からの「ｕｐ＿ｄｎ」フィードバック信号に基づいて自動的に調整される。デジタルブロックは、「ｕｐ＿ｄｎ」の履歴を経時的に監視して、ｕｐ＿ｄｎ信号の履歴値に基づいて制御ベクトルが著しく目標から外れているか否かを判定する。この実施形態では、シフトレジスタまたは他のメモリタイプは、制御ループが更新されるたびに「ｕｐ＿ｄｎ」の値を記憶する。最も古い値がスタックの最後から破棄され、最も新しい値が最初に挿入される。これは、先入れ先出しプロセスとして参照される場合がある。他の実施形態と同様に、ｕｐ＿ｄｎ値（信号）は論理値０または１である。

【0061】

図８Ｂに示すように、この動作方法は、出力信号（ＶＧＡ出力のピーク値）と目標値との間で比較が行われるように開始する。この比較により、ｕｐ＿ｄｎ信号が生成される。このプロセスは、ｕｐ＿ｄｎ値がメモリ／レジスタに記憶されるように、数回反復することができる。「ｕｐ＿ｄｎ」の値が連続してＮ回同じでない場合（Ｎは数の範囲内でユーザによって設定された値である）、制御ループは最近収束点を通過しており、ステップサイズは半分に低減される。これは、ｕｐ＿ｄｎ値の経時的な変化が、出力信号が最近目標値になったかまたは目標値を通過したことを示すために行われる。この制御ベクトルの半分の低減は、ステップサイズが「ｓｔｅｐ＿ｍｉｎ」（デフォルトでは１）になるまで、制御ループが更新されるたびに行われる。デジタル制御ユニット出力から「ｕｐ＿ｄｎ」入力に戻るまでの時間遅延は相対的に小さく、したがって、複数回の通過を検出するには８回のループ反復で十分である。他の実施形態では、異なる反復回数が使用されてもよい。出力信号が目標信号に収束するとき、ステップサイズは常に最小サイズになる。ｕｐ＿ｄｎ信号が所定数（Ｎ）のサンプルにわたって変化しない場合、これはステップサイズが増減され得ることを示す。ループ反復ごとにステップサイズを半分に低減すると、ステップサイズ、したがって制御ベクトルは経時的に低速に変化する。例えば、ステップサイズが１２８である場合、それを半分にすると、ステップサイズは６４になり、次の反復中には３２になり、次の反復中にステップサイズは１６に低下する。したがって、わずか３サイクルで、ステップサイズは１２８から１６に低下している。これにより、制御ベクトルの変化速度は速くなるが、動作を擾乱するほど速くはならない。これらの数は例示にすぎず、特許請求の範囲はこれらの数値によって限定されない。ステップサイズは、制御ベクトルが変化する量であり、これによって利得が制御され、出力信号の大きさが制御される。

【0062】

ステップサイズの増大に関しても同じ原理が適用され、これはＮ個のｕｐ＿ｄｎ信号が同じ、すなわち論理１の値である場合に倍増する。ｕｐ＿ｄｎ信号のＮ個の最新の値が同じである場合、ステップサイズは倍増する。ｕｐ＿ｄｎ信号が変化しない場合、最大ステップサイズに達するまで、または「ｕｐ＿ｄｎ」の値が変化するまで、制御ループが更新されるたびにステップサイズが増大する。最大ステップサイズは、ステップサイズが大きくなりすぎて、１ステップでの利得の変化が大きくなりすぎ得ることを防止する。「ｕｐ＿ｄｎ」が「１」である間に制御ベクトルが上限に達すると、ステップサイズは直ちに最小ステップサイズ「ｓｔｅｐ＿ｍｉｎ」に低減される。「ｕｐ＿ｄｎ」が‘０’の間に制御ベクトルが下限に達すると、ステップサイズは直ちに「ｓｔｅｐ＿ｍｉｎ」に低減される。「ｓｔｅｐ＿ｍｏｄｅ」レジスタを「１０」（デフォルト値）に設定することによって、動的なステップサイズを選択することができる。

【0063】

図８Ｂに戻ると、動作は、デジタル制御ユニット、特にデータ記憶レジスタにおいて新しいｕｐ＿ｄｎ値を展開する。この動作方法は、出力信号（ＶＧＡ出力のピーク値）と目標値との間で比較が行われるステップ６０４において開始する。この比較は、メモリ／レジスタに記憶されるｕｐ＿ｄｎ値を決定する。ステップ８０８において、デジタル制御ユニットは、最新のｕｐ＿ｄｎ値をレジスタにシフトさせ、それによって他の値が左にシフトし、新しい値が右に挿入される。次に、決定ステップ８１２において、デジタル制御ユニットは、レジスタに記憶されたｕｐ＿ｄｎの最後のＮ個の連続する値が同じであるか否か、またはＮ個の値が異なるか否かを判定する。ｕｐ＿ｄｎ値の最後のＮ個の値が同じでない場合、動作は決定ステップ８１６に進む。決定ステップ８１６において、ステップサイズに関する判定、および、ステップサイズが最小値にあるかまたは最小値よりも大きいかに関する判定が行われる。決定ステップ８１６においてステップサイズが最小ステップサイズ値よりも大きい場合、動作はステップ８２０に進む。ステップ８２０において、ステップサイズが半分に低減される。他の実施形態では、ステップサイズは、半分以外の速度または量で低減（または増大）されてもよい。ステップ８２０の後、動作は決定ステップ８３２に進み、これについては図８Ｃで下記により詳細に説明する。

【0064】

ここでステップ８１６に戻ると、ステップサイズが最小値にある場合、それ以上低減することはできないことになり、したがって、動作は下記に説明する決定ステップ８３２に進む。ステップ８１２に戻って、ｕｐ＿ｄｎ履歴が、履歴（レジスタ）が同じであるＮ個の連続するｕｐ＿ｄｎ値を示すようなものである場合、動作は決定ステップ８２４に進む。決定ステップ８２４において、ステップサイズをステップサイズ最大値と比較することによって判定が行われる。ステップサイズが最大値にある場合、動作はステップ８３２に進み、すでに最大値にあるためにステップサイズは変更されない。あるいは、ステップサイズが最大値未満である場合、動作はステップ８２８に進み、ステップサイズが倍増されるか、または上述のようにされるか、または何らかの値、比、もしくは係数だけ増大される。ステップ８２８の後、動作はステップ８３２に進む。

【0065】

決定ステップ８３２（図８Ｃ）において、デジタル制御ユニットは、出力信号と目標値との比較の結果、ｕｐ＿ｄｎ信号が論理レベル０または論理レベル１になったか否かを決定する。ｕｐ＿ｄｎが０であり、出力信号が目標値未満であることを意味する場合、動作はステップ決定ステップ８３６に進む（最終的に制御ベクトルを低減するため）。決定ステップ８３６において、制御ベクトルが最小制御ベクトル値のｓｔｅｐ＿ｓｉｚｅ値内にあるか否か、または制御ベクトルがｓｔｅｐ＿ｓｉｚｅよりも最小値だけ大きいか否かの判定が行われる。

【0066】

制御ベクトルが最小制御ベクトル値のｓｔｅｐ＿ｓｉｚｅ値内にある場合、動作はステップ８４０に進む。ステップ８４０において、デジタルコントローラユニットは、制御ベクトルを最小値まで低減し、ｓｔｅｐ＿ｓｉｚｅ値も最小値まで低減される。その後、値調整はステップ８５８において終了し、ループはステップ８０４に戻ることによって繰り返される。

【0067】

あるいは、ステップ８３６において、制御ベクトル値が最小値の上方のｓｔｅｐ＿ｓｉｚｅ値よりも大きい場合、動作はステップ８４２に進む。ステップ８４２において、デジタル制御ユニットは、制御ベクトルをｓｔｅｐ＿ｓｉｚｅ値（コード）だけ低減する。ステップ８４２の後、動作はステップ８５８において終了し、ステップ８０４に戻ることによって新しいループ反復が行われる。

【0068】

ステップ８３２に戻って、ｕｐ＿ｄｎ値が１である場合、すなわち出力信号が目標値より大きい場合、動作は決定ステップ８４６に進む。決定ステップ８４６において、制御ベクトルが最大値の下方のｓｔｅｐ＿ｓｉｚｅよりも小さいか否か、または制御ベクトルが最大値のｓｔｅｐ＿ｓｉｚｅ内にあるか否かに関する判定が行われる。決定ステップ８４６において制御ベクトルが最大値のｓｔｅｐ＿ｓｉｚｅ内にある場合、動作はステップ８５０に進み、デジタル制御ユニットは制御ベクトルを最大値まで増大させ、またｓｔｅｐ＿ｓｉｚｅ値を最小値まで低減する。その後、動作はステップ８５８において終了し、ループはステップ８０４に戻ることによって繰り返される。

【0069】

あるいは、制御ベクトルが最大値の下方のｓｔｅｐ＿ｓｉｚｅ値よりも小さい場合、動作はステップ８５４に進み、デジタル制御ユニットは、値、増分またはコードとしても参照されるｓｔｅｐ＿ｓｉｚｅサイズ単位数だけ制御ベクトルを増大させる。ステップ８１２～８２８においてステップサイズを上記で計算した。その後、動作はステップ８５８において終了し、ループはステップ８０４に戻ることによって繰り返す。

【0070】

別の言い方をすれば、この例示的な実施形態では、制御ベクトルは、ループのアナログ部分からのｕｐ＿ｄｎフィードバック信号に基づいて自動的に調整される。デジタル制御ユニットは、経時的にｕｐ＿ｄｎ信号の履歴を監視して、制御ベクトルが著しく目標から外れているか否かを判定し、これは、この実施形態では、ｕｐ＿ｄｎ信号が、シフトレジスタ内のＮ個の連続したｕｐ＿ｄｎ値によって決定されるＮ回の連続したループ反復にわたって変化しないことによって決定される。シフトレジスタには、制御ループが更新されるたびにｕｐ＿ｄｎ信号の値が記憶される。各反復中、ｕｐ＿ｄｎ信号の記憶されている最も古い値がスタックの最後から破棄され、最新の値が最初に挿入される。Ｎは、どのような値であってもよいが、高い値であるほど、制御値の変化が遅くなる。

【0071】

ｕｐ＿ｄｎ信号の値が連続してＮ回同じでない場合、制御ループは最近収束点を通過しており、ステップサイズは半分に低減される。これは、ステップサイズがｓｔｅｐ＿ｍｉｎ（デフォルトでは１）になるまで、制御ループが更新されるたびに行われる。デジタル出力からｕｐ＿ｄｎ信号入力に戻るまでの時間遅延は相対的に小さく、したがって、複数回の収束点通過を検出するには８回のループ反復で十分である。他の実施形態では、異なる反復回数が規定（使用）されてもよい。収束時には、ステップサイズは常に最小サイズであるべきであるが、その前には、制御ベクトルおよびさらには利得も、所望の利得レベルが見つかるときに目標値の上下に及び得る。

【0072】

「ｕｐ＿ｄｎ」のＮ個の最新の値が同じである場合、ステップサイズは１だけ増大する。制御ループが、最大ステップサイズに達するまで、またはｕｐ＿ｄｎ信号の値が変化するまで更新されると、ステップサイズは倍増する（または他の実施形態では他の何らかの増分または係数だけ増大する）。この実施形態では、ステップサイズは２^Ｓに等しく、Ｓは増分または減分されるステップサイズレジスタである。Ｓが１だけ増大すると、ステップサイズは２倍になる。Ｓが１つ低減すると、ステップサイズは半分にされる。他の実施形態では、他の数学的アルゴリズムが実装されてもよい。ｕｐ＿ｄｎが依然として論理レベル１である間に制御ベクトルが上限に達すると、ステップサイズは直ちに最小ステップサイズｓｔｅｐ＿ｍｉｎ値に低減される。「ｕｐ＿ｄｎ」が論理レベル０である間に制御ベクトルが下限に達すると、ステップサイズは直ちにｓｔｅｐ＿ｍｉｎ値に低減される。一実施態様において、ｓｔｅｐ＿ｍｏｄｅレジスタを「１０」（デフォルト値）に設定することによって、動的なステップサイズを選択することができる。

【0073】

ステップサイズを増大させる前のＮ回のループ反復の遅延は、不安定性が回避されるような貴重なヒステリシスを与える。本明細書に記載の実施形態では、ステップサイズは、ｕｐ＿ｄｎ信号が１に等しい状態で８回のループ反復が経過するまで小さいままである。この間、制御ベクトルは小さいステップで増大されている。ｕｐ＿ｄｎ信号が論理レベル０になると、ステップサイズは、他の何らかの値の半分など、直ちに低減される。この非対称な挙動は、制御ベクトルが収束時に最小ステップサイズ（デフォルト１）を超えるだけ交互になる可能性を低減する。シミュレーション中、図８Ａ、図８Ｂに記載されているような動的ステップサイズモードを使用すると、この例では平衡を再取得するために３５回のループ反復のみが必要であることが明らかになった。これは、単一ステップの使用を上回る９６．５％の改善である。

【0074】

図９は、図８Ｂおよび図８Ｃの方法に基づく制御ベクトル調整の例示的なプロットを示す図である。垂直軸は制御ベクトルを表し、水平軸は時間を表す。時刻９０４において、制御ベクトル信号調整処理が開始される。初期段階中、信号はＮ回の反復にわたって低速に増大している。信号点９０８において、Ｎ個のサイクルが発生しており、ｓｔｅｐ＿ｓｉｚｅが倍増する。図９では、ステップサイズはプロットの上方に示されており、左から右に１、２、１、２、１、２、４、８、１６、３２、６４、３２、１６、８、４、２、１の値で示されている。数は、６４ステップの最大ステップサイズに達するまで、１－２－４－８など、２倍になる。この進行は、マーカ９０８のすぐ近くで始まる。最大ステップサイズに達すると（マーカ９１２）、制御ベクトルは、収束点を通過するまで最大ステップサイズに基づいてこの一定の速度で増大する。プロット９１２の部分は、ステップサイズが最大（６４）である期間を特定する。他の実施形態では、他の最大ステップサイズを利用することができる。

【0075】

次いで、信号点９１６において、出力信号の大きさが目標値を超えており、それによって制御ベクトルが低減し始める。次に、信号点９２０の間に平衡に近い状態が発生しており、時間９２４において到達する。

【0076】

上述の動的ステップサイズは良好に機能するが、望ましくないループ収束挙動をもたらす可能性がある。例えば、より大きいステップサイズ（例えば、３２倍）が選択された場合、ループはより大きいステップサイズモードに留まる可能性があり、ディザー、したがってＢＥＲに悪影響を及ぼす。この挙動は、ループが動作することができる速度を制限する。動的ステップサイズによる最悪の収束時間の概略式を以下に示す。

【0077】

収束時間＝クロック周期×デジタルループ状態の数×平均化動的ステップサイズ（２）
この式は１次近似である。

【0078】

動的平均化
ループ収束時間を低減する別の方法は、ＵＰ／ＤＮ信号に適用される平均化を動的に変更することである。動作中に使用される平均化は、主にパターン依存性を回避し、良好な温度サイクル挙動を有するためのものである。実験室での測定に基づいて、ループ平均化（カウンタ値）を１２８に設定することができ、パターン依存性があまり問題にならない場合でも起動時に十分に動作する。これは、３２倍（４０９６／１２８）の収束速度のおおよその増大を快適に達成することができることを示している。他の利点は、システムがより速い収束時間を達成できるだけでなく、良好なループ挙動を維持することもできることである。「動的平均化」を利用するループの代表的な収束挙動については、図４を参照されたい。動的平均化が行われると、収束時間はおおよそ以下のようになる。

【0079】

収束時間＝クロック周期×デジタルループ状態の数×平均化／動的ステップサイズ×動的平均加速（３）
図１０は、調整可能なカウンタサイズを有する例示的なシステムのブロック図を示す。これは可能な一実施形態にすぎず、したがって、同様の制御機能を達成する他の構成も可能である。この実施形態では、入力１００４は、増幅器１００８などの制御下のデバイスに入力信号を搬送する。この説明のための便宜上、理解を助けるために、増幅器として示され説明されているが、フィードバックループの制御下にある任意のデバイスまたは要素を使用することができ、本明細書に記載のループ制御システムおよび方法から受益することが開示されている。

【0080】

この実施形態では、増幅器１００８は、ループフィードバックが制御信号を提供して増幅器に利得を増減させるように、その出力信号の大きさを基準値に維持するように構成される。本明細書で説明するように、始動時またはリセット時に、増幅器の出力値は、増幅信号があるべき基準値から遠く離れている可能性がある。下記に説明するように、増幅された信号を基準値に迅速に収束させることが望ましい。

【0081】

増幅された信号である増幅器の出力は、出力経路１０１２上の出力として誤差検出器１０１６に提供される。誤差検出器１０１６はまた、入力１０２０から基準信号も受信する。誤差検出器１０１６は、増幅された信号と基準値とを比較する。この比較に基づいて、誤差検出器１０１６は、アップ信号またはダウン信号をデジタル平均カウンタ１０２４およびアップ／ダウン検出器（追跡器）に出力する。誤差検出器は、比較器、または、信号を基準値と比較することができる任意の他のデバイスを含むことができる。基準値は、製造時、始動時に誤差検出器１０１６に提供されてもよく、または動作中にもしくはユーザインターフェース（図示せず）を介した入力に基づいて動的に調整されてもよい。メモリまたはレジスタは、基準値を記憶することができる。

【0082】

デジタル平均１０２４は、動作中に調整することができるカウンタサイズを有するカウンタとして構成することができる。カウンタサイズは、０から最大カウンタサイズに及ぶ。カウンタサイズは、出力、典型的には論理１値または論理０値を生成し、その後リセットする前にカウンタが到達しなければならない値である。一実施形態では、リセット時に、カウンタは、０と最大カウンタサイズとの間の中間値にリセットされる。アップ／ダウン検出器（追跡器）１０２８からの制御入力に基づいて、カウンタサイズを調整することができる。例えば、カウンタサイズは、０～４０９６、または０～２６５、または任意の範囲に及び得る。カウンタサイズが大きい場合、カウンタ値を最大カウンタ値に進めるか、またはカウンタ値を０カウンタ値に低減するために、より多くの入力が必要となる。カウンタサイズが小さい場合、カウンタ値を最大カウンタ値に進めるか、またはカウンタ値を０に低減するために、より少ない入力が必要となる。デジタル平均器カウンタ１０２４は、誤差検出器１０１６から出力されるアップ信号ごとに上方にインクリメントされ、誤差検出器１０１６から出力されるダウン信号ごとに下方にデクリメントされる。デジタル平均器カウンタ１０２４は、最大カウンタ値に達すると論理１値を出力し、０カウンタ値に達すると論理０値を出力する。最大カウンタ値または０に達した後、カウンタ値は０と最大カウンタ値との間の中間値にリセットされ、処理が繰り返される。

【0083】

アップ／ダウン検出器１０２８は、誤差検出器１０２０からのアップ／ダウン出力を監視し、追跡する。アップ／ダウン検出器１０２８は、メモリ、レジスタ、制御論理、ソフトウェア、または本明細書で説明するように実行するように構成された任意の他の要素もしくはそれらの組み合わせを含むことができる。アップ／ダウン信号の所定のパターンを受信すると、アップ／ダウン検出器は、デジタル平均器カウンタ１０２４のカウンタサイズを調整する。別の実施形態では、所定のパターンは、８つの連続する同一の信号などであるが、これに限定されない、連続する複数のアップ信号または連続する複数のダウン信号であってもよい。一実施形態では、所定のパターンは、限定はしないが、誤差検出器からの最後の８つの信号のうちの６つのアップ信号など、より大きい信号群のうちの特定の数のアップ信号またはダウン信号であってもよい。

【0084】

この所定のパターンが満たされるとき、それは、増幅された信号が基準値から離れているという指示である。増幅された信号は、基準値よりもはるかに大きくてもよく、または、基準値をはるかに下回ってもよい。したがって、増幅された信号値が基準値になるかまたは基準値付近になる時間を低減することは、カウンタサイズを低減することによって達成することができる。カウンタサイズを低減すると、デジタル平均器カウンタ１０２４が最大カウント値に達するために必要とされる、誤差検出器１０２０からのアップ出力の数が低減し、最大カウント値は、後述するように、増幅器１００８の利得を増大させるために必要とされる。同様に、カウンタサイズを低減すると、デジタル平均器カウンタ１０２４が０カウント値に達するために必要とされる、誤差検出器１０２０からのダウン出力の数が低減し、０カウント値は、同じく後述するように、増幅器１００８の利得を低減するために必要とされる。一実施形態では、カウンタサイズは、４０９６において開始し、経時的に、誤差検出器が所定のパターンの値（信号）を出力することに応答して、サイズが２０４８、１０２４、５１２、２５６に低減される。誤差検出器出力が所定のパターンと一致しない場合はいつでも、カウンタを４０９６などのその最大サイズにリセットすることができる。

【0085】

アップ／ダウン検出器１０２８からデジタル平均器カウンタ１０２４への制御信号は、デジタル平均器カウンタのカウンタ値を制御する。所定のパターンが連続して数回発生する場合、カウンタサイズは、４０９６から２０４８、１０２４など、２５６までずっと連続して数回低減され得る。これらの数は、理解のみを目的として提供されており、したがって、他の実施形態は異なるカウンタサイズ値を有してもよい。しかしながら、一実施形態では、アップ／ダウン検出器１０２８が所定の基準を満たさない入力のパターンを受信した場合、これは、増幅された信号が基準値にあるかまたは基準値付近にあることの指示であり、そのようなアップ／ダウン検出器は、デジタル平均器カウンタ１０２４のカウンタサイズを、この例示的な実施形態では４０９６などの最大値にリセットする。

【0086】

デジタル平均器カウンタ１０２４の出力は、現在の利得状態を表すデジタル制御値を増減するループステートマシンに提供される。ループステートマシンは、誤差検出器１０１６からの一連のアップ／ダウン信号を監視および追跡し、一連のアップ／ダウン信号を所定のパターンと比較するように構成されたメモリ、制御論理、ソフトウェア、プロセッサ、比較器、レジスタ、またはこれらの要素の任意の組み合わせのうちの１つ以上を含むことができる。現在の利得状態を表すデジタル制御値を増減させた後、デジタル値はデジタル－アナログ変換器１０３６に供給され、デジタル－アナログ変換器はデジタル制御値をアナログ信号に変換し、アナログ信号は、次いで利得を調整するための利得制御信号として増幅器に供給される。利得は、上下に調整されてもよい。

【0087】

図１１は、親出願に記載されている動的ステップサイズのプロットを示す。水平軸１１０８は時間を表し、一方、垂直軸１１０８はループ状態を表す。ループ状態は、利得制御信号を表す。第１の信号部分１１１８の間、ステップサイズは通常のステップサイズに固定されている。この小さいステップサイズが一定期間発生した後、ステップサイズは、第２の信号部分１１２２の大きいステップサイズ１１２６に変更される。第１の信号部分１１１８と第２の信号部分１１２２の両方について、期間１１３０によって示される利得を調整するのにかかる時間は同じであることに留意されたい。これにより、ステップサイズが増大しても、ステップサイズ変更の間の時間は固定される。

【0088】

このプロセスは、点１１３４まで繰り返される。しかしながら、点１１３４において、利得値は所望の定常状態レベル１１１４を行き過ぎている。その後、信号部分１１３８およびそれに関連する余分な時間が、定常状態に近づくのにかかる。その後、ループ制御は、信号部分１１４０において利得値を定常状態に維持する。ステップサイズの変化と行き過ぎとの間の一定の時間は、図１０に示すシステムおよび結果として生じる動作方法によって克服される。

【0089】

図１２は、図１０に示すシステムに基づく信号プロットを示す。このプロットは例示的なものにすぎず、説明の目的および理解を助けるために提供されている。水平軸１２０８は時間を表し、一方、垂直軸１２０４はループ状態を表す。図１１と比較して分かるように、信号プロット部分１２１２の間、利得値の変化（ステップ）間の時間１２１６は、信号プロット部分１２３０のステップ変化間の時間よりも小さい。これにより、実際の利得レベルが定常状態値１１１４にあるかまたはそれに近い理想的な利得レベルに達するのにかかる時間が低減され、従来技術の方法および親出願の動的ステップサイズに関連する行き過ぎが低減または排除される。

【0090】

図１０に示すシステムは、実装および試験されている。以下の図１３、図１４、および図１５は、実際の信号プロットによって証明される改善を示す。図１３は、従来技術のループ制御の信号プロットを示す。水平軸１３０４は時間を表し、一方、垂直軸１３０８はボルト単位のループ状態を表す。図示のように、信号プロット１３１２は、定常状態レベル１３１６まで低速に上昇する。この従来技術のシステムでは、約９０マイクロ秒かかる。この時間の間、増幅器、または制御下の任意の他のデバイスの利得レベルは適切なレベルになく、それによって所望のシステム動作が阻害され、場合によっては後続のシステムが訓練手順などの動作を開始することが妨げられる。

【0091】

図１４は、本明細書に開示された技術革新に基づくループ制御の信号プロットを示す。水平軸１４０４は時間を表し、一方、垂直軸１４０８はボルト単位のループ状態を表す。図示のように、信号プロット１４１２は、定常状態レベル１４１６まで迅速に上昇する。このシステムでは、収束は、図１３の従来技術のプロットよりも約３３倍速く起こる。これにより、システム動作が高速化され、後続のシステムが訓練手順などの動作を開始することが可能になる。

【0092】

また、親出願の方法および装置と、本明細書に開示される可変カウンタサイズ方法とを組み合わせて、より大きな改善を可能にし得ることも企図される。ループは、動的ステップサイズを可能にするとともに可変カウンタサイズを有するように、別個に動作するか、または単一のループに構成されてもよい。したがって、カウンタステップサイズは、定常状態への収束を加速するために低減することができるが、ステップサイズ（利得の増大または低減するステップサイズ）は増大することができ、これによってまた定常状態への収束が加速する。

【0093】

図１５は、動的ステップサイズと可変カウンタサイズとを組み合わせたループ制御システムの例示的な信号プロットを示す。水平軸１５０４は時間を表し、一方、垂直軸１５０８はボルト単位のループ状態を表す。図示のように、信号プロット１５１２は、定常状態レベル１５１６まで迅速に上昇する。このシステムでは、収束は、図１３の従来技術のプロットよりも約１００倍速く起こる。これにより、システム動作が高速化され、後続のシステムが訓練手順などの動作を開始することが可能になる。

【0094】

図１６Ａおよび図１６Ｂは、可変カウンタサイズを有するループ制御システムの１つの例示的な実施形態の例示的な動作方法を示す。これは１つの可能な動作方法にすぎず、したがって、可変カウンタサイズを実装する他の方法が企図され、可能である。ステップ１６０４において、この動作方法は、デジタル平均器カウンタの初期デジタル平均器カウンタサイズを設定する。デジタル平均器カウンタサイズは、デジタル平均器カウンタが１または０の出力を出力する前に受信しなければならない、対向するアップまたはダウン入力の数を超えるアップ入力またはダウン入力の数を決定するカウンタまたは他の要素のサイズである。例えば、カウンタサイズは４０９６であってもよく、カウンタの開始値が２０４８の中間点である場合、デジタル平均器カウンタから出力される論理１を出力するために、受信される任意のダウン信号の量を超えて、２０４８個のアップ信号が必要とされる。同様に、カウンタサイズは２０４８であり、カウンタの開始値が１０２４の中間点であり、このとき、デジタル平均器カウンタから出力される論理０を出力するために、受信される任意のアップ信号の量を超えて、１０２４個のダウン信号が必要とされる。下記に説明するように、動作中に、カウンタサイズを変更して、制御下のデバイスがその所望のレベルまたは値に収束する速度を調整することができる。

【0095】

ステップ１６０８において、連続アップ／ダウン信号パターン追跡器に対して、デジタル平均器カウンタのサイズを変更するために必要な閾値が設定される。例えば、アップ／ダウン信号パターンは、アップ／ダウン信号の様々なパターンに設定されてもよい。そして、アップ／ダウン信号の定義されたパターンを受信すると、カウンタサイズを変更することができる。

【0096】

ステップ１６１２において、増幅器（制御下のデバイス）は、基準値まで増幅されるか、基準値にあるかまたは基準値に近くなる入来信号を受信する。増幅レベルに関連して説明したが、制御下のデバイスは、ループによる制御である任意のデバイスとすることができ、これによってループ収束時間の改善から受益する。ステップ１６１６において、増幅器は、受信信号を増幅して増幅された信号を生成する。次に、ステップ１６２０において、増幅された信号は、誤差検出器または任意のタイプの比較器を用いて基準値と比較される。基準値は、受信信号が増幅後にあるべき値である。基準値は、メモリまたはレジスタに記憶されてもよく、製造時に、後にユーザによって設定されてもよく、または動作中に動的に調整されてもよい。図示されていないユーザインターフェースが、基準値を設定または変更する手段を提供することができる。

【0097】

ステップ１６２４において、ステップ１６２０における比較に基づいて、誤差検出器はアップ信号またはダウン信号を生成して出力する。アップ信号は、増幅された信号が基準値よりも小さいことを示し、ダウン信号は、増幅された信号が基準値よりも大きいことを示す。誤差検出器から出力されるアップ信号またはダウン信号は、ステップ１６２８においてデジタル平均器カウンタに供給される。ステップ１６３２において、アップ信号を受信すると、デジタル平均器カウンタはそのカウントをインクリメントし、一方、ダウン信号を受信すると、デジタル平均器カウンタはそのカウントを１だけデクリメントする。次に、ステップ１６３６において、デジタル平均器カウンタ値の現在のカウントとデジタル平均器カウンタサイズとの間の比較が行われる。

【0098】

図１６Ｂを参照すると、決定ステップにおいて、デジタル平均器カウンタ値がカウンタサイズまたは０に等しい場合、動作はステップ１６４４に進む。ステップ１６４４において、カウンタがその最大サイズまたは最小サイズに達したため、出力が生成され、その結果、ループ状態を増分または減分する出力が得られる。ループ状態は、増幅器の利得値を表すデジタル値であってもよい。カウンタから論理１が出力される結果として、ループ状態がインクリメントされることになり、一方、カウンタから論理０値によって、ループ状態がデクリメントされることになる。ループ状態を増大させると増幅器の利得が増大し、一方、ループ状態をデクリメントすると増幅器利得が低減する。他の実施形態では、他の表記が確立されてもよい。

【0099】

ステップ１６４４から、動作はステップ１６４８に進み、ループ状態の変化に基づいて利得が調整される。図１０を参照すると、利得は、ループ状態がデジタル値としてＤＡＣに提供されることに起因して調整され、ＤＡＣはその後、増幅器にアナログ制御信号を提供する。ステップ１６４８において、デジタル平均器カウンタはその中間点に再設定され、この中間点は、この実施形態では、０と最大カウンタサイズとの間である。あるいは、このステップは、後にこの動作方法において行われてもよい。ステップ１６４８の後、動作は決定ステップ１６５２に進む。

【0100】

あるいは、決定ステップ１６４０においてデジタル平均器カウンタサイズがカウンタ最大値または最小値に等しくないと判定された場合、動作は決定ステップ１６５２に進む。決定ステップ１６５２において、誤差カウンタからの現在のアップ／ダウン信号が最後のアップ／ダウン信号と同じであるか否かの判定が行われる。この実施形態では、パターンは、一定数の連続するアップ信号またはダウン信号である。他の実施形態では、満たされなければならない前のアップ／ダウン信号のパターンは、最新の受信信号のグループ内の特定の数のアップ／ダウン信号など、連続以外であってもよい。アップ／ダウン検出器のパターンが満たされていない場合、動作はステップ１６７２に進む。ステップ１６７２において、現在のデジタル平均カウンタサイズが最大カウンタサイズよりも小さいか否かの判定が行われる。そうである場合、動作はステップ１６７６に進み、システムはデジタル平均カウンタサイズを最大サイズに設定する。その後、動作はステップ１６８０に進み、最近のアップ／ダウン信号が最後のアップ／ダウン信号と同じではないため、アップ／ダウン検出器がリセットされる。ステップ１６８０の後、動作はステップ１６６８に進み、動作はステップ１６１２に戻る。ステップ１６７２において、デジタル平均カウンタサイズが最大値以上である場合、動作はステップ１６８０に進む。ステップ１６８０において、アップ／ダウン検出器がリセットされ、その後、動作はステップ１６６８に進む。

【0101】

あるいは、ステップ１６５２において、現在のアップ／ダウン信号が前のアップ／ダウン信号と同じである場合、動作はステップ１６５６に進み、アップ／ダウン検出器内のパターンは、誤差検出器からの前の信号と同一であった別のアップ信号またはダウン信号を反映するように更新される。次に、決定ステップ１６６０において、連続するアップ信号または連続するダウン信号の数（またはパターン）が閾値（またはパターン）を満たすか否かが判定される。例えば、閾値は、８つの連続するアップ信号または８つの連続するダウン信号であってもよい。他の実施形態では、所定の数またはパターンは変化してもよい。

【0102】

ステップ１６６０においてアップ信号またはダウン信号の連続する数が閾値を満たさない場合、動作はステップ１６６８に進み、システム動作はステップ１６１２に戻る。あるいは、ステップ１６６０においてアップ信号またはダウン信号の連続する数が閾値を満たす場合、動作はステップ１６６４に進み、カウンタがまだ最小値になっていない場合、システムはデジタル平均器カウンタサイズを低減する。この動作方法では、カウンタサイズを半分、または他の何らかの倍数または量だけ低減することができる。一実施形態では、カウンタサイズは４０９６において始まるが、時間が経つにつれて、設定単位で２５６に低減する。ステップ１６６８の後、動作はステップ１６６８に戻り、次いでステップ１６１２に戻る。

【0103】

【0104】

本発明の様々な実施形態を説明したが、本発明の範囲内にあるより多くの実施形態および実施態様が可能であることは当業者には明らかであろう。さらに、本明細書に記載の様々な特徴、要素、および実施形態は、任意の組み合わせまたは構成で特許請求され、または組み合わされてもよい。

【図1】