特開 2022-114622 半導体記憶装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022114622

(43)【公開日】2022-08-08

(54)【発明の名称】半導体記憶装置

(51)【国際特許分類】

   G11C 11/406 20060101AFI20220801BHJP

【ＦＩ】

G11C11/406 460

G11C11/406 140

【審査請求】有

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021010986

(22)【出願日】2021-01-27

(11)【特許番号】

(45)【特許公報発行日】2022-05-17

(71)【出願人】

【識別番号】512167426

【氏名又は名称】華邦電子股▲ふん▼有限公司

【氏名又は名称原語表記】Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ．

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】佐々木 純一

【テーマコード（参考）】

5M024

【Ｆターム（参考）】

5M024AA22

5M024BB22

5M024BB39

5M024EE17

5M024EE22

5M024EE24

5M024EE29

5M024PP01

5M024PP07

(57)【要約】

【課題】消費電力の増大を抑制するとともに、ロウハンマー問題によるデータ破壊を回避することの可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、メモリのリフレッシュ動作の間隔を制御する制御部１０であって、所定期間におけるメモリに対する読み出し又は書き込みアクセス要求の頻度が高いほどメモリのリフレッシュ動作の間隔を短くするように制御する制御部１０を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

メモリのリフレッシュ動作の間隔を制御する制御部であって、所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど前記メモリのリフレッシュ動作の間隔を短くするように制御する制御部を備える、
半導体記憶装置。

【請求項2】

前記制御部は、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、前記メモリのリフレッシュ動作を実行するために間隔をおいて生成されるリフレッシュ要求の間隔を短くするように制御する、請求項１に記載の半導体記憶装置。

【請求項3】

前記制御部は、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、前記メモリのリフレッシュ動作を実行するために間隔をおいて生成されるリフレッシュ要求に対して実行されるリフレッシュ動作の数を増加するように制御する、請求項１に記載の半導体記憶装置。

【請求項4】

前記制御部は、連続するロウアドレスの複数のブロック毎にリフレッシュ動作の間隔を制御する、請求項１～３の何れかに記載の半導体記憶装置。

【請求項5】

リフレッシュ要求に応じて、リフレッシュ動作が実行されるロウアドレスを指定するリフレッシュアドレスカウンタを前記複数のブロック毎に備え、
前記制御部は、前記複数のブロック毎に、対応するリフレッシュアドレスカウンタによって指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御する、請求項４に記載の半導体記憶装置。

【請求項6】

リフレッシュ要求に応じて、リフレッシュ動作が実行されるロウアドレスを指定するリフレッシュアドレスカウンタを備え、
前記制御部は、前記複数のブロック毎に、前記リフレッシュアドレスカウンタによって指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御する、請求項４に記載の半導体記憶装置。

【請求項7】

前記制御部は、前記リフレッシュアドレスカウンタによって指定されたロウアドレスが、対応するブロックにおける読み出し又は書き込みアクセス要求の頻度が高いほど多くなるように設定された１つ以上の所定のロウアドレスの何れかと一致する場合に、前記指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御する、請求項６に記載の半導体記憶装置。

【請求項8】

前記所定のロウアドレスは、同一のブロックがリフレッシュ動作の対象として選択される毎に変更可能に設定されている、請求項７に記載の半導体記憶装置。

【請求項9】

前記制御部は、前記所定期間が経過する毎に、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度に応じて前記メモリのリフレッシュ動作の間隔を制御する、請求項１～８の何れかに記載の半導体記憶装置。

【請求項10】

前記メモリに対する読み出し又は書き込みアクセス要求の頻度は、所定数に分類されている、請求項１～９の何れかに記載の半導体記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体記憶装置に関する。

【背景技術】

【0002】

半導体記憶装置の一種であるＤＲＡＭ（Dynamic Random Access Memory）は、キャパシタ（コンデンサ）に電荷を蓄えることによって情報を記憶し、電源が供給されなくなると、記憶された情報が失われる揮発性メモリである。コンデンサに蓄えられた電荷は、一定時間が経過すると放電するため、ＤＲＡＭは、定期的に電荷をチャージするリフレッシュという記憶保持動作が必要になる（例えば、特許文献１～３）。

【0003】

ところで、リフレッシュが行われる間に、同一のロウ（Row）アドレスに対して多くの読み出し及び／又は書き込み要求が集中すると、ロウハンマー（Row Hammer）問題が発生する可能性がある。ロウハンマー問題とは、一定時間内に同一のロウアドレスに対して多くのアクセスが集中した場合に、当該ロウアドレスに対して物理的に隣接するロウアドレスに対応するデータビットの電荷が放電することによって、データ破壊を引き起こす問題である。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】中国特許公開公報第１０７９２４６９７号

【特許文献2】米国特許公報第９７４１４２１号

【特許文献3】台湾特許公開公報第２０１５３５３６６号

【発明の概要】

【発明が解決しようとする課題】

【0005】

かかるロウハンマー問題を解決するために、例えば、メモリのリフレッシュ間隔をより短く設定することが考えられる。しかしながら、この場合には、リフレッシュが短い間隔で頻繁に行われるようになることから、半導体記憶装置の消費電力が増大する虞があった。

【0006】

本発明は上記課題に鑑みてなされたものであり、消費電力の増大を抑制するとともに、ロウハンマー問題によるデータ破壊を回避することの可能な半導体記憶装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するために、本発明は、メモリのリフレッシュ動作の間隔を制御する制御部であって、所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど前記メモリのリフレッシュ動作の間隔を短くするように制御する制御部を備える、半導体記憶装置を提供する（発明１）。

【0008】

かかる発明（発明１）によれば、例えば、所定期間内に読み出し又は書き込みアクセスが頻繁に要求された場合には、これに応じてメモリのリフレッシュ動作を頻繁に行うことが可能になる。これにより、ロウハンマー問題によるデータ破壊を回避することができる。一方、所定期間における読み出し又は書き込みアクセス要求の頻度が低いほど、メモリのリフレッシュ動作を比較的長い間隔で行うことが可能になるので、リフレッシュ動作が常に短い間隔で行われる場合と比較して、リフレッシュ動作が行われる回数を低減することが可能になる。これにより、半導体記憶装置の消費電力が増大するのを抑制することができる。

【0009】

上記発明（発明１）においては、前記制御部は、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、前記メモリのリフレッシュ動作を実行するために間隔をおいて生成されるリフレッシュ要求の間隔を短くするように制御してもよい（発明２）。

【0010】

かかる発明（発明２）によれば、所定期間におけるメモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、リフレッシュ要求をより短い間隔で生成することが可能になる。これにより、メモリのリフレッシュ動作を頻繁に行うことができ、ロウハンマー問題によるデータ破壊を回避することができる。

【0011】

上記発明（発明１）においては、前記制御部は、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、前記メモリのリフレッシュ動作を実行するために間隔をおいて生成されるリフレッシュ要求に対して実行されるリフレッシュ動作の数を増加するように制御してもよい（発明３）。

【0012】

かかる発明（発明３）によれば、所定期間におけるメモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、間隔をおいて生成されるリフレッシュ要求に対して実行されるリフレッシュ動作の数を増加する（すなわち、リフレッシュ動作の実行回数を増加する）ことが可能になる。これにより、メモリのリフレッシュ動作を頻繁に行うことができ、ロウハンマー問題によるデータ破壊を回避することができる。

【0013】

上記発明（発明１～３）においては、前記制御部は、連続するロウアドレスの複数のブロック毎にリフレッシュ動作の間隔を制御してもよい（発明４）。

【0014】

かかる発明（発明４）によれば、例えば、複数のブロックのうち読み出し又は書き込みアクセス要求の頻度が高いブロックではリフレッシュ動作の間隔が短くなるように制御し、複数のブロックのうち読み出し又は書き込みアクセス要求の頻度が低いブロックではリフレッシュ動作の間隔が長くなるように制御することが可能になる。これにより、メモリ全体において短い間隔でリフレッシュ動作が実行される場合と比較して、リフレッシュ動作の実行回数を低減することができるので、半導体記憶装置の消費電力が増大するのをさらに抑制することができる。

【0015】

上記発明（発明４）においては、リフレッシュ要求に応じて、リフレッシュ動作が実行されるロウアドレスを指定するリフレッシュアドレスカウンタを前記複数のブロック毎に備え、前記制御部は、前記複数のブロック毎に、対応するリフレッシュアドレスカウンタによって指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御してもよい（発明５）。

【0016】

かかる発明（発明５）によれば、複数のブロックのうち何れかのブロックに対してリフレッシュ動作が実行される場合に、リフレッシュ動作が実行されるロウアドレスを、リフレッシュアドレスカウンタを用いて容易に指定することが可能になる。

【0017】

上記発明（発明４）においては、リフレッシュ要求に応じて、リフレッシュ動作が実行されるロウアドレスを指定するリフレッシュアドレスカウンタを備え、前記制御部は、前記複数のブロック毎に、前記リフレッシュアドレスカウンタによって指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御してもよい（発明６）。

【0018】

かかる発明（発明６）によれば、複数のブロックのうち何れかのブロックに対してリフレッシュ動作が実行される場合に、リフレッシュ動作が実行されるロウアドレスを、１つのリフレッシュアドレスカウンタを用いて容易に指定することが可能になる。

【0019】

上記発明（発明６）においては、前記制御部は、前記リフレッシュアドレスカウンタによって指定されたロウアドレスが、対応するブロックにおける読み出し又は書き込みアクセス要求の頻度が高いほど多くなるように設定された１つ以上の所定のロウアドレスの何れかと一致する場合に、前記指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御してもよい（発明７）。

【0020】

かかる発明（発明７）によれば、複数のブロックのうち何れかのブロックに対する読み出し又は書き込みアクセス要求の頻度が高いほど、当該何れかのブロックにおいてリフレッシュ動作が実行されるロウアドレスの数を増加することが可能になる。これにより、１つのリフレッシュアドレスカウンタを用いた場合であっても、リフレッシュ動作の実行回数を、対応するブロックにおける読み出し又は書き込みアクセス要求の頻度に応じて複数のブロック毎に制御することが可能になる。

【0021】

上記発明（発明７）においては、前記所定のロウアドレスは、同一のブロックがリフレッシュ動作の対象として選択される毎に変更可能に設定されていてもよい（発明８）。

【0022】

かかる発明（発明８）によれば、例えば、同一のブロックがリフレッシュ動作の対象として所定回数選択されることによって、当該ブロック内の全てのロウアドレスに対してリフレッシュ動作を実行することが可能になる。

【0023】

上記発明（発明１～８）においては、前記制御部は、前記所定期間が経過する毎に、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度に応じて前記メモリのリフレッシュ動作の間隔を制御してもよい（発明９）。

【0024】

かかる発明（発明９）によれば、メモリのリフレッシュ動作の実行回数を所定期間毎に変更することが可能になる。

【0025】

上記発明（発明１～９）においては、前記メモリに対する読み出し又は書き込みアクセス要求の頻度は、所定数に分類されていてもよい（発明１０）。

【0026】

かかる発明（発明１０）によれば、分類された読み出し又は書き込みアクセス要求の頻度に基づいてリフレッシュ動作の間隔を制御することが可能になる。

【発明の効果】

【0027】

本発明の半導体記憶装置によれば、消費電力の増大を抑制するとともに、ロウハンマー問題によるデータ破壊を回避することができる。

【図面の簡単な説明】

【0028】

【図1】本発明の第１実施形態に係る半導体記憶装置の構成例を示すブロック図である。

【図2】制御部の構成例を示す図である。

【図3】半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【図4】本発明の第２実施形態に係る半導体記憶装置における制御部の構成例を示すブロック図である。

【図5】半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【図6】本発明の第３実施形態に係る半導体記憶装置における制御部の構成例を示すブロック図である。

【図7】半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【図8】本発明の変形例に係る半導体記憶装置における制御部の構成例を示すブロック図である。

【図9】（ａ）～（ｃ）は、ルックアップテーブルの構成例を示す図である。

【図10】（ａ）～（ｄ）は、半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【図11】（ａ）～（ｄ）は、半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【図12】（ａ）～（ｄ）は、半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【発明を実施するための形態】

【0029】

以下、本発明の実施形態に係る半導体記憶装置について添付図面を参照して詳細に説明する。ただし、この実施形態は例示であり、本発明はこれに限定されるものではない。

【0030】

（第１実施形態）
図２は、本発明の第１実施形態に係る半導体記憶装置の構成例を示すブロック図である。半導体記憶装置は、制御部１０と、メモリ２０と、を備える。制御部１０及びメモリ２０の各々は、専用のハードウェアデバイスや論理回路によって構成されてもよい。

【0031】

本実施形態に係る半導体記憶装置は、制御部１０及びメモリ２０を備え、リフレッシュ動作を内部で制御するように構成されたｐＳＲＡＭ（pseudo-Static Random Access Memory）であってもよい。従来のＤＲＡＭでは、例えば、ディスターブワード線アドレスを登録し、追加のリフレッシュ動作でデータを回復する等によってロウハンマー問題を解決するように構成された専用の回路が設けられているものが存在する。一方、ｐＳＲＡＭは、従来のＤＲＡＭと比較して小型化が進んでいるため、このような専用の回路を設けるためのスペースを確保することが困難である。また、仮に、このような専用の回路をｐＳＲＡＭに設けた場合には、ｐＳＲＡＭのコストが嵩む虞がある。

【0032】

そこで、本実施形態に係る半導体記憶装置がｐＳＲＡＭである場合には、このような専用の回路を設けることなく、消費電力の増大を抑制するとともに、ロウハンマー問題によるデータ破壊を回避することができるので、好適である。

【0033】

制御部１０は、メモリ２０のリフレッシュ動作の間隔を制御するように構成されている。また、制御部１０は、所定期間におけるメモリ２０に対する読み出し又は書き込みアクセス要求の頻度が高いほどメモリ２０のリフレッシュ動作の間隔を短くするように制御する。

【0034】

また、制御部１０は、所定期間におけるメモリ２０に対する読み出し又は書き込みアクセス要求の頻度が高いほど、メモリ２０のリフレッシュ動作を実行するために間隔をおいて生成されるリフレッシュ要求（本実施形態では、後述するリフレッシュ信号ＲＥＦ）の間隔を短くするように制御してもよい。これにより、所定期間におけるメモリ２０に対する読み出し又は書き込みアクセス要求の頻度が高いほど、リフレッシュ要求をより短い間隔で生成することが可能になる。したがって、メモリ２０のリフレッシュ動作を頻繁に行うことができ、ロウハンマー問題によるデータ破壊を回避することができる。なお、制御部１０の詳細な構成については後述する。

【0035】

さらに、制御部１０は、所定期間が経過する毎に、当該所定期間におけるメモリ２０に対する読み出し又は書き込みアクセス要求の頻度に応じてメモリ２０のリフレッシュ動作の間隔を制御してもよい。これにより、メモリ２０のリフレッシュ動作の実行回数を所定期間毎に変更することが可能になる。

【0036】

ここで、メモリ２０に対する読み出し又は書き込みアクセス要求の頻度は、所定数（本実施形態では、「Ｌｏｗ」、「Ｍｉｄｄｌｅ」、「Ｈｉｇｈ」の３つ）に分類されていてもよい。これにより、分類された読み出し又は書き込みアクセス要求の頻度に基づいてリフレッシュ動作の間隔を制御することが可能になる。

【0037】

メモリ２０は、リフレッシュを必要とする半導体メモリ（例えば、ＤＲＡＭ等）である。なお、メモリ２０は、半導体記憶装置の外部に存在し、半導体記憶装置との間で信号の送受信を行うように構成されてもよい。

【0038】

図１を参照してメモリ２０の構成例について説明する。メモリ２０は、コマンドデコーダ２１と、ロウ制御部２２と、カラム制御部２３と、メモリセルアレイ２４と、を備える。なお、ここでは、説明を簡略化するために、例えば入出力用のインタフェース部（インタフェースピン等）等の他の周知の構成が示されていない。

【0039】

コマンドデコーダ２１は、外部から供給されるコマンド信号を解読し、コマンド制御信号を生成する。そして、コマンドデコーダ２１は、外部から供給されたコマンドが読み出しコマンドであった場合には、読み出し動作のトリガ信号ＣＭＤＲＤをロウ制御部２２及びカラム制御部２３に出力する。また、コマンドデコーダ２１は、外部から供給されたコマンドが書き込みコマンドであった場合には、書き込み動作のトリガ信号ＣＭＤＷＲをロウ制御部２２及びカラム制御部２３に出力する。

【0040】

ロウ制御部２２は、各トリガ信号ＣＭＤＲＤ，ＣＭＤＷＲや後述するリフレッシュ信号ＲＥＦ等に応じて、メモリセルアレイ２４内の対応するメモリアレイの活性／非活性を制御する。例えば、ロウ制御部２２は、読み出し又は書き込みアクセスやリフレッシュ等を行うために選択されたロウワード線を活性化するための信号ＷＬＯＮと、当該ロウワード線を非活性化するための信号ＷＬＯＦＦと、をメモリセルアレイ２４に出力する。

【0041】

また、ロウ制御部２２は、センスアンプを活性化するための信号ＳＡＥＮをメモリセルアレイ２４及びカラム制御部２３に出力する。さらに、ロウ制御部２２は、読み出し又は書き込みアクセスが要求されたことを示す信号ＡＣＣＥＳＳと、メモリセルアレイ２４に対する読み出し又は書き込みアクセスの頻度を示す信号ＡＣＣＦＲＥＱと、を制御部１０に出力する。

【0042】

ここで、メモリセルアレイ２４に対する読み出し又は書き込みアクセスの頻度は、例えば、ロウ制御部２２に設けられたカウンタ（図示省略）を用いてトリガ信号ＣＭＤＲＤ，ＣＭＤＷＲの数をカウントすることによって求められてもよい。また、ロウ制御部２２は、所定期間が経過する毎に、当該所定期間内の読み出し又は書き込みアクセスの頻度（例えば、頻度が第１閾値未満である場合には「Ｌｏｗ」、頻度が第１閾値以上第２閾値（第１閾値＜第２閾値）未満である場合には「Ｍｉｄｄｌｅ」、頻度が第２閾値以上である場合には「Ｈｉｇｈ」等）を示す信号ＡＣＣＦＲＥＱを、制御部１０に出力してもよい。

【0043】

さらにまた、ロウ制御部２２は、制御部１０からハイレベルのリフレッシュ信号ＲＥＦが入力されると、制御部１０から出力されたリフレッシュアドレス信号ＲＦＡにおいて示されたロウアドレスに対してリフレッシュ動作を行う。

【0044】

カラム制御部２３は、各トリガ信号ＣＭＤＲＤ，ＣＭＤＷＲ等に応じて、読み出し又は書き込みアクセス等を行うために選択されたカラムビット線を活性化するための信号ＣＬＥＮをメモリセルアレイ２４に出力する。

【0045】

なお、メモリセルアレイ２４に対するアドレス及びデータ制御の詳細については周知の技術と同様であるため、本実施形態では説明を省略する。

【0046】

本実施形態では、コマンドデコーダ２１、ロウ制御部２２、カラム制御部２３及びメモリセルアレイ２４がメモリ２０に設けられている場合を一例として説明したが、例えば、メモリ２０が半導体記憶装置の外部に存在する場合には、各部２１～２４のうち少なくとも１つが、制御部１０と共に半導体記憶装置に設けられてもよい。

【0047】

次に、図２を参照して、制御部１０の構成について説明する。制御部１０は、オシレータ１００と、カウンタ１１０と、ルックアップテーブル１２０と、コンパレータ１３０と、タイミングジェネレータ１４０と、シーケンサ１５０と、リフレッシュアドレスカウンタ１６０と、を備える。

【0048】

オシレータ１００は、リフレッシュ動作用の発振信号ＳＲＯＳＣを所定間隔で生成して、カウンタ１１０に出力する。

【0049】

カウンタ１１０は、オシレータ１００から出力された発振信号ＳＲＯＳＣのパルスをカウントし、パルスのカウント値を示すｎ＋１（ｎは、正の整数）ビットの信号ＳＲＣＮＴ＜ｎ：０＞を、コンパレータ１３０及びタイミングジェネレータ１４０に出力する。また、カウンタ１１０は、カウント値を初期値（例えば、０）にリセットするための信号ＳＲＲＳＴがコンパレータ１３０から入力されると、カウント値を初期値にリセットする。

【0050】

ルックアップテーブル１２０は、所定期間内の読み出し又は書き込みアクセスの頻度を示す信号ＡＣＣＦＲＥＱがロウ制御部２２から入力される毎に、信号ＡＣＣＦＲＥＱに対応する発振信号ＳＲＯＳＣのパルス数を示すｎ＋１（ｎは、正の整数）ビットの信号ＳＲＤＩＶ＜ｎ：０＞を、コンパレータ１３０に出力する。ここで、ルックアップテーブル１２０は、所定期間内の読み出し又は書き込みアクセスの頻度の高低に応じて異なるパルス数が対応付けられているように構成されてもよい。また、ルックアップテーブル１２０は、所定期間内の読み出し又は書き込みアクセスの頻度が低いほど、発振信号ＳＲＯＳＣのパルス数が多くなるように構成されてもよい。

【0051】

なお、本実施形態では、ルックアップテーブル１２０は、信号ＡＣＣＦＲＥＱが低頻度（Ｌｏｗ）を示す場合に、パルス数が１２であることを示す信号ＳＲＤＩＶ＜ｎ：０＞をコンパレータ１３０に出力し、信号ＡＣＣＦＲＥＱが中頻度（Ｍｉｄｄｌｅ）を示す場合に、パルス数が６であることを示す信号ＳＲＤＩＶ＜ｎ：０＞をコンパレータ１３０に出力し、信号ＡＣＣＦＲＥＱが高頻度（Ｈｉｇｈ）を示す場合に、パルス数が３であることを示す信号ＳＲＤＩＶ＜ｎ：０＞をコンパレータ１３０に出力するように構成されている。

【0052】

コンパレータ１３０は、発振信号ＳＲＯＳＣのパルス数を示す信号ＳＲＣＮＴ＜ｎ：０＞がカウンタ１１０から入力されると、発振信号ＳＲＯＳＣのパルス数（後述する図３に示す例では、信号ＳＲＣＮＴ＜ｎ：０＞＋１の値）と、ルックアップテーブル１２０から入力された信号ＳＲＤＩＶ＜ｎ：０＞の値とを比較する。そして、コンパレータ１３０は、発振信号ＳＲＯＳＣのパルス数と信号ＳＲＤＩＶ＜ｎ：０＞の値とが一致する場合に、信号ＳＲＲＳＴをカウンタ１１０に出力する。

【0053】

タイミングジェネレータ１４０は、カウンタ１１０から出力された信号ＳＲＣＮＴ＜ｎ：０＞の値が０の場合に、ハイレベルのリフレッシュトリガ信号ＳＲＴＲＧをシーケンサ１５０に出力する。

【0054】

シーケンサ１５０は、タイミングジェネレータ１４０からハイレベルのリフレッシュトリガ信号ＳＲＴＲＧが入力されると、ハイレベルのリフレッシュ信号ＲＥＦをリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力する。また、シーケンサ１５０は、例えば、読み出し又は書き込みアクセスが要求されたことを示す信号ＡＣＣＥＳＳと、ハイレベルのリフレッシュトリガ信号ＳＲＴＲＧと、が殆ど同じタイミングで入力された場合に、各信号ＡＣＣＥＳＳ，ＳＲＴＲＧ間でアービトレート（調停）を行い、リフレッシュ信号ＲＥＦの出力タイミングを調整してもよい。

【0055】

リフレッシュアドレスカウンタ１６０は、リフレッシュ動作の対象となるロウアドレスを示す信号ＲＦＡをロウ制御部２２に出力する。また、リフレッシュアドレスカウンタ１６０は、リフレッシュ動作が行われる（つまり、シーケンサ１５０からハイレベルのリフレッシュ信号ＲＥＦが入力される）毎に、リフレッシュ動作の対象となるロウアドレスをインクリメントするように構成されている。リフレッシュアドレスカウンタ１６０は、例えば、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、ロウアドレスをインクリメントしてもよい。

【0056】

次に、本実施形態の半導体記憶装置の動作について図３を参照して説明する。図３は、半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【0057】

時刻ｔ１において、所定期間内の読み出し又は書き込みアクセスが低頻度（Ｌｏｗ）であることを示す信号ＡＣＣＦＲＥＱがルックアップテーブル１２０に入力されると、ルックアップテーブル１２０は、低頻度（Ｌｏｗ）に対応するパルス数（ここでは、１２）を示す信号ＳＲＤＩＶ＜ｎ：０＞をコンパレータ１３０に出力する。また、タイミングジェネレータ１４０は、信号ＳＲＣＮＴ＜ｎ：０＞の値が０であることから、ハイレベルのリフレッシュトリガ信号ＳＲＴＲＧをシーケンサ１５０に出力する。さらに、シーケンサ１５０は、ハイレベルのリフレッシュ信号ＲＥＦをリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力する。これにより、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「０」）に対するリフレッシュ動作が実行される。さらにまた、リフレッシュアドレスカウンタ１６０は、リフレッシュ信号ＲＥＦのパルスが立ち下がった後の時刻ｔ２において、信号ＲＦＡにおいて示されるロウアドレスをインクリメント（図の例では、「０」から「１」にインクリメント）する。

【0058】

このようにして、所定期間内の読み出し又は書き込みアクセスの頻度が低頻度（Ｌｏｗ）である場合には、オシレータ１００によって生成された発振信号ＳＲＯＳＣのパルスの数が１２に達する毎に１つのリフレッシュ信号ＲＥＦが生成される。

【0059】

次に、時刻ｔ３において、所定期間内の読み出し又は書き込みアクセスが高頻度（Ｈｉｇｈ）であることを示す信号ＡＣＣＦＲＥＱがルックアップテーブル１２０に入力されると、ルックアップテーブル１２０は、高頻度（Ｈｉｇｈ）に対応するパルス数（ここでは、３）を示す信号ＳＲＤＩＶ＜ｎ：０＞をコンパレータ１３０に出力する。また、タイミングジェネレータ１４０は、ハイレベルのリフレッシュトリガ信号ＳＲＴＲＧをシーケンサ１５０に出力する。さらに、シーケンサ１５０は、ハイレベルのリフレッシュ信号ＲＥＦをリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力する。これにより、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「１」）に対するリフレッシュ動作が実行される。さらにまた、リフレッシュアドレスカウンタ１６０は、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、信号ＲＦＡにおいて示されるロウアドレスをインクリメント（図の例では、「１」から「２」にインクリメント）する。

【0060】

また、コンパレータ１３０は、発振信号ＳＲＯＳＣのパルス数が３つであることを示す信号ＳＲＣＮＴ＜ｎ：０＞がカウンタ１１０から入力されると、発振信号ＳＲＯＳＣのパルス数及び信号ＳＲＤＩＶ＜ｎ：０＞の値が一致することから、信号ＳＲＲＳＴをカウンタ１１０に出力する。このとき、カウンタ１１０は、発振信号ＳＲＯＳＣのパルスのカウント値を初期値にリセットする。

【0061】

そして、時刻ｔ４及び時刻ｔ５の各々において、ハイレベルのリフレッシュ信号ＲＥＦがリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力されることによって、信号ＲＦＡにおいて示されたロウアドレス（図の例では、「２」及び「３」の各々）に対するリフレッシュ動作が実行される。

【0062】

このようにして、所定期間内の読み出し又は書き込みアクセスが高頻度（Ｈｉｇｈ）である場合には、オシレータ１００によって生成された発振信号ＳＲＯＳＣのパルスの数が３に達する毎に１つのリフレッシュ信号ＲＥＦが生成される。

【0063】

次に、時刻ｔ６において、所定期間内の読み出し又は書き込みアクセスが中頻度（Ｍｉｄｄｌｅ）であることを示す信号ＡＣＣＦＲＥＱがルックアップテーブル１２０に入力されると、ルックアップテーブル１２０は、中頻度（Ｍｉｄｄｌｅ）に対応するパルス数（ここでは、６）を示す信号ＳＲＤＩＶ＜ｎ：０＞をコンパレータ１３０に出力する。また、タイミングジェネレータ１４０は、ハイレベルのリフレッシュトリガ信号ＳＲＴＲＧをシーケンサ１５０に出力する。さらに、シーケンサ１５０は、ハイレベルのリフレッシュ信号ＲＥＦをリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力する。これにより、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「４」）に対するリフレッシュ動作が実行される。さらにまた、リフレッシュアドレスカウンタ１６０は、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、信号ＲＦＡにおいて示されるロウアドレスをインクリメント（図の例では、「４」から「５」にインクリメント）する。

【0064】

また、コンパレータ１３０は、発振信号ＳＲＯＳＣのパルス数が６であることを示す信号ＳＲＣＮＴ＜ｎ：０＞がカウンタ１１０から入力されると、発振信号ＳＲＯＳＣのパルス数及び信号ＳＲＤＩＶ＜ｎ：０＞の値が一致することから、信号ＳＲＲＳＴをカウンタ１１０に出力する。このとき、カウンタ１１０は、発振信号ＳＲＯＳＣのパルスのカウント値を初期値にリセットする。

【0065】

そして、時刻ｔ７において、ハイレベルのリフレッシュ信号ＲＥＦがリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力されることによって、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「５」）に対するリフレッシュ動作が実行される。

【0066】

このようにして、所定期間内の読み出し又は書き込みアクセスが中頻度（Ｍｉｄｄｌｅ）である場合には、オシレータ１００によって生成された発振信号ＳＲＯＳＣのパルスの数が６に達する毎に１つのリフレッシュ信号ＲＥＦが生成される。

【0067】

なお、本実施形態では、信号ＳＲＣＮＴ＜ｎ：０＞の値が初期値（ここでは、０）の場合にリフレッシュ動作が実行される場合を一例として説明したが、本発明はこの場合に限られない。例えば、信号ＳＲＣＮＴ＜ｎ：０＞の値が０以外の他の値の場合にリフレッシュ動作が実行されてもよい。

【0068】

以上述べたように、本実施形態では、所定期間におけるメモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、リフレッシュ要求（ここでは、リフレッシュ信号ＲＥＦ）をより短い間隔で生成することが可能になる。

【0069】

上述したように、本実施形態の半導体記憶装置によれば、例えば、所定期間内に読み出し又は書き込みアクセスが頻繁に要求された場合には、これに応じてメモリ２０のリフレッシュ動作を頻繁に行うことが可能になる。これにより、ロウハンマー問題によるデータ破壊を回避することができる。一方、所定期間における読み出し又は書き込みアクセス要求の頻度が低いほど、メモリ２０のリフレッシュ動作を比較的長い間隔で行うことが可能になるので、リフレッシュ動作が常に短い間隔で行われる場合と比較して、リフレッシュ動作が行われる回数を低減することが可能になる。これにより、半導体記憶装置の消費電力が増大するのを抑制することができる。

【0070】

（第２実施形態）
以下、本発明の第２実施形態について説明する。本実施形態の半導体記憶装置は、制御部１０が、所定期間におけるメモリ２０に対する読み出し又は書き込みアクセス要求の頻度が高いほど、メモリ２０のリフレッシュ動作を実行するために間隔をおいて生成されるリフレッシュ要求に対して実行されるリフレッシュ動作の数を増加するように制御する点において、第１実施形態と異なっている。以下、第１実施形態と異なる構成について説明する。

【0071】

図４に、第２実施形態に係る半導体記憶装置における制御部１０の構成例を示す。本実施形態において、制御部１０は、オシレータ１００と、タイミングジェネレータ１４０と、シーケンサ１５０と、リフレッシュアドレスカウンタ１６０と、カウンタ１７０と、リフレッシュスキップ制御部１８０と、リフレッシュスキップ部１９０と、を備える。ここで、オシレータ１００、シーケンサ１５０及びリフレッシュアドレスカウンタ１６０の構成は、上述した第１実施形態と同様である。

【0072】

本実施形態において、タイミングジェネレータ１４０は、オシレータ１００から発振信号ＳＲＯＳＣが入力される毎に、発振信号ＳＲＯＳＣと同じパルスのリフレッシュ要求信号ＳＲＲＥＱをカウンタ１７０及びリフレッシュスキップ部１９０に出力してもよい。

【0073】

カウンタ１７０は、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱのパルスをカウントし、パルスのカウント値を示すｎ＋１（ｎは、正の整数）ビットの信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞をリフレッシュスキップ制御部１８０に出力する。また、カウンタ１７０は、カウント値を初期値（例えば、０）にリセットするための信号（図示省略）がリフレッシュスキップ制御部１８０から入力されると、カウント値を初期値にリセットしてもよい。

【0074】

リフレッシュスキップ制御部１８０は、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力する。また、リフレッシュスキップ制御部１８０は、信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞によって示されるリフレッシュ要求信号ＳＲＲＥＱのパルス数が、ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱによって示されるアクセスの頻度に対応するパルス数に達する毎に、カウント値を初期値にリセットするための信号（図示省略）をカウンタ１７０に出力してもよい。ここで、信号ＡＣＣＦＲＥＱによって示されるアクセスの頻度に対応するパルス数は、上述したルックアップテーブル１２０と同様に、所定期間内の読み出し又は書き込みアクセスの頻度が低いほど多くなるように設定されてもよい。

【0075】

リフレッシュスキップ部１９０は、ローレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰがリフレッシュスキップ制御部１８０から入力されている場合に、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをローレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力する。また、リフレッシュスキップ部１９０は、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰがリフレッシュスキップ制御部１８０から入力されている場合に、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをハイレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力する。

【0076】

次に、本実施形態の半導体記憶装置の動作について図５を参照して説明する。図５は、半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【0077】

時刻ｔ１１において、リフレッシュスキップ制御部１８０は、所定期間内の読み出し又は書き込みアクセスが低頻度（Ｌｏｗ）であることを示す信号ＡＣＣＦＲＥＱが入力されている場合に、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力する。また、リフレッシュスキップ部１９０は、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰがリフレッシュスキップ制御部１８０から入力されているので、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをハイレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力する。さらに、シーケンサ１５０は、ハイレベルのリフレッシュ信号ＲＥＦをリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力する。これにより、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「０」）に対するリフレッシュ動作が実行される。さらにまた、リフレッシュアドレスカウンタ１６０は、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、信号ＲＦＡにおいて示されるロウアドレスをインクリメント（図の例では、「０」から「１」にインクリメント）する。

【0078】

このようにして、所定期間内の読み出し又は書き込みアクセスが低頻度（Ｌｏｗ）である場合には、所定数（図の例では、１２）のリフレッシュ要求信号ＳＲＲＥＱが生成される毎に１つのリフレッシュ信号ＲＥＦが生成される（つまり、リフレッシュ動作が１回実行される）。

【0079】

次に、時刻ｔ１２において、リフレッシュスキップ制御部１８０は、所定期間内の読み出し又は書き込みアクセスが高頻度（Ｈｉｇｈ）であることを示す信号ＡＣＣＦＲＥＱが入力されている場合に、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力する。また、リフレッシュスキップ部１９０は、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをハイレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力する。さらに、シーケンサ１５０は、ハイレベルのリフレッシュ信号ＲＥＦをリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力する。これにより、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「１」）に対するリフレッシュ動作が実行される。さらにまた、リフレッシュアドレスカウンタ１６０は、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、信号ＲＦＡにおいて示されるロウアドレスをインクリメント（図の例では、「１」から「２」にインクリメント）する。

【0080】

また、リフレッシュスキップ制御部１８０は、信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞によって示されるリフレッシュ要求信号ＳＲＲＥＱのパルス数が、ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱによって示されるアクセスの頻度に対応するパルス数（図の例では、３つ）に達すると、カウント値を初期値にリセットするための信号（図示省略）をカウンタ１７０に出力する。このとき、カウンタ１７０は、リフレッシュ要求信号ＳＲＲＥＱのパルスのカウント値を初期値にリセットする。

【0081】

そして、時刻ｔ１３及び時刻ｔ１４の各々において、ハイレベルのリフレッシュ信号ＲＥＦがリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力されることによって、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「２」及び「３」の各々）に対するリフレッシュ動作が実行される。

【0082】

このようにして、所定期間内の読み出し又は書き込みアクセスが高頻度（Ｈｉｇｈ）である場合には、所定数（図の例では、３つ）のリフレッシュ要求信号ＳＲＲＥＱが生成される毎に１つのリフレッシュ信号ＲＥＦが生成される（つまり、リフレッシュ動作が１回実行される）。

【0083】

次に、時刻ｔ１５において、リフレッシュスキップ制御部１８０は、所定期間内の読み出し又は書き込みアクセスが中頻度（Ｍｉｄｄｌｅ）であることを示す信号ＡＣＣＦＲＥＱが入力されている場合に、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力する。また、リフレッシュスキップ部１９０は、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをハイレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力する。さらに、シーケンサ１５０は、ハイレベルのリフレッシュ信号ＲＥＦをリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力する。これにより、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「４」）に対するリフレッシュ動作が実行される。さらにまた、リフレッシュアドレスカウンタ１６０は、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、信号ＲＦＡにおいて示されるロウアドレスをインクリメント（図の例では、「４」から「５」にインクリメント）する。

【0084】

また、リフレッシュスキップ制御部１８０は、信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞によって示されるリフレッシュ要求信号ＳＲＲＥＱのパルス数が、ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱによって示されるアクセスの頻度に対応するパルス数（図の例では、６つ）に達すると、カウント値を初期値にリセットするための信号（図示省略）をカウンタ１７０に出力する。このとき、カウンタ１７０は、リフレッシュ要求信号ＳＲＲＥＱのパルスのカウント値を初期値にリセットする。

【0085】

そして、時刻ｔ１６において、ハイレベルのリフレッシュ信号ＲＥＦがリフレッシュアドレスカウンタ１６０及びロウ制御部２２に出力されることによって、信号ＲＦＡにおいて示されるロウアドレス（図の例では、「５」）に対するリフレッシュ動作が実行される。

【0086】

このようにして、所定期間内の読み出し又は書き込みアクセスが中頻度（Ｍｉｄｄｌｅ）である場合には、所定数（図の例では、６つ）のリフレッシュ要求信号ＳＲＲＥＱが生成される毎に１つのリフレッシュ信号ＲＥＦが生成される（つまり、リフレッシュ動作が１回実行される）。

【0087】

なお、本実施形態では、信号ＳＲＣＮＴ＜ｎ：０＞の値が初期値（ここでは、０）の場合にリフレッシュ動作が実行される場合を一例として説明したが、本発明はこの場合に限られない。例えば、信号ＳＲＣＮＴ＜ｎ：０＞の値が０以外の他の値の場合にリフレッシュ動作が実行されてもよい。

【0088】

以上述べたように、本実施形態に係る半導体記憶装置によれば、所定期間におけるメモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、間隔をおいて生成されるリフレッシュ要求信号ＳＲＲＥＱに対して実行されるリフレッシュ動作の数を増加する（すなわち、リフレッシュ動作の実行回数を増加する）ことが可能になる。これにより、メモリのリフレッシュ動作を頻繁に行うことができ、ロウハンマー問題によるデータ破壊を回避することができる。

【0089】

（第３実施形態）
以下、本発明の第３実施形態について説明する。本実施形態の半導体記憶装置は、制御部１０が、連続するロウアドレスの複数のブロック毎にリフレッシュ動作の間隔を制御する点において、上記の各実施形態と異なっている。以下、上記の各実施形態と異なる構成について説明する。

【0090】

本実施形態において、半導体記憶装置は、リフレッシュ要求に応じて、リフレッシュ動作が実行されるロウアドレスを指定するリフレッシュアドレスカウンタを複数（ここでは、４つ）のブロック毎に備えている。また、制御部１０は、複数のブロック毎に、対応するリフレッシュアドレスカウンタによって指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御する。これにより、複数のブロックのうち何れかのブロックに対してリフレッシュ動作が実行される場合に、リフレッシュ動作が実行されるロウアドレスを、リフレッシュアドレスカウンタを用いて容易に指定することが可能になる。

【0091】

なお、連続するロウアドレスの数は、複数のブロック毎に同じであってもよいし、異なっていてもよい。

【0092】

図６に、第３実施形態に係る半導体記憶装置における制御部１０の構成例を示す。本実施形態において、制御部１０は、オシレータ１００と、タイミングジェネレータ１４０と、シーケンサ１５０と、リフレッシュアドレスカウンタ１６０と、複数のブロック（図の例では、ブロック０～ブロック３の４つのブロック）毎に設けられたリフレッシュアドレスカウンタ１６１，１６２，１６３，１６４と、リフレッシュスキップ制御部１８０と、リフレッシュスキップ部１９０と、を備える。ここで、オシレータ１００、タイミングジェネレータ１４０、シーケンサ１５０、カウンタ１７０及びリフレッシュスキップ部１９０の構成は、上述した第２実施形態と同様である。

【0093】

本実施形態において、リフレッシュアドレスカウンタ１６０は、リフレッシュ要求信号ＳＲＲＥＱがタイミングジェネレータ１４０から入力されるように構成されてもよい。この場合、リフレッシュアドレスカウンタ１６０は、リフレッシュ要求信号ＳＲＲＥＱのパルスの数を所定範囲（例えば、０～３）内で循環するようにカウントしてもよい。さらに、リフレッシュアドレスカウンタ１６０は、例えば、０番目からカウントして所定番目（例えば、４番目）のリフレッシュ要求信号ＳＲＲＥＱのパルスの立ち上がりエッジ毎に、リフレッシュ動作の対象となるブロックを他のブロックに切り替えるための信号ＲＦＡ（ＢＬＯＣＫ）を、リフレッシュスキップ制御部１８０に出力してもよい。また、リフレッシュアドレスカウンタ１６０は、信号ＲＦＡ（ＢＬＯＣＫ）を出力している間、シーケンサ１５０から入力されたリフレッシュ信号ＲＥＦを、各ブロックのリフレッシュアドレスカウンタ１６１～１６４のうち当該信号ＲＦＡ（ＢＬＯＣＫ）で指定したブロック（例えば、ブロック０）に対応するリフレッシュアドレスカウンタ（例えば、リフレッシュアドレスカウンタ１６１）に出力する。

【0094】

ブロック０のリフレッシュアドレスカウンタ１６１は、リフレッシュ動作の対象となるブロック０内のロウアドレスを示す信号ＲＦＡ ＢＬＫ０をロウ制御部２２に出力する。また、リフレッシュアドレスカウンタ１６１は、ブロック０に対してリフレッシュ動作が行われる毎に、リフレッシュ動作の対象となるブロック０内のロウアドレスをインクリメントするように構成されている。

【0095】

ブロック１のリフレッシュアドレスカウンタ１６２は、リフレッシュ動作の対象となるブロック１内のロウアドレスを示す信号ＲＦＡ ＢＬＫ１をロウ制御部２２に出力する。また、リフレッシュアドレスカウンタ１６２は、ブロック１に対してリフレッシュ動作が行われる毎に、リフレッシュ動作の対象となるブロック１内のロウアドレスをインクリメントするように構成されている。

【0096】

ブロック２のリフレッシュアドレスカウンタ１６３は、リフレッシュ動作の対象となるブロック２内のロウアドレスを示す信号ＲＦＡ ＢＬＫ２をロウ制御部２２に出力する。また、リフレッシュアドレスカウンタ１６１は、ブロック２に対してリフレッシュ動作が行われる毎に、リフレッシュ動作の対象となるブロック２内のロウアドレスをインクリメントするように構成されている。

【0097】

ブロック３のリフレッシュアドレスカウンタ１６４は、リフレッシュ動作の対象となるブロック３内のロウアドレスを示す信号ＲＦＡ ＢＬＫ３をロウ制御部２２に出力する。また、リフレッシュアドレスカウンタ１６４は、ブロック３に対してリフレッシュ動作が行われる毎に、リフレッシュ動作の対象となるブロック３内のロウアドレスをインクリメントするように構成されている。

【0098】

本実施形態において、リフレッシュスキップ制御部１８０は、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力する。また、リフレッシュスキップ制御部１８０は、信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞によって示されるリフレッシュ要求信号ＳＲＲＥＱのパルス数が、リフレッシュアドレスカウンタ１６０から入力されたＲＦＡ（ＢＬＯＣＫ）信号によって示されるブロックに対するアクセスの頻度（ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱによって示される）に対応するパルス数に達する毎に、カウント値を初期値にリセットするための信号（図示省略）をカウンタ１７０に出力してもよい。ここで、信号ＡＣＣＦＲＥＱは、所定期間内の読み出し又は書き込みアクセス要求の頻度を複数のブロック０～３毎に示すように構成されてもよい。

【0099】

次に、本実施形態の半導体記憶装置の動作について図７を参照して説明する。図７は、半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【0100】

なお、ここでは、図７に示すように、ブロック０に対するアクセスの頻度（ＡＣＣＦＲＥＱ（ＢＬＫ０））及びブロック３に対するアクセスの頻度（ＡＣＣＦＲＥＱ（ＢＬＫ３））が低頻度（Ｌｏｗ）であり、ブロック１に対するアクセスの頻度（ＡＣＣＦＲＥＱ（ＢＬＫ１））が中頻度（Ｍｉｄｄｌｅ）であり、ブロック２に対するアクセスの頻度（ＡＣＣＦＲＥＱ（ＢＬＫ２））が高頻度（Ｈｉｇｈ）である場合を一例として説明する。

【0101】

また、ここでは、図７に示すように、ブロックに対するアクセスが低頻度（Ｌｏｗ）の場合に、４つのリフレッシュ要求信号ＳＲＲＥＱ毎に１つのリフレッシュ信号ＲＥＦが生成され、ブロックに対するアクセスが中頻度（Ｍｉｄｄｌｅ）の場合に、４つのリフレッシュ要求信号ＳＲＲＥＱ毎に２つのリフレッシュ信号ＲＥＦが生成され、ブロックに対するアクセスが高頻度（Ｈｉｇｈ）の場合に、４つのリフレッシュ要求信号ＳＲＲＥＱの各々に対してリフレッシュ信号ＲＥＦが生成される場合を一例として説明する。

【0102】

時刻ｔ２１において、リフレッシュアドレスカウンタ１６０は、ブロック０をリフレッシュ動作の対象として指定するための信号ＲＦＡ（ＢＬＯＣＫ）を、リフレッシュスキップ制御部１８０に出力する。リフレッシュスキップ制御部１８０は、リフレッシュアドレスカウンタ１６０から入力された信号ＲＦＡ（ＢＬＯＣＫ）と、ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱとに基づいて、アクセスが低頻度であるブロック０がリフレッシュ動作の対象として指定されたと判別する。

【0103】

ここで、リフレッシュスキップ制御部１８０は、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力してもよい。また、リフレッシュスキップ制御部１８０は、初期値以外の値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ローレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力してもよい。

【0104】

これにより、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がリフレッシュスキップ制御部１８０に入力された場合に、信号ＲＦＡ ＢＬＫ０において示されるロウアドレス（図の例では、「０」）に対するリフレッシュ動作が実行される。また、ブロック０のリフレッシュアドレスカウンタ１６１は、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、信号ＲＦＡ ＢＬＫ０において示されるロウアドレスをインクリメント（図の例では、「０」から「１」にインクリメント）する。

【0105】

このようにして、所定期間内の読み出し又は書き込みアクセスが低頻度（Ｌｏｗ）であるブロック０に対して１つのリフレッシュ信号ＲＥＦが生成される（つまり、リフレッシュ動作が１回実行される）。

【0106】

リフレッシュアドレスカウンタ１６０は、時刻ｔ２２において、所定数のリフレッシュ信号ＲＥＦ（例えば、４つのリフレッシュ信号ＲＥＦ）を受信すると、カウント値を１つ増加させ、ブロック１がリフレッシュ動作の対象であることを示す信号ＲＦＡ（ＢＬＯＣＫ）をリフレッシュスキップ制御部１８０に出力する。リフレッシュスキップ制御部１８０は、リフレッシュアドレスカウンタ１６０から入力された信号ＲＦＡ（ＢＬＯＣＫ）と、ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱとに基づいて、アクセスが中頻度であるブロック１がリフレッシュ動作の対象として指定されたと判別する。

【0107】

ここで、リフレッシュスキップ制御部１８０は、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力してもよい。また、リフレッシュスキップ制御部１８０は、初期値以外の所定値（ここでは、２）の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力されると、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力してもよい。

【0108】

これにより、初期値の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がリフレッシュスキップ制御部１８０に入力された場合に、信号ＲＦＡ ＢＬＫ１において示されるロウアドレス（図の例では、「０」）に対するリフレッシュ動作が実行される。このとき、ブロック１のリフレッシュアドレスカウンタ１６２は、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、信号ＲＦＡ ＢＬＫ１において示されるロウアドレスをインクリメント（図の例では、「０」から「１」にインクリメント）する。

【0109】

また、初期値以外の所定値（ここでは、２）の信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がリフレッシュスキップ制御部１８０に入力された場合に、信号ＲＦＡ ＢＬＫ１において示されるロウアドレス（図の例では、「１」）に対するリフレッシュ動作が実行される。ブロック１のリフレッシュアドレスカウンタ１６２は、リフレッシュ信号ＲＥＦのパルスが立ち下がった場合に、信号ＲＦＡ ＢＬＫ１において示されるロウアドレスをインクリメント（図の例では、「１」から「２」にインクリメント）する。

【0110】

このようにして、所定期間内の読み出し又は書き込みアクセスが中頻度（Ｍｉｄｄｌｅ）であるブロック１に対して２つのリフレッシュ信号ＲＥＦが生成される（つまり、リフレッシュ動作が２回実行される）。

【0111】

リフレッシュアドレスカウンタ１６０は、時刻ｔ２３において、所定数のリフレッシュ信号ＲＥＦ（例えば、４つのリフレッシュ信号ＲＥＦ）を受信すると、カウント値を１つ増加させ、ブロック２がリフレッシュ動作の対象であることを示す信号ＲＦＡ（ＢＬＯＣＫ）をリフレッシュスキップ制御部１８０に出力する。リフレッシュスキップ制御部１８０は、リフレッシュアドレスカウンタ１６０から入力された信号ＲＦＡ（ＢＬＯＣＫ）と、ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱとに基づいて、アクセスが高頻度であるブロック２がリフレッシュ動作の対象として指定されたと判別する。

【0112】

ここで、リフレッシュスキップ制御部１８０は、信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がカウンタ１７０から入力される毎に、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力してもよい。

【0113】

これにより、信号ＳＲＲＥＱＣＮＴ＜ｎ：０＞がリフレッシュスキップ制御部１８０に入力される毎に、信号ＲＦＡ ＢＬＫ２において示されるロウアドレス（図の例では、「０」、「１」、「２」、「３」）に対するリフレッシュ動作が順次実行される。このとき、ブロック１のリフレッシュアドレスカウンタ１６２は、信号ＲＦＡ ＢＬＫ２において示されるロウアドレスをインクリメント（図の例では、「０」～「４」までインクリメント）する。

【0114】

このようにして、所定期間内の読み出し又は書き込みアクセスが高頻度（Ｈｉｇｈ）であるブロック２に対して４つのリフレッシュ信号ＲＥＦが生成される（つまり、リフレッシュ動作が４回実行される）。

【0115】

リフレッシュアドレスカウンタ１６０は、時刻ｔ２４において、所定数のリフレッシュ信号ＲＥＦ（例えば、４つのリフレッシュ信号ＲＥＦ）を受信すると、カウント値を１つ増加させ、ブロック３がリフレッシュ動作の対象であることを示す信号ＲＦＡ（ＢＬＯＣＫ）をリフレッシュスキップ制御部１８０に出力する。リフレッシュスキップ制御部１８０は、リフレッシュアドレスカウンタ１６０から入力された信号ＲＦＡ（ＢＬＯＣＫ）と、ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱとに基づいて、アクセスが低頻度であるブロック３がリフレッシュ動作の対象として指定されたと判別する。

【0116】

なお、ブロック３に対するリフレッシュ動作に関する処理は、上述したブロック０に対するリフレッシュ動作に関する処理と同様である。

【0117】

リフレッシュアドレスカウンタ１６０は、時刻ｔ２５において、所定数のリフレッシュ信号ＲＥＦ（例えば、４つのリフレッシュ信号ＲＥＦ）を受信した場合であって、カウント値が所定の閾値（例えば、３）に達した場合に、カウント値を初期値（例えば、０）にリセットし、ブロック０がリフレッシュ動作の対象であることを示す信号ＲＦＡ（ＢＬＯＣＫ）をリフレッシュスキップ制御部１８０に出力する。この場合、ブロック０のリフレッシュアドレスカウンタ１６１は、リフレッシュ信号ＲＥＦが入力されると、信号ＲＦＡ ＢＬＫ０において示されるロウアドレスをインクリメント（図の例では、「１」から「２」にインクリメント）する。

【0118】

リフレッシュアドレスカウンタ１６０は、時刻ｔ２６において、所定数のリフレッシュ信号ＲＥＦ（例えば、４つのリフレッシュ信号ＲＥＦ）を受信すると、カウント値を１つ増加させ、ブロック１がリフレッシュ動作の対象であることを示す信号ＲＦＡ（ＢＬＯＣＫ）をリフレッシュスキップ制御部１８０に出力する。この場合、ブロック１のリフレッシュアドレスカウンタ１６１は、リフレッシュ信号ＲＥＦが入力されると、信号ＲＦＡ ＢＬＫ１において示されるロウアドレスをインクリメント（図の例では、「２」から「４」にインクリメント）する。

【0119】

なお、本実施形態では、ブロックに対するアクセスが低頻度（Ｌｏｗ）であって信号ＳＲＣＮＴ＜ｎ：０＞の値が初期値（ここでは、０）の場合に、及び、ブロックに対するアクセスが中頻度（Ｍｉｄｄｌｅ）であって信号ＳＲＣＮＴ＜ｎ：０＞の値が初期値（ここでは、０）又は所定値（ここでは、２）の場合にリフレッシュ動作が実行される場合を一例として説明したが、本発明はこの場合に限られない。例えば、信号ＳＲＣＮＴ＜ｎ：０＞の値が他の任意の値の場合にリフレッシュ動作が実行されてもよい。

【0120】

以上述べたように、本実施形態に係る半導体記憶装置によれば、例えば、複数のブロック０～３のうち読み出し又は書き込みアクセス要求の頻度が高いブロックではリフレッシュ動作の間隔が短くなるように制御し、複数のブロックのうち読み出し又は書き込みアクセス要求の頻度が低いブロックではリフレッシュ動作の間隔が長くなるように制御することが可能になる。これにより、メモリ全体において短い間隔でリフレッシュ動作が実行される場合と比較して、リフレッシュ動作の実行回数を低減することができるので、半導体記憶装置の消費電力が増大するのをさらに抑制することができる。

【0121】

以下、上述した第３実施形態の変形例について説明する。
（変形例）
上記の第３実施形態では、リフレッシュアドレスカウンタ１６１～１６４が複数のブロック０～３毎に設けられている場合を一例として説明したが、本発明はこの場合に限られない。例えば、制御部１０は、リフレッシュアドレスカウンタ１６１～１６４を用いることなく、複数のブロック毎に、リフレッシュアドレスカウンタ１６０（図８に示す）によって指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御してもよい。これにより、複数のブロックのうち何れかのブロックに対してリフレッシュ動作が実行される場合に、リフレッシュ動作が実行されるロウアドレスを、１つのリフレッシュアドレスカウンタ１６０を用いて容易に指定することが可能になる。

【0122】

また、本変形例において、制御部１０は、リフレッシュアドレスカウンタ１６０によって指定されたロウアドレスが、対応するブロックにおける読み出し又は書き込みアクセス要求の頻度が高いほど多くなるように設定された１つ以上の所定のロウアドレスの何れかと一致する場合に、指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御してもよい。この場合、複数のブロックのうち何れかのブロックに対する読み出し又は書き込みアクセス要求の頻度が高いほど、当該何れかのブロックにおいてリフレッシュ動作が実行されるロウアドレスの数を増加することが可能になる。これにより、１つのリフレッシュアドレスカウンタ１６０を用いた場合であっても、リフレッシュ動作の実行回数を、対応するブロックにおける読み出し又は書き込みアクセス要求の頻度に応じて複数のブロック毎に制御することが可能になる。

【0123】

ここで、所定のロウアドレスは、同一のブロックがリフレッシュ動作の対象として選択される毎に変更可能に設定されていてもよい。これにより、例えば、同一のブロックがリフレッシュ動作の対象として所定回数選択されることによって、当該ブロック内の全てのロウアドレスに対してリフレッシュ動作を実行することが可能になる。

【0124】

図８に、変形例に係る半導体記憶装置における制御部１０の構成例を示す。本変形例において、制御部１０は、オシレータ１００と、カウンタ１１０と、ルックアップテーブル１２０と、コンパレータ１３０と、タイミングジェネレータ１４０と、シーケンサ１５０と、リフレッシュアドレスカウンタ１６０と、リフレッシュスキップ制御部１８０と、リフレッシュスキップ部１９０と、を備える。ここで、オシレータ１００、カウンタ１１０、ルックアップテーブル１２０、コンパレータ１３０、タイミングジェネレータ１４０及びシーケンサ１５０の構成は、上述した第１実施形態と同様である。

【0125】

本変形例において、リフレッシュアドレスカウンタ１６０は、上述した第１実施形態と同様に、信号ＲＦＡをロウ制御部２２に出力する。また、本変形例において、リフレッシュアドレスカウンタ１６０は、信号ＲＦＡをリフレッシュスキップ制御部１８０にも出力する。さらに、リフレッシュアドレスカウンタ１６０は、リフレッシュ動作が行われる毎に、及び、リフレッシュ動作の対象となるロウアドレスをインクリメントするための信号ＲＦＡＩＮＣがリフレッシュスキップ部１９０から入力される毎に、リフレッシュ動作の対象となるロウアドレスをインクリメントするように構成されている。なお、本変形例では、ロウアドレスは、例えば、所定範囲（例えば、０～３）内で循環するようにインクリメントされてもよい。

【0126】

さらにまた、リフレッシュアドレスカウンタ１６０は、メモリセルアレイ２４内の全てのロウアドレスが一通りカウントされる毎に、全てのロウアドレスの周回数をインクリメントし、周回数を示す信号ＣＮＴをリフレッシュスキップ制御部１８０に出力するように構成されている。ここで、周回数は、例えば、所定範囲（例えば、０～３）内で循環するようにインクリメントされてもよい。また、図８には示されていないが、リフレッシュアドレスカウンタ１６０は、上述した第２実施形態と同様に、リフレッシュ動作の対象となるブロックを指定するための信号ＲＦＡ（ＢＬＯＣＫ）をリフレッシュスキップ制御部１８０に出力してもよい。

【0127】

本変形例において、リフレッシュスキップ制御部１８０は、リフレッシュアドレスカウンタ１６０から入力されたＲＦＡ（ＢＬＯＣＫ）信号によって示されるブロックに対するアクセスの頻度（ロウ制御部２２から入力された信号ＡＣＣＦＲＥＱ（ＢＬＯＣＫ）によって示される）と、リフレッシュアドレスカウンタ１６０から入力された信号ＲＦＡ及び信号ＣＮＴとに基づいて、信号ＲＦＡによって示されたロウアドレスに対してリフレッシュを実行するか否かを示すリフレッシュスキップ信号ＲＥＦＳＫＩＰを、リフレッシュスキップ部１９０に出力する。

【0128】

ここで、リフレッシュスキップ制御部１８０は、例えば、図９に示すルックアップテーブルを用いて、信号ＲＦＡによって示されたロウアドレスに対してリフレッシュを実行するか否かを判別してもよい。図９（ａ）～（ｃ）は、ルックアップテーブルの構成例を示す図である。ルックアップテーブルは、図９（ａ）～（ｃ）に示すように、信号ＲＦＡの値（図の例では、０～３）毎及び信号ＣＮＴの値（図の例では０～３）毎に、リフレッシュ動作が実行されるか否か（リフレッシュ動作がスキップされる）を示す情報が対応付けられているように構成されてもよい。

【0129】

図９（ａ）には、ＲＦＡ（ＢＬＯＣＫ）信号によって示されるブロックに対するアクセスの頻度が低頻度（Ｌｏｗ）である場合の信号ＣＮＴの値と信号ＲＦＡの値との関係の一例が示されている。図９（ａ）に示す例では、信号ＣＮＴの値が０の場合に、０番目のロウアドレス（ＲＦＡ＜１：０＞の値が「０」）に対してリフレッシュ動作が実行され、１～３番目のロウアドレス（ＲＦＡ＜１：０＞の値が「１」～「３」）に対してリフレッシュ動作が実行されない（リフレッシュ動作がスキップされる）ように設定されている。すなわち、この場合には、０番目のロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。また、信号ＣＮＴの値が１の場合には、１番目のロウアドレスのみに対してリフレッシュ動作が実行されるように設定されている。すなわち、この場合には、１番目のロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。さらに、信号ＣＮＴの値が２の場合には、２番目のロウアドレスのみに対してリフレッシュ動作が実行されるように設定されている。すなわち、この場合には、２番目のロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。さらにまた、信号ＣＮＴの値が３の場合には、３番目のロウアドレスのみに対してリフレッシュ動作が実行されるように設定されている。すなわち、この場合には、３番目のロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。つまり、ブロックに対するアクセスの頻度が低頻度（Ｌｏｗ）の場合には、メモリセルアレイ２４内の全てのアドレスの周回毎に、当該ブロック内のアドレス０～３のうち１つのアドレスに対してリフレッシュ動作が実行され、所定のロウアドレスは、当該ブロックがリフレッシュ動作の対象として選択される毎に変更されるようになっている。また、メモリセルアレイ２４内の全てのアドレスの４回の周回（すなわち、このブロックがリフレッシュ動作の対象として４回選択されること）によって、当該ブロック内の全てのアドレス０～３がリフレッシュされることになる。

【0130】

図９（ｂ）には、ＲＦＡ（ＢＬＯＣＫ）信号によって示されるブロックに対するアクセスの頻度が中頻度（Ｍｉｄｄｌｅ）である場合の信号ＣＮＴの値と信号ＲＦＡの値との関係の一例が示されている。図９（ｂ）に示す例では、信号ＣＮＴの値が０の場合に、０番目及び２番目のロウアドレス（ＲＦＡ＜１：０＞の値が「０」及び「２」）に対してリフレッシュ動作が実行され、１番目及び３番目のロウアドレス（ＲＦＡ＜１：０＞の値が「１」及び「３」）に対してリフレッシュ動作が実行されない（リフレッシュ動作がスキップされる）ように設定されている。すなわち、この場合には、０番目及び２番目のロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。また、信号ＣＮＴの値が１の場合には、１番目及び３番目のロウアドレスのみに対してリフレッシュ動作が実行されるように設定されている。すなわち、この場合には、１番目及び３番目のロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。さらに、信号ＣＮＴの値が２の場合には、０番目及び２番目のロウアドレスのみに対してリフレッシュ動作が実行されるように設定されている。すなわち、この場合には、０番目及び２番目のロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。さらにまた、信号ＣＮＴの値が３の場合には、１番目及び３番目のロウアドレスのみに対してリフレッシュ動作が実行されるように設定されている。すなわち、この場合には、１番目及び３番目のロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。つまり、ブロックに対するアクセスの頻度が中頻度（Ｍｉｄｄｌｅ）の場合には、メモリセルアレイ２４内の全てのアドレスの周回毎に、当該ブロック内のアドレス０～３のうち２つのアドレスに対してリフレッシュ動作が実行され、所定のロウアドレスは、当該ブロックがリフレッシュ動作の対象として選択される毎に変更されるようになっている。また、メモリセルアレイ２４内の全てのアドレスの２回の周回（すなわち、このブロックがリフレッシュ動作の対象として２回選択されること）によって、当該ブロック内の全てのアドレス０～３がリフレッシュされることになる。

【0131】

図９（ｃ）には、ＲＦＡ（ＢＬＯＣＫ）信号によって示されるブロックに対するアクセスの頻度が高頻度（Ｈｉｇｈ）である場合の信号ＣＮＴの値と信号ＲＦＡの値との関係の一例が示されている。図９（ｃ）に示す例では、信号ＣＮＴの値が０の場合に、０番目～３番目のロウアドレス（ＲＦＡ＜１：０＞の値が「０」～「３」）の各々に対してリフレッシュ動作が実行されるように設定されている。すなわち、この場合には、０番目～３番目の全てのロウアドレスが、リフレッシュ動作が実行される所定のロウアドレスとして設定されている。また、信号ＣＮＴの値が１～３の場合にも、０番目～３番目のロウアドレスの各々に対してリフレッシュ動作が実行されるように設定されている。つまり、ブロックに対するアクセスの頻度が高頻度（Ｈｉｇｈ）の場合には、メモリセルアレイ２４内の全てのアドレスの周回毎（すなわち、このブロックがリフレッシュ動作の対象として選択される毎）に、当該ブロック内の全てのアドレス０～３に対してリフレッシュ動作が実行されることになる。

【0132】

リフレッシュスキップ制御部１８０は、図９（ａ）～（ｃ）に示すルックアップテーブルを用いて、信号ＲＦＡによって示されたロウアドレスに対してリフレッシュ動作を実行するか否かを判別する。そして、リフレッシュスキップ制御部１８０は、リフレッシュ動作を実行すると判別した場合に、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力し、リフレッシュ動作を実行しない（スキップする）と判別した場合に、ローレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力する。

【0133】

本変形例において、リフレッシュスキップ部１９０は、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰがリフレッシュスキップ制御部１８０から入力されている場合に、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをハイレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力する。また、リフレッシュスキップ部１９０は、ローレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰがリフレッシュスキップ制御部１８０から入力されている場合に、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをローレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力し、信号ＲＦＡＩＮＣをリフレッシュアドレスカウンタ１６０に出力する。

【0134】

次に、本変形例の半導体記憶装置の動作について図１０～図１２を参照して説明する。図１０～図１２は、半導体記憶装置内の各部の信号の電圧の推移を示すタイムチャートである。

【0135】

なお、ここでは、ブロック０及びブロック３に対するアクセスの頻度（ＡＣＣＦＲＥＱ（ＢＬＯＣＫ））が低頻度（Ｌｏｗ）であり、ブロック１に対するアクセスの頻度が中頻度（Ｍｉｄｄｌｅ）であり、ブロック２に対するアクセスの頻度（ＡＣＣＦＲＥＱ（ＢＬＫ２））が高頻度（Ｈｉｇｈ）である場合を一例として説明する。

【0136】

図１０は、ブロック０の各ロウアドレス０～３に対してリフレッシュ動作を実行する場合を一例として示している。先ず、リフレッシュアドレスカウンタ１６０は、周回が０回目であることを示す信号ＣＮＴと、リフレッシュ動作の対象が０番目のロウアドレスであることを示す信号ＲＦＡと、リフレッシュ動作の対象がブロック０であることを示す信号ＲＦＡ（ＢＬＯＣＫ）と、をリフレッシュスキップ制御部１８０に出力する。この場合、リフレッシュスキップ制御部１８０は、リフレッシュアドレスカウンタ１６０から入力された各信号と、図９（ａ）に示すルックアップテーブルとを用いて、０番目のロウアドレスに対してリフレッシュ動作を実行すると判別する。そして、リフレッシュスキップ制御部１８０は、ハイレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力する。このとき、リフレッシュスキップ部１９０は、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをハイレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力する。そして、シーケンサ１５０からリフレッシュ信号ＲＥＦが出力されることによって、０番目のロウアドレスに対してリフレッシュ動作が実行される。

【0137】

また、リフレッシュアドレスカウンタ１６０は、シーケンサ１５０からリフレッシュ信号が入力されると、リフレッシュ動作の対象が１番目のロウアドレスであることを示す信号ＲＦＡを、リフレッシュスキップ制御部１８０に出力する。ここで、リフレッシュスキップ制御部１８０は、リフレッシュアドレスカウンタ１６０から入力された各信号と、図９（ａ）に示すルックアップテーブルとを用いて、１番目のロウアドレスに対してリフレッシュ動作を実行しない（リフレッシュ動作をスキップ）すると判別する。そして、リフレッシュスキップ制御部１８０は、ローレベルのリフレッシュスキップ信号ＲＥＦＳＫＩＰをリフレッシュスキップ部１９０に出力する。このとき、リフレッシュスキップ部１９０は、タイミングジェネレータ１４０から出力されたリフレッシュ要求信号ＳＲＲＥＱをローレベルのリフレッシュトリガ信号ＳＲＴＲＧに変換してシーケンサ１５０に出力する。また、リフレッシュスキップ部１９０は、リフレッシュ動作の対象となるロウアドレスをインクリメントするための信号ＲＦＡＩＮＣをリフレッシュアドレスカウンタ１６０に出力する。そして、シーケンサ１５０からローレベルのリフレッシュ信号ＲＥＦが出力されることによって、１番目のロウアドレスに対するリフレッシュ動作がスキップされる。

【0138】

次に、リフレッシュアドレスカウンタ１６０は、リフレッシュスキップ部１９０から信号ＲＦＡＩＮＣが入力されると、リフレッシュ動作の対象が２番目のロウアドレスであることを示す信号ＲＦＡを、リフレッシュスキップ制御部１８０に出力する。この場合、リフレッシュスキップ制御部１８０は、図９（ａ）に示すルックアップテーブルに基づいて、１番目のロウアドレスに対してリフレッシュ動作を実行しない（リフレッシュ動作をスキップ）すると判別する。よって、１番目のロウアドレスの場合と同様に、２番目のロウアドレスに対するリフレッシュ動作がスキップされる。また、リフレッシュ動作の対象が３番目のロウアドレスであることを示す信号ＲＦＡがリフレッシュアドレスカウンタ１６０から出力された場合も同様に、３番目のロウアドレスに対するリフレッシュ動作がスキップされる。

【0139】

このようにして、図１０（ａ）に示すように、０回目の周回（信号ＣＮＴの値が「０」）の場合には、ブロック０（信号ＲＦＡ（ＢＬＯＣＫ）の値が０）の０番目のロウアドレス（ＲＦＡ［１：０］の値が「０」）に対してリフレッシュ動作が実行される。また、図１０（ｂ）に示すように、１回目の周回（信号ＣＮＴの値が「１」）の場合には、ブロック０の１番目のロウアドレス（ＲＦＡ［１：０］の値が「１」）に対してリフレッシュ動作が実行される。さらに、図１０（ｃ）に示すように、２回目の周回（信号ＣＮＴの値が「２」）の場合には、ブロック０の２番目のロウアドレス（ＲＦＡ［１：０］の値が「２」）に対してリフレッシュ動作が実行される。そして、図１０（ｄ）に示すように、３回目の周回（信号ＣＮＴの値が「３」）の場合には、ブロック０の３番目のロウアドレス（ＲＦＡ［１：０］の値が「３」）に対してリフレッシュ動作が実行される。

【0140】

したがって、ブロック０に対するアクセスの頻度が低頻度（Ｌｏｗ）の場合には、メモリセルアレイ２４内の全てのアドレスの周回毎に、ブロック０内のアドレス０～３のうち１つのアドレスに対してリフレッシュ動作が実行され、４回の周回によって、ブロック０内の全てのアドレス０～３がリフレッシュされる。

【0141】

図１１は、ブロック１の各ロウアドレス０～３に対してリフレッシュ動作を実行する場合を一例として示している。図１１（ａ）に示すように、０回目の周回（信号ＣＮＴの値が「０」）の場合には、ブロック１（信号ＲＦＡ（ＢＬＯＣＫ）の値が１）の０番目のロウアドレス（ＲＦＡ［１：０］の値が「０」）及び２番目のロウアドレス（ＲＦＡ［１：０］の値が「２」）に対してリフレッシュ動作が実行される。次に、図１０（ｂ）に示すように、１回目の周回（信号ＣＮＴの値が「１」）の場合には、ブロック１の１番目のロウアドレス（ＲＦＡ［１：０］の値が「１」）及び３番目のロウアドレス（ＲＦＡ［１：０］の値が「３」）に対してリフレッシュ動作が実行される。次いで、図１１（ｃ）に示すように、２回目の周回（信号ＣＮＴの値が「２」）の場合には、ブロック１の０番目のロウアドレス及び２番目のロウアドレスに対してリフレッシュ動作が実行される。そして、図１１（ｄ）に示すように、３回目の周回（信号ＣＮＴの値が「３」）の場合には、ブロック１の１番目のロウアドレス及び３番目のロウアドレスに対してリフレッシュ動作が実行される。

【0142】

このようにして、ブロック１に対するアクセスの頻度が中頻度（Ｍｉｄｄｌｅ）の場合には、メモリセルアレイ２４内の全てのアドレスの周回毎に、ブロック１内のアドレス０～３のうち２つのアドレスに対してリフレッシュ動作が実行され、２回の周回によって、ブロック１内の全てのアドレス０～３がリフレッシュされる。

【0143】

図１２は、ブロック２の各ロウアドレス０～３に対してリフレッシュ動作を実行する場合を一例として示している。図１２（ａ）に示すように、０回目の周回（信号ＣＮＴの値が「０」）の場合には、ブロック２（信号ＲＦＡ（ＢＬＯＣＫ）の値が２）の０～３番目のロウアドレス（ＲＦＡ［１：０］の値が「０」～「３」）の各々に対してリフレッシュ動作が実行される。そして、図１２（ｂ）～（ｄ）に示すように、１～３回目の周回（信号ＣＮＴの値が「１」～「３」）の場合においても、ブロック２の０～３番目のロウアドレス（ＲＦＡ［１：０］の値が「０」～「３」）の各々に対してリフレッシュ動作が実行される。

【0144】

このようにして、ブロック２に対するアクセスの頻度が高頻度（Ｈｉｇｈ）の場合には、メモリセルアレイ２４内の全てのアドレスの周回毎に、ブロック２内の全てのアドレス０～３に対してリフレッシュ動作が実行される。

【0145】

なお、ブロック３に対するリフレッシュ動作に関する処理は、上述したブロック０に対するリフレッシュ動作に関する処理と同様である。

【0146】

また、本変形例では、複数のブロック０～３毎に４つのロウアドレス０～３が設定されている場合を一例として説明したが、本発明はこの場合に限られない。例えば、複数のブロック０～３毎に４つ以外の複数のロウアドレスが設定されていてもよい。

【0147】

以上述べたように、本変形例に係る半導体記憶装置によれば、第３実施形態と同様の作用及び効果を発揮することができる。

【0148】

以上説明した各実施形態及び変形例は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記各実施形態及び変形例に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

【0149】

例えば、上述した第３実施形態及び変形例では、制御部１０が、４つのブロック毎にリフレッシュ動作の間隔を制御する場合を一例として説明したが、本発明はこの場合に限定されない。例えば、制御部１０は、４つ以外の複数のブロック毎にリフレッシュ動作の間隔を制御してもよい。

【0150】

また、上述した各実施形態では、アクセスの頻度が３つ（低頻度、中頻度、高頻度）に分類されている場合を一例として説明したが、本発明はこの場合に限定されない。例えば、アクセスの頻度は、２つ又は４つ以上に分類されてもよい。

【0151】

さらに、上述した各実施形態及び変形例における制御部１０の構成は一例であり、適宜変更されてもよいし、他の様々な構成が採用されてもよい。

【符号の説明】

【0152】

１０…制御部
２０…メモリ
１６０…リフレッシュアドレスカウンタ
１６１…ブロック０のリフレッシュアドレスカウンタ
１６２…ブロック１のリフレッシュアドレスカウンタ
１６３…ブロック２のリフレッシュアドレスカウンタ
１６４…ブロック３のリフレッシュアドレスカウンタ
ＲＥＦ…リフレッシュ信号
ＳＲＲＥＱ…リフレッシュ要求信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【手続補正書】

【提出日】2022-03-29

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

メモリのリフレッシュ動作の間隔を制御する制御部であって、所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど前記メモリのリフレッシュ動作の間隔を短くするように制御する制御部を備え、
前記制御部は、連続するロウアドレスの複数のブロック毎にリフレッシュ動作の間隔を制御し、
リフレッシュ要求に応じて、リフレッシュ動作が実行されるロウアドレスを指定するリフレッシュアドレスカウンタを前記複数のブロック毎に備え、
前記制御部は、前記複数のブロック毎に、対応するリフレッシュアドレスカウンタによって指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御する、
半導体記憶装置。

【請求項2】

メモリのリフレッシュ動作の間隔を制御する制御部であって、所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど前記メモリのリフレッシュ動作の間隔を短くするように制御する制御部を備え、
前記制御部は、連続するロウアドレスの複数のブロック毎にリフレッシュ動作の間隔を制御し、
リフレッシュ要求に応じて、リフレッシュ動作が実行されるロウアドレスを指定するリフレッシュアドレスカウンタを備え、
前記制御部は、前記複数のブロック毎に、前記リフレッシュアドレスカウンタによって指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御する、
半導体記憶装置。

【請求項3】

前記制御部は、前記リフレッシュアドレスカウンタによって指定されたロウアドレスが、対応するブロックにおける読み出し又は書き込みアクセス要求の頻度が高いほど多くなるように設定された１つ以上の所定のロウアドレスの何れかと一致する場合に、前記指定されたロウアドレスに対してリフレッシュ動作が実行されるように制御する、請求項２に記載の半導体記憶装置。

【請求項4】

前記所定のロウアドレスは、同一のブロックがリフレッシュ動作の対象として選択される毎に変更可能に設定されている、請求項３に記載の半導体記憶装置。

【請求項5】

前記制御部は、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、前記メモリのリフレッシュ動作を実行するために間隔をおいて生成されるリフレッシュ要求の間隔を短くするように制御する、請求項１～４の何れかに記載の半導体記憶装置。

【請求項6】

前記制御部は、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度が高いほど、前記メモリのリフレッシュ動作を実行するために間隔をおいて生成されるリフレッシュ要求に対して実行されるリフレッシュ動作の数を増加するように制御する、請求項１～４の何れかに記載の半導体記憶装置。

【請求項7】

前記制御部は、前記所定期間が経過する毎に、前記所定期間における前記メモリに対する読み出し又は書き込みアクセス要求の頻度に応じて前記メモリのリフレッシュ動作の間隔を制御する、請求項１～６の何れかに記載の半導体記憶装置。

【請求項8】

前記メモリに対する読み出し又は書き込みアクセス要求の頻度は、所定数に分類されている、請求項１～７の何れかに記載の半導体記憶装置。