特開 2022-114627 高周波回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022114627

(43)【公開日】2022-08-08

(54)【発明の名称】高周波回路

(51)【国際特許分類】

   H01L 25/065 20060101AFI20220801BHJP

【ＦＩ】

H01L25/08 B

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2021010994

(22)【出願日】2021-01-27

(71)【出願人】

【識別番号】000232483

【氏名又は名称】日本電波工業株式会社

(74)【代理人】

【識別番号】110001014

【氏名又は名称】特許業務法人東京アルパ特許事務所

(72)【発明者】

【氏名】恩塚 辰典

(57)【要約】

【課題】高周波回路の高周波特性を改善する。
【解決手段】パッケージ２０ａ，２０ｃは、誘電体基板１１の表面の上に電極面を上に向けて配置される。パッケージ２０ｂは、電極面を下に向けて配置され、アノード電極パッド２１が、パッケージ２０ａのカソード電極パッド２２と接触し、カソード電極パッド２２が、パッケージ２０ｃのアノード電極パッド２１と接触している。マイクロストリップ線路１３は、第一の端部が、ワイヤ３１を介して、フリップチップ半導体パッケージ２０ａのアノード電極パッド２１と電気接続され、マイクロストリップ線路１４は、第一の端部が、ワイヤ３２を介して、パッケージ２０ｃのカソード電極パッド２２と電気接続されている。
【選択図】図２

【特許請求の範囲】

【請求項1】

誘電体基板と、
前記誘電体基板の表面に形成された第一及び第二のマイクロストリップ線路と、
ダイオード素子とアノード電極パッドとカソード電極パッドとを有し、直列に接続された三つ以上のフリップチップ半導体パッケージと
を備え、
前記フリップチップ半導体パッケージのうち少なくとも二つは、前記誘電体基板の前記表面の上に電極面を上に向けて配置され、
前記フリップチップ半導体パッケージのうち少なくとも一つは、電極面を下に向けて配置され、それぞれ、前記アノード電極パッドが、電極面を上に向けて配置された前記フリップチップ半導体パッケージのうちの一つの前記カソード電極パッドと接触し、前記カソード電極パッドが、電極面を上に向けて配置された前記フリップチップ半導体パッケージのうちの一つの前記アノード電極パッドと接触し、
第一の前記マイクロストリップ線路は、第一の端部が、ワイヤを介して、電極面を上に向けて配置された前記フリップチップ半導体パッケージのうちの一つの前記アノード電極パッドと電気接続され、
第二の前記マイクロストリップ線路は、第一の端部が、ワイヤを介して、電極面を上に向けて配置された前記フリップチップ半導体パッケージのうちの一つの前記カソード電極パッドと電気接続されている、
高周波回路。

【請求項2】

前記高周波回路は、検波器又はミキサ回路である、請求項１の高周波回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロストリップ線路によって構成され、ダイオード素子が実装された高周波回路に関する。

【背景技術】

【0002】

半導体チップのパッケージとして、フリップチップ接続方式のものが知られている。これは、ワイヤボンディングやリードフレームを用いず、ダイの底面にあらかじめ形成しておいた接点を外部接続用の電極パッドに直接はんだ付けしたものである。このようなパッケージを基板に表面実装することにより、回路を小型化することができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０－２７０９７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ミリ波などの高い周波数において使用されるショットキーバリアダイオードには、前述したようなパッケージで、電極パッドが例えば一辺２００μｍ（マイクロメートル）程度の略正方形状であり、電極パッド間の間隔が例えば２００μｍ程度のものが広く流通している。
しかし、このようなパッケージのダイオード素子を、マイクロストリップ線路によって構成された回路に実装する場合、浮遊容量の影響により、高周波化することが難しい。
本発明は、例えばこのような課題を解決することを目的とする。

【課題を解決するための手段】

【0005】

高周波回路は、誘電体基板と、前記誘電体基板の表面に形成された第一及び第二のマイクロストリップ線路と、ダイオード素子とアノード電極とカソード電極とを有し、直列に接続された奇数個のフリップチップ半導体パッケージとを備える。前記フリップチップ半導体パッケージのうち少なくとも二つは、前記誘電体基板の前記表面の上に電極面を上に向けて配置されている。前記フリップチップ半導体パッケージのうち少なくとも一つは、電極面を下に向けて配置され、それぞれ、前記アノード電極が、電極面を上に向けて配置された前記フリップチップ半導体パッケージのうちの一つの前記カソード電極と接触し、前記カソード電極が、電極面を上に向けて配置された前記フリップチップ半導体パッケージのうちの一つの前記アノード電極と接触している。第一の前記マイクロストリップ線路は、第一の端部が、ワイヤを介して、電極面を上に向けて配置された前記フリップチップ半導体パッケージのうちの一つの前記アノード電極と電気接続されている。第二の前記マイクロストリップ線路は、第一の端部が、ワイヤを介して、電極面を上に向けて配置された前記フリップチップ半導体パッケージのうちの一つの前記カソード電極と電気接続されている。
前記高周波回路は、検波器又はミキサ回路であってもよい。

【発明の効果】

【0006】

前記高周波回路によれば、浮遊容量が小さくなるので、高周波特性が改善する。
また、ランドを設ける必要がないので、高周波特性が改善する。

【図面の簡単な説明】

【0007】

【図1】高周波回路の一例を示す平面図。

【図2】高周波回路の一例を示す側面視断面図。

【図3】高周波回路の一例を示す側面視断面図。

【図4】導電体パターンの一例を示す平面図。

【図5】高周波回路の等価回路の一例を示す図。

【図6】高周波回路の等価回路の一例を示す図。

【発明を実施するための形態】

【0008】

図１及び２に示す高周波回路１０は、例えば誘電体基板１１の一方の面（実装面）にエッチングなどによって形成された導電体パターン（例えばマイクロストリップ線路１３，１４）と、誘電体基板１１の実装面の上に実装されたパッケージ２０ａ～２０ｃとを備える。誘電体基板１１の他方の面には、例えば全面に導電体層１２が形成されている。

【0009】

それぞれのパッケージ２０ａ～２０ｃは、フリップチップ接続方式の半導体パッケージであり、一方の面（電極面）に、電極パッド２１，２２が設けられている。内部には、半導体チップ（ベアチップ；不図示）を有し、前記半導体チップの上にダイオード素子（不図示）が形成されている。ダイオード素子のアノードは、アノード電極パッド２１に直接電気接続され、ダイオード素子のカソードは、カソード電極パッド２２に直接電気接続されている。

【0010】

パッケージ２０ａ及び２０ｃは、誘電体基板１１の実装面の上に固定されている。パッケージ２０ａ及び２０ｃが配置されているのは、導電体パターンが形成されず、誘電体基板１１が露出している部分の上である。パッケージ２０ａ及び２０ｃは、電極面を上へ向けて設置され、電極面とは反対側の面が誘電体基板１１に接触している。

【0011】

パッケージ２０ａのアノード電極パッド２１は、マイクロストリップ線路１３の解放された端部に、ワイヤ３１を介して電気接続されている。
パッケージ２０ｃのカソード電極パッド２２は、マイクロストリップ線路１４の解放された端部に、ワイヤ３２を介して電気接続されている。
ワイヤ３１，３２は、例えばワイヤボンディングやリボンワイヤなどであり、マイクロストリップ線路１３，１４とインピーダンス整合が取られている。

【0012】

パッケージ２０ｂは、パッケージ２０ａ及び２０ｃの上に固定され、電極面を下へ向けて配置されている。パッケージ２０ｂのアノード電極パッド２１は、パッケージ２０ａのカソード電極パッド２２に接触した状態で、例えばはんだ付けなどによって固定されている。パッケージ２０ｂのカソード電極パッド２２は、パッケージ２０ｃのアノード電極パッド２１に接触した状態で、例えばはんだ付けなどによって固定されている。

【0013】

このようにして、三つのダイオード素子が直列に電気接続されている。

【0014】

図３に示す高周波回路１０Ｚは、パッケージ２０が一つだけであり、通常どおり、電極面を下へ向けて配置され、電極パッド２１がマイクロストリップ線路１３の端部に設けられたランド１５に直接接触して例えばはんだ付けなどによって固定され、電極パッド２２がマイクロストリップ線路１４の端部に設けられたランド１６に直接接触して例えばはんだ付けなどによって固定されている。

【0015】

図４に示すように、ランド１５，１６は、電極パッド２１，２２とほぼ同じかそれよりも大きく、したがって、ランド１５，１６の幅は、マイクロストリップ線路１３，１４の幅よりも大きい。このため、ランド１５，１６と導電体層１２との間に静電容量が発生する。

【0016】

図５に示すように、高周波回路１０Ｚは、電極パッド２１と導電体層１２との間に浮遊容量８１が形成され、電極パッド２１と電極パッド２２との間にダイオード素子２３に並列に浮遊容量８２が形成され、電極パッド２２と導電体層１２との間に浮遊容量８３が形成される。
浮遊容量８１～８３は、非常に小さいので、低周波であれば無視できるが、ミリ波などの高周波では無視することができず、高周波回路１０Ｚの動作に悪影響を与える。

【0017】

図６に示すように、高周波回路１０でも同様に、それぞれのパッケージ２０ａ～２０ｃにおいて、電極パッド２１と導電体層１２との間に浮遊容量８１ａ～８１ｃが形成され、電極パッド２１と電極パッド２２との間に浮遊容量８２ａ～８２ｃが形成され、電極パッド２２と導電体層１２との間に浮遊容量８３ａ～８３ｃが形成される。
しかし、高周波回路１０Ｚと比較すると、電極パッド２１，２２と導電体層１２との間の距離が大きい分だけ、浮遊容量８１ａ～８１ｃ，８３ａ～８３ｃは小さくなる。
また、浮遊容量８２ａ～８２ｃ自体の容量は、浮遊容量８２と同じだが、三つの浮遊容量８２ａ～８２ｃが直列に接続されているので、合成容量は三分の一になる。
これにより、浮遊容量の影響が小さくなるので、高周波回路１０Ｚよりも高い周波数に対応することができる。
また、電極パッド２１，２２をはんだ付けするためのランド１５，１６を設ける必要がないので、ランド１５，１６による静電容量が発生しなくなり、高周波特性が改善する。

【0018】

なお、パッケージの数は、三つに限らず、もっと多くてもよい。パッケージの数をｎ個にすれば、浮遊容量８２の合成容量は、ｎ分の一になる。

【0019】

このようにして構成された回路を、ダイオードとして、例えば高周波検波器や高周波ミキサ回路などの高周波回路のなかで使用してよい。

【0020】

以上説明した実施形態は、本発明の理解を容易にするための一例である。本発明は、これに限定されるものではなく、添付の特許請求の範囲によって定義される範囲から逸脱することなく様々に修正し、変更し、追加し、又は除去したものを含む。これは、以上の説明から当業者に容易に理解することができる。

【符号の説明】

【0021】

１０，１０Ｚ 高周波回路、１１ 誘電体基板、１２ 導電体層、１３，１４ マイクロストリップ線路、１５，１６ ランド、２０，２０ａ～２０ｃ パッケージ、２１，２２ 電極パッド、２３，２３ａ～２３ｃ ダイオード素子、３１，３２ ワイヤ、８１～８３，８１ａ～８３ｃ 浮遊容量。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】