▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022116342
(43)【公開日】2022-08-09
(54)【発明の名称】積層型キャパシタ及びその製造方法
(51)【国際特許分類】
H01G 4/30 20060101AFI20220802BHJP
【ＦＩ】
H01G4/30 201L
H01G4/30 201K
H01G4/30 515
H01G4/30 512
H01G4/30 201N
H01G4/30 201M
【審査請求】有
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2022093110
(22)【出願日】2022-06-08
(62)【分割の表示】P 2017223875の分割
【原出願日】2017-11-21
(31)【優先権主張番号】10-2017-0040000
(32)【優先日】2017-03-29
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】キム、ヨン ウク
(72)【発明者】
【氏名】チョ、スン ミン
(72)【発明者】
【氏名】リム、セウン モ
(72)【発明者】
【氏名】キム、ジュン ミン
(57)【要約】
【課題】耐湿信頼性に優れた高容量の積層型キャパシタ、及びそれを製造する方法を提供する。
【解決手段】本発明は、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面を含み、誘電体層、及び上記誘電体層を介して交互に配置され、上記第１及び第２面にそれぞれ露出する第１及び第２内部電極を含むキャパシタ本体と、上記キャパシタ本体の少なくとも第３及び第４面に形成され、上記第１及び第２内部電極と直接接する非晶質誘電体薄膜と、を含む積層型キャパシタ、並びにそれを製造する方法が開示される。
【選択図】図４
【解決手段】本発明は、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面を含み、誘電体層、及び上記誘電体層を介して交互に配置され、上記第１及び第２面にそれぞれ露出する第１及び第２内部電極を含むキャパシタ本体と、上記キャパシタ本体の少なくとも第３及び第４面に形成され、上記第１及び第２内部電極と直接接する非晶質誘電体薄膜と、を含む積層型キャパシタ、並びにそれを製造する方法が開示される。
【選択図】図４
【特許請求の範囲】
【請求項1】
互いに対向する第１及び第２面、前記第１及び第２面と連結され、互いに対向する第３及び第４面、前記第１及び第２面と連結され、前記第３及び第４面と連結され、互いに対向する第５及び第６面を含み、誘電体層、及び前記誘電体層を介して交互に配置され、前記第１及び第２面にそれぞれ露出する第１及び第２内部電極を含むキャパシタ本体と、
前記キャパシタ本体の第３、第４、第５、及び第６面に形成され、前記第１及び第２内部電極と直接接する非晶質誘電体薄膜と、
を含み、
前記非晶質誘電体薄膜は、Ｓｉ３Ｎ４またはパリレン（ｐａｒｙｌｅｎｅ）からなる群より選択された１種以上の誘電体を含む、積層型キャパシタ。
前記キャパシタ本体の第３、第４、第５、及び第６面に形成され、前記第１及び第２内部電極と直接接する非晶質誘電体薄膜と、
を含み、
前記非晶質誘電体薄膜は、Ｓｉ３Ｎ４またはパリレン（ｐａｒｙｌｅｎｅ）からなる群より選択された１種以上の誘電体を含む、積層型キャパシタ。
【請求項2】
前記非晶質誘電体薄膜の最大厚さは、５μｍ以下（０μｍは除く）である、請求項１に記載の積層型キャパシタ。
【請求項3】
前記非晶質誘電体薄膜が蒸着により形成される、請求項１又は２に記載の積層型キャパシタ。
【請求項4】
前記蒸着は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、及びＭＶＤ（Ｍｏｌｅｃｕｌａｒ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のいずれか１つである、請求項３に記載の積層型キャパシタ。
【請求項5】
前記キャパシタ本体の第１及び第２面にそれぞれ形成され、前記第１及び第２面に露出する第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極をさらに含む、請求項１から４のいずれか一項に記載の積層型キャパシタ。
【請求項6】
前記非晶質誘電体薄膜及び前記キャパシタ本体の誘電体層は、互いに異なる材料を含む、請求項１から５のいずれか一項に記載の積層型キャパシタ。
【請求項7】
前記キャパシタ本体の誘電体層は、チタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系、及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミックのうち少なくとも一つを含む結晶質セラミックを含む、請求項１から６のいずれか一項に記載の積層型キャパシタ。
【請求項8】
複数のストライプ状の第１内部電極パターンが所定の間隔をおいて形成された第１セラミックグリーンシート及び複数のストライプ状の第２内部電極パターンが所定の間隔をおいて形成された第２セラミックグリーンシートを設ける段階と、
前記複数のストライプ状の第１内部電極パターン及び前記複数のストライプ状の第２内部電極パターンが交差するように前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
前記セラミックグリーンシート積層体を前記第１内部電極パターン及び前記第２内部電極パターンの形成方向と直交する方向に切断して、一定の幅を有する複数の第１及び第２内部電極を含み、前記複数の第１及び第２内部電極が前記幅方向に露出する第３及び第４面を有する棒状の積層体を得る段階と、
前記棒状の積層体を前記第１内部電極パターン及び前記第２内部電極パターンの形成方向に平行な方向に切断して、前記複数の第１及び第２内部電極の一端がそれぞれ露出する第１及び第２面を有する個別積層体を得る段階と、
前記個別積層体を焼成して前記第１～第４面と、前記第１及び第２面と連結され、前記第３及び第４面と連結され、互いに対向する第５及び第６面を含むキャパシタ本体を得る段階と、
前記キャパシタ本体の第１～第６面に非晶質誘電体薄膜を形成する段階と、
前記キャパシタ本体の第１及び第２面に形成された非晶質誘電体薄膜を除去する段階と、
前記非晶質誘電体薄膜が除去された前記キャパシタ本体の第１及び第２面のそれぞれに第１及び第２外部電極を形成する段階と、
を含み、
前記非晶質誘電体薄膜は、Ｓｉ３Ｎ４またはパリレン（ｐａｒｙｌｅｎｅ）からなる群より選択された１種以上の誘電体を含む、積層型キャパシタの製造方法。
前記複数のストライプ状の第１内部電極パターン及び前記複数のストライプ状の第２内部電極パターンが交差するように前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
前記セラミックグリーンシート積層体を前記第１内部電極パターン及び前記第２内部電極パターンの形成方向と直交する方向に切断して、一定の幅を有する複数の第１及び第２内部電極を含み、前記複数の第１及び第２内部電極が前記幅方向に露出する第３及び第４面を有する棒状の積層体を得る段階と、
前記棒状の積層体を前記第１内部電極パターン及び前記第２内部電極パターンの形成方向に平行な方向に切断して、前記複数の第１及び第２内部電極の一端がそれぞれ露出する第１及び第２面を有する個別積層体を得る段階と、
前記個別積層体を焼成して前記第１～第４面と、前記第１及び第２面と連結され、前記第３及び第４面と連結され、互いに対向する第５及び第６面を含むキャパシタ本体を得る段階と、
前記キャパシタ本体の第１～第６面に非晶質誘電体薄膜を形成する段階と、
前記キャパシタ本体の第１及び第２面に形成された非晶質誘電体薄膜を除去する段階と、
前記非晶質誘電体薄膜が除去された前記キャパシタ本体の第１及び第２面のそれぞれに第１及び第２外部電極を形成する段階と、
を含み、
前記非晶質誘電体薄膜は、Ｓｉ３Ｎ４またはパリレン（ｐａｒｙｌｅｎｅ）からなる群より選択された１種以上の誘電体を含む、積層型キャパシタの製造方法。
【請求項9】
前記非晶質誘電体薄膜は、蒸着により形成する、請求項８に記載の積層型キャパシタの製造方法。
【請求項10】
前記蒸着は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、及びＭＶＤ（Ｍｏｌｅｃｕｌａｒ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のいずれか１つである、請求項９に記載の積層型キャパシタの製造方法。
【請求項11】
前記セラミックグリーンシート積層体を形成する時、前記複数のストライプ状の第１内部電極パターンのそれぞれの幅方向の中心と前記複数のストライプ状の第２内部電極パターン間の所定の間隔の幅方向の中心とが重なるように積層する、請求項８から１０のいずれか一項に記載の積層型キャパシタの製造方法。
【請求項12】
前記非晶質誘電体薄膜の除去は、ウエットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）又はサンドブラスト（ｓａｎｄ ｂｌａｓｔ）処理による、請求項８に記載の積層型キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層型キャパシタ及びその製造方法に関する。
【背景技術】
【0002】
積層型キャパシタは、小型でありながらも高容量が保障され、且つ実装が容易であるという長所により、パソコン、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【0003】
近年、電子製品の小型化及び多機能化に伴い、積層型キャパシタ分野では、全体の体積に比べ、容量に寄与する体積の割合を意味する有効体積率を増加させることが主なイシューになっている。
【0004】
有効体積率を増加させるための従来技術として、誘電体層の積層により形成されたキャパシタ本体の側面部分を切断することで、内部電極を切断面として露出させた後、該切断面に誘電体シートを転写し、焼成する技術が開発されている。
【0005】
ところで、かかるシート転写方式の場合、製造過程でキャパシタ本体に多くの圧力がかかるだけでなく、本体の両側面に誘電体シートをそれぞれ形成するためには、多くの工程の追加が必要となり、工程での作業不良の発生も多くなり、量産性が低く、品質散布を防止するのに多くの困難がある。さらに、シート転写方式では、シート転写後に焼成工程が行われるため、誘電体層及び誘電体シートは必然的に同じ誘電体からなり、そのため、キャパシタ容量の改善と耐湿信頼性の確保を同時に達成するのが難しいという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明のいくつかの目的のうちの一つは、耐湿信頼性に優れた高容量の積層型キャパシタ、及びそれを製造する方法を提供することである。
【課題を解決するための手段】
【0007】
本発明の一側面は、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面を含み、誘電体層、及び上記誘電体層を介して交互に配置され、上記第１及び第２面にそれぞれ露出する第１及び第２内部電極を含むキャパシタ本体、及び上記キャパシタ本体の少なくとも第３及び第４面に形成され、上記第１及び第２内部電極と直接接する非晶質誘電体薄膜を含む積層型キャパシタを提供する。
【0008】
本発明の他の側面は、複数のストライプ状の第１内部電極パターンが所定の間隔をおいて形成された第１セラミックグリーンシート及び複数のストライプ状の第２内部電極パターンが所定の間隔をおいて形成された第２セラミックグリーンシートを設ける段階と、上記ストライプ状の第１内部電極パターン及び上記ストライプ状の第２内部電極パターンが交差するように上記第１セラミックグリーンシートと上記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、上記セラミックグリーンシート積層体を上記第１及び第２内部電極パターンの形成方向と直交する方向に切断して、一定の幅を有する複数の第１及び第２内部電極を含み、上記複数の第１及び第２内部電極が上記幅方向に露出する第３及び第４面を有する棒状の積層体を得る段階と、上記棒状の積層体を上記第１及び第２内部電極パターンの形成方向に平行な方向に切断して、上記複数の第１及び第２内部電極の一端がそれぞれ露出する第１及び第２面を有する積層体を得る段階と、上記積層体を焼成してキャパシタ本体を得る段階と、上記キャパシタ本体の表面に非晶質誘電体薄膜を形成する段階とを含む積層型キャパシタの製造方法を提供する。
【発明の効果】
【0009】
本発明の一実施形態による積層型キャパシタには、有効部の割合が高く、キャパシタ容量が大きいという長所がある。
【0010】
また、本発明の一実施形態による積層型キャパシタは、耐湿信頼性に優れている。
【図面の簡単な説明】
【0011】
【図1】本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。
【図5】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【図6】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【図7】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【図8】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【図9】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【図10】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【図11】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【図12】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【図13】本発明の一実施形態による積層型キャパシタの概略的な製造工程の一例を示す。
【発明を実施するための形態】
【0012】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【0013】
なお、各実施形態の図面に示された同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
【0014】
一方、本明細書で用いられる「一実施形態（ｏｎｅ ｅｘａｍｐｌｅ）」という表現は、互いに同一の実施形態を意味せず、それぞれ互いに異なる固有の特徴を強調するために提供されるものである。しかしながら、以下の説明で提示された実施形態は、他の実施形態の特徴と結合して実現されることを排除しない。例えば、特定の実施形態で説明された事項が他の実施形態で説明されていなくても、他の実施形態でその事項と反対であるか、矛盾する説明がない限り、他の実施形態に関連する説明であると理解されることができる。
【0015】
図１は、本発明の一実施形態による積層型キャパシタを概略的に示した斜視図であり、図２は、図１において第１及び第２外部電極と誘電体薄膜が除かれたキャパシタ本体を概略的に示した斜視図であり、図３は、図１のＡ－Ａ'線の断面図であり、図４は、図１のＢ－Ｂ'線の断面図である。
【0016】
図１に基づいて定義すると、下記の説明における「長さ」方向は図１の「Ｌ」方向、「幅」方向は「Ｗ」方向、「厚さ」方向は「Ｔ」方向とすることができる。ここで、「厚さ方向」とは、誘電体層を積み上げる方向、すなわち、「積層方向」と同一の概念として使用されることができる。
【0017】
【0018】
【0019】
キャパシタ本体１１０の形状は特に制限されないが、図２に示されたように、キャパシタ本体１１０は、六面体状からなることができる。チップの焼成時における誘電体粉末の焼成収縮により、上記キャパシタ本体１１０は完全な六面体状ではないが、実質的に六面体状からなってもよい。この場合、キャパシタ本体１１０は、長さ方向に互いに対向する第１及び第２面（Ｓ１及びＳ２）、第１及び第２面と連結され、幅方向に互いに対向する第３及び第４面（Ｓ３及びＳ４）、第１及び第２面と連結され、高さ方向に互いに対向する第５及び第６面（Ｓ５及びＳ６）を有することができる。
【0020】
キャパシタ本体１１０は、誘電体層１１２と上記誘電体層１１２を介して交互に配置され、上記第１及び第２面（Ｓ１及びＳ２）からそれぞれ露出する第１及び第２内部電極１２１、１２２を含む。キャパシタ本体１１０を構成する複数の誘電体層１１２は焼結された状態であって、隣接する誘電体層間の境界は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でなければ確認できない程度に一体化されていることができる。
【0021】
誘電体層１１２は、高誘電率を有する結晶質セラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末などを含むことができ、好ましくは、チタン酸バリウム（ＢａＴｉＯ３）系粉末が使用されてもよいが、本発明は必ずしもこれに限定されるものではない。一方、誘電体層１１２には、上記結晶質セラミック粉末に加え、必要に応じてセラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤のうち少なくとも１つ以上がさらに添加されてもよい。
【0022】
キャパシタ本体１１０の第５及び第６面（Ｓ５及びＳ６）のうち少なくとも一面には、内部電極パターンが未形成されたカバー領域が備えられていてもよい。このようなカバー領域は、電極パターンが形成されていない１つ又は２つ以上の誘電体層をキャパシタ本体の最上部及び／又は最下部に積層して設けることができ、基本的には、物理的又は化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を果たすことができる。
【0023】
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であり、キャパシタ本体１１０内の誘電体層１１２を介して厚さ方向に交互に配置され、キャパシタ本体１１０の第１及び第２面（Ｓ１及びＳ２）からそれぞれ露出する。
【0024】
第１及び第２内部電極１２１、１２２は、誘電体層１１２上に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成されることができ、それらの間に配置された誘電体層１１２により互いに電気的に絶縁されることができる。
【0025】
上記導電性ペーストに含まれる金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であってもよいが、本発明は必ずしもこれに限定されるものではない。
【0026】
また、上記導電性ペーストの印刷は、スクリーン印刷法、グラビア印刷法などによってもよいが、本発明は必ずしもこれに限定されるものではない。
【0027】
第１及び第２内部電極１２１、１２２の厚さ方向に互いに重なる面積はキャパシタの容量形成と連関しており、その面積が増加するほど、キャパシタの容量が増加するようになる。図２から分かるように、本発明に係る積層型キャパシタでは、第１及び第２内部電極１２１、１２２のそれぞれが誘電体層１１２の幅方向に対して全体的に形成されるため、内部電極の重ね合わせ面積を極大化することができ、これによって、積層型キャパシタの体積と比べてキャパシタの容量が大きいという長所がある。
【0028】
非晶質誘電体薄膜１１３は、キャパシタ本体の少なくとも第３及び第４面に形成され、第１及び第２内部電極１２１、１２２の外部への露出を抑え、電気絶縁を実現しており、キャパシタ本体１１０の内部に水分が浸透するのを防止することで、積層型キャパシタの耐湿信頼性の改善に寄与する。
【0029】
通常、積層型キャパシタを構成する誘電体としては、高誘電率を確保するために結晶質誘電体が用いられるが、このような結晶質誘電体では、耐電圧特性が脆弱なため電気絶縁性が低いという短所がある。そこで、本発明では、非晶質誘電体薄膜により第１及び第２内部電極の電気絶縁を実現しようとし、これによって、極めて薄厚であっても、第１及び第２内部電極の電気絶縁を達成できるという長所がある。
【0030】
非晶質誘電体薄膜１１３は、キャパシタ本体１１０において、第１及び第２外部電極１３１、１３２が形成されていない領域の全般にわたって形成されていてもよいが、必ずしもこれに限定されるものではない。
【0031】
非晶質誘電体薄膜１１３をなす誘電体物質としては、耐湿性に優れた物質を選択することが好ましく、耐湿性に優れた誘電体物質の一例としては、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯ２、及びパリレン（ｐａｒｙｌｅｎｅ）が挙げられる。これは、若し耐湿性が劣位にあると、信頼性を確保するために非晶質誘電体薄膜を一定レベル以上に厚く形成しなければならず、この場合、内部電極の重ね合わせ面積を極大化しようとする目的の達成が困難になるためである。
【0032】
ところで、上述したように、従来のシート転写方式では、誘電体シートの転写後に焼成工程が行われるため、誘電体層及び誘電体シートは必然的に同じ誘電体からなり、そのため、キャパシタ容量の向上と耐湿信頼性の確保を同時に達成するのが難しいという問題があった。
【0033】
しかしながら、これとは異なり、本発明では、後述するように、非晶質誘電体薄膜１１３を蒸着により形成するため、非晶質誘電体薄膜１１３に含まれる誘電体の種類には制限がなく、さらに、非晶質誘電体薄膜１１３の極薄化が可能となることから、キャパシタ容量の向上と耐湿信頼性の確保を同時に達成できるという長所がある。
【0034】
制限されない一例によると、非晶質誘電体薄膜１１３の最大厚さ（ｄ）は、５μｍ以下（０μｍは除く）であってもよく、より好ましくは、５μｍ以下（０μｍは除く）であってもよい。もし、非晶質誘電体薄膜１１３の最大厚さ（ｄ）が５μｍを超えると、誘電体薄膜の内部ストレス（ｓｔｒｅｓｓ）によって誘電体薄膜が不安定になるという問題が発生することがある。
【0035】
第１及び第２外部電極１３１、１３２は、キャパシタ本体１１０の第１及び第２面（Ｓ１及びＳ２）にそれぞれ形成され、第１及び第２面に露出する第１及び第２内部電極１２１、１２２とそれぞれ接続される。
【0036】
このような第１及び第２外部電極１３１、１３２は、導電性金属を含む導電性ペーストにより形成されることができる。
【0037】
また、上記導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）、又はこれらの合金であってもよいが、本発明は必ずしもこれに限定されるものではない。
【0038】
以下、本発明の他の側面である積層型キャパシタの製造方法について詳細に説明する。
【0039】
【0040】
まず、図５に示されたように、セラミックグリーンシート２１２ａ上に所定の間隔ｄ１をあけて複数のストライプ状の第１内部電極パターン２２１ａを形成する。この場合、複数のストライプ状の第１内部電極パターン２２１ａは互いに平行に形成されることができる。このとき、所定の間隔ｄ１は、内部電極が互いに異なる極性を有する外部電極と絶縁されるための距離の２倍に該当する。
【0041】
セラミックグリーンシート２１２ａは、結晶質セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストで形成されることができる。結晶質セラミック粉末は高い誘電率を有する物質であって、チタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末などを使用することができ、好ましくは、チタン酸バリウム（ＢａＴｉＯ３）系粉末を使用できるが、必ずしもこれに制限されるものではない。セラミックグリーンシート２１２ａが焼成されると、キャパシタ本体を構成する誘電体層となる。
【0042】
ストライプ状の第１内部電極パターン２２１ａは、導電性金属を含む内部電極ペーストにより形成されることができる。上記導電性金属は、これに制限されないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であることができる。
【0043】
セラミックグリーンシート２１２ａ上にストライプ状の第１内部電極パターン２２１ａを形成する方法は、特に制限されないが、例えば、スクリーン印刷法又はグラビア印刷法のような印刷法により形成されてもよい。
【0044】
また、図示されてはいないが、さらに他のセラミックグリーンシート２１２ａ上に所定の間隔をおいて複数のストライプ状の第２内部電極パターン２２２ａを形成することができる。
【0045】
以下、第１内部電極パターン２２１ａが形成されたセラミックグリーンシートは、第１セラミックグリーンシートと称することがあり、第２内部電極パターン２２２ａが形成されたセラミックグリーンシートは、第２セラミックグリーンシートと称することがある。
【0046】
次に、図６に示されたように、ストライプ状の第１内部電極パターン２２１ａとストライプ状の第２内部電極パターン２２２ａとが交差積層されるように、第１及び第２セラミックグリーンシートを交互に積層してセラミックグリーンシート積層体２１１ａを形成することができる。上記ストライプ状の第１内部電極パターン２２１ａは第１内部電極１２１を形成することができ、ストライプ状の第２内部電極パターン２２２ａは第２内部電極１２２を形成することができる。
【0047】
この場合、図示されてはいないが、セラミックグリーンシート積層体２１１ａの上面及び下面のうち少なくとも一面には、内部電極パターンが未形成されたセラミックグリーンシートが複数積層されたカバー領域が備えられていてもよい。
【0048】
図７は、本発明の一実施形態によって第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層体２１１ａを示す断面図であり、図８は、第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層体２１１ａを示す斜視図である。
【0049】
図７及び図８を参照すると、複数の平行なストライプ状の第１内部電極パターン２２１ａが印刷された第１セラミックグリーンシートと複数の平行なストライプ状の第２内部電極パターン２２２ａが印刷された第２セラミックグリーンシートは互いに交互に積層されている。
【0050】
この場合、第１セラミックグリーンシートに印刷されたストライプ状の第１内部電極パターン２２１ａのそれぞれの幅方向の中心と第２セラミックグリーンシートに印刷された複数のストライプ状の第２内部電極パターン２２２ａ間の所定の間隔の幅方向の中心が重なるように積層されることができる。
【0051】
次に、図８に示されたように、セラミックグリーンシート積層体２１１ａを第１及び第２内部電極パターン２２１ａ、２２２ａの形成方向と直交する方向に切断することができる。すなわち、上記セラミックグリーンシート積層体２１１ａは、Ｃ１－Ｃ１切断線に沿って棒状の積層体２１１ｂに切断されることができる。
【0052】
より具体的には、ストライプ状の第１内部電極パターン２２１ａ及びストライプ状の第２内部電極パターン２２２ａは、長さ方向に切断され、一定の幅を有する複数の内部電極に分けられることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、誘電体層は、内部電極の幅と同じ幅を有するように形成されることができる。
【0053】
この場合、棒状の積層体２１１ｂの切断面に第１及び第２内部電極が露出するようになる。棒状の積層体の切断面はそれぞれ、棒状の積層体の第３及び第４面と称することがある。
【0054】
次に、図９に示されたように、棒状の積層体２１１ｂを第１及び第２内部電極の形成方向に平行な方向に切断することができる。すなわち、上記棒状の積層体２１１ｂは、Ｃ２－Ｃ２切断線に沿って個別的なチップサイズに合わせて切断され、個別積層体２１１ｃが得られる。
【0055】
より具体的には、Ｃ２－Ｃ２切断線は、第１セラミックグリーンシートに印刷されたストライプ状の第１内部電極パターン２２１ａのそれぞれの幅方向の中心と第２セラミックグリーンシートに印刷された複数のストライプ状の第２内部電極パターン２２２ａ間の所定の間隔の幅方向の中心を貫通し、よって、個別積層体２１１ｃは、第１及び第２内部電極の一端がそれぞれ露出する第１及び第２面を有するようになる。
【0056】
次に、図１０に示されたように、個別積層体２１１ｃを焼成することで、キャパシタ本体２１１を得る。上記焼成は、１１００℃～１３００℃のＮ２－Ｈ２雰囲気で行われることができるが、必ずしもこれに制限されるものではない。
【0057】
次に、図１１に示されたように、キャパシタ本体２１１の表面に非晶質誘電体薄膜２１３を形成する。非晶質誘電体薄膜２１３は、蒸着により形成されることができ、この場合、上述したように、非晶質誘電体薄膜２１３に含まれる誘電体の種類には制限がなく、さらに、非晶質誘電体薄膜２１３の極薄化が可能となることから、キャパシタ容量の改善と耐湿信頼性の確保を同時に達成できるという長所がある。
【0058】
非晶質誘電体薄膜２１３は、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯ２、及びパリレン（ｐａｒｙｌｅｎｅ）からなる群より選択された１種以上の誘電体を含むことができ、これによって、キャパシタ容量の改善と耐湿信頼性の確保という目的を同時に達成することができる。
【0059】
次に、図１２に示されたように、キャパシタ本体２１１の第１及び第２面に形成された非晶質誘電体薄膜２１３を除去する。これは、後述するように、第１及び第２外部電極を形成するためである。非晶質誘電体薄膜２１３を除去する具体的な方法については特に制限されないが、一例によると、ウエットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）又はサンドブラスト（ｓａｎｄ ｂｌａｓｔ）処理によってもよい。
【0060】
次に、図１３に示されたように、キャパシタ本体２１１の第１及び第２面のそれぞれに第１及び第２外部電極２３１、２３２を形成する。第１及び第２外部電極２３１、２３２は、第１及び第２内部電極とそれぞれ接続される。
【0061】
第１及び第２外部電極２３１、２３２は、導電性金属を含む導電性ペーストにより形成されることができる。上記導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）、又はこれらの合金であってもよいが、本発明は必ずしもこれに限定されるものではない。
【0062】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
以下の項目もまた、開示される。
［項目１］
互いに対向する第１及び第２面、前記第１及び第２面と連結され、互いに対向する第３及び第４面、前記第１、第２、第３、及び第４面と連結され、互いに対向する第５及び第６面を含み、誘電体層、及び前記誘電体層を介して交互に配置され、前記第１及び第２面にそれぞれ露出する第１及び第２内部電極を含むキャパシタ本体と、
前記キャパシタ本体の第３、第４、第５、及び第６面の全体に形成され、前記第１及び第２内部電極と直接接する非晶質誘電体薄膜と、
を含む、積層型キャパシタ。
［項目２］
前記非晶質誘電体薄膜は、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、パリレン（ｐａｒｙｌｅｎｅ）、及びこれらの組み合わせからなる群より選択された１種以上の誘電体を含む、請求項１に記載の積層型キャパシタ。
［項目３］
前記非晶質誘電体薄膜の最大厚さは、５μｍ以下（０μｍは除く）である、請求項１又は２に記載の積層型キャパシタ。
［項目４］
前記非晶質誘電体薄膜は、蒸着により形成される、請求項１から３のいずれか一項に記載の積層型キャパシタ。
［項目５］
前記蒸着は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、及びＭＶＤ（Ｍｏｌｅｃｕｌａｒ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のいずれか１つである、請求項４に記載の積層型キャパシタ。
［項目６］
前記キャパシタ本体の第１及び第２面にそれぞれ形成され、前記第１及び第２面に露出する第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極をさらに含む、請求項１から５のいずれか一項に記載の積層型キャパシタ。
［項目７］
前記非晶質誘電体薄膜及び前記キャパシタ本体の誘電体層は、互いに異なる材料を含む、請求項１から６のいずれか一項に記載の積層型キャパシタ。
［項目８］
前記キャパシタ本体の誘電体層は、チタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系、及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミックのうち少なくとも一つを含む結晶質セラミックを含む、請求項１から７のいずれか一項に記載の積層型キャパシタ。
［項目９］
複数のストライプ状の第１内部電極パターンが所定の間隔をおいて形成された第１セラミックグリーンシート及び複数のストライプ状の第２内部電極パターンが所定の間隔をおいて形成された第２セラミックグリーンシートを設ける段階と、
前記複数のストライプ状の第１内部電極パターン及び前記複数のストライプ状の第２内部電極パターンが交差するように前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
前記セラミックグリーンシート積層体を前記第１内部電極パターン及び前記第２内部電極パターンの形成方向と直交する方向に切断して、一定の幅を有する複数の第１及び第２内部電極を含み、前記複数の第１及び第２内部電極が前記幅方向に露出する第３及び第４面を有する棒状の積層体を得る段階と、
前記棒状の積層体を前記第１内部電極パターン及び前記第２内部電極パターンの形成方向に平行な方向に切断して、前記複数の第１及び第２内部電極の一端がそれぞれ露出する第１及び第２面を有する個別積層体を得る段階と、
前記個別積層体を焼成して前記第１～第４面と、前記第１～第４面と連結され、互いに対向する第５及び第６面を含むキャパシタ本体を得る段階と、
前記キャパシタ本体の第１～第６面の全体に非晶質誘電体薄膜を形成する段階と、
前記キャパシタ本体の第１及び第２面に形成された非晶質誘電体薄膜を除去する段階と、
前記非晶質誘電体薄膜が除去された前記キャパシタ本体の第１及び第２面のそれぞれに第１及び第２外部電極を形成する段階と、
を含む、積層型キャパシタの製造方法。
［項目１０］
前記非晶質誘電体薄膜は、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯ２、パリレン（ｐａｒｙｌｅｎｅ）、及びこれらの組み合わせからなる群より選択された１種以上の誘電体を含む、請求項９に記載の積層型キャパシタの製造方法。
［項目１１］
前記非晶質誘電体薄膜は、蒸着により形成する、請求項９又は１０に記載の積層型キャパシタの製造方法。
［項目１２］
前記蒸着は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、及びＭＶＤ（Ｍｏｌｅｃｕｌａｒ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のいずれか１つである、請求項１１に記載の積層型キャパシタの製造方法。
［項目１３］
前記セラミックグリーンシート積層体を形成する時、前記複数のストライプ状の第１内部電極パターンのそれぞれの幅方向の中心と前記複数のストライプ状の第２内部電極パターン間の所定の間隔の幅方向の中心とが重なるように積層する、請求項９から１２のいずれか一項に記載の積層型キャパシタの製造方法。
［項目１４］
前記非晶質誘電体薄膜の除去は、ウエットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）又はサンドブラスト（ｓａｎｄ ｂｌａｓｔ）処理による、請求項９に記載の積層型キャパシタの製造方法。
以下の項目もまた、開示される。
［項目１］
互いに対向する第１及び第２面、前記第１及び第２面と連結され、互いに対向する第３及び第４面、前記第１、第２、第３、及び第４面と連結され、互いに対向する第５及び第６面を含み、誘電体層、及び前記誘電体層を介して交互に配置され、前記第１及び第２面にそれぞれ露出する第１及び第２内部電極を含むキャパシタ本体と、
前記キャパシタ本体の第３、第４、第５、及び第６面の全体に形成され、前記第１及び第２内部電極と直接接する非晶質誘電体薄膜と、
を含む、積層型キャパシタ。
［項目２］
前記非晶質誘電体薄膜は、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、パリレン（ｐａｒｙｌｅｎｅ）、及びこれらの組み合わせからなる群より選択された１種以上の誘電体を含む、請求項１に記載の積層型キャパシタ。
［項目３］
前記非晶質誘電体薄膜の最大厚さは、５μｍ以下（０μｍは除く）である、請求項１又は２に記載の積層型キャパシタ。
［項目４］
前記非晶質誘電体薄膜は、蒸着により形成される、請求項１から３のいずれか一項に記載の積層型キャパシタ。
［項目５］
前記蒸着は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、及びＭＶＤ（Ｍｏｌｅｃｕｌａｒ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のいずれか１つである、請求項４に記載の積層型キャパシタ。
［項目６］
前記キャパシタ本体の第１及び第２面にそれぞれ形成され、前記第１及び第２面に露出する第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極をさらに含む、請求項１から５のいずれか一項に記載の積層型キャパシタ。
［項目７］
前記非晶質誘電体薄膜及び前記キャパシタ本体の誘電体層は、互いに異なる材料を含む、請求項１から６のいずれか一項に記載の積層型キャパシタ。
［項目８］
前記キャパシタ本体の誘電体層は、チタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系、及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミックのうち少なくとも一つを含む結晶質セラミックを含む、請求項１から７のいずれか一項に記載の積層型キャパシタ。
［項目９］
複数のストライプ状の第１内部電極パターンが所定の間隔をおいて形成された第１セラミックグリーンシート及び複数のストライプ状の第２内部電極パターンが所定の間隔をおいて形成された第２セラミックグリーンシートを設ける段階と、
前記複数のストライプ状の第１内部電極パターン及び前記複数のストライプ状の第２内部電極パターンが交差するように前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
前記セラミックグリーンシート積層体を前記第１内部電極パターン及び前記第２内部電極パターンの形成方向と直交する方向に切断して、一定の幅を有する複数の第１及び第２内部電極を含み、前記複数の第１及び第２内部電極が前記幅方向に露出する第３及び第４面を有する棒状の積層体を得る段階と、
前記棒状の積層体を前記第１内部電極パターン及び前記第２内部電極パターンの形成方向に平行な方向に切断して、前記複数の第１及び第２内部電極の一端がそれぞれ露出する第１及び第２面を有する個別積層体を得る段階と、
前記個別積層体を焼成して前記第１～第４面と、前記第１～第４面と連結され、互いに対向する第５及び第６面を含むキャパシタ本体を得る段階と、
前記キャパシタ本体の第１～第６面の全体に非晶質誘電体薄膜を形成する段階と、
前記キャパシタ本体の第１及び第２面に形成された非晶質誘電体薄膜を除去する段階と、
前記非晶質誘電体薄膜が除去された前記キャパシタ本体の第１及び第２面のそれぞれに第１及び第２外部電極を形成する段階と、
を含む、積層型キャパシタの製造方法。
［項目１０］
前記非晶質誘電体薄膜は、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯ２、パリレン（ｐａｒｙｌｅｎｅ）、及びこれらの組み合わせからなる群より選択された１種以上の誘電体を含む、請求項９に記載の積層型キャパシタの製造方法。
［項目１１］
前記非晶質誘電体薄膜は、蒸着により形成する、請求項９又は１０に記載の積層型キャパシタの製造方法。
［項目１２］
前記蒸着は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、及びＭＶＤ（Ｍｏｌｅｃｕｌａｒ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のいずれか１つである、請求項１１に記載の積層型キャパシタの製造方法。
［項目１３］
前記セラミックグリーンシート積層体を形成する時、前記複数のストライプ状の第１内部電極パターンのそれぞれの幅方向の中心と前記複数のストライプ状の第２内部電極パターン間の所定の間隔の幅方向の中心とが重なるように積層する、請求項９から１２のいずれか一項に記載の積層型キャパシタの製造方法。
［項目１４］
前記非晶質誘電体薄膜の除去は、ウエットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）又はサンドブラスト（ｓａｎｄ ｂｌａｓｔ）処理による、請求項９に記載の積層型キャパシタの製造方法。
【符号の説明】
【0063】
１１０ キャパシタ本体
１１２ 誘電体層
１１３ 非晶質誘電体薄膜
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
２１１ キャパシタ本体
２１１ａ セラミックグリーンシート積層体
２１１ｂ 棒状の積層体
２１１ｃ 個別積層体
２１２ａ 第１及び第２セラミックグリーンシート
２１３ 非晶質誘電体薄膜
２２１ａ ストライプ状の第１内部電極パターン
２２２ａ ストライプ状の第２内部電極パターン
２３１、２３２ 第１及び第２外部電極
１１２ 誘電体層
１１３ 非晶質誘電体薄膜
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
２１１ キャパシタ本体
２１１ａ セラミックグリーンシート積層体
２１１ｂ 棒状の積層体
２１１ｃ 個別積層体
２１２ａ 第１及び第２セラミックグリーンシート
２１３ 非晶質誘電体薄膜
２２１ａ ストライプ状の第１内部電極パターン
２２２ａ ストライプ状の第２内部電極パターン
２３１、２３２ 第１及び第２外部電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
