特開 2022-116383 電子素子搭載用パッケージ及び電子装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022116383

(43)【公開日】2022-08-10

(54)【発明の名称】電子素子搭載用パッケージ及び電子装置

(51)【国際特許分類】

   H01L 23/02 20060101AFI20220803BHJP

   H01L 23/04 20060101ALI20220803BHJP

   H01L 23/06 20060101ALI20220803BHJP

   H01L 23/12 20060101ALI20220803BHJP

   H01S 5/022 20210101ALI20220803BHJP

   H01L 31/02 20060101ALI20220803BHJP

【ＦＩ】

H01L23/02 H

H01L23/04 A

H01L23/06 B

H01L23/12 S

H01S5/022

H01L31/02 B

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2019121096

(22)【出願日】2019-06-28

(71)【出願人】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(74)【代理人】

【識別番号】100090033

【弁理士】

【氏名又は名称】荒船 博司

(74)【代理人】

【識別番号】100093045

【弁理士】

【氏名又は名称】荒船 良男

(72)【発明者】

【氏名】北原 光

【テーマコード（参考）】

5F173

5F849

【Ｆターム（参考）】

5F173MB01

5F173MC20

5F173ME03

5F173ME15

5F173ME22

5F173ME32

5F173ME47

5F849AA01

5F849JA03

5F849JA07

5F849JA09

5F849XB02

(57)【要約】

【課題】信号の伝送特性の低下を抑えることができる電子素子搭載用パッケージ及び電子装置を提供する。
【解決手段】電子素子搭載用パッケージは、第１面を有する基部と、第１面から突出し、第２面を有する突出部と、を含む基体と、第２面上に位置する配線基板と、突出部及び配線基板を覆う蓋体と、を備え、突出部の表面のうち前記第２面を除く外面は、稜線を有しない形状、又は任意の稜線を形成する２つの面のなす角が鈍角である形状を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１面を有する基部と、前記第１面から突出し、第２面を有する突出部と、を含む基体と、
前記第２面上に位置する配線基板と、
前記突出部及び前記配線基板を覆う蓋体と、
を備え、
前記突出部の表面のうち前記第２面を除く外面は、稜線を有しない形状、又は任意の稜線を形成する２つの面のなす角が鈍角である形状を有する、
電子素子搭載用パッケージ。

【請求項2】

前記突出部の前記外面は、
前記突出部の前記基部側とは反対側の端面と、
前記第１面と交差する方向に前記第１面から延び、前記第１面と前記端面とを繋ぐ側面と、
からなり、
前記端面のうち少なくとも前記側面に接続されている部分が曲面となっている、請求項１に記載の電子素子搭載用パッケージ。

【請求項3】

前記端面と前記側面とが稜線を形成しない角度で接続されている、請求項２に記載の電子素子搭載用パッケージ。

【請求項4】

前記曲面の曲率半径は、前記第２面に垂直な方向についての前記突出部の厚さの１／３以上かつ２／３以下である、請求項２又は３に記載の電子素子搭載用パッケージ。

【請求項5】

前記曲面の曲率半径は、当該曲率半径をＲ、前記第２面に垂直な方向についての前記突出部の厚さをＴ、前記第２面に垂直な方向についての前記突出部と前記蓋体との間隔をＤとした場合に、Ｄ＋Ｒ＞２Ｔ／３の関係が満たされるように定められている、請求項２～４のいずれか一項に記載の電子素子搭載用パッケージ。

【請求項6】

前記突出部の前記外面は、
前記突出部の前記基部側とは反対側の端面と、
前記第１面と交差する方向に前記第１面から延び、前記第１面と前記端面とを繋ぐ側面と、
からなり、
前記端面及び前記側面により稜線が形成されており、前記端面及び前記側面のうち当該稜線を形成する部分同士のなす角が鈍角である、請求項１に記載の電子素子搭載用パッケージ。

【請求項7】

前記端面は、前記側面に接続されている第２副端面と、前記第２副端面の前記側面側とは反対側に接続されている第１副端面と、からなり、
前記第１副端面及び前記第２副端面により第１稜線が形成されており、前記第１副端面及び前記第２副端面のうち当該第１稜線を形成する部分同士のなす角が鈍角であり、
前記第２副端面及び前記側面により第２稜線が形成されており、前記第２副端面及び前記側面のうち当該第２稜線を形成する部分同士のなす角が鈍角である、請求項６に記載の電子素子搭載用パッケージ。

【請求項8】

前記側面は、円筒面の一部の形状、又は楕円筒面の一部の形状を有する、請求項２～７のいずれか一項に記載の電子素子搭載用パッケージ。

【請求項9】

前記側面は、二以上の平面部分と、当該二以上の平面部分の間を繋ぐ曲面部分とからなる、請求項２～７のいずれか一項に記載の電子素子搭載用パッケージ。

【請求項10】

前記鈍角は１３５度以上である、請求項１～９のいずれか一項に記載の電子素子搭載用パッケージ。

【請求項11】

前記突出部と前記蓋体との間に位置する誘電体を備える、請求項１～１０のいずれか一項に記載の電子素子搭載用パッケージ。

【請求項12】

請求項１～１１のいずれか一項に記載の電子素子搭載用パッケージと、
前記配線基板と接合する電子素子と、
を備える、電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子素子搭載用パッケージ及び電子装置に関する。

【背景技術】

【0002】

従来、円板状などの形状を有する基部と、当該基部から突出した突出部とを含む基体を有し、突出部の面上に、電子素子が接合される配線基板が載置された電子素子搭載用のパッケージがある（例えば、特許文献１、２）。このパッケージでは、基部を貫通する信号線から配線基板を介して電子素子に高周波信号を入力することで、電子素子を駆動することができる。また、このパッケージは、電子素子を保護するために、電子素子、配線基板及び突出部を覆う蓋体（キャップ）が基体に取り付けられた状態で使用される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４－３３５５８４号公報

【特許文献2】特開２０１８－１８６１３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、蓋体が取り付けられた状態で電子素子に高周波信号を供給して駆動すると、蓋体と基体との間で電界結合が生じて特定の高周波帯域で共振が発生し、共振周波数における信号の伝送特性が低下するという課題がある。

【0005】

本開示の目的は、信号の伝送特性の低下を抑えることができる電子素子搭載用パッケージ及び電子装置を提供することにある。

【課題を解決するための手段】

【0006】

本開示の一態様は、
第１面を有する基部と、前記第１面から突出し、第２面を有する突出部と、を含む基体と、
前記第２面上に位置する配線基板と、
前記突出部及び前記配線基板を覆う蓋体と、
を備え、
前記突出部の表面のうち前記第２面を除く外面は、稜線を有しない形状、又は任意の稜線を形成する２つの面のなす角が鈍角である形状を有する、
電子素子搭載用パッケージである。

【0007】

また、本開示の他の一の態様は、
上記の電子素子搭載用パッケージと、
前記配線基板と接合する電子素子と、
を備える、電子装置である。

【発明の効果】

【0008】

本開示の内容によれば、電子素子搭載用パッケージにおいて、信号の伝送特性の低下を抑えることができるという効果がある。

【図面の簡単な説明】

【0009】

【図1】電子装置及び電子素子搭載用パッケージの全体斜視図である。

【図2】電子装置及び電子素子搭載用パッケージの、基部に垂直な断面を示す図である。

【図3】比較例に係る電子装置及び電子素子搭載用パッケージの構成を示す図である。

【図4】実施例及び比較例の電子素子搭載用パッケージにおける、信号の周波数に対する挿入損失を計算したシミュレーションの結果を示す図である。

【図5】実施例及び比較例の電子素子搭載用パッケージにおける、信号の周波数に対する反射損失を計算したシミュレーションの結果を示す図である。

【図6】（ａ）は、変形例１の実施例に係る基体の形状を示す斜視図であり、（ｂ）は、変形例１に対応する比較例に係る基体の形状を示す斜視図である。

【図7】変形例１に係る実施例及び比較例の電子素子搭載用パッケージにおける挿入損失及び反射損失のシミュレーションの結果を示す図である。

【図8】（ａ）は、変形例２の実施例に係る基体の形状を示す斜視図であり、（ｂ）は、変形例２に対応する比較例に係る基体の形状を示す斜視図である。

【図9】変形例２に係る実施例及び比較例の電子素子搭載用パッケージにおける挿入損失及び反射損失のシミュレーションの結果を示す図である。

【図10】変形例３に係る電子装置及び電子素子搭載用パッケージの全体斜視図である。

【図11】変形例３に係る電子装置及び電子素子搭載用パッケージの、基部に垂直な断面を示す図である。

【図12】変形例３に係る電子装置及び電子素子搭載用パッケージの他の例を示す断面図である。

【発明を実施するための形態】

【0010】

以下、実施の形態を図面に基づいて説明する。

【0011】

（電子装置及び電子素子搭載用パッケージの構成）
まず、図１及び図２を参照して電子装置１及び電子素子搭載用パッケージ１００の構成について説明する。
図１は、本実施形態の電子装置１及び電子素子搭載用パッケージ１００の全体斜視図である。
図２は、電子装置１及び電子素子搭載用パッケージ１００の、基部１１１に垂直な断面を示す図である。

【0012】

電子装置１は、電子素子搭載用パッケージ１００と、電子素子２００とを備える。
電子素子搭載用パッケージ１００は、基体１１と、信号線１２と、配線基板１４と、絶縁部材１５と、導電性接合材１６と、蓋体２０などを備える。

【0013】

基体１１は、導電性の金属であり、接地面として機能する。これに加えて、基体１１には、熱伝導性（放熱性）の高いものが用いられてよい。基体１１は、基部１１１と、突出部１１２とを有する。基部１１１は、ここでは、例えば、直径が３～１０ｍｍ、厚さが０．５～２ｍｍの円板状形状を有するが、これには限られない。基部１１１は、貫通孔１１１ｂを有する。貫通孔１１１ｂ内は、絶縁部材１５により占められている。絶縁部材１５の材質及び貫通孔１１１ｂの大きさは、所望の特性インピーダンスに応じて定められればよい。基部１１１と突出部１１２とは、一体形成されたものであってもよいし、別個に形成されて接合されたものであってもよい。基部１１１のうち突出部１１２が突出している面を、以下では第１面１１１ａと記す。

【0014】

突出部１１２は、第１面１１１ａに接し第１面１１１ａに垂直な第２面１１２ａ（図２参照）を有する。この第２面１１２ａ上には、配線基板１４が位置している。すなわち、突出部１１２は、配線基板１４が載置されるステージとして機能する。突出部１１２は、蓋体２０の内部に収まる大きさとされる。突出部１１２の具体的な大きさは、基体１１及び蓋体２０の大きさに応じて定められるが、例えば第２面１１２ａの第１面１１１ａに垂直な方向の長さは１～３ｍｍ程度とすることができ、第２面１１２ａの第１面１１１ａに平行な方向の長さは１．５～５ｍｍ程度とすることができる。また、第２面１１２ａに垂直な方向についての突出部１１２の厚さは１～３ｍｍ程度とすることができる。

【0015】

突出部１１２の表面のうち第２面１１２ａを除く外面Ｓは、端面Ｓ１及び側面Ｓ２からなる。このうち端面Ｓ１は、突出部１１２の基部１１１側とは反対側の面である。また、側面Ｓ２は、第１面１１１ａと端面Ｓ１とを繋ぐ面であって、第１面１１１ａに垂直な方向に第１面１１１ａから延びている面である。

【0016】

側面Ｓ２は、円筒面の一部に相当する形状を有している。あるいは、側面Ｓ２は、楕円筒面の一部に相当する形状を有していてもよい。

【0017】

端面Ｓ１は、第１面１１１ａに平行な平面である第１副端面Ｓ１ａと、当該第１副端面Ｓ１ａと側面Ｓ２とを繋ぐ曲面Ｓ１ｃと、を有する。すなわち、端面Ｓ１のうち少なくとも側面Ｓ２に接続されている部分が曲面Ｓ１ｃとなっている。

【0018】

詳しくは、曲面Ｓ１ｃは、側面Ｓ２及び第１面１１１ａに垂直な断面の形状が、曲率半径Ｒの円弧をなす形状を有している。この曲率半径Ｒは、第２面１１２ａに垂直な方向についての突出部１１２の厚さをＴ（厚さが均一でない場合は厚さの最大値）とすると、Ｔ／３以上かつ２Ｔ／３以下とすることができる。本実施形態では、厚さＴは１ｍｍであり、曲率半径Ｒは５００μｍである。

【0019】

また、曲面Ｓ１ｃの曲率半径Ｒは、第２面１１２ａに垂直な方向についての突出部１１２と蓋体２０との間隔をＤとした場合に、Ｄ＋Ｒ＞２Ｔ／３の関係が満たされるように定められている。本実施形態では、間隔Ｄは３００μｍであり、間隔Ｄ、曲率半径Ｒ及び厚さＴは上記の関係を満たす。

【0020】

図２に示すように、第１副端面Ｓ１ａと曲面Ｓ１ｃとは、稜線が形成されない角度で滑らかに接続されている。同様に、曲面Ｓ１ｃと側面Ｓ２とは、稜線が形成されない角度で滑らかに接続されている。ここで、稜線とは、法線方向が互いに相違する２つの面の接続部に形成される線である。本実施形態においては、第１副端面Ｓ１ａと曲面Ｓ１ｃの接続部、及び曲面Ｓ１ｃと側面Ｓ２の接続部において、隣接する部分の法線方向が一致する。すなわち、第１副端面Ｓ１ａと曲面Ｓ１ｃ、及び曲面Ｓ１ｃと側面Ｓ２は、接続部を挟んで隣接する部分の法線方向が一致する角度で接続されている。したがって、第１副端面Ｓ１ａと曲面Ｓ１ｃと側面Ｓ２とは、稜線を有しない形状を有している。なお、図１では、第１副端面Ｓ１ａと曲面Ｓ１ｃとの境界、及び曲面Ｓ１ｃと側面Ｓ２との境界が一点鎖線で示されているが、これは各面の境界の位置を示すためであり、稜線が形成されていることを意味するものではない。

【0021】

このような端面Ｓ１及び側面Ｓ２からなる突出部１１２の外面Ｓは、稜線を有しない形状となっている。外面Ｓをこのような形状とすることの効果については、後述する。

【0022】

配線基板１４は、突出部１１２側とは反対側の面（以下では「上面」とも記す）に配線パターン１４１を有し、突出部１１２側の面（以下では「下面」とも記す）に配線パターン１４２を有する。ここでは、配線基板１４は、例えば、高周波線路基板として用いられる。配線基板１４は、絶縁基板であり、例えば、樹脂である。配線基板１４の厚さ及び材質（比誘電率）は、所望の特性インピーダンスに応じて適宜決定されればよい。配線基板１４の側面は、基部１１１の第１面１１１ａに接合している。

【0023】

信号線１２は、棒状の導体である。信号線１２は、基部１１１の貫通孔１１１ｂ内の絶縁部材１５を貫通しており、第１面１１１ａにおける貫通孔１１１ｂの開口部から露出している。信号線１２の直径は、例えば、０．１～１．０ｍｍ程度である。絶縁部材１５としては、例えば所定の誘電率を有するガラスを用いることができる。信号線１２のうち少なくとも１本は、基体１１の接地端子であり、基部１１１に直接接合している。その他の信号線１２は、基部１１１の第１面１１１ａとは反対の面の側で突出しており、外部配線などと電気的に接続されて、リード電極として用いられる。詳しくは、信号線１２は、絶縁部材１５の内部では、当該絶縁部材１５により外側の基部１１１と隔てられている。このような構成の基部１１１（貫通孔１１１ｂ）、絶縁部材１５及び信号線１２により、同軸線路Ｌ１が形成されている。基部１１１内では、この同軸線路Ｌ１により信号が伝送される。図１では、基部１１１の第１面１１１ａ側において、２本の信号線１２が導電性接合材１６を介して配線パターン１４１と接合している状態が示されている。

【0024】

配線基板１４の上面に形成された配線パターン１４１は、電子素子２００と電気的に接続されて、当該電子素子２００に電力及び信号を供給する。配線パターン１４１は、端部（ここでは２箇所）が導電性接合材１６を介して信号線１２と接合している。配線パターン１４１の形状、長さ及び位置は、接続される電子素子２００のサイズ及び端子位置に応じて適宜定められる。また、配線パターン１４２は、配線基板１４の下面の全面に形成されており、突出部１１２と接合して接地電位とされる。配線パターン１４１、１４２は、抵抗の小さい導体金属膜、ここでは、金（Ａｕ）薄膜である。

【0025】

図１に示すように、配線パターン１４１のうち信号線１２と接続される配線部分は、配線基板１４上を第１面１１１ａに対してほぼ垂直に、絶縁部材１５の露出面直近まで伸びている。配線パターン１４１は、配線基板１４により配線パターン１４２と隔てられている。このような構成の配線パターン１４１、１４２により、配線基板１４ではマイクロストリップ線路Ｌ２が形成されており、このマイクロストリップ線路Ｌ２により信号が伝送される。

【0026】

導電性接合材１６は、信号線１２及び第１面１１１ａと、配線パターン１４１及び配線基板１４の上面との間に亘って位置している。これにより、導電性接合材１６は、第１面１１１ａで露出している信号線１２と、配線基板１４の上面の配線パターン１４１とを電気的に接合する。導電性接合材１６としては、銀シンタリングペースト又は銅シンタリングペーストを用いることができる。シンタリングペーストは、銀又は銅といった導体金属と樹脂などの保護分子とが混在しており、加熱されて樹脂が反応を生じることで導体金属が結合して固着する。また、このときに樹脂成分が絶縁面とも接合する。したがって、導電性接合材１６は、信号線１２及び配線パターン１４１だけではなく、絶縁部材１５及び配線基板１４の絶縁面とも接合する。

【0027】

図１において破線で示されている電子素子２００は、配線基板１４の上面に位置しており、直接及び／又はワイヤボンディングなどにより配線パターン１４１と電気的に接続されて（接合して）いる。本実施形態の電子素子２００は、入力信号に応じて光を射出するレーザーダイオードである。ただし、電子素子２００はこれに限られず、フォトダイオード、ＬＥＤ（Light Emitting Diode）、ペルチェ素子、各種センサ素子などであってもよい。また、電子素子２００は、半導体素子であってもよい。電子素子２００の動作に伴って生じた熱は、基体１１を介して排出される。

【0028】

蓋体２０は、突出部１１２、配線基板１４及び電子素子２００を覆って外部から隔離し、これらの突出部１１２、配線基板１４及び電子素子２００を保護するカバー部材である。蓋体２０は、上面が一部（開口部２０ａ）を除いて塞がれている円筒形状を有し、円筒形状の下面に相当する部分が基部１１１の第１面１１１ａに溶接されて接合されている。また、蓋体２０は、基部１１１と同様の導電性の金属であり、基部１１１とともに接地電位とされている。蓋体２０は、円筒形状の上面を塞ぐ面に、電子素子２００から入射する光を通過させる開口部２０ａを有している。また、開口部２０ａは、蓋体２０の内側からガラス３０（誘電体）により覆われている。すなわち、蓋体２０と、突出部１１２との間には、ガラス３０が位置している。ガラス３０は、蓋体２０の内部の構成、すなわち突出部１１２、配線基板１４及び電子素子２００を保護する機能を有する。あるいは、ガラス３０として、電子素子２００から射出された光を集光する機能を備えたもの（集光レンズ）を用いてもよい。

【0029】

（突出部の外面形状が奏する効果）
次に、本実施形態の構成における、突出部の外面形状が奏する効果について、比較例と対比しつつ説明する。

【0030】

まず、図３を参照して、比較例としての従来の構成の電子素子搭載用パッケージ１００ａの構成を説明する。図３（ａ）は、比較例に係る電子装置１ａ及び電子素子搭載用パッケージ１００ａの斜視図であり、図３（ｂ）は、比較例に係る電子装置１ａ及び電子素子搭載用パッケージ１００ａの、基部１１１に垂直な断面を示す図である。

【0031】

図３（ａ）及び図３（ｂ）に示すように、比較例の電子素子搭載用パッケージ１００は、突出部１１２の外面Ｓが、平面の端面Ｓ１と、円筒面の一部に相当する形状の側面Ｓ２と、からなり、端面Ｓ１と側面Ｓ２とが９０度の角度をなして接続されて、エッジＥを形成している。本明細書では、２つの面により形成される稜線であって、当該２つの面が９０度以下の角度をなしているものをエッジＥと記す。また、本明細書では、２つの面のなす角は、当該２つの面を形成している部材の内部における角度を指し、各面を延長した仮想的な面がなす角は含まないものとする。

【0032】

このように、突出部１１２にエッジＥが形成されている比較例の電子素子搭載用パッケージ１００ａでは、突出部１１２及び蓋体２０の形状等に応じた所定の共振周波数で信号が伝送されると、特にエッジＥの周囲において突出部１１２と蓋体２０との間に電界結合が生じやすく、電界が集中して発生する。以下では、共振周波数において突出部１１２と蓋体２０との間に電界が集中して発生する現象を共振と記す。突出部１１２と蓋体２０はグランドとしての役割を担うが、共振周波数ではグランド間で電位差が生じるため、安定したグランドとして機能せず、伝送信号の電力損失が生じるという問題がある。

【0033】

これに対し、本実施形態の電子素子搭載用パッケージ１００では、突出部１１２の端面Ｓ１のうち側面Ｓ２との接続部分が曲面Ｓ１ｃとなっていることで、突出部１１２の外面ＳがエッジＥを有しない形状となっているとともに、曲面Ｓ１ｃが、第１副端面Ｓ１ａ及び側面Ｓ２と、稜線を形成しない角度で滑らかに接続されている。また、これにより、電界結合が生じやすい位置（比較例におけるエッジＥに対応する位置）において突出部１１２と蓋体２０との間隔が広く確保されている。このように、突出部１１２の外面Ｓを、電界が集中しやすいエッジＥを有しない形状とし、さらに突出部１１２と蓋体２０との間隔を広く確保することで、突出部１１２と蓋体２０との間の電界結合が生じにくく、また共振が発生しにくくなっている。この結果、共振周波数における電力損失が生じにくく、信号の伝送特性の低下が抑制される。

【0034】

図４は、本実施形態に係る実施例の電子素子搭載用パッケージ１００、及び比較例の電子素子搭載用パッケージ１００ａにおける、信号の周波数に対する挿入損失を計算したシミュレーションの結果を示す図である。このうち図４（ａ）は、比較例の挿入損失を示し、図４（ｂ）は、実施例の挿入損失を示す。

【0035】

図４（ａ）に示すように、比較例の電子素子搭載用パッケージ１００ａでは、鎖線の楕円で示した５３ＧＨｚ（共振周波数）付近の高周波帯域において、挿入損失（損失は値の絶対値が大きいほど大きい）が著しく大きくなっている。これに対し、図４（ｂ）に示すように、実施例の電子素子搭載用パッケージ１００では、共振周波数における挿入損失が、比較例に対して小さく抑えられていることが分かる。

【0036】

図５は、実施例の電子素子搭載用パッケージ１００、及び比較例の電子素子搭載用パッケージ１００ａにおける、信号の周波数に対する反射損失を計算したシミュレーションの結果を示す図である。このうち図５（ａ）は、比較例の反射損失を示し、図５（ｂ）は、実施例の反射損失を示す。

【0037】

図５（ａ）に示すように、比較例の電子素子搭載用パッケージ１００ａでは、鎖線の楕円で示した５３ＧＨｚ（共振周波数）付近の高周波帯域において、反射損失（０に近いほど入射に対して反射が大きく、損失が増大する）が大きくなっている。これに対し、図５（ｂ）に示すように、実施例の電子素子搭載用パッケージ１００では、共振周波数における挿入損失が、比較例に対して小さく抑えられていることが分かる。

【0038】

（変形例１）
次に、上記実施形態の変形例１について説明する。本変形例は、突出部１１２の外面Ｓの形状が上記実施形態と異なる。以下では、上記実施形態との相違点について説明する。

【0039】

図６（ａ）は、変形例１の実施例に係る基体１１の形状を示す斜視図である。本変形例では、突出部１１２の側面Ｓ２は、９０度の角度をなす２つの平面部分Ｓ２ａと、この２つの平面部分Ｓ２ａを、稜線が形成されない角度で滑らかに繋ぐ曲面部分Ｓ２ｂとからなる。したがって、突出部１１２の第１面１１１ａに平行な断面は、曲面部分Ｓ２ｂに対応する頂点部分が曲線となっている直角二等辺三角形の形状を有している。また、突出部１１２の端面Ｓ１は、上記実施形態と同様、第１面１１１ａに平行な平面である第１副端面Ｓ１ａと、当該第１副端面Ｓ１ａと側面Ｓ２とを稜線が形成されない角度で滑らかに繋ぐ曲面Ｓ１ｃと、を有する。

【0040】

このような構成の電子素子搭載用パッケージ１００においても、突出部１１２にはエッジＥが形成されておらず、突出部１１２と蓋体２０との間隔が広く確保されているため、突出部１１２と蓋体２０との間の電界結合が生じにくく、また共振が発生しにくくなっている。この結果、共振周波数における電力損失が生じにくく、信号の伝送特性の低下が抑制される。

【0041】

以下では、変形例１の構成における効果を、変形例１に対応する従来技術に係る比較例と対比して説明する。
図６（ｂ）は、変形例１に対応する比較例に係る基体１１の形状を示す斜視図である。この比較例では、突出部１１２の側面Ｓ２は、９０度の角度をなす２つの平面部分がエッジＥを形成するように９０度の角度で接続された形状を有する。したがって、突出部１１２の第１面１１１ａに平行な断面は、直角二等辺三角形の形状を有している。また、突出部１１２の端面Ｓ１は、第１面１１１ａに平行な１つの平面からなる。よって、端面Ｓ１と側面Ｓ２とは、９０度の角度をなして接続されて、エッジＥを形成している。このような比較例の構成では、エッジＥの周囲において突出部１１２と蓋体２０との間に電界結合が生じやすく、共振が発生しやすい。

【0042】

図７は、変形例１に係る実施例の電子素子搭載用パッケージ１００、及び比較例の電子素子搭載用パッケージ１００ａにおける挿入損失及び反射損失のシミュレーションの結果を示す図である。このうち図７（ａ）は、挿入損失を示し、図７（ｂ）は、図７（ａ）における領域Ａ１を拡大して示した図であり、図７（ｃ）は、反射損失を示す。図７（ａ）及び図７（ｂ）に示すように、５３ＧＨｚ（共振周波数）付近における共振による挿入損失の増大が、比較例よりも実施例において低く抑制されていることが分かる。また、図７（ｃ）に示すように、比較例の電子素子搭載用パッケージ１００ａでは、５３ＧＨｚの他に、３９ＧＨｚ付近の高周波帯域において反射損失が大きくなっている。これに対し、実施例の電子素子搭載用パッケージ１００では、特に３９ＧＨｚ付近における反射損失が低く抑制されていることが分かる。

【0043】

（変形例２）
次に、上記実施形態の変形例２について説明する。本変形例は、突出部１１２の外面Ｓの形状が上記実施形態と異なる。以下では、上記実施形態との相違点について説明する。

【0044】

図８（ａ）は、変形例２の実施例に係る基体１１の形状を示す斜視図である。本変形例では、突出部１１２の側面Ｓ２は、稜線ｒを形成するように接続された３つの平面部分からなる。ここで、各稜線ｒを形成する平面部分同士のなす角は、１３５度以上の鈍角となっている。したがって、突出部１１２の第１面１１１ａに平行な断面は、２つの鈍角を有する四角形の形状を有している。また、突出部１１２の端面Ｓ１は、側面Ｓ２に対して稜線が形成されない角度で滑らかに接続された曲面Ｓ１ｃからなる。

【0045】

このような構成の電子素子搭載用パッケージ１００においても、突出部１１２にはエッジＥが形成されておらず、突出部１１２と蓋体２０との間隔が広く確保されているため、突出部１１２と蓋体２０との間の電界結合が生じにくく、また共振が発生しにくくなっている。この結果、共振周波数における電力損失が生じにくく、信号の伝送特性の低下が抑制される。なお、側面Ｓ２には稜線ｒが形成されているが、各稜線ｒを形成する平面部分同士が鈍角をなすように接続されているため、稜線ｒの周囲では、エッジＥの周囲と比較して蓋体２０との電界結合が生じにくくなっている。よって、変形例２の構成によっても、十分に共振の発生を抑制することができる。

【0046】

以下では、変形例２の構成における効果を、変形例２に対応する従来技術に係る比較例と対比して説明する。
図８（ｂ）は、変形例２に対応する比較例に係る基体１１の形状を示す斜視図である。この比較例では、突出部１１２の側面Ｓ２は、稜線ｒを形成するように接続された３つの平面部分からなる。また、突出部１１２の端面Ｓ１は、第１面１１１ａに平行な１つの平面からなる。よって、端面Ｓ１と側面Ｓ２とは、９０度の角度をなして接続されて、エッジＥを形成している。このような比較例の構成では、エッジＥの周囲において突出部１１２と蓋体２０との間に電界結合が生じやすく、共振が発生しやすい。

【0047】

図９は、変形例２に係る実施例の電子素子搭載用パッケージ１００、及び比較例の電子素子搭載用パッケージ１００ａにおける挿入損失及び反射損失のシミュレーションの結果を示す図である。このうち図９（ａ）は、挿入損失を示し、図９（ｂ）は、図９（ａ）における領域Ａ２を拡大して示した図であり、図９（ｃ）は、反射損失を示す。図９（ａ）及び図９（ｂ）に示すように、５３ＧＨｚ（共振周波数）付近における共振による挿入損失の増大が、比較例よりも実施例において低く抑制されていることが分かる。また、図９（ｃ）に示すように、比較例の電子素子搭載用パッケージ１００ａでは、５３ＧＨｚの他に、３９ＧＨｚ付近の高周波帯域において反射損失が大きくなっている。これに対し、実施例の電子素子搭載用パッケージ１００では、特に３９ＧＨｚ付近における反射損失が低く抑制されていることが分かる。

【0048】

（変形例３）
次に、上記実施形態の変形例３について説明する。本変形例は、突出部１１２の外面Ｓの形状が上記実施形態と異なる。以下では、上記実施形態との相違点について説明する。

【0049】

図１０は、変形例３に係る電子装置１及び電子素子搭載用パッケージ１００の全体斜視図である。
図１１は、変形例３に係る電子装置１及び電子素子搭載用パッケージ１００の、基部１１１に垂直な断面を示す図である。

【0050】

本変形例の突出部１１２のうち側面Ｓ２は、上記実施形態と同様、円筒面の一部に相当する形状を有している。また、端面Ｓ１は、第１面１１１ａに平行な平面である第１副端面Ｓ１ａと、当該第１副端面Ｓ１ａと側面Ｓ２とを繋ぐ第２副端面Ｓ１ｂと、を有する。このうち第２副端面Ｓ１ｂは、蓋体２０の方向に向かって突出するような丸みを帯びた曲面ではなく、９０度の角度で接続された端面Ｓ１及び側面Ｓ２のエッジＥを４５度の角度で面取りして得られた面に相当する。よって、第１副端面Ｓ１ａと第２副端面Ｓ１ｂとは、第１稜線ｒ１を形成するように接続されており、第２副端面Ｓ１ｂと側面Ｓ２とは、第２稜線ｒ２を形成するように接続されている。また、側面Ｓ２及び第１面１１１ａに垂直な断面（例えば、図１１に示すの断面）における第２副端面Ｓ１ｂは、第１副端面Ｓ１ａと側面Ｓ２とを繋ぐ直線をなす。また、当該断面において、第１副端面Ｓ１ａと第２副端面Ｓ１ｂとがなす角ａ１は、１３５度の鈍角であり、第２副端面Ｓ１ｂと側面Ｓ２とがなす角ａ２も、１３５度の鈍角である。

【0051】

このように、本変形例の突出部１１２の外面Ｓは、任意の稜線ｒを形成する２つの面のなす角が鈍角である形状を有している。ここで、各面がなす鈍角は１３５度の大きさを有している。このような稜線ｒの周囲では、９０度以下の角度をなすエッジＥの周囲と比較して、蓋体２０との電界結合が生じにくくなっている。よって、変形例３の構成によっても、十分に共振の発生を抑制することができる。

【0052】

なお、図１０及び図１１では、側面Ｓ２と第１副端面Ｓ１ａとの間に１つの面からなる第２副端面Ｓ１ｂが形成されている例を用いて説明したが、第２副端面Ｓ１ｂは、角度の異なる複数の面からなるものであってもよい。すなわち、第２副端面Ｓ１ｂの形状は、側面Ｓ２に対する傾斜角が徐々に大きくなるような複数の面で段階的に面取りを行った形状としてもよい。例えば、図１２に示すように、第２副端面Ｓ１ｂは、側面Ｓ２に対して１５０度の鈍角をなす面と、第１副端面Ｓ１ａに対して１５０度の鈍角をなす面とを有していてもよい。この場合には、外面Ｓに３つの稜線ｒが形成されることとなり、各稜線ｒを形成する２つの面は、１５０度の鈍角をなす角度で接続される。このように、第２副端面Ｓ１ｂが有する面の数を増大させることで、稜線ｒを形成する２つの面のなす鈍角をより大きくして、さらに電界結合を生じにくくすることができる。

【0053】

以上のように、本実施形態の電子素子搭載用パッケージ１００は、第１面１１１ａを有する基部１１１と、第１面１１１ａから突出し、第２面１１２ａを有する突出部１１２と、を含む基体１１と、第２面１１２ａ上に位置する配線基板１４と、突出部１１２及び配線基板１４を覆う蓋体２０と、を備え、突出部１１２の表面のうち第２面１１２ａを除く外面Ｓは、稜線を有しない形状、又は任意の稜線を形成する２つの面のなす角が鈍角である形状を有する。
突出部１１２の外面ＳがエッジＥ（９０度以下の角度をなす２つの面により形成される稜線）を有すると、共振周波数の信号が送信されたときに突出部１１２と蓋体２０との間のうち当該エッジＥの周囲に電界が集中して生じやすいところ、上記のような構成とすることで、突出部１１２の外面ＳがエッジＥを有しないようにすることができる。これにより、突出部１１２と蓋体２０との間に電界が集中して電界結合が生じるのを抑えることができ、共振の発生を抑制することができる。この結果、共振周波数における電力損失を生じにくくすることができ、信号の伝送特性の低下を抑制することができる。

【0054】

また、突出部１１２の外面Ｓは、突出部１１２の基部１１１側とは反対側の端面Ｓ１と、第１面１１１ａと垂直な方向に第１面１１１ａから延び、第１面１１１ａと端面Ｓ１とを繋ぐ側面Ｓ２と、からなり、端面Ｓ１のうち少なくとも側面Ｓ２に接続されている部分が曲面Ｓ１ｃとなっている。端面Ｓ１と側面Ｓ２との接続部は、従来、エッジＥを有する形状とされ、電界が集中して電界結合が生じやすかったところ、上記構成によれば、この接続部を曲面Ｓ１ｃとすることで電界結合を生じにくくすることができ、共振の発生を抑制することができる。これにより、共振周波数における信号の伝送特性の低下を効果的に抑制することができる。

【0055】

また、端面Ｓ１と側面Ｓ２とが稜線を形成しない角度で接続されている。これによれば、端面Ｓ１と側面Ｓ２との接続部において電界結合が生じるのをより確実に抑えることができるため、信号の伝送特性の低下をより効果的に抑制することができる。

【0056】

また、曲面Ｓ１ｃの曲率半径Ｒは、第２面１１２ａに垂直な方向についての突出部１１２の厚さＴの１／３以上かつ２／３以下である。端面Ｓ１のうち側面Ｓ２との接続部に、このような曲率半径Ｒを有する曲面Ｓ１ｃを設けることで、当該接続部において電界が集中して電界結合が生じるのをより効果的に抑えることができる。

【0057】

曲面Ｓ１ｃの曲率半径Ｒは、第２面１１２ａに垂直な方向についての突出部１１２の厚さをＴ、第２面１１２ａに垂直な方向についての突出部１１２と蓋体２０との間隔をＤとした場合に、Ｄ＋Ｒ＞２Ｔ／３の関係が満たされるように定められている。これによれば、突出部１１２と蓋体２０との間隔Ｄを考慮した上で、曲面Ｓ１ｃの曲率半径Ｒを、電界の集中及び電界結合の発生を適切に抑えることが可能な大きさとすることができる。すなわち、上記関係式によれば、間隔Ｄが小さく、当該間隔Ｄにおいて電界結合が生じやすい場合に、曲率半径Ｒが大きく確保されて、より電界結合が生じにくい曲面Ｓ１ｃとされる。一方、間隔Ｄが大きいほど、当該間隔Ｄにおいて電界結合が生じにくくなるため、曲率半径Ｒを、電界結合が生じにくい範囲で小さくすることができる。

【0058】

また、変形例３に係る電子素子搭載用パッケージ１００では、端面Ｓ１及び側面Ｓ２により稜線ｒ２が形成されており、端面Ｓ１及び側面Ｓ２のうち当該稜線ｒ２を形成する部分同士のなす角が鈍角である。このように、外面Ｓにおいて、稜線ｒ２を形成する２つの面がなす角を鈍角とすることで、当該稜線ｒ２の周囲における電界の集中及び電界結合の発生を抑えることができる。よって、このような構成によっても、共振による信号の伝送特性の低下をより効果的に抑制することができる。

【0059】

また、変形例３に係る電子素子搭載用パッケージ１００では、端面Ｓ１は、側面Ｓ２に接続されている第２副端面Ｓ１ｂと、第２副端面Ｓ１ｂの側面Ｓ２側とは反対側に接続されている第１副端面Ｓ１ａと、からなり、第１副端面Ｓ１ａ及び第２副端面Ｓ１ｂにより第１稜線ｒ１が形成されており、第１副端面Ｓ１ａ及び第２副端面Ｓ１ｂのうち当該第１稜線ｒ１を形成する部分同士のなす角が鈍角であり、第２副端面Ｓ１ｂ及び側面Ｓ２により第２稜線ｒ２が形成されており、第２副端面Ｓ１ｂ及び側面Ｓ２のうち当該第２稜線を形成する部分同士のなす角が鈍角である。これによれば、端面Ｓ１と側面Ｓ２との接続部を面取りする簡易な構成により、当該接続部における電界の集中及び電界結合の発生を抑えることができる。よって、このような構成によっても、共振による信号の伝送特性の低下をより効果的に抑制することができる。

【0060】

また、側面Ｓ２は、円筒面の一部の形状、又は楕円筒面の一部の形状を有する。これによれば、側面Ｓ２が稜線を有しない形状となるため、側面Ｓ２における電界の集中及び電界結合の発生を抑えることができる。よって、共振による信号の伝送特性の低下をより効果的に抑制することができる。

【0061】

また、変形例１、２に係る電子素子搭載用パッケージ１００では、側面Ｓ２は、二以上の平面部分Ｓ２ａと、当該二以上の平面部分Ｓ２ａの間を繋ぐ曲面部分Ｓ２ｂとからなる。これによれば、側面Ｓ２が平面部分Ｓ２ａを有していても、側面Ｓ２にエッジＥが生じないようにすることができるため、側面Ｓ２における電界の集中及び電界結合の発生を抑えることができる。よって、共振による信号の伝送特性の低下をより効果的に抑制することができる。

【0062】

また、上記鈍角を１３５度以上とすることで、稜線の周囲における電界の集中及び電界結合の発生を抑えることができる。よって、共振による信号の伝送特性の低下をより効果的に抑制することができる。

【0063】

また、電子素子搭載用パッケージ１００は、突出部１１２と蓋体２０との間に位置する誘電体としてのガラス３０を備える。このように突出部１１２と蓋体２０との間に誘電体が挟まれている構成では、誘電体を有しない構成と比較して電界結合が生じやすいところ、突出部１１２を上述した形状とすることで電界結合の発生を抑え、共振による信号の伝送特性の低下をより効果的に抑制することができる。

【0064】

また、本実施形態の電子装置１は、上述の電子素子搭載用パッケージ１００と、配線基板１４と接合する電子素子２００と、を備える。このような電子装置１では、共振による信号の伝送特性の低下を抑制することができる。

【0065】

なお、上記実施の形態は例示であり、様々な変更が可能である。
例えば、突出部１１２の外面Ｓの形状は、上記実施形態及び各変形例に記載したものに限られず、稜線を有しない形状、又は任意の稜線を形成する２つの面のなす角が鈍角である形状であれば、任意の形状とすることができる。例えば、外面Ｓの全体が、滑らかな一繋がりの曲面からなっていてもよい。

【0066】

また、上記実施形態では、端面Ｓ１が曲面Ｓ１ｃを有する構成（図１、図２、図６（ａ）、図８（ａ））において、曲面Ｓ１ｃと側面Ｓ２とが稜線を形成しない角度で滑らかに接続されている例を用いて説明したが、曲面Ｓ１ｃと側面Ｓ２とが稜線を形成する角度で接続されていてもよい。この場合には、稜線を形成する面同士がなす角を鈍角とすることで、当該稜線の周囲における電界の集中及び電界結合の発生を抑えることができる。

【0067】

また、突出部１１２の第２面１１２ａ及び側面Ｓ２の延在方向は、必ずしも第１面１１１ａに垂直な方向でなくてもよく、第１面１１１ａに対して交差する方向（垂直な方向から傾斜した方向）であってもよい。

【0068】

また、電子素子搭載用パッケージ１００は、蓋体２０の内側に、ガラス３０等の誘電体を有していなくてもよい。

【0069】

また、蓋体２０の形状は、上記実施形態に示した円筒形状のものに限られず、電子素子２００の形状や用途等に応じて適宜変更されてもよい。

【0070】

また、配線基板１４の上面の配線パターン１４１、及び金属の突出部１１２によってマイクロストリップ線路Ｌ２が構成できる場合には、配線パターン１４２は省略しても良い。

【0071】

また、上記実施の形態では、導電性接合材１６として銀シンタリングペースト又は銅シンタリングペーストを用いることとして説明したが、配線基板１４に接合する導電性の接合材であればその他のものであってもよい。

【0072】

その他、上記実施の形態で示した構成、構造、位置関係及び形状などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。

【符号の説明】

【0073】

１ 電子装置
１１ 基体
１１１ 基部
１１１ａ 第１面
１１１ｂ 貫通孔
１１２ 突出部
１１２ａ 第２面
１２ 信号線
１４ 配線基板
１５ 絶縁部材
１６ 導電性接合材
２０ 蓋体
２０ａ 開口部
３０ ガラス（誘電体）
１００ 電子素子搭載用パッケージ
１４１、１４２ 配線パターン
２００ 電子素子
Ｅ エッジ
Ｌ１ 同軸線路
Ｌ２ マイクロストリップ線路
Ｓ 外面
Ｓ１ 端面
Ｓ１ａ 第１副端面
Ｓ１ｂ 第２副端面
Ｓ１ｃ 曲面
Ｓ２ 側面
Ｓ２ａ 平面部分
Ｓ２ｂ 曲面部分
ｒ 稜線
ｒ１ 第１稜線
ｒ２ 第２稜線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】