特開 2022-118876 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022118876

(43)【公開日】2022-08-16

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/60 20060101AFI20220808BHJP

【ＦＩ】

H01L21/60 301N

H01L21/60 301A

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021015671

(22)【出願日】2021-02-03

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100176599

【弁理士】

【氏名又は名称】高橋 拓也

(74)【代理人】

【識別番号】100205095

【弁理士】

【氏名又は名称】小林 啓一

(74)【代理人】

【識別番号】100208775

【弁理士】

【氏名又は名称】栗田 雅章

(72)【発明者】

【氏名】森安 紀之

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044AA02

5F044EE01

5F044EE02

5F044EE03

5F044EE07

(57)【要約】

【課題】高い集積度および薄いパッケージ厚を実現し、良好な電気接続が得られる半導体
装置を提供することである。
【解決手段】本実施形態の半導体装置は、基板と、半導体チップと、第１、第２のボンデ
ィングパッドと、第１、第２のプローブパッドと、前記ボンディングパッドと前記プロー
ブパッドを各々接続する幅が小さい第１、第２の接続部とを具備する。前記第１のプロー
ブパッドの一部は、前記第２のボンディングパッドと前記第２のプローブパッドとの間に
存在し、前記第２のボンディングパッドの一部は、前記第１のボンディングパッドと前記
第１のプローブパッドの間に存在し、噛み合うように配置されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板と、
前記基板の主面の上方に設けられ、第1の方向に沿って伸びる第1の辺と、前記第1の方
向に直交する第2の方向に沿って伸びる第2の辺とを有する半導体チップと、
前記半導体チップの主面上に設けられ、かつ前記第１の辺に沿って設けられた複数のボ
ンディングパッドと、
前記半導体チップの主面上に設けられ、かつ前記第１の辺に沿って、前記第１の辺から
前記複数のボンディングパッドより内側に設けられた複数のプローブパッドと、
前記複数のボンディングパッドと前記複数のプローブパッドの対応するもの同士を各々
電気的に接続し、前記ボンディングパッドの前記第１の方向の幅及び前記プローブパッド
の前記第１の方向の幅より前記第１の方向の幅が小さい複数の接続部と、
前記基板の主面上に、前記第１の辺に沿って設けられた複数の接続パッドと、
前記複数のボンディングパッドと前記複数の接続パッドの対応するもの同士を各々電気
的に接続する複数のボンディングワイヤと、
を具備し、
前記複数のボンディングパッドは、第１のボンディングパッドと、前記第１の辺から前
記第１のボンディングパッドより内側に配置された第２のボンディングパッドとを有し、
前記複数のプローブパッドは、第１のプローブパッドと、前記第１の辺から前記第１の
プローブパッドより内側に配置された第２のプローブパッドとを有し、
前記複数の接続部は、前記第１のボンディングパッドと前記第１のプローブパッドを電
気的に接続する第１の接続部と、前記第１の辺から前記第１の接続部より内側に配置され
、前記第２のボンディングパッドと前記第２のプローブパッドを電気的に接続する第２の
接続部とを有し、
前記第１のプローブパッドの一部は、前記第２のボンディングパッドと前記第２のプロ
ーブパッドの間に存在し、前記第２のボンディングパッドの一部は、前記第１のボンディ
ングパッドと前記第１のプローブパッドの間に存在し、噛み合うように配置されている、
半導体装置。

【請求項2】

前記第１のボンディングパッド、前記第１のプローブパッド及び前記第１の接続部を含
む第１の複合パッドと、
前記第２のボンディングパッド、前記第１のプローブパッド及び前記第１の接続部を含
む第２の複合パッドとを有する、
請求項１に記載の半導体装置。

【請求項3】

前記第２の辺から前記第２のボンディングパッドまでの距離は、前記第２の辺から前記
第１のボンディングパッドまでの距離より離れており、
前記第２の辺から前記第２のプローブパッドまでの距離は、前記第２の辺から前記第１
のプローブパッドまでの距離より離れている、
請求項１に記載の半導体装置。

【請求項4】

前記第１のボンディングパッドの前記第１の方向の幅は、前記第１のプローブパッドの
前記第１の方向の幅と同じであり、
前記第１のボンディングパッドの前記第２の方向の幅は、前記第１のプローブパッドの
前記第２の方向の幅と同じである、
請求項２に記載の半導体装置。

【請求項5】

前記複数の接続パッドは、第１の接続パッドと、第２の接続パッドとを有し、
前記複数のボンディングワイヤは、第１のボンディングワイヤと、第２のボンディング
ワイヤとを有し、
前記第１のボンディングワイヤは前記第１のボンディングパッドと前記第１の接続パッ
ドを電気的に接続し、
前記第２のボンディングワイヤは前記第２のボンディングパッドと前記第２の接続パッ
ドを電気的に接続し、
前記第１のボンディングワイヤの前記基板からの高さは、前記第２のボンディングワイ
ヤの前記基板からの高さより低い、
請求項１に記載の半導体装置。

【請求項6】

前記第１のボンディングパッドと前記第２のボンディングパッドは、前記第１の方向に
交互に繰り返し配置され、
前記第１の接続パッドと前記第２の接続パッドは、前記第１の方向に交互に繰り返し配
置されている、
請求項４に記載の半導体装置。

【請求項7】

前記複数のプローブパッドの形状は４角形であり、前記複数のボンディングパッドの形
状は６角形である、
請求項１乃至請求項５のいずれか１項に記載の半導体装置。

【請求項8】

前記複数のプローブパッドにプローブ針の接触痕を有する、
請求項１乃至請求項５のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

半導体装置のパッケージ内にて半導体チップと基板を接続する方法の一つとして、ワイ
ヤボンディングが知られている。半導体チップ上に設けられたボンディングパッド上にワ
イヤの一端が接続される。基板上に設けられた接続パッド上にワイヤの他端が接続される
。ボンディングパッドと接続パッドが、ワイヤを介して電気的に接続される。組み立て時
にプローブ針をボンディングパッドに接触させ、半導体チップのプローブテスト（動作試
験）が行われる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００３－３３８５１９号公報

【特許文献2】特開２０１６－０６２２１２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

高い集積度および薄いパッケージ厚を実現し、良好な電気接続が得られる半導体装置を
提供することである。

【課題を解決するための手段】

【0005】

本実施形態の半導体装置は、基板と、前記基板の主面の上方に設けられ、第1の方向に
沿って伸びる第1の辺と、前記第1の方向に直交する第2の方向に沿って伸びる第2の辺とを
有する半導体チップと、前記半導体チップの主面状に設けられ、かつ前記第１の辺に沿っ
て配置された複数のボンディングパッドと、前記半導体チップの主面上に設けられ、かつ
に前記第１の辺に沿って、前記第１の辺から前記複数のボンディングパッドより内側に設
けられた複数のプローブパッドと、前記複数のボンディングパッドと前記複数のプローブ
パッドの対応するもの同士を各々電気的に接続し、前記ボンディングパッドの前記第１の
方向の幅及び前記プローブパッドの前記第１の方向の幅より前記第１の方向の幅が小さい
複数の接続部と、前記基板の主面上に、前記第１の辺に沿って設けられた複数の接続パッ
ドと、前記複数のボンディングパッドと前記複数の接続パッドの対応するもの同士を各々
電気的に接続する複数のボンディングワイヤとを有している。前記複数のボンディングパ
ッドは、第１のボンディングパッドと、前記第１の辺から前記第１のボンディングパッド
より内側に配置された第２のボンディングパッドとを有し、前記複数のプローブパッドは
、第１のプローブパッドと、前記第１の辺から前記第１のプローブパッドより内側に配置
された第２のプローブパッドとを有し、前記複数の接続部は、前記第１のボンディングパ
ッドと前記第１のプローブパッドを電気的に接続する第１の接続部と、前記第１の辺から
前記第１の接続部より内側に配置され、前記第２のボンディングパッドと前記第２のプロ
ーブパッドを電気的に接続する第２の接続部とを有している。前記第１のプローブパッド
の一部は、前記第２のボンディングパッドと前記第２のプローブパッドの間に存在し、前
記第２のボンディングパッドの一部は、前記第１のボンディングパッドと前記第１のプロ
ーブパッドの間に存在し、噛み合うように配置されている。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態に係る半導体装置の内部構造を示す平面図である。

【図2】図１の範囲Ａを拡大した平面図である。

【図3】図１のＢ－Ｂ′に沿う断面から見た図である。

【図4】第１の実施形態である半導体装置の製造過程におけるプローブテストを説明するための図である。

【図5】第２の実施形態に係る半導体装置の内部構造を示す平面図である。

【図6】図５の範囲Ｃを拡大した平面図である。

【図7】図５のＤ－Ｄ′に沿う断面から見た図である。

【図8】第３の実施形態に係る半導体装置の内部構造を示す平面図である。

【図9】図８の範囲Ｅを拡大した平面図である。

【図10】第４の実施形態に係る半導体装置の内部構造を示す平面図である。

【図11】図１０の範囲Ｆを拡大した平面図である。

【図12】図１０のＧ－Ｇ′に沿う断面から見た図である。

【発明を実施するための形態】

【0007】

以下、本発明を実施するための実施形態について、図面を参照して説明する。

【0008】

（第１の実施形態）
第１の実施形態の半導体装置を図１乃至図４を参照して説明する。図１は第１の実施形
態である半導体装置の内部構造を示す平面図である。図２は図１の範囲Ａを拡大した平面
図である。図３は図１のＢ－Ｂ′に沿う断面から見た図である。図４は第１の実施形態で
ある半導体装置の製造工程におけるプローブテストを説明するための図である。

【0009】

図１に示すように、本実施形態１の半導体装置１は、基板２と、基板２の主面の上方に
搭載された半導体チップ３を備える。半導体チップ３はボンディングパッド４を備える。
基板２は接続パッド８を備える。ボンディングワイヤ９は、ボンディングパッド４と接続
パッド８との間を接続する。

【0010】

基板２は、多層配線板、またはシリコンチップ等を用いて形成されている。複数の半導
体チップを積層する場合も本実施形態は実施可能であり、その場合、基板２は半導体チッ
プとなる。半導体チップ３は、例えばインターフェースチップやコントローラチップであ
り、データの書込及び読出を制御可能である。また、半導体チップ３は、ＮＡＮＤ型フラ
ッシュメモリ等の記憶素子を有するメモリチップであってもよい。半導体チップ３は、厚
さ方向と交差する平面形状が方形状になっており、第1の方向に伸びる第1の辺３ａと、第
１の辺に直交する第2の方向に伸びる第２の辺３ｂを有する。本実施形態では、半導体チ
ップ３は正方形であるが、これに限定されない。

【0011】

図２に示すように、複数のボンディングパッド４は、例えば、Ａｌ等の金属を用いて形
成されるパッド状の電極である。複数のボンディングパッド４は、半導体チップ３の主面
に半導体チップ３の第１の辺３ａに沿って配置されており、第１のボンディングパッド４
ａと第２のボンディングパッド４ｂを有する。第２のボンディングパッド４ｂは、第１の
ボンディングパッド４ａよりも半導体チップ３の第１の辺３ａ及び第２の辺３ｂから離れ
ており、半導体チップ３の内側に配置されている。

【0012】

複数のプローブパッド５は、例えば、ＮｉとＦｅの合金やＣｕ等の金属を用いて形成さ
れるパッド状の電極である。複数のプローブパッド５は、プローブテストを行う際に用い
ることが可能である。複数のプローブパッド５は、半導体チップ３の主面に半導体チップ
３の第１の辺３ａに沿って、複数のボンディングパッド４よりも半導体チップ３の内側に
配置されており、第１のプローブパッド５ａと第２のプローブパッド５ｂを有する。第２
のプローブパッド５ｂは、第１のプローブパッド５ａよりも半導体チップ３の第１の辺３
ａ及び第２の辺３ｂから離れており、半導体チップ３の内側に配置されている。半導体チ
ップ３の第１の辺３ａから中心部に向かって、第１のボンディングパッド４ａ、第２のボ
ンディングパッド４ｂ、第１のプローブパッド５ａ、第２のプローブパッド５ｂの順で配
置されている。図２におけるボンディングパッド４及びプローブパッド５は正方形であり
、高さや幅が同じである場合について説明するが、この限りではない。ボンディングパッ
ド４が正方形で、プローブパッド５が三角形であってもよい。後述するように、ボンディ
ングパッド４が六角形で、プローブパッド５が正方形であってもよい。

【0013】

複数の接続部６は、複数のボンディングパッド４と複数のプローブパッド５の対応する
もの同士をそれぞれ電気的に接続している。例えば、複数の接続部６には、第１のボンデ
ィングパッド４ａと第１のプローブパッド５ａを接続する第１の接続部６ａと、第２のボ
ンディングパッド４ｂと第２のプローブパッド５ｂを接続する第２の接続部６ｂを有する
。複数の接続部６の第１の方向における幅６ｗは、複数のボンディングパッド４の第１の
方向の幅４ｗと複数のプローブパッド５の第１の方向の幅５ｗよりも小さい（４ｗ＞６ｗ
、５ｗ＞６ｗ）。

【0014】

複数の複合パッドはそれぞれ対応する複数のボンディングパッド４、複数のプローブパ
ッド５及び複数の接続部６を有する。また、複合パッドは、第１の複合パッド７ａと第２
の複合パッド７ｂを有する。第１の複合パッド７ａは、第１のボンディングパッド４ａ、
第１のプローブパッド５ａ及び第１の接続部６ａを有し、第２の複合パッド７ｂは、第２
のボンディングパッド４ｂ、第２のプローブパッド５ｂ及び第２の接続部６ｂを有する。
第１のプローブパッド５ａは、第２のボンディングパッド４ｂと第２のプローブパッド５
ｂの間に位置し、第２のボンディングパッド４ｂは、第１のボンディングパッド４ａと第
１のプローブパッド５ａの間に位置し、第１の複合パッド７ａと第２の複合パッド７ｂが
間隙を介して噛み合うように配置されている。本実施形態において、噛み合っている第１
の複合パッド７ａ及び第２の複合パッド７ｂは、半導体チップ３の第１の辺３ａにそって
交互に繰り返し並んだ千鳥配列になっているが、これに限定されない。

【0015】

複数の接続パッド８は、基板２の主面に搭載された半導体チップ３の第１の辺３ａに沿
って配置されている。複数の接続パッド８は、第１の接続パッド８ａと第２の接続パッド
８ｂを有する。本実施形態において、第２の接続パッド８ｂから半導体チップ３の第１の
辺３ａの距離は、第１の接続パッド８ａから半導体チップ３の第１の辺３ａの距離より遠
い。第１の接続パッド８ａ及び第２の接続パッド８ｂは、半導体チップ３の第１の辺に沿
って交互に繰り返し並んだ千鳥配置になっているが、この限りではない。

【0016】

複数のボンディングワイヤ９は、例えば、ＣｕやＡｕ、Ａｌを用いて形成されており、
半導体チップ３と基板２とを電気的に接続する。接続方法としては、例えば、ボールボン
ディング法やウェッジボンディング法が用いられている。複数のボンディングワイヤ９は
、複数のボンディングパッド４と複数の接続パッド８の対応するもの同士をそれぞれ電気
的に接続し、第１のボンディングワイヤ９ａと第２のボンディングワイヤ９ｂを有する。
第１のボンディングワイヤ９ａによって、第１のボンディングパッド４ａと第１の接続パ
ッド８ａとが接続されており、第２のボンディングワイヤ９ｂによって、第２のボンディ
ングワイヤ４ｂと第２の接続パッド８ｂとが接続されている。

【0017】

以上のように、本実施形態によれば、図２に示すように、第１の複合パッド７ａ及び第
２の複合パッド７ｂが間隙を介して噛み合うことで、半導体チップ３上の限られた面積を
有効に活用することができる。したがって、半導体チップ３の一辺あたりに配置できるボ
ンディングパッド４を増やすことができ、ボンディングパッド４が同数であれば半導体チ
ップ３の縮小が可能であり、高い集積度を実現することができる。

【0018】

ここでは、半導体チップ３の第１の辺３ａと第２の辺３ｂからなる一部を例に挙げて説
明したが、半導体チップ３を形成する各辺に対しては同様の構成とすることができ、他の
２辺に対する構成の説明は省略する。

【0019】

さらに、図３に示すように、第１のボンディングワイヤ９ａの基板２からの高さ９ａｈ
は、第２のボンディングワイヤ９ｂの基板２からの高さ９ｂｈより低くなる（９ｂｈ＞９
ａｈ）。したがって、本実施形態によれば、半導体チップ３上のより外側に第２のボンデ
ィングパッド４ｂを配置することにより、ボンディングワイヤ９の長さを短くし、基板２
からの高さを低くすることができる。これにより、半導体装置１のパッケージ厚を縮小す
ることができる。

【0020】

また、図４に示すように、半導体装置１を組み立てる際には、プローブパッド５にプロ
ーブ針１０を接触させて、プローブテスト（動作試験）が行われる。プローブテストでは
、半導体チップに設けられた電気回路の電気特性がプローブ針１０に電気的に接続された
検査装置（図示なし）を用いて測定され、半導体チップの良品、不良品が判別される。こ
の工程において、プローブパッド５は、プローブ針１０と接触することにより、傷、すな
わち接触跡が生じる恐れがある。ボンディングパッド４は、プローブパッド５と離れて独
立して設けられていることにより、プローブ針１０と接触する必要がなく接触跡の発生を
抑制できる。プローブテストが行われた後、ボンディングパッド４上にボンディングワイ
ヤ９が圧着接続される際に、接触跡の発生が抑制できるので良好な電気接続を得ることが
できる。

【0021】

（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置について、図５乃至図７を参照して説
明する。第２の実施形態が第１の実施形態と異なる点は、半導体チップ上のボンディング
パッドの形状を変更したことである。この半導体チップ上のボンディングパッドの形状以
外は第１の実施形態の半導体装置と同様であるので、同一部分には同一符号を付して詳細
な説明は省略する。

【0022】

図５は第２の実施形態である半導体装置の内部構造を示す平面図であり、図６は図５の
範囲Ｃを拡大した平面図であり、図７は図５のＤ－Ｄ′に沿う断面から見た図である。

【0023】

本実施形態における半導体装置では、複数のボンディングパッド４′の形状は、例えば
六角形である。図５に示すように、複数のボンディングパッド４′の高さ及び幅は、プロ
ーブパッド５の高さおよび幅と同じである。尚、ボンディングパッド４の形状は、六角形
に限定されない。

【0024】

図６に示すように、第１のプローブパッド５ａは、第２のボンディングパッド４ｂ′と
第２のプローブパッド５ｂの間に位置し、第２のボンディングパッド４ｂ′の一部は、第
１のボンディングパッド４ａ′と第１のプローブパッド５ａの間に位置し、第１の複合パ
ッド７ａ′と第２の複合パッド７ｂ′が間隙を介して噛み合うように配置されている。

【0025】

以上のように、本実施形態によれば、第１の実施形態と同様に、図６に示すように、第
１の複合パッド７ａ′及び第２の複合パッド７ｂ′が間隙を介して噛み合うことで、半導
体チップ３上の限られた面積を有効に活用することができる。また、第１のボンディング
ワイヤ９ａの基板２からの高さ９ａｈは、第２のボンディングワイヤ９ｂの基板２からの
高さ９ｂｈより低くなる（９ｂｈ＞９ａｈ）。半導体チップ３上のより外側に第２のボン
ディングパッド４ｂを配置することにより、ボンディングワイヤ９の長さを短くし、基板
２からの高さを低くすることができる。これにより、半導体装置１のパッケージ厚を縮小
することができる。本実施形態によれば、ボンディングパッド４′の形状を六角形とする
ことにより、第２のボンディングワイヤ９ｂの基板２からの高さ９ｂｈは、第１の実施形
態に係る半導体装置と比べてより低くすることができる。

【0026】

第１の実施形態に係る半導体装置と同様、高い集積度および薄いパッケージ厚を実現し
、良好な電気接続を得ることができる。

【0027】

（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置について図８及び図９を参照して説明
する。図８は、第３の実施形態に係る半導体装置の内部構造を示す平面図である。図９は
、図８の範囲Ｅを拡大した平面図である。

【0028】

図９に示すように、第３の実施形態に係る半導体装置では、第１、第２の接続パッド８
ａ′、８ｂ′は、第１、第２のボンディングパッド４ａ、４ｂより大きく、第１、第２の
接続パッド８ａ′、８ｂ′の形状は長方形である。また、第１、第２のボンディングワイ
ヤ９ａ′、９ｂ′は半導体チップ３から外側に拡がるように設けられている。

【0029】

つまり、第１、第２の実施形態に係る半導体装置では複数の接続パッド８と複数のプロ
ーブパッド５は同じ形状（正方形）と同じ大きさであったが、第３の実施形態に係る半導
体装置では同じ形状と同じ大きさではない。

【0030】

以上のように、本実施形態によれば、第１の実施形態と同様に、図９に示すように、第
１の複合パッド７ａ及び第２の複合パッド７ｂが間隙を介して噛み合うことで、半導体チ
ップ３上の限られた面積を有効に活用することができる。また、ワイヤボンディングにお
いて、隣り合う第１のボンディングワイヤ９ａ′と第２のボンディングワイヤ９ｂ′との
間隔が、接続パッド側で広くなっている。そのため、ボンディングワイヤの接触による短
絡を抑制することが可能である。

【0031】

（第４の実施形態）
本発明の第４の実施形態に係る半導体装置について図１０乃至図１２を参照して説明す
る。図１０は、第４の実施形態に係る半導体装置の内部構造を示す平面図である。図１１
は、図１０の範囲Ｆを拡大した平面図である。図１２は、図１０のＧ－Ｇ′に沿う断面か
ら見た図である。

【0032】

図１１に示すように、第４の実施形態に係る半導体装置では、第１、第２の接続パッド
８ａ′′、８ｂ′′は、お互いに間隙を介して噛み合うような形状であり、正方形ではな
い。また、第１、第２の接続パッド８ａ′′、８ｂ′′の大きさは、第１、第２のボンデ
ィングパッド４ａ、４ｂ及び第１、第２のプローブパッド５ａ、５ｂの大きさより大きい
。

【0033】

つまり、第３の実施形態に係る半導体装置と同様に、複数の接続パッド８′′と複数の
プローブパッド５は同じ形状と同じ大きさではないが、第１の接続パッド８ａ′′及び第
２の接続パッド８ｂ′′が間隙を介して噛み合っている。

【0034】

以上のように、本実施形態によれば、第１の実施形態と同様に、図１１に示すように、
第１の複合パッド７ａ及び第２の複合パッド７ｂが間隙を介して噛み合うことで、半導体
チップ３上の限られた面積を有効に活用することができる。また、第１のボンディングワ
イヤ９ａの基板２からの高さ９ａｈは、第２のボンディングワイヤ９ｂの基板２からの高
さ９ｂｈより低くなる（９ｂｈ＞９ａｈ）。基板２上のより内側に第２の接続パッド８ｂ
′′を配置することにより、ボンディングワイヤ９の長さを短くし、基板２からの高さを
低くすることができる。これにより、半導体装置１のパッケージ厚を縮小することができ
る。本実施形態によれば、接続パッド４′の形状を凸型とすることにより、第２のボンデ
ィングワイヤ９ｂの基板２からの高さ９ｂｈは、第１及び第２の実施形態に係る半導体装
置と比べてより低くすることができる。

【0035】

以上説明した少なくとも一つの実施形態の半導体装置によれば、第１の複合パッドと第
２の複合パッドを間隙を介して噛み合うように配置させることにより、高い集積度と薄い
パッケージ厚を可能とし、良好な電気接続が得られるワイヤボンディング構造を実現する
ことができる。

【0036】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。

【符号の説明】

【0037】

１…半導体装置、２…基板、３…半導体チップ、４…ボンディングパッド、４ａ…第１の
ボンディングパッド、４ｂ…第２のボンディングパッド、５…プローブパッド、５ａ…第
１のプローブパッド、５ｂ…第２のボンディングパッド、６…接続部、６ａ…第１の接続
部、６ｂ…第２の接続部、７ａ…第１の複合パッド、７ｂ…第２の複合パッド、８…接続
パッド、８ａ…第１の接続パッド、８ｂ…第２の接続パッド、９…ボンディングワイヤ、
９ａ…第１のボンディングワイヤ、９ｂ…第２のボンディングワイヤ、１０…プローブ針
。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】