特開 2022-120754 単相３線式インバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022120754

(43)【公開日】2022-08-18

(54)【発明の名称】単相３線式インバータ

(51)【国際特許分類】

   H02M 7/48 20070101AFI20220810BHJP

【ＦＩ】

H02M7/48 E

H02M7/48 R

【審査請求】未請求

【請求項の数】3

【出願形態】書面

(21)【出願番号】P 2021056196

(22)【出願日】2021-02-05

(71)【出願人】

【識別番号】592091057

【氏名又は名称】大平電子株式会社

(72)【発明者】

【氏名】佐藤 守男

【テーマコード（参考）】

5H770

【Ｆターム（参考）】

5H770AA21

5H770BA11

5H770BA20

5H770CA06

5H770DA02

5H770DA22

5H770DA41

5H770EA01

(57)【要約】

【課題】単相３線式インバータの効率を改善する。
【解決手段】第１ないし第６のＭＯＳＦＥＴを持つ単相３線式インバータにおいて、第５と第６のＭＯＳＦＥＴのゲートに５０％未満のデューティ比で、かつ１８０°の位相差で発生させたスイッチングパルスを各々加え、それら２つのスイッチングパルスとスイッチングパルスに同期して立ち上がる２つのＰＷＭパルスとの間で互いに立ち上がりの異なるパルス同士をＯＲロジックで合成し、ＯＲ合成された２つのパルスを商用交流の正と負の期間の２つの商用パルスとの間でＡＮＤ合成し、ＡＮＤ合成された４つのパルスを第１ないし第４のＭＯＳＦＥＴのゲートに加えたことを特徴とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

直流電源と前記直流電源に並列に接続された第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴからなる直列回路と前記直流電源に並列に接続された第３のＭＯＳＦＥＴと第４のＭＯＳＦＥＴからなる直列回路と前記直流電源に並列に接続された第５のＭＯＳＦＥＴと第６のＭＯＳＦＥＴからなる直列回路とその中点が前記第５のＭＯＳＦＥＴと前記第６のＭＯＳＦＥＴの中点に接続された第１の負荷と第２の負荷の直列回路と前記第１のＭＯＳＦＥＴと前記第２のＭＯＳＦＥＴの中点と前記第１の負荷の前記第２の負荷が接続されている端子と反対側の端子との間に挿入された第１のリアクトルと前記第３のＭＯＳＦＥＴと前記第４のＭＯＳＦＥＴの中点と前記第２の負荷の前記第１の負荷が接続されている端子と反対側の端子との間に挿入された第２のリアクトルと前記第１の負荷に並列に接続された第１のコンデンサと前記第２の負荷に並列に接続された第２のコンデンサと５０％未満のデューティ比のスイッチングパルスを発生する第１の発振器と前記第１の発振器のスイッチングパルスに対して１８０°の位相差を有する前記第１の発振器と同じデューティ比のスイッチングパルスを発生する第２の発振器と前記第１の発振器のスイッチングパルスに同期して立ち上がる第１のＰＷＭ発振器と前記第２の発振器のスイッチングパルスに同期して立ち上がる第２のＰＷＭ発振器と商用交流の正の期間に相当するパルスを発生する第１の商用パルス発振器と前記商用交流の負の期間に相当するパルスを発生する第２の商用パルス発振器と前記第２の発振器の出力と前記第１のＰＷＭ発振器の出力をその入力端子に加えた第１のＯＲロジックと前記第１の発振器の出力と前記第２のＰＷＭ発振器をその入力端子に加えた第２のＯＲロジックと前記第１のＯＲロジックの出力と前記第１の商用パルス発振器の出力をその入力端子に加えた第１のＡＮＤロジックと前記第２のＯＲロジックの出力と前記第２の商用パルス発振器の出力をその入力端子に加えた第２のＡＮＤロジックと前記第１のＯＲロジックの出力と前記第２の商用パルス発振器の出力をその入力端子に加えた第３のＡＮＤロジックと前記第２のＯＲロジックの出力と前記第１の商用パルス発振器の出力をその入力端子に加えた第４のＡＮＤロジックとを備え、前記第１の発振器の出力を前記第６のＭＯＳＦＥＴのゲートに加え、前記第２の発振器の出力を前記第５のＭＯＳＦＥＴのゲートに加え、前記第１のＡＮＤロジックの出力を前記第１のＭＯＳＦＥＴのゲートに加え、前記第２のＡＮＤロジックの出力を前記第２のＭＯＳＦＥＴのゲートに加え、前記第３のＡＮＤロジックの出力を前記第３のＭＯＳＦＥＴのゲートに加え、前記第４のＡＮＤロジックの出力を前記第４のＭＯＳＦＥＴのゲートに加え、これによって前記第１の負荷と前記第２の負荷に単相３線式商用電力を供給することを特徴とする単相３線式インバータ。

【請求項2】

前記第１ないし第２の発振器と前記第１ないし第２のＰＷＭ発振器と前記第１ないし第２の商用パルス発振器と前記第１ないし第２のＯＲロジックと前記第１ないし第４のＡＮＤロジックによって作られる信号をマイクロプロセッサのディジタル処理によって作り、それらを第１ないし第６のＭＯＳＦＥＴのゲートに加えた請求項１記載の単相３線式インバータ。

【請求項3】

前記第１ないし第６のＭＯＳＦＥＴをＩＧＢＴと逆並列ダイオードの組み合わせに置き換えた請求項１ないし２記載の単相３線式インバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、直流電力を交流電力に変換するインバータに関し、特に単相３線式インバータに関する。

【背景技術】

【0002】

ガソリン車に代って電気自動車の割合が増してくるが、電気自動車のバッテリ電力を商用交流に変換して家庭で使うという商品も市販されるようになっている。しかし、現在のところ市販価格は高い。

【0003】

現在市販されている電気自動車のバッテリ電力を商用交流に変換する商品はＶ２Ｈと呼ばれているが、その製造コストが高い原因の１つに商用トランスを用いていることをあげることができる。

【0004】

商用トランスを用いる理由は単相３線方式と呼ばれる国内の規格の商用交流を従来の単相２線式交流インバータを用いて容易に作ることができるからである。この方法は公知であるが、その回路例を図７に示す。

【0005】

商用トランスを用いる方法以外にバランサ回路と呼ばれるスイッチング回路を付けて、従来の交流インバータを用いる方法が提供されている。

【0006】

商用トランスやバランサ回路を用いず、従来の単相２線式交流インバータに中性相を作るスイッチング回路を追加する方法が提供されている。

【0007】

特許文献１には、バランサ回路を用いた単相３線式インバータが開示されている。

【0008】

特許文献２には中性相を作るスイッチング回路を追加した単相３線式インバータが開示されている。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０１４－７９１３３

【特許文献2】特開平７－１６３１５３

【発明の開示】

【発明が解決しようとする課題】

【0010】

図７に示した商用トランスを用いる方式は商用トランス自体が高価な上に、重量物であるため組立てのコストがかかる。

【0011】

特許文献１に記載されたバランサ回路を追加する方式は、２つのコンデンサで分割された電圧を安定させるために、容量の大きいコンデンサが使われ、交流出力をオフした後も中性線にコンデンサの電圧がしばらく現れるという安全上の問題がある。

【0012】

特許文献２に記載された中性相を作るスイッチング回路を追加した方式は、その請求項１に「前記中性相を除いた（中略）残り２つの相の前記電流指令を互いに１８０°の位相差を持つ正弦波の前記電流指令を与える」と明記されており、また、その請求項３に「前記中性相を除いた残り２つの相の前記ＰＷＭ制御器へ入力される互いに１８０°の位相差を持つ正弦波の電圧信号を電圧指令信号発生器で発生させる」と明記されている。

【0013】

特許文献２の図２の回路において、中性相を構成する２つのＭＯＳＦＥＴのゲートに電圧指令ゼロとなる電圧信号を送り、残り２つの出力相を構成する４つのＭＯＳＦＥＴのゲートに１８０°の位相差の正弦波の電圧信号を送り、これによって負荷１８と負荷１９に交流電圧を供給すると解釈される。

【0014】

特許文献２の図３には中性相と残り２つの相の出力電圧の波形が示されているが、残り２つの相の出力はいずれも中性相に加える電圧信号のパルス幅を越えていない。すなわち、残りの２つの相のハイサイドまたはローサイドの各々のＭＯＳＦＥＴのゲートに中性相のＭＯＳＦＥＴのゲートに加えるパルスのパルス幅を超えるパルスを加えることができない。そのため、図８に示したようなスイッチングの休止期間が生じ、残り２つの相のＭＯＳＦＥＴの利用効率が低くなり高効率を得ることが難しい。

【0015】

以上のことから本発明の目的は、単相３線式に対応した安価で、安全で高効率の単相３線式インバータを提供することである。

【課題を解決するための手段】

【0016】

上の目的を達成するために、請求項１記載の発明は直流電源と直流電源に並列接続された第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴからなる直列回路と、直流電源に並列接続された第３のＭＯＳＦＥＴと第４のＭＯＳＦＥＴからなる直列回路と、直流電源に並列接続された第５のＭＯＳＦＥＴと第６のＭＯＳＦＥＴからなる直列回路と、その中点が第５のＭＯＳＦＥＴと第６のＭＯＳＦＥＴの中点に接続された第１の負荷と第２の負荷の直列回路と、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴの中点と第１の負荷の第２の負荷が接続されている端子と反対側の端子との間に挿入された第１のリアクトルと、第３のＭＯＳＦＥＴと第４のＭＯＳＦＥＴの中点と第２の負荷の第１の負荷が接続されている端子と反対側の端子との間に挿入された第２のリアクトルと、第１の負荷に並列に接続された第１のコンデンサと、第２の負荷に並列に接続された第２のコンデンサと、５０％未満のデューティ比のスイッチングパルスを発生する第１の発振器と、第１の発振器のスイッチングパルスに対して１８０°の位相差を有する第１の発振器と同じデューティ比のスイッチングパルスを発生する第２の発振器と、第１の発振器のスイッチングパルスに同期して立ち上がる第１のＰＷＭ発振器と、第２の発振器のスイッチングパルスに同期して立ち上がる第２のＰＷＭ発振器と、商用交流の正の期間に相当するパルスを発生する第１の商用パルス発振器と、商用交流の負の期間に相当するパルスを発生する第２の商用パルス発振器と、第２の発振器の出力と第１のＰＷＭ発振器の出力をその入力端子に加えた第１のＯＲロジックと、第１の発振器と第２のＰＷＭ発振器の出力をその入力端子に加えた第２のＯＲロジックと、第１のＯＲロジックの出力と第１の商用パルス発振器の出力をその入力端子に加えた第１のＡＮＤロジックと、第２のＯＲロジックの出力と第２の商用パルス発振器の出力をその入力端子に加えた第２のＡＮＤロジックと、第１のＯＲロジックと第２の商用パルス発振器の出力をその入力端子に加えた第３のＡＮＤロジックと、第２のＯＲロジックと第１の商用パルス発振器の出力をその入力端子に加えた第４のＡＮＤロジックを備え、第１の発振器の出力を第６のＭＯＳＦＥＴのゲートに加え、第２の発振器の出力を第５のＭＯＳＦＥＴのゲートに加え、第１のＡＮＤロジックの出力を第１のＭＯＳＦＥＴのゲートに加え、第２のＡＮＤロジックの出力を第２のＭＯＳＦＥＴのゲートに加え、第３のＡＮＤロジックの出力を第３のＭＯＳＦＥＴのゲートに加え、第４のＡＮＤロジックの出力を第４のＭＯＳＦＥＴのゲートに加えた。

【0017】

請求項２記載の発明は、第１ないし第２の発振器と第１ないし第２のＰＷＭ発振器と第１ないし第２の商用パルス発振器と第１ないし第２のＯＲロジックと第１ないし第４のＡＮＤロジックによって作られる信号をマイクロプロセッサのディジタル処理によって作り、それらを第１ないし第６のＭＯＳＦＥＴのゲートに加えた。

【0018】

請求項３記載の発明は、第１ないし第６のＭＯＳＦＥＴをＩＧＢＴと逆並列ダイオードの組合せに置き換えた。

【発明の効果】

【0019】

本発明によればシンプルで高効率で安価な単相３線式に対応したインバータを提供することができる。

【図面の簡単な説明】

【0020】

【図1】請求項１記載の発明の実施例を示す回路図である。

【図2】図１のＭＯＳＦＥＴのオン状態を示すシーケンス図である。

【図3】図２の各期間における回路の状態を示す図である。

【図4】図３の各状態の電流波形を示す図である。

【図5】請求項２記載の発明のマイクロプロセッサの接続例を示す回路図である。

【図6】請求項３記載の発明の実施例を示す回路図である。

【図7】従来方式の１例を示す回路図である。

【図8】従来方式の電流波形の１例を示す図である。

【発明を実施するための最良の形態】

【0021】

本発明を実施するための最良の形態を図面を参照して説明する。

【実施例】

図１は請求項１発明の実施例を示す回路図である。
図において、１４と１５はそれぞれ第１と第２の発振器であり、１６と１７はそれぞれ第１と第２のＰＷＭ発振器であり、１８と１９はそれぞれ第１と第２の商用パルス発振器であり、２０と２１はそれぞれ第１と第２のＯＲロジックであり、２２ないし２５はそれぞれ第１ないし第４のＡＮＤロジックである。１ないし６はそれぞれ第１ないし第６のＭＯＳＦＥＴである。
図の回路を日本国内の単相３線式に応用する場合は、第１の負荷８と第２の負荷９には各々５０Ｈｚまたは６０Ｈｚの１００Ｖが供給される。また、直流電源７には３４０～４００Ｖの電圧が選ばれることが多い。第１ないし第６のＭＯＳＦＥＴのゲートには図２に示したパルスが加えられる。

【0022】

交流周波数が５０Ｈｚの場合は、１０ｍｓｅｃ毎に正負が切替る。交流電圧は１０ｍｓｅｃの間に０からスタートして、最高１４１Ｖまで上がり、再び０まで戻るのでＰＷＭパルスの周期を２５ｕｓｅｃの周期にすれば、１０ｍｓｅｃの間に４００ケのパルスを出力することになるが、交流電圧に比例した幅のパルスは０からスタートしてだんだん長くなり途中最長パルス幅になった後は再びだんだん短くなって０に戻る。

【0023】

図２には縦軸にＭＯＳＦＥＴの符号を、横軸に交流の正と負と、パルスの順番の奇数番目と偶数番目を示した。１組の奇数と偶数でスイッチングの周期になる。パルスの中に記したアルファベットについてはＡが第１の発振器の出力をＢが第２の発振器の出力をＣが第１のＰＷＭ発振器の出力をＤが第２のＰＷＭ発振器の出力をそれぞれ表している。第１と第４のＭＯＳＦＥＴのゲートには第１の商用パルス発振器の出力が第１と第４のＡＮＤロジックを介して加えられる。第２と第３のＭＯＳＦＥＴのゲートには第２の商用パルス発振器の出力が第２と第３のＡＮＤロジックを介して加えられる。

【0024】

図において、第１のＭＯＳＦＥＴ１のゲートにはＢとＣがほぼ連続して加わる。第４のＭＯＳＦＥＴ４のゲートにはＡとＤがほぼ連続して加わる。いずれも中性相を構成する第５のＭＯＳＦＥＴ５と第６のＭＯＳＦＥＴ６に加わるパルス幅より長く、従来例と異なる。

【0025】

図２のＣの周期をＩ、Ａの周期からＣの周期を除いた期間をＩＩ、Ｄの周期をＩＩＩ、Ｂの周期からＤの周期を除いた期間をＩＶとおくと、Ｉ～ＩＶの期間のＭＯＳＦＥＴの状態は図３の（１）～（４）で表わすことができる。図３はＭＯＳＦＥＴのオン状態がわかるようにスイッチで表現したが、オフ状態でも逆方向は寄生ダイオードを通って流れる。図３において、矢印付きの実線は励磁電流を表し、矢印付きの点線は励磁エネルギの放出電流を表している。

【0026】

図３の（１）～（４）の矢印で示した電流は、いずれもリアクトル１０かリアクトル１１を流れているが、その電流は図４に示した波形で表わすことができる。リアクトル１０を流れる電流は期間Ｉでは励磁電流であり、期間ＩＩ～ＩＶでは放出電流である。図８に示した従来例の電流波形に見られる休止期間は存在しない。

【0027】

図３において、ＭＯＳＦＥＴ５と６に流れる電流はリアクトル１０または１１の励磁電流と放出電流が、または放出電流同士が互いに逆方向になるのでＭＯＳＦＥＴのオン抵抗による損失を打消し合って効率が改善される。この点も従来例に比べて優れている。

【0028】

図５は請求項２記載の発明の実施例を示す回路図である。
図において、３１はマイクロプロセッサを示しており、中に書かれているＢ０、Ｂ１、Ｃ０、Ｃ１、Ｐ０、Ｐ１は出力パルスを作る信号であり、Ｃ０とＣ１は第５と第６のＭＯＳＦＥＴをそれぞれ５０％未満のデューティで交互にオンオフする信号、Ｂ０とＢ１はそれぞれＣ０とＣ１の立ち上がりに同期して立ち上がるＰＷＭ信号、Ｐ０とＰ１は商用交流の正と負の周期の信号である。図の中に使われている記号の「｜」はＯＲを「＆」はＡＮＤを表している。
図５において、（Ｃ０｜Ｂ１）と（Ｃ１｜Ｂ０）の信号を、Ｃ０、Ｃ１、Ｂ０、Ｂ１の４種類の信号から合成して作るのではなく、それらのパルス幅に応じたパルスとして直接発生させても良い。

【0029】

図６は請求項３記載の発明の実施例を示す回路図である。
図において、符号４１～４６はＩＧＢＴを表しており、符号５１～５６は逆並列に接続されたダイオードを表している。

【符号の説明】

【0030】

１、２、３、４、５、６ ＭＯＳＦＥＴ
７ 直流電源
８、９ 負荷
１０、１１ リアクトル
１２、１３ コンデンサ
１４、１５ スイッチングパルス発振器
１６、１７ ＰＷＭパルス発振器
１８、１９ 商用パルス発振器
２０、２１ ＯＲロジック
２２、２３、２４、２５ ＡＮＤロジック
３１ マイクロプロセッサ
４１、４２、４３、４４、４５、４６ ＩＧＢＴ
５１、５２，５３，５４，５５，５６ ダイオード
１０１、１０２，１０３，１０４，１０５，１０６ ＭＯＳＦＥＴ
１０７ 直流電源
１０８、１０９ 負荷
１１０、１１１ リアクトル
１１２ コンデンサ
１１３ 商用トランス
１１４ 制御回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】